JP2004265925A - 化合物半導体エピタキシャル基板及びその製造方法 - Google Patents
化合物半導体エピタキシャル基板及びその製造方法 Download PDFInfo
- Publication number
- JP2004265925A JP2004265925A JP2003033466A JP2003033466A JP2004265925A JP 2004265925 A JP2004265925 A JP 2004265925A JP 2003033466 A JP2003033466 A JP 2003033466A JP 2003033466 A JP2003033466 A JP 2003033466A JP 2004265925 A JP2004265925 A JP 2004265925A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- epitaxial substrate
- compound semiconductor
- dopant
- ingaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 61
- 150000001875 compounds Chemical class 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 28
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract description 27
- 239000012535 impurity Substances 0.000 claims description 20
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 5
- 230000005533 two-dimensional electron gas Effects 0.000 abstract description 36
- 239000002019 doping agent Substances 0.000 abstract description 35
- 230000000694 effects Effects 0.000 abstract description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 33
- 239000013078 crystal Substances 0.000 description 25
- 125000006850 spacer group Chemical group 0.000 description 22
- 238000000034 method Methods 0.000 description 21
- 230000000052 comparative effect Effects 0.000 description 18
- 239000000463 material Substances 0.000 description 15
- 230000015556 catabolic process Effects 0.000 description 9
- 239000002994 raw material Substances 0.000 description 9
- 238000005259 measurement Methods 0.000 description 6
- 238000002484 cyclic voltammetry Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 125000000217 alkyl group Chemical group 0.000 description 3
- 125000004432 carbon atom Chemical group C* 0.000 description 3
- 125000005842 heteroatom Chemical group 0.000 description 3
- 150000004678 hydrides Chemical class 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical group [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- QORIDDWXQPAYGJ-UHFFFAOYSA-N [AsH3].[AsH3] Chemical compound [AsH3].[AsH3] QORIDDWXQPAYGJ-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】少ないドーパント供給量で、高い二次元電子ガス濃度をもつＨＥＭＴ構造を有するエピタキシャル基板を提供すること。
【解決手段】ＩｎＧａＡｓ層から成るチャネル層５とｎ−ＡｌＧａＡｓ層またはｎ−ＩｎＧａＰ層から成るフロント側電子供給層７とを備えて成るｐ−ＨＥＭＴ構造を有する化合物半導体エピタキシャル基板において、歪チャネル層であるＩｎＧａＡｓ層より表面側に、秩序化状態のＩｎＧａＰ層を設けた。秩序化状態のＩｎＧａＰ層の界面準位は低く、界面電荷の発生効果により、少ないドーパント供給量で、高い二次元電子ガス濃度をもつＨＥＭＴ構造が実現される。
【選択図】 図１
【解決手段】ＩｎＧａＡｓ層から成るチャネル層５とｎ−ＡｌＧａＡｓ層またはｎ−ＩｎＧａＰ層から成るフロント側電子供給層７とを備えて成るｐ−ＨＥＭＴ構造を有する化合物半導体エピタキシャル基板において、歪チャネル層であるＩｎＧａＡｓ層より表面側に、秩序化状態のＩｎＧａＰ層を設けた。秩序化状態のＩｎＧａＰ層の界面準位は低く、界面電荷の発生効果により、少ないドーパント供給量で、高い二次元電子ガス濃度をもつＨＥＭＴ構造が実現される。
【選択図】 図１
Description
【０００１】
【特許文献１】
特開平６−２１１０６号公報
【非特許文献１】
Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，２７（１９７４）ｐ．１１８
【非特許文献２】
Ｊ． Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ， ３２（１９７４）ｐ．２６５
【０００２】
【発明の属する技術分野】
本発明は、３−５族化合物半導体からなる歪チャネル高電子移動度トランジスタ用の化合物半導体エピタキシャル基板およびその製造方法に関するものである。
【０００３】
【従来の技術】
高周波通信機器の重要な構成部品として高電子移動度電界効果型トランジスタ（以下ＨＥＭＴという）が用いられている。ＨＥＭＴは、電子を供給する電子供給層（ドープ層）と電子が走行するチャネル層とを異なる材料で構成した選択ドープへテロ構造を採っている点が大きな特徴である。このヘテロ構造において、電子供給層内のｎ型不純物から供給された電子は、ヘテロ接合する材料の電子親和力の差によりヘテロ接合界面のチャンネル側に形成されるポテンシャル井戸に溜まり、二次元電子ガスを形成する。このように、電子を供給するｎ型不純物は電子供給層内にあり、ここから供給される電子は高純度なチャネル中を走行するようにして、イオン化不純物と電子とを空間的に分離しているため、チャネル内の二次元電子ガスはイオン化不純物による散乱を受けず、高い電子移動度を示す。
【０００４】
ＨＥＭＴは、通常、所定の電子特性を有する各薄膜結晶層を所定の構造でＧａＡｓ単結晶基板上に積層成長させたエピタキシャル基板を用いて作製されているが、チャネルが高い電子移動度を有するようにするため、ＨＥＭＴ構造を形成する薄膜結晶層を単原子層オーダーで精密に制御することが要求される。したがって、ＨＥＭＴ構造を有するエピタキシャル基板の製造方法としては、分子線エピタキシャル成長法（以下ＭＢＥ法という）あるいは有機金属熱分解法（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法、以下ＭＯＣＶＤ法という）等が従来から用いられている。
【０００５】
これらのエピタキシャル基板の成長方法のうち、特に、エピタキシャル層を構成する原子種の有機金属化合物または水素化物を原料として用い、基板上で熱分解させて結晶成長を行なうＭＯＣＶＤ法は、適用可能な物質の範囲が広く、また結晶の組成、膜厚の精密な制御に適しているために、近年広く用いられるようになっている。
【０００６】
そして、これらのエピタキシャル基板に用いる３−５族化合物半導体材料としては、任意の組成で格子定数を一致させることができ、良好な結晶性を保ちつつ各種ヘテロ接合が可能なことから、ＧａＡｓ、ＡｌＧａＡｓなどの材料が広く用いられている。しかし、ＨＥＭＴの高性能化のためチャネル層の電子移動度をより高くする必要があるため、最近では、電子輸送特性に優れていることに加えてＩｎ組成に応じてエネルギーギャップを大幅に変えることができ、二次元電子を効果的に閉じ込めることができるなどの理由から、ＧａＡｓに代わってＩｎＧａＡｓがチャネル層の材料として用いられている。また、ＩｎＧａＡｓに組み合わせる材料としてＡｌＧａＡｓあるいはＧａＡｓが知られている。
【０００７】
ＩｎＧａＡｓは、ＧａＡｓに対して格子整合が不可能であるため、以前は、ＩｎＧａＡｓを用いては、十分な物性を有するエピタキシャル基板を得ることができなかったが、その後、格子不整合の系であっても弾性変形の限界内であれば転位の発生など不都合な結晶性の低下を招くことなく、信頼性のあるヘテロ接合が形成可能であることがわかり実用化が行なわれてきた。
【０００８】
このような格子不整合系での歪み結晶層の膜厚の限界値は、歪み結晶層の組成の関数として与えられ、例えばＧａＡｓ層に対するＩｎＧａＡｓ層の場合では、非特許文献１、２に開示されているＭａｔｈｅｗｓの理論式が知られており、これらの理論式は実験的にも概ね正しいことがわかっている。
【０００９】
また、特許文献１には、ｐ−ＨＥＭＴ構造の、チャネル層に用いられるＩｎＧａＡｓ歪み層のＩｎ組成とＩｎＧａＡｓ層膜厚について、一定の関係式で最適化し、電子移動度を改善する技術が開示されている。実際、結晶性の低下をきたすことなくエピタキシャル成長可能なＩｎＧａＡｓ歪みチャネル層として、Ｉｎ組成０．２０、膜厚１３ｎｍ程度のＩｎＧａＡｓ層が実用化されている。
【００１０】
このようなＩｎＧａＡｓ層を、従来のＨＥＭＴの二次元電子の流れるチャネル層部分に用いた構造のエピタキシャル成長基板を利用することにより、従来にくらべ高い移動度の、雑音特性に優れた電子素子が作製されている。ＩｎＧａＡｓ層を二次元電子の流れるチャネル層に用いたＨＥＭＴは、歪チャネル高電子移動度トランジスタ（ｐｓｅｕｄｏｍｏｒｐｈｉｃ−ＨＥＭＴ）（以下、ｐ−ＨＥＭＴと称する）と呼ばれている。
【００１１】
ｐ−ＨＥＭＴにおいては、歪みチャネル層であるＩｎＧａＡｓ層とフロント側電子供給層との間には、チャネル層を流れる電子へのフロント側電子供給層による不純物散乱の影響を軽減するための層として、通常、スペーサー層と称される層が形成される。さらに、フロント側電子供給層の表面側には、トランジスタのゲート電極が設けられる層、通常、ゲート層またはショットキー層と称される層が形成される。これらのスペーサー層、およびゲート層は、従来はＧａＡｓ層またはＡｌＧａＡｓ層として形成されている。
【００１２】
また、ｐ−ＨＥＭＴにおいて、電子供給層は通常ＧａＡｓ層またはＡｌＧａＡｓ層として形成されるが、これに代えて、ＧａＡｓ層またはＡｌＧａＡｓ層に格子整合接合させたＩｎＧａＰ層として形成する構成も採用されている。
【００１３】
【発明が解決しようとする課題】
しかし、スペーサー層またはゲート層としてＧａＡｓ層又はＡｌＧａＡｓ層を用いる構成によると、ＧａＡｓはバンドキャップが小さいのでトランジスタのゲートの耐圧特性を大きくとることが難しく、またＡｌＧａＡｓは不純物の取り込みによりその結晶性及び表面準位の安定性を損なうという材質そのものにより引き起こされる特性上の問題を有している。
【００１４】
また、従来のｐ−ＨＥＭＴ構造によると、トランジスタ特性の電流値向上に必要な量の二次元電子ガスをチャネル層において達成するために、電子供給層として、多量のドーパントを含有せしめた層を用いる必要があるが、上述の理由により、余剰ドーパントによる電子供給層の結晶性の低下や、ゲート耐圧の低下の問題のために、トランジスタのさらなる高性能化を達成することが困難であった。
【００１５】
この問題を解決するため、従来においては、フロント側の電子供給層のドーパント濃度を低くしてその膜厚を厚くする構成、また、ダブルヘテロ構造の場合にはフロント側の電子供給層のドーパント濃度を低くし、バック側のドーパント濃度は高くする構成等が提案されている。
【００１６】
しかしながら、ｐ−ＨＥＭＴ構造エピタキシャル基板において、提案された構成を採用したとしても、ゲート層にＧａＡｓ又はＡｌＧａＡｓを用いる場合には、低ドーパント濃度の電子供給層を用いて高い二次元電子ガス濃度を達成すると共にピンチオフ特性等において、良好なトランジスタ特性を有するｐ−ＨＥＭＴ構造エピタキシャル基板を得ることは困難である。
【００１７】
このような観点から、携帯電話等の各種携帯機器に用いられるｐ−ＨＥＭＴの場合には、ゲート耐圧及びピンチオフ特性のより一層の改善が望まれており、低ドーパント濃度の電子供給層を用いて二次元電子ガス濃度を高くして電子素子の特性改善が図られる必要があるが、上述した従来技術のいずれにおいても、これらの条件はまだまだ満足できるものではなかった。
【００１８】
本発明の目的は、従来技術における上述の問題点を解決することができる、化合物半導体エピタキシャル基板及びその製造方法を提供することにある。
【００１９】
本発明の他の目的は、ゲート耐圧の向上とピンチオフ特性の向上を図ることができるようにした、ｐ−ＨＥＭＴ構造を有する化合物半導体エピタキシャル基板及びその製造方法を提供することにある。
【００２０】
本発明の他の目的は、低ドーパント濃度の電子供給層を用い、高い二次元電子ガス濃度を達成すると共に高電子移動度特性を有する、ｐ−ＨＥＭＴ構造を有する化合物半導体エピタキシャル基板及びその製造方法を提供することにある。
【００２１】
【課題を解決するための手段】
上記課題を解決するため、本発明では、ｐ−ＨＥＭＴの歪チャネル層であるＩｎＧａＡｓ層のフロント側（基板と反対側）に秩序化状態のＩｎＧａＰ層を設け、該ＩｎＧａＰ層の界面準位が低いこと及び界面電荷の発生効果により、低ドーパント濃度の電子供給層を用い、高い二次元電子ガス濃度と高い電子移動度をあわせもつＨＥＭＴ構造を有するエピタキシャル基板を実現したものである。ｐ−ＨＥＭＴのフロント側電子供給層を低ドーパント濃度のもので成長することができれば、ゲート電極とチャネルの間の電界強度を低下させることができるため、ゲート耐圧を向上できる。
【００２２】
ここで、秩序化状態のＩｎＧａＰ層とは、ＩｎＧａＰのバンドギャップの値により定義、設定することができる。ＩｎＧａＰ層を成長する際、成長温度によってＩｎＧａＰのバンドギャップが変化するが、このバンドギャップが極小となる領域で、ＩｎＧａＰ層は秩序化状態となる。秩序化状態となったときの、具体的なＩｎＧａＰのバンドギャップの値としては、１．８４ｅＶ〜１．８５ｅＶとなる。なお、これ以上のバンドギャップの値となるような半秩序化の状態であったとしても、界面電荷の発生効果はなくならないため、ドーパントによる上記の効率向上の効果は小さくなるものの、当然ながら見られることとなる。
【００２３】
請求項１の発明によれば、ＩｎＧａＡｓ層を歪チャネル層、ｎ型不純物を含有するＡｌＧａＡｓ層をフロント側電子供給層とする歪チャネル高電子移動度電界効果型トランジスタ構造を有する化合物半導体エピタキシャル基板において、前記歪チャネル層であるＩｎＧａＡｓ層より表面側に、秩序化状態のＩｎＧａＰ層を設けたことを特徴とする化合物半導体エピタキシャル基板が提案される。
【００２４】
請求項２の発明によれば、ＩｎＧａＡｓ層を歪チャネル層、ｎ型不純物を含有するＩｎＧａＰ層をフロント側電子供給層とする歪チャネル高電子移動度電界効果型トランジスタ構造を有する化合物半導体エピタキシャル基板において、前記歪チャネル層であるＩｎＧａＡｓ層より表面側に、秩序化状態のＩｎＧａＰ層を設けたことを特徴とする化合物半導体エピタキシャル基板が提案される。
【００２５】
請求項３の発明によれば、請求項１、２記載の化合物半導体エピタキシャル基板をＭＯＣＶＤ法を用いて製造することを特徴とする化合物半導体エピタキシャル基板の製造方法が提案される。
【００２６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態の一例につき詳細に説明する。
【００２７】
図１は、本発明によるｐ−ＨＥＭＴ構造エピタキシャル基板の実施の形態の一例を示す層構造図である。図１において、１はＧａＡｓ単結晶基板、２はＧａＡｓ単結晶基板１上に形成されたバッファ層である。３はｎ−ＡｌＧａＡｓ層として形成され、ｎ型不純物をドープしたバック側電子供給層であり、バック側電子供給層３の上には、バック側スペーサ層（ｉ−ＡｌＧａＡｓ層）４が形成されている。５は二次元電子を流すため二次元電子ガスが形成されるチャネル層であり、ｉ−ＩｎＧａＡｓ層として形成された歪チャネル層となっている。
【００２８】
チャネル層５の上には、ｉ−ＡｌＧａＡｓ層から成るフロント側スペーサ層６及びｎ−ＡｌＧａＡｓ層として形成されたフロント側電子供給層７が形成されており、フロント側電子供給層７の上部（ＧａＡｓ単結晶基板１と反対側）には秩序化状態のｉ−ＩｎＧａＰ層から成るゲート層８が形成されている。
【００２９】
図１では、秩序化状態のｉ−ＩｎＧａＰ層がゲート層として形成されているが、歪チャネル層であるｉ−ＩｎＧａＡｓ層よりフロント側であればスペーサー層としても存在してもよいし、あるいは、ゲート層よりさらにフロント側の層として存在してもよい。また図１では、ｉ−ＩｎＧａＰ層８，ｉ−ＡｌＧａＡｓ層６、ｉ−ＩｎＧａＡｓ層５、ｉ−ＡｌＧａＡｓ層４については、いずれもｉ−型として示しているが、これらはｎ−、ｐ−いずれの型として存在してもよい。
【００３０】
図１に示したエピタキシャル基板は以上のように形成されているので、バック側電子供給層３からバック側スペーサ層４を介してチャネル層５へ電子が供給されると共に、フロント側電子供給層７からもフロント側スペーサ層６を介してチャネル層５へ電子が供給される。この結果、チャネル層５には、高濃度の二次元電子ガスが形成される。そして、フロント側電子供給層７の上には秩序化状態のｉ−ＩｎＧａＰ層がゲート層８として形成されているので、界面準位が低く、界面電荷発生の効果もあり、該電子供給層におけるドーパントが低濃度であっても、チャネル層５における二次元電子ガス濃度を高くすることができる。したがって、この低ドーパント濃度のものを使用できる効果により、ゲート電極とチャネル間の電界強度を低下させることができ、ゲート耐圧を向上できる。さらには、ゲート層８がバンドギャップの大きいｉ−ＩｎＧａＰ層として形成されているので、ＧａＡｓ又はＡｌＧａＡｓを用いたゲート層に比べ、ゲート耐圧特性の改善を期待することができる。また、一方で、従来と同じドーパント量で、従来より高い二次元電子ガス濃度が得られるということから、高い駆動電流値で使うｐ−ＨＥＭＴの用途にも有利である。
【００３１】
図１に示した実施の形態では、フロント側電子供給層７をｎ型不純物を含有するＡｌＧａＡｓ層とした場合を示した。しかし、フロント側電子供給層７の構成はこれに限定されず、上述したＡｌＧａＡｓ層に代えてｎ型不純物を含有するＩｎＧａＰ層としてもよく、この場合においても図１に示した構成の場合と同様の作用効果を奏するものである。ＩｎＧａＰ層を電子供給層に用いれば、ＡｌＧａＡｓ層と比較して、トランジスタの温度特性に影響を及ぼすようなＤＸセンターを形成することもなく、高濃度にドーパントをドーピングすることができる。
【００３２】
さらに、フロント側電子供給層７をｎ−ＩｎＧａＰ層とした場合において、フロント側スペーサ層６をＡｌＧａＡｓ層に代えてｉ−ＩｎＧａＰ層とすることもできる。このように、ｉ−ＩｎＧａＰ層をスペーサ層に用いれば、ｉ−ＡｌＧａＡｓ層をスペーサ層とした場合と比較して、ＣやＯ等の不純物の取り込みの少ない良好な結晶でスペーサ層を形成することができる。
【００３３】
ここで、バック側電子供給層３とバック側スペーサー層４のない、シングルヘテロ構造のｐ−ＨＥＭＴにおいても、図１の構造と同様の効果が得られるのは明らかである。
【００３４】
また、今回は、チャネル層としてＩｎＧａＡｓ層である構造を実施したが、チャネル層としてＧａＡｓ層、ＡｌＧａＡｓ層，ＩｎＧａＰ層等の３５族化合物半導体層を用いても同様の効果が得られるのは明らかである。
【００３５】
図１に示した層構造のエピタキシャル基板を作製する方法の一例について説明する。先ず、ＧａＡｓ単結晶基板１を用意する。ＧａＡｓ単結晶基板１は高抵抗の半絶縁性ＧａＡｓ単結晶基板であり、ＬＥＣ（Ｌｉｑｕｉｄ Ｅｎｃａｐｓｕｌａｔｅｄ Ｃｚｏｃｈｒａｌｓｋｉ）法、ＶＢ（Ｖｅｒｔｉｃａｌ Ｂｒｉｄｇｅｍａｎ）法、ＶＧＦ（Ｖｅｒｔｉｃａｌ Ｇｒａｄｉｅｎｔ Ｆｒｅｅｚｉｎｇ）法等で製造されたＧａＡｓ基板が好適であり、いずれの方法で製造された場合であっても、１つの結晶学的面方位から０．０５°乃至１０°程度の傾きをもった基板を用意する。
【００３６】
上述の如く用意したＧａＡｓ単結晶基板１の表面を、脱脂洗浄、エッチング、水洗、乾燥処理した後、結晶成長炉の加熱台上に載置する。炉内を高純度水素で充分置換した後、加熱を開始する。適度な温度に安定したところで炉内に砒素原料を導入する。ＧａＡｓ層を成長する際には、続いてガリウム原料を導入する。また、ＡｌＧａＡｓ層を成長する際には、砒素原料の導入に加えて、ガリウム原料およびアルミニウム原料を導入する。ＩｎＧａＡｓ層を成長する際には、砒素原料の導入に加えて、ガリウム原料およびインジウム原料を導入する。各原料の供給量と供給時間を制御することにより、所望の積層構造を成長していく。最後に、各原料の供給を停止して結晶成長を停止し、冷却後、図１に示すように積層したエピタキシャル基板を炉内から取り出して結晶成長を完了する。結晶成長時の基板温度は、通常、およそ５００℃から８００℃である。
【００３７】
図１に示した層構造のエピタキシャル基板は、ＭＯＣＶＤ法を用いて作製することができる。ＭＯＣＶＤ法を用いることの利点は、エピタキシャル層を構成する原子種の有機金属化合物または水素化物を原料として用いることができることである。
【００３８】
実際には、エピタキシャル成長時の砒素原料として、一般に三水素化砒素（アルシン）を用いることが多いが、アルシンの水素を炭素数が１から４のアルキル基で置換したアルキルアルシンを使用することもできる。ガリウム、アルミニウム、およびインジウムの原料としては、各金属原子に炭素数が１から３のアルキル基もしくは水素が結合したトリアルキル化物もしくは三水素化物が、一般に用いられる。
【００３９】
ｎ型ドーパントとしては、シリコン、ゲルマニウム、スズ、硫黄、セレン等の水素化物または炭素数が１から３のアルキル基を有するアルキル化物を用いることができる。
【００４０】
【実施例】
以下、本発明について、実施例と比較例とを基に詳細に説明するが、本発明はこれらの実施例に限定されるものではない。また、ここで、実施例として示されているエピタキシャル基板の層構造は、エピタキシャル基板特性を測定するための構造であるが、実際のｐ−ＨＥＭＴ用エピタキシャル基板の層構造では、ｎ−ＧａＡｓ層、ｎ−ＡｌＧａＡｓ層などの層がさらに積層された構造となる。しかし、そのような実際のｐ−ＨＥＭＴ用エピタキシャル基板の場合であっても、以下に説明する実施例についての特性と同じ特性を有することとなるのは明かである。
【００４１】
（実施例１）
減圧バレル型ＭＯＣＶＤ炉を用い、図２に示した積層構造をＶＧＦ法半絶縁性ＧａＡｓ単結晶基板上にＭＯＣＶＤ法によりエピタキシャル成長した。
【００４２】
図２において、２１は単結晶基板であるＧａＡｓ単結晶基板、２２〜２５はいずれもＧａＡｓ単結晶基板２１上に形成されたバッファ層である。ここでは、バッファ層２２〜２５は、それぞれ２００ｎｍ厚のｉ−ＧａＡｓ層、２５０ｎｍ厚のｉ−Ａ０．２５Ｇａ０．７５Ａｓ層、２５０ｎｍ厚のｉ−ＧａＡｓ層、２００ｎｍ厚のｉ−Ａ０．２４Ｇａ０．７６Ａｓ層として形成されている。
【００４３】
２６は、４ｎｍ厚のｎ−Ａ０．２４Ｇａ０．７６Ａｓ層として形成され、ｎ型不純物を４×１０１８／ｃｍ３ ドープしたバック側電子供給層であり、バック側電子供給層２６の上にはバック側スペーサ層２７、２８がこの順序で形成されている。ここでは、バック側スペーサ層２７は３ｎｍ厚のｉ−Ａ０．２４Ｇａ０．７６Ａｓ層、バック側スペーサ層２８は５ｎｍ厚のｉ−ＧａＡｓ層となっている。２９は二次元電子を流すため二次元電子ガスが形成されるチャネル層であり、７．５ｎｍ厚のｉ−Ｉｎ０．３０Ｇａ０．７０Ａｓ層による歪チャネル層となっている。
【００４４】
３０、３１はそれぞれがフロント側スペーサ層である。ここでは、フロント側スペーサ層３０は５ｎｍ厚のｉ−ＧａＡｓ層、フロント側スペーサ層３１は３ｎｍ厚のｉ−Ａ０．２４Ｇａ０．７６Ａｓ層である。
【００４５】
３２はフロント側電子供給層で、１０ｎｍ厚のｎ−Ａ０．２４Ｇａ０．７６Ａｓ層であり、ｎ型不純物が４×１０１８／ｃｍ３ の濃度にドープされている。フロント側電子供給層３２の上には、秩序化状態のｉ−Ｉｎ０．４８３ Ｇａ０．５１７ Ｐ層がフロント側電子供給層３２に接するようにしてゲート層３３として２８ｎｍの厚さに形成されている。
【００４６】
３族の原料としては、トリメチルガリウム、トリメチルアルミニウムおよびトリメチルインジウムを用い、５族の原料としては、アルシンおよびホスフィンを用いた。ｎ型ドーパントとしては、０．００５％に水素で希釈したシランを用いた。原料のキャリアガスとしては、高純度水素を用い、反応炉内圧力０．１ａｔｍ、成長温度６５０℃、成長速度３〜１μｍ／ｈｒの成長条件でエピタキシャル成長を行なった。ゲート層３３においてＩｎ組成はＧａＡｓ層、ＡｌＧａＡｓ層に格子整合する条件である０．４８３とした。このようにして秩序化状態のＩｎＧａＰ層を成長させた。
【００４７】
図２に示した積層構造となるように上述の如くして作製された化合物半導体エピタキシャル基板について、Ｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行なった結果、チャネル層２９において、室温（３００Ｋ）での二次元電子ガス濃度は２．８５×１０１２／ｃｍ２ 、室温（３００Ｋ）での電子移動度は７８３０ｃｍ２ ／Ｖ・ｓ、７７Ｋでの二次元電子ガス濃度は２．８５×１０１２／ｃｍ２ 、７７Ｋでの電子移動度は２７４００ｃｍ２ ／Ｖ・ｓであった。製造時におけるフロント側電子供給層３２へのドーパント供給量は５１．９ｃｃと少ないドーパント供給量であった。また、このときの構造において、Ａｌショットキー電極を用いたＣＶ測定を行なった結果、残留キャリア濃度が１×１０１５／ｃｍ３ となるときのピンチオフ電圧は、−２．９１Ｖであった。
【００４８】
（比較例１）
図２に示した実施例１の積層構造中、秩序化状態のｉ−Ｉｎ０．４８３ Ｇａ０．５１７ Ｐ層によるゲート層３３を、２８ｎｍ厚のｉ−Ａｌ０．２４Ｇａ０．７６Ａｓ層とし、電子供給層２６、３２のｎ型不純物濃度をそれぞれ４．５×１０１８／ｃｍ３ とし、その他の各層は実施例１の場合に準拠した比較例１を、実施例１の場合と同様にしてＭＯＣＶＤ法により作製した。
【００４９】
この比較例１の積層構造は、従来のｐ−ＨＥＭＴ構造であり、比較例１についてＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行なった。その結果は、チャネル層２９において、室温（３００Ｋ）での二次元電子ガス濃度が２．８４×１０１２／ｃｍ２ 、室温（３００Ｋ）での電子移動度が７９４０ｃｍ２ ／Ｖ・ｓ、７７Ｋでの二次元電子ガス濃度が２．８９×１０１２／ｃｍ２ 、７７Ｋでの電子移動度は２７８００ｃｍ２ ／Ｖ・ｓであり、製造時におけるフロント側電子供給層３２へのドーパント供給量は５８．９ｃｃであった。また、このときの構造において、Ａｌショットキー電極をもちいたＣＶ測定を行なった結果、残留キャリア濃度が１×１０１５／ｃｍ３ となるときのピンチオフ電圧は、−２．５２Ｖであった。
【００５０】
なお、フロント側電子供給層３２へのドーパント供給量を少なくし、実施例１と同じ５１．９ｃｃとした場合には、チャネル層２９における室温（３００Ｋ）での二次元電子ガス濃度は、２．２８×１０１２／ｃｍ２ となり、実施例１に比較して、室温（３００Ｋ）での二次元電子ガス濃度は、０．５７×１０１２／ｃｍ２ 低下した。
【００５１】
実施例１と比較例１とを比較すると、本発明による実施例１では、従来例である比較例１の場合と二次元電子ガス濃度及び電子移動度の値については殆ど同等であるが、フロント側電子供給層３２へのドーパント供給量は比較例１の場合よりも１０％以上少なかった。このように、実施例１の構成により、従来よりも少ないドーパント供給量であっても、二次元電子ガス濃度及び電子移動度を従来のｐ−ＨＥＭＴの場合と時間等の値とすることが確認された。したがって、少ないドーパント供給量で、同等の二次元電子ガス濃度及び電子移動度を達成できたことから、トランジスタの駆動電流値を低下させることなく、ゲート耐圧を向上できる。
【００５２】
（実施例２）
図３に示した積層構造のエピタキシャル基板を実施例１の場合と同様にしてＭＯＣＶＤ法により作製した。図３に示した実施例２の積層構造は、フロント側電子供給層３２Ｂを１０ｎｍ厚でキャリア濃度が４×１０１８／ｃｍ３ のｎ型不純物を含む秩序化状態のｎ−Ｉｎ０．４８３ Ｇａ０．５１７ Ｐ層とした点でのみ実施例１の積層構造と異なっている。したがって、図３のその他の各層には図２の対応する各層と同一の符号を付してそれらの説明を省略する。
【００５３】
実施例２の積層構造においてＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行なった結果、チャネル層２９において、室温（３００Ｋ）での二次元電子ガス濃度が２．８７×１０１２／ｃｍ２ 、室温（３００Ｋ）での電子移動度が７８４０ｃｍ２ ／Ｖ・ｓ、７７Ｋでの二次元電子ガス濃度が２．８５×１０１２／ｃｍ２ 、７７Ｋでの電子移動度が２９１００ｃｍ２ ／Ｖ・ｓであり、製造時におけるフロント側電子供給層へのドーパント供給量は７８．５ｃｃであった。また、このときの構造において、Ａｌショットキー電極を用いたＣＶ測定を行なった結果、残留キャリア濃度が１×１０１５／ｃｍ３ となるときのピンチオフ電圧は、−３．０７Ｖであった。
【００５４】
（比較例２）
図３に示した実施例２のゲート層３３を２８ｎｍ厚のｉ−Ａｌ０．２４Ｇａ０．７６Ａｓ層に代え、電子供給層２６、３２Ｂのｎ型不純物濃度をそれぞれ４．５×１０１８／ｃｍ３ とした以外は、図３の実施例２と全く同一の積層構造である比較例２を、実施例２の場合に準拠してＭＯＣＶＤ法により作製した。この比較例２の積層構造は、従来のｐ−ＨＥＭＴ構造である。
【００５５】
比較例２の積層構造において、Ｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行なった結果、チャネル層２９において、室温（３００Ｋ）での二次元電子ガス濃度が２．８８×１０１２／ｃｍ２ 、室温（３００Ｋ）での電子移動度が７８６０ｃｍ２ ／Ｖ・ｓ、７７Ｋでの二次元電子ガス濃度が２．８６×１０１２／ｃｍ２ 、７７Ｋでの電子移動度が３０１００ｃｍ２ ／Ｖ・ｓであり、製造時におけるフロント側電子供給層へのドーパント供給量は８７．３ｃｃであった。また、このときの構造において、Ａｌショットキー電極を用いたＣＶ測定を行なった結果、残留キャリア濃度が１×１０１５／ｃｍ３ となるときのピンチオフ電圧は、−２．６３Ｖであった。
【００５６】
なお、フロント側電子供給層３２Ｂへのドーパント供給量を少なくし、実施例２と同じ７８．５ｃｃとした場合には、チャネル層２９における室温（３００Ｋ）での二次元電子ガス濃度は２．３０×１０１２／ｃｍ２ となり、実施例２に比較して、室温（３００Ｋ）での二次元電子ガス濃度は０．５５×１０１２／ｃｍ２ 低下した。
【００５７】
実施例２と比較例２とを比較すると、本発明による実施例２では、従来例である比較例２の場合と二次元電子ガス濃度及び電子移動度の値については殆ど同等であるが、フロント側電子供給層３２へのドーパント供給量は比較例２の場合よりも１０％以上少なかった。このように、実施例２の構成によると、従来よりも少ないドーパント供給量であっても、二次元電子ガス濃度及び電子移動度を従来のｐ−ＨＥＭＴの場合と同等の値とすることが確認された。したがって、少ないドーパント供給量で、同等の二次元電子ガス濃度及び電子移動度を達成できたことから、トランジスタの駆動電流値を低下させることなく、ゲート耐圧を向上できる。
【００５８】
（実施例３）
図４に示した積層構造のエピタキシャル基板を実施例１の場合に準拠してＭＯＣＶＤ法により作製した。図４に示した実施例３の積層構造では、フロント側スペーサ層３１Ｂを、ｉ−ＡｌＧａＡｓ層に代えて、３ｎｍ厚の秩序化状態のｉ−Ｉｎ０．４８３ Ｇａ０．５１７ Ｐ層とし、ゲート層３３Ａを２８ｎｍ厚のｉ−Ａｌ０．２４Ｇａ０．７６Ａｓ層とし電子供給層２６、３２Ｂのｎ型不純物濃度をそれぞれ４．３×１０１８／ｃｍ３ とした点でのみ実施例２の積層構造と異なっている。したがって、図４のその他の各層には図３の対応する各層と同一の符号を付してそれらの説明を省略する。
【００５９】
実施例３の積層構造において、Ｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行なった結果、チャネル層２９において、室温（３００Ｋ）での二次元電子ガス濃度２．８９×１０１２／ｃｍ２ 、室温（３００Ｋ）での電子移動度７８９０ｃｍ２ ／Ｖ・ｓ、７７Ｋでの二次元電子ガス濃度２．８３×１０１２／ｃｍ２ 、７７Ｋでの電子移動度３１２００ｃｍ２ ／Ｖ・ｓであり、このときのフロント側電子供給層へのドーパント供給量は８４．７ｃｃであった。また、このときの構造において、Ａｌショットキー電極を用いたＣＶ測定を行なった結果、残留キャリア濃度が１×１０１５／ｃｍ３ となるときのピンチオフ電圧は、−２．８０Ｖであった。
【００６０】
実施例３と比較例２とを比較すると、本発明による実施例３では、従来例である比較例２の場合と二次元電子ガス濃度及び電子移動度の値については殆ど同等であるが、フロント側電子供給層３２Ｂへのドーパント供給量は比較例２の場合よりも３％以上少なかった。このように、実施例３の構成によると、従来よりも少ないドーパント供給量であっても、二次元電子ガス濃度及び電子移動度を従来のｐ−ＨＥＭＴの場合と同等の値とすることが確認された。したがって、少ないドーパント供給量で、同等の二次元電子ガス濃度及び電子移動度を達成できたことから、トランジスタの駆動電流値を低下させることなく、ゲート耐圧を向上できる。
【００６１】
【発明の効果】
本発明によれば、結晶の純度に優れ、電子素子作製時の温度特性にもすぐれたＩｎＧａＰ材料を用い、これまでになく良好な特性を有するｐ−ＨＥＭＴ構造エピタキシャル基板を提供することができる。
【図面の簡単な説明】
【図１】本発明によるエピタキシャル基板の実施の形態の一例を示す層構造図。
【図２】本発明によるエピタキシャル基板の第１実施例の層構造図。
【図３】本発明によるエピタキシャル基板の第２実施例の層構造図。
【図４】本発明によるエピタキシャル基板の第３実施例の層構造図。
【符号の説明】
１ ＧａＡｓ単結晶基板
２ バッファ層
３ バック側電子供給層
４ バック側スペーサ層
５ チャネル層
６ フロント側スペーサ層
７ フロント側電子供給層
８ ゲート層
【特許文献１】
特開平６−２１１０６号公報
【非特許文献１】
Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，２７（１９７４）ｐ．１１８
【非特許文献２】
Ｊ． Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ， ３２（１９７４）ｐ．２６５
【０００２】
【発明の属する技術分野】
本発明は、３−５族化合物半導体からなる歪チャネル高電子移動度トランジスタ用の化合物半導体エピタキシャル基板およびその製造方法に関するものである。
【０００３】
【従来の技術】
高周波通信機器の重要な構成部品として高電子移動度電界効果型トランジスタ（以下ＨＥＭＴという）が用いられている。ＨＥＭＴは、電子を供給する電子供給層（ドープ層）と電子が走行するチャネル層とを異なる材料で構成した選択ドープへテロ構造を採っている点が大きな特徴である。このヘテロ構造において、電子供給層内のｎ型不純物から供給された電子は、ヘテロ接合する材料の電子親和力の差によりヘテロ接合界面のチャンネル側に形成されるポテンシャル井戸に溜まり、二次元電子ガスを形成する。このように、電子を供給するｎ型不純物は電子供給層内にあり、ここから供給される電子は高純度なチャネル中を走行するようにして、イオン化不純物と電子とを空間的に分離しているため、チャネル内の二次元電子ガスはイオン化不純物による散乱を受けず、高い電子移動度を示す。
【０００４】
ＨＥＭＴは、通常、所定の電子特性を有する各薄膜結晶層を所定の構造でＧａＡｓ単結晶基板上に積層成長させたエピタキシャル基板を用いて作製されているが、チャネルが高い電子移動度を有するようにするため、ＨＥＭＴ構造を形成する薄膜結晶層を単原子層オーダーで精密に制御することが要求される。したがって、ＨＥＭＴ構造を有するエピタキシャル基板の製造方法としては、分子線エピタキシャル成長法（以下ＭＢＥ法という）あるいは有機金属熱分解法（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法、以下ＭＯＣＶＤ法という）等が従来から用いられている。
【０００５】
これらのエピタキシャル基板の成長方法のうち、特に、エピタキシャル層を構成する原子種の有機金属化合物または水素化物を原料として用い、基板上で熱分解させて結晶成長を行なうＭＯＣＶＤ法は、適用可能な物質の範囲が広く、また結晶の組成、膜厚の精密な制御に適しているために、近年広く用いられるようになっている。
【０００６】
そして、これらのエピタキシャル基板に用いる３−５族化合物半導体材料としては、任意の組成で格子定数を一致させることができ、良好な結晶性を保ちつつ各種ヘテロ接合が可能なことから、ＧａＡｓ、ＡｌＧａＡｓなどの材料が広く用いられている。しかし、ＨＥＭＴの高性能化のためチャネル層の電子移動度をより高くする必要があるため、最近では、電子輸送特性に優れていることに加えてＩｎ組成に応じてエネルギーギャップを大幅に変えることができ、二次元電子を効果的に閉じ込めることができるなどの理由から、ＧａＡｓに代わってＩｎＧａＡｓがチャネル層の材料として用いられている。また、ＩｎＧａＡｓに組み合わせる材料としてＡｌＧａＡｓあるいはＧａＡｓが知られている。
【０００７】
ＩｎＧａＡｓは、ＧａＡｓに対して格子整合が不可能であるため、以前は、ＩｎＧａＡｓを用いては、十分な物性を有するエピタキシャル基板を得ることができなかったが、その後、格子不整合の系であっても弾性変形の限界内であれば転位の発生など不都合な結晶性の低下を招くことなく、信頼性のあるヘテロ接合が形成可能であることがわかり実用化が行なわれてきた。
【０００８】
このような格子不整合系での歪み結晶層の膜厚の限界値は、歪み結晶層の組成の関数として与えられ、例えばＧａＡｓ層に対するＩｎＧａＡｓ層の場合では、非特許文献１、２に開示されているＭａｔｈｅｗｓの理論式が知られており、これらの理論式は実験的にも概ね正しいことがわかっている。
【０００９】
また、特許文献１には、ｐ−ＨＥＭＴ構造の、チャネル層に用いられるＩｎＧａＡｓ歪み層のＩｎ組成とＩｎＧａＡｓ層膜厚について、一定の関係式で最適化し、電子移動度を改善する技術が開示されている。実際、結晶性の低下をきたすことなくエピタキシャル成長可能なＩｎＧａＡｓ歪みチャネル層として、Ｉｎ組成０．２０、膜厚１３ｎｍ程度のＩｎＧａＡｓ層が実用化されている。
【００１０】
このようなＩｎＧａＡｓ層を、従来のＨＥＭＴの二次元電子の流れるチャネル層部分に用いた構造のエピタキシャル成長基板を利用することにより、従来にくらべ高い移動度の、雑音特性に優れた電子素子が作製されている。ＩｎＧａＡｓ層を二次元電子の流れるチャネル層に用いたＨＥＭＴは、歪チャネル高電子移動度トランジスタ（ｐｓｅｕｄｏｍｏｒｐｈｉｃ−ＨＥＭＴ）（以下、ｐ−ＨＥＭＴと称する）と呼ばれている。
【００１１】
ｐ−ＨＥＭＴにおいては、歪みチャネル層であるＩｎＧａＡｓ層とフロント側電子供給層との間には、チャネル層を流れる電子へのフロント側電子供給層による不純物散乱の影響を軽減するための層として、通常、スペーサー層と称される層が形成される。さらに、フロント側電子供給層の表面側には、トランジスタのゲート電極が設けられる層、通常、ゲート層またはショットキー層と称される層が形成される。これらのスペーサー層、およびゲート層は、従来はＧａＡｓ層またはＡｌＧａＡｓ層として形成されている。
【００１２】
また、ｐ−ＨＥＭＴにおいて、電子供給層は通常ＧａＡｓ層またはＡｌＧａＡｓ層として形成されるが、これに代えて、ＧａＡｓ層またはＡｌＧａＡｓ層に格子整合接合させたＩｎＧａＰ層として形成する構成も採用されている。
【００１３】
【発明が解決しようとする課題】
しかし、スペーサー層またはゲート層としてＧａＡｓ層又はＡｌＧａＡｓ層を用いる構成によると、ＧａＡｓはバンドキャップが小さいのでトランジスタのゲートの耐圧特性を大きくとることが難しく、またＡｌＧａＡｓは不純物の取り込みによりその結晶性及び表面準位の安定性を損なうという材質そのものにより引き起こされる特性上の問題を有している。
【００１４】
また、従来のｐ−ＨＥＭＴ構造によると、トランジスタ特性の電流値向上に必要な量の二次元電子ガスをチャネル層において達成するために、電子供給層として、多量のドーパントを含有せしめた層を用いる必要があるが、上述の理由により、余剰ドーパントによる電子供給層の結晶性の低下や、ゲート耐圧の低下の問題のために、トランジスタのさらなる高性能化を達成することが困難であった。
【００１５】
この問題を解決するため、従来においては、フロント側の電子供給層のドーパント濃度を低くしてその膜厚を厚くする構成、また、ダブルヘテロ構造の場合にはフロント側の電子供給層のドーパント濃度を低くし、バック側のドーパント濃度は高くする構成等が提案されている。
【００１６】
しかしながら、ｐ−ＨＥＭＴ構造エピタキシャル基板において、提案された構成を採用したとしても、ゲート層にＧａＡｓ又はＡｌＧａＡｓを用いる場合には、低ドーパント濃度の電子供給層を用いて高い二次元電子ガス濃度を達成すると共にピンチオフ特性等において、良好なトランジスタ特性を有するｐ−ＨＥＭＴ構造エピタキシャル基板を得ることは困難である。
【００１７】
このような観点から、携帯電話等の各種携帯機器に用いられるｐ−ＨＥＭＴの場合には、ゲート耐圧及びピンチオフ特性のより一層の改善が望まれており、低ドーパント濃度の電子供給層を用いて二次元電子ガス濃度を高くして電子素子の特性改善が図られる必要があるが、上述した従来技術のいずれにおいても、これらの条件はまだまだ満足できるものではなかった。
【００１８】
本発明の目的は、従来技術における上述の問題点を解決することができる、化合物半導体エピタキシャル基板及びその製造方法を提供することにある。
【００１９】
本発明の他の目的は、ゲート耐圧の向上とピンチオフ特性の向上を図ることができるようにした、ｐ−ＨＥＭＴ構造を有する化合物半導体エピタキシャル基板及びその製造方法を提供することにある。
【００２０】
本発明の他の目的は、低ドーパント濃度の電子供給層を用い、高い二次元電子ガス濃度を達成すると共に高電子移動度特性を有する、ｐ−ＨＥＭＴ構造を有する化合物半導体エピタキシャル基板及びその製造方法を提供することにある。
【００２１】
【課題を解決するための手段】
上記課題を解決するため、本発明では、ｐ−ＨＥＭＴの歪チャネル層であるＩｎＧａＡｓ層のフロント側（基板と反対側）に秩序化状態のＩｎＧａＰ層を設け、該ＩｎＧａＰ層の界面準位が低いこと及び界面電荷の発生効果により、低ドーパント濃度の電子供給層を用い、高い二次元電子ガス濃度と高い電子移動度をあわせもつＨＥＭＴ構造を有するエピタキシャル基板を実現したものである。ｐ−ＨＥＭＴのフロント側電子供給層を低ドーパント濃度のもので成長することができれば、ゲート電極とチャネルの間の電界強度を低下させることができるため、ゲート耐圧を向上できる。
【００２２】
ここで、秩序化状態のＩｎＧａＰ層とは、ＩｎＧａＰのバンドギャップの値により定義、設定することができる。ＩｎＧａＰ層を成長する際、成長温度によってＩｎＧａＰのバンドギャップが変化するが、このバンドギャップが極小となる領域で、ＩｎＧａＰ層は秩序化状態となる。秩序化状態となったときの、具体的なＩｎＧａＰのバンドギャップの値としては、１．８４ｅＶ〜１．８５ｅＶとなる。なお、これ以上のバンドギャップの値となるような半秩序化の状態であったとしても、界面電荷の発生効果はなくならないため、ドーパントによる上記の効率向上の効果は小さくなるものの、当然ながら見られることとなる。
【００２３】
請求項１の発明によれば、ＩｎＧａＡｓ層を歪チャネル層、ｎ型不純物を含有するＡｌＧａＡｓ層をフロント側電子供給層とする歪チャネル高電子移動度電界効果型トランジスタ構造を有する化合物半導体エピタキシャル基板において、前記歪チャネル層であるＩｎＧａＡｓ層より表面側に、秩序化状態のＩｎＧａＰ層を設けたことを特徴とする化合物半導体エピタキシャル基板が提案される。
【００２４】
請求項２の発明によれば、ＩｎＧａＡｓ層を歪チャネル層、ｎ型不純物を含有するＩｎＧａＰ層をフロント側電子供給層とする歪チャネル高電子移動度電界効果型トランジスタ構造を有する化合物半導体エピタキシャル基板において、前記歪チャネル層であるＩｎＧａＡｓ層より表面側に、秩序化状態のＩｎＧａＰ層を設けたことを特徴とする化合物半導体エピタキシャル基板が提案される。
【００２５】
請求項３の発明によれば、請求項１、２記載の化合物半導体エピタキシャル基板をＭＯＣＶＤ法を用いて製造することを特徴とする化合物半導体エピタキシャル基板の製造方法が提案される。
【００２６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態の一例につき詳細に説明する。
【００２７】
図１は、本発明によるｐ−ＨＥＭＴ構造エピタキシャル基板の実施の形態の一例を示す層構造図である。図１において、１はＧａＡｓ単結晶基板、２はＧａＡｓ単結晶基板１上に形成されたバッファ層である。３はｎ−ＡｌＧａＡｓ層として形成され、ｎ型不純物をドープしたバック側電子供給層であり、バック側電子供給層３の上には、バック側スペーサ層（ｉ−ＡｌＧａＡｓ層）４が形成されている。５は二次元電子を流すため二次元電子ガスが形成されるチャネル層であり、ｉ−ＩｎＧａＡｓ層として形成された歪チャネル層となっている。
【００２８】
チャネル層５の上には、ｉ−ＡｌＧａＡｓ層から成るフロント側スペーサ層６及びｎ−ＡｌＧａＡｓ層として形成されたフロント側電子供給層７が形成されており、フロント側電子供給層７の上部（ＧａＡｓ単結晶基板１と反対側）には秩序化状態のｉ−ＩｎＧａＰ層から成るゲート層８が形成されている。
【００２９】
図１では、秩序化状態のｉ−ＩｎＧａＰ層がゲート層として形成されているが、歪チャネル層であるｉ−ＩｎＧａＡｓ層よりフロント側であればスペーサー層としても存在してもよいし、あるいは、ゲート層よりさらにフロント側の層として存在してもよい。また図１では、ｉ−ＩｎＧａＰ層８，ｉ−ＡｌＧａＡｓ層６、ｉ−ＩｎＧａＡｓ層５、ｉ−ＡｌＧａＡｓ層４については、いずれもｉ−型として示しているが、これらはｎ−、ｐ−いずれの型として存在してもよい。
【００３０】
図１に示したエピタキシャル基板は以上のように形成されているので、バック側電子供給層３からバック側スペーサ層４を介してチャネル層５へ電子が供給されると共に、フロント側電子供給層７からもフロント側スペーサ層６を介してチャネル層５へ電子が供給される。この結果、チャネル層５には、高濃度の二次元電子ガスが形成される。そして、フロント側電子供給層７の上には秩序化状態のｉ−ＩｎＧａＰ層がゲート層８として形成されているので、界面準位が低く、界面電荷発生の効果もあり、該電子供給層におけるドーパントが低濃度であっても、チャネル層５における二次元電子ガス濃度を高くすることができる。したがって、この低ドーパント濃度のものを使用できる効果により、ゲート電極とチャネル間の電界強度を低下させることができ、ゲート耐圧を向上できる。さらには、ゲート層８がバンドギャップの大きいｉ−ＩｎＧａＰ層として形成されているので、ＧａＡｓ又はＡｌＧａＡｓを用いたゲート層に比べ、ゲート耐圧特性の改善を期待することができる。また、一方で、従来と同じドーパント量で、従来より高い二次元電子ガス濃度が得られるということから、高い駆動電流値で使うｐ−ＨＥＭＴの用途にも有利である。
【００３１】
図１に示した実施の形態では、フロント側電子供給層７をｎ型不純物を含有するＡｌＧａＡｓ層とした場合を示した。しかし、フロント側電子供給層７の構成はこれに限定されず、上述したＡｌＧａＡｓ層に代えてｎ型不純物を含有するＩｎＧａＰ層としてもよく、この場合においても図１に示した構成の場合と同様の作用効果を奏するものである。ＩｎＧａＰ層を電子供給層に用いれば、ＡｌＧａＡｓ層と比較して、トランジスタの温度特性に影響を及ぼすようなＤＸセンターを形成することもなく、高濃度にドーパントをドーピングすることができる。
【００３２】
さらに、フロント側電子供給層７をｎ−ＩｎＧａＰ層とした場合において、フロント側スペーサ層６をＡｌＧａＡｓ層に代えてｉ−ＩｎＧａＰ層とすることもできる。このように、ｉ−ＩｎＧａＰ層をスペーサ層に用いれば、ｉ−ＡｌＧａＡｓ層をスペーサ層とした場合と比較して、ＣやＯ等の不純物の取り込みの少ない良好な結晶でスペーサ層を形成することができる。
【００３３】
ここで、バック側電子供給層３とバック側スペーサー層４のない、シングルヘテロ構造のｐ−ＨＥＭＴにおいても、図１の構造と同様の効果が得られるのは明らかである。
【００３４】
また、今回は、チャネル層としてＩｎＧａＡｓ層である構造を実施したが、チャネル層としてＧａＡｓ層、ＡｌＧａＡｓ層，ＩｎＧａＰ層等の３５族化合物半導体層を用いても同様の効果が得られるのは明らかである。
【００３５】
図１に示した層構造のエピタキシャル基板を作製する方法の一例について説明する。先ず、ＧａＡｓ単結晶基板１を用意する。ＧａＡｓ単結晶基板１は高抵抗の半絶縁性ＧａＡｓ単結晶基板であり、ＬＥＣ（Ｌｉｑｕｉｄ Ｅｎｃａｐｓｕｌａｔｅｄ Ｃｚｏｃｈｒａｌｓｋｉ）法、ＶＢ（Ｖｅｒｔｉｃａｌ Ｂｒｉｄｇｅｍａｎ）法、ＶＧＦ（Ｖｅｒｔｉｃａｌ Ｇｒａｄｉｅｎｔ Ｆｒｅｅｚｉｎｇ）法等で製造されたＧａＡｓ基板が好適であり、いずれの方法で製造された場合であっても、１つの結晶学的面方位から０．０５°乃至１０°程度の傾きをもった基板を用意する。
【００３６】
上述の如く用意したＧａＡｓ単結晶基板１の表面を、脱脂洗浄、エッチング、水洗、乾燥処理した後、結晶成長炉の加熱台上に載置する。炉内を高純度水素で充分置換した後、加熱を開始する。適度な温度に安定したところで炉内に砒素原料を導入する。ＧａＡｓ層を成長する際には、続いてガリウム原料を導入する。また、ＡｌＧａＡｓ層を成長する際には、砒素原料の導入に加えて、ガリウム原料およびアルミニウム原料を導入する。ＩｎＧａＡｓ層を成長する際には、砒素原料の導入に加えて、ガリウム原料およびインジウム原料を導入する。各原料の供給量と供給時間を制御することにより、所望の積層構造を成長していく。最後に、各原料の供給を停止して結晶成長を停止し、冷却後、図１に示すように積層したエピタキシャル基板を炉内から取り出して結晶成長を完了する。結晶成長時の基板温度は、通常、およそ５００℃から８００℃である。
【００３７】
図１に示した層構造のエピタキシャル基板は、ＭＯＣＶＤ法を用いて作製することができる。ＭＯＣＶＤ法を用いることの利点は、エピタキシャル層を構成する原子種の有機金属化合物または水素化物を原料として用いることができることである。
【００３８】
実際には、エピタキシャル成長時の砒素原料として、一般に三水素化砒素（アルシン）を用いることが多いが、アルシンの水素を炭素数が１から４のアルキル基で置換したアルキルアルシンを使用することもできる。ガリウム、アルミニウム、およびインジウムの原料としては、各金属原子に炭素数が１から３のアルキル基もしくは水素が結合したトリアルキル化物もしくは三水素化物が、一般に用いられる。
【００３９】
ｎ型ドーパントとしては、シリコン、ゲルマニウム、スズ、硫黄、セレン等の水素化物または炭素数が１から３のアルキル基を有するアルキル化物を用いることができる。
【００４０】
【実施例】
以下、本発明について、実施例と比較例とを基に詳細に説明するが、本発明はこれらの実施例に限定されるものではない。また、ここで、実施例として示されているエピタキシャル基板の層構造は、エピタキシャル基板特性を測定するための構造であるが、実際のｐ−ＨＥＭＴ用エピタキシャル基板の層構造では、ｎ−ＧａＡｓ層、ｎ−ＡｌＧａＡｓ層などの層がさらに積層された構造となる。しかし、そのような実際のｐ−ＨＥＭＴ用エピタキシャル基板の場合であっても、以下に説明する実施例についての特性と同じ特性を有することとなるのは明かである。
【００４１】
（実施例１）
減圧バレル型ＭＯＣＶＤ炉を用い、図２に示した積層構造をＶＧＦ法半絶縁性ＧａＡｓ単結晶基板上にＭＯＣＶＤ法によりエピタキシャル成長した。
【００４２】
図２において、２１は単結晶基板であるＧａＡｓ単結晶基板、２２〜２５はいずれもＧａＡｓ単結晶基板２１上に形成されたバッファ層である。ここでは、バッファ層２２〜２５は、それぞれ２００ｎｍ厚のｉ−ＧａＡｓ層、２５０ｎｍ厚のｉ−Ａ０．２５Ｇａ０．７５Ａｓ層、２５０ｎｍ厚のｉ−ＧａＡｓ層、２００ｎｍ厚のｉ−Ａ０．２４Ｇａ０．７６Ａｓ層として形成されている。
【００４３】
２６は、４ｎｍ厚のｎ−Ａ０．２４Ｇａ０．７６Ａｓ層として形成され、ｎ型不純物を４×１０１８／ｃｍ３ ドープしたバック側電子供給層であり、バック側電子供給層２６の上にはバック側スペーサ層２７、２８がこの順序で形成されている。ここでは、バック側スペーサ層２７は３ｎｍ厚のｉ−Ａ０．２４Ｇａ０．７６Ａｓ層、バック側スペーサ層２８は５ｎｍ厚のｉ−ＧａＡｓ層となっている。２９は二次元電子を流すため二次元電子ガスが形成されるチャネル層であり、７．５ｎｍ厚のｉ−Ｉｎ０．３０Ｇａ０．７０Ａｓ層による歪チャネル層となっている。
【００４４】
３０、３１はそれぞれがフロント側スペーサ層である。ここでは、フロント側スペーサ層３０は５ｎｍ厚のｉ−ＧａＡｓ層、フロント側スペーサ層３１は３ｎｍ厚のｉ−Ａ０．２４Ｇａ０．７６Ａｓ層である。
【００４５】
３２はフロント側電子供給層で、１０ｎｍ厚のｎ−Ａ０．２４Ｇａ０．７６Ａｓ層であり、ｎ型不純物が４×１０１８／ｃｍ３ の濃度にドープされている。フロント側電子供給層３２の上には、秩序化状態のｉ−Ｉｎ０．４８３ Ｇａ０．５１７ Ｐ層がフロント側電子供給層３２に接するようにしてゲート層３３として２８ｎｍの厚さに形成されている。
【００４６】
３族の原料としては、トリメチルガリウム、トリメチルアルミニウムおよびトリメチルインジウムを用い、５族の原料としては、アルシンおよびホスフィンを用いた。ｎ型ドーパントとしては、０．００５％に水素で希釈したシランを用いた。原料のキャリアガスとしては、高純度水素を用い、反応炉内圧力０．１ａｔｍ、成長温度６５０℃、成長速度３〜１μｍ／ｈｒの成長条件でエピタキシャル成長を行なった。ゲート層３３においてＩｎ組成はＧａＡｓ層、ＡｌＧａＡｓ層に格子整合する条件である０．４８３とした。このようにして秩序化状態のＩｎＧａＰ層を成長させた。
【００４７】
図２に示した積層構造となるように上述の如くして作製された化合物半導体エピタキシャル基板について、Ｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行なった結果、チャネル層２９において、室温（３００Ｋ）での二次元電子ガス濃度は２．８５×１０１２／ｃｍ２ 、室温（３００Ｋ）での電子移動度は７８３０ｃｍ２ ／Ｖ・ｓ、７７Ｋでの二次元電子ガス濃度は２．８５×１０１２／ｃｍ２ 、７７Ｋでの電子移動度は２７４００ｃｍ２ ／Ｖ・ｓであった。製造時におけるフロント側電子供給層３２へのドーパント供給量は５１．９ｃｃと少ないドーパント供給量であった。また、このときの構造において、Ａｌショットキー電極を用いたＣＶ測定を行なった結果、残留キャリア濃度が１×１０１５／ｃｍ３ となるときのピンチオフ電圧は、−２．９１Ｖであった。
【００４８】
（比較例１）
図２に示した実施例１の積層構造中、秩序化状態のｉ−Ｉｎ０．４８３ Ｇａ０．５１７ Ｐ層によるゲート層３３を、２８ｎｍ厚のｉ−Ａｌ０．２４Ｇａ０．７６Ａｓ層とし、電子供給層２６、３２のｎ型不純物濃度をそれぞれ４．５×１０１８／ｃｍ３ とし、その他の各層は実施例１の場合に準拠した比較例１を、実施例１の場合と同様にしてＭＯＣＶＤ法により作製した。
【００４９】
この比較例１の積層構造は、従来のｐ−ＨＥＭＴ構造であり、比較例１についてＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行なった。その結果は、チャネル層２９において、室温（３００Ｋ）での二次元電子ガス濃度が２．８４×１０１２／ｃｍ２ 、室温（３００Ｋ）での電子移動度が７９４０ｃｍ２ ／Ｖ・ｓ、７７Ｋでの二次元電子ガス濃度が２．８９×１０１２／ｃｍ２ 、７７Ｋでの電子移動度は２７８００ｃｍ２ ／Ｖ・ｓであり、製造時におけるフロント側電子供給層３２へのドーパント供給量は５８．９ｃｃであった。また、このときの構造において、Ａｌショットキー電極をもちいたＣＶ測定を行なった結果、残留キャリア濃度が１×１０１５／ｃｍ３ となるときのピンチオフ電圧は、−２．５２Ｖであった。
【００５０】
なお、フロント側電子供給層３２へのドーパント供給量を少なくし、実施例１と同じ５１．９ｃｃとした場合には、チャネル層２９における室温（３００Ｋ）での二次元電子ガス濃度は、２．２８×１０１２／ｃｍ２ となり、実施例１に比較して、室温（３００Ｋ）での二次元電子ガス濃度は、０．５７×１０１２／ｃｍ２ 低下した。
【００５１】
実施例１と比較例１とを比較すると、本発明による実施例１では、従来例である比較例１の場合と二次元電子ガス濃度及び電子移動度の値については殆ど同等であるが、フロント側電子供給層３２へのドーパント供給量は比較例１の場合よりも１０％以上少なかった。このように、実施例１の構成により、従来よりも少ないドーパント供給量であっても、二次元電子ガス濃度及び電子移動度を従来のｐ−ＨＥＭＴの場合と時間等の値とすることが確認された。したがって、少ないドーパント供給量で、同等の二次元電子ガス濃度及び電子移動度を達成できたことから、トランジスタの駆動電流値を低下させることなく、ゲート耐圧を向上できる。
【００５２】
（実施例２）
図３に示した積層構造のエピタキシャル基板を実施例１の場合と同様にしてＭＯＣＶＤ法により作製した。図３に示した実施例２の積層構造は、フロント側電子供給層３２Ｂを１０ｎｍ厚でキャリア濃度が４×１０１８／ｃｍ３ のｎ型不純物を含む秩序化状態のｎ−Ｉｎ０．４８３ Ｇａ０．５１７ Ｐ層とした点でのみ実施例１の積層構造と異なっている。したがって、図３のその他の各層には図２の対応する各層と同一の符号を付してそれらの説明を省略する。
【００５３】
実施例２の積層構造においてＶａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行なった結果、チャネル層２９において、室温（３００Ｋ）での二次元電子ガス濃度が２．８７×１０１２／ｃｍ２ 、室温（３００Ｋ）での電子移動度が７８４０ｃｍ２ ／Ｖ・ｓ、７７Ｋでの二次元電子ガス濃度が２．８５×１０１２／ｃｍ２ 、７７Ｋでの電子移動度が２９１００ｃｍ２ ／Ｖ・ｓであり、製造時におけるフロント側電子供給層へのドーパント供給量は７８．５ｃｃであった。また、このときの構造において、Ａｌショットキー電極を用いたＣＶ測定を行なった結果、残留キャリア濃度が１×１０１５／ｃｍ３ となるときのピンチオフ電圧は、−３．０７Ｖであった。
【００５４】
（比較例２）
図３に示した実施例２のゲート層３３を２８ｎｍ厚のｉ−Ａｌ０．２４Ｇａ０．７６Ａｓ層に代え、電子供給層２６、３２Ｂのｎ型不純物濃度をそれぞれ４．５×１０１８／ｃｍ３ とした以外は、図３の実施例２と全く同一の積層構造である比較例２を、実施例２の場合に準拠してＭＯＣＶＤ法により作製した。この比較例２の積層構造は、従来のｐ−ＨＥＭＴ構造である。
【００５５】
比較例２の積層構造において、Ｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行なった結果、チャネル層２９において、室温（３００Ｋ）での二次元電子ガス濃度が２．８８×１０１２／ｃｍ２ 、室温（３００Ｋ）での電子移動度が７８６０ｃｍ２ ／Ｖ・ｓ、７７Ｋでの二次元電子ガス濃度が２．８６×１０１２／ｃｍ２ 、７７Ｋでの電子移動度が３０１００ｃｍ２ ／Ｖ・ｓであり、製造時におけるフロント側電子供給層へのドーパント供給量は８７．３ｃｃであった。また、このときの構造において、Ａｌショットキー電極を用いたＣＶ測定を行なった結果、残留キャリア濃度が１×１０１５／ｃｍ３ となるときのピンチオフ電圧は、−２．６３Ｖであった。
【００５６】
なお、フロント側電子供給層３２Ｂへのドーパント供給量を少なくし、実施例２と同じ７８．５ｃｃとした場合には、チャネル層２９における室温（３００Ｋ）での二次元電子ガス濃度は２．３０×１０１２／ｃｍ２ となり、実施例２に比較して、室温（３００Ｋ）での二次元電子ガス濃度は０．５５×１０１２／ｃｍ２ 低下した。
【００５７】
実施例２と比較例２とを比較すると、本発明による実施例２では、従来例である比較例２の場合と二次元電子ガス濃度及び電子移動度の値については殆ど同等であるが、フロント側電子供給層３２へのドーパント供給量は比較例２の場合よりも１０％以上少なかった。このように、実施例２の構成によると、従来よりも少ないドーパント供給量であっても、二次元電子ガス濃度及び電子移動度を従来のｐ−ＨＥＭＴの場合と同等の値とすることが確認された。したがって、少ないドーパント供給量で、同等の二次元電子ガス濃度及び電子移動度を達成できたことから、トランジスタの駆動電流値を低下させることなく、ゲート耐圧を向上できる。
【００５８】
（実施例３）
図４に示した積層構造のエピタキシャル基板を実施例１の場合に準拠してＭＯＣＶＤ法により作製した。図４に示した実施例３の積層構造では、フロント側スペーサ層３１Ｂを、ｉ−ＡｌＧａＡｓ層に代えて、３ｎｍ厚の秩序化状態のｉ−Ｉｎ０．４８３ Ｇａ０．５１７ Ｐ層とし、ゲート層３３Ａを２８ｎｍ厚のｉ−Ａｌ０．２４Ｇａ０．７６Ａｓ層とし電子供給層２６、３２Ｂのｎ型不純物濃度をそれぞれ４．３×１０１８／ｃｍ３ とした点でのみ実施例２の積層構造と異なっている。したがって、図４のその他の各層には図３の対応する各層と同一の符号を付してそれらの説明を省略する。
【００５９】
実施例３の積層構造において、Ｖａｎ ｄｅｒ Ｐａｕｗ法によるホール測定を行なった結果、チャネル層２９において、室温（３００Ｋ）での二次元電子ガス濃度２．８９×１０１２／ｃｍ２ 、室温（３００Ｋ）での電子移動度７８９０ｃｍ２ ／Ｖ・ｓ、７７Ｋでの二次元電子ガス濃度２．８３×１０１２／ｃｍ２ 、７７Ｋでの電子移動度３１２００ｃｍ２ ／Ｖ・ｓであり、このときのフロント側電子供給層へのドーパント供給量は８４．７ｃｃであった。また、このときの構造において、Ａｌショットキー電極を用いたＣＶ測定を行なった結果、残留キャリア濃度が１×１０１５／ｃｍ３ となるときのピンチオフ電圧は、−２．８０Ｖであった。
【００６０】
実施例３と比較例２とを比較すると、本発明による実施例３では、従来例である比較例２の場合と二次元電子ガス濃度及び電子移動度の値については殆ど同等であるが、フロント側電子供給層３２Ｂへのドーパント供給量は比較例２の場合よりも３％以上少なかった。このように、実施例３の構成によると、従来よりも少ないドーパント供給量であっても、二次元電子ガス濃度及び電子移動度を従来のｐ−ＨＥＭＴの場合と同等の値とすることが確認された。したがって、少ないドーパント供給量で、同等の二次元電子ガス濃度及び電子移動度を達成できたことから、トランジスタの駆動電流値を低下させることなく、ゲート耐圧を向上できる。
【００６１】
【発明の効果】
本発明によれば、結晶の純度に優れ、電子素子作製時の温度特性にもすぐれたＩｎＧａＰ材料を用い、これまでになく良好な特性を有するｐ−ＨＥＭＴ構造エピタキシャル基板を提供することができる。
【図面の簡単な説明】
【図１】本発明によるエピタキシャル基板の実施の形態の一例を示す層構造図。
【図２】本発明によるエピタキシャル基板の第１実施例の層構造図。
【図３】本発明によるエピタキシャル基板の第２実施例の層構造図。
【図４】本発明によるエピタキシャル基板の第３実施例の層構造図。
【符号の説明】
１ ＧａＡｓ単結晶基板
２ バッファ層
３ バック側電子供給層
４ バック側スペーサ層
５ チャネル層
６ フロント側スペーサ層
７ フロント側電子供給層
８ ゲート層
Claims (3)
- ＩｎＧａＡｓ層を歪チャネル層、ｎ型不純物を含有するＡｌＧａＡｓ層をフロント側電子供給層とする歪チャネル高電子移動度電界効果型トランジスタ構造を有する化合物半導体エピタキシャル基板において、前記歪チャネル層であるＩｎＧａＡｓ層より表面側に、秩序化状態のＩｎＧａＰ層を設けたことを特徴とする化合物半導体エピタキシャル基板。
- ＩｎＧａＡｓ層を歪チャネル層、ｎ型不純物を含有するＩｎＧａＰ層をフロント側電子供給層とする歪チャネル高電子移動度電界効果型トランジスタ構造を有する化合物半導体エピタキシャル基板において、前記歪チャネル層であるＩｎＧａＡｓ層より表面側に、秩序化状態のＩｎＧａＰ層を設けたことを特徴とする化合物半導体エピタキシャル基板。
- 請求項１、２記載の化合物半導体エピタキシャル基板を、ＭＯＣＶＤ法を用いて製造することを特徴とする化合物半導体エピタキシャル基板の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003033466A JP4610858B2 (ja) | 2003-02-12 | 2003-02-12 | 化合物半導体エピタキシャル基板 |
| TW093100830A TWI362111B (en) | 2003-02-12 | 2004-01-13 | Compound semiconductor epitaxial substrate and production process thereof |
| PCT/JP2004/001117 WO2004073070A1 (ja) | 2003-02-12 | 2004-02-04 | 化合物半導体エピタキシャル基板及びその製造方法 |
| US10/545,295 US8022440B2 (en) | 2003-02-12 | 2004-02-04 | Compound semiconductor epitaxial substrate and manufacturing method thereof |
| KR1020057014757A KR101083612B1 (ko) | 2003-02-12 | 2004-02-04 | 화합물 반도체 에피택셜 기판 및 그 제조 방법 |
| US13/154,624 US8395187B2 (en) | 2003-02-12 | 2011-06-07 | Compound semiconductor epitaxial substrate and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003033466A JP4610858B2 (ja) | 2003-02-12 | 2003-02-12 | 化合物半導体エピタキシャル基板 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010154535A Division JP5301507B2 (ja) | 2010-07-07 | 2010-07-07 | 化合物半導体エピタキシャル基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004265925A true JP2004265925A (ja) | 2004-09-24 |
| JP4610858B2 JP4610858B2 (ja) | 2011-01-12 |
Family
ID=32866226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003033466A Expired - Fee Related JP4610858B2 (ja) | 2003-02-12 | 2003-02-12 | 化合物半導体エピタキシャル基板 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8022440B2 (ja) |
| JP (1) | JP4610858B2 (ja) |
| KR (1) | KR101083612B1 (ja) |
| TW (1) | TWI362111B (ja) |
| WO (1) | WO2004073070A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004273500A (ja) * | 2003-03-05 | 2004-09-30 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| WO2010087151A1 (ja) * | 2009-01-28 | 2010-08-05 | 住友化学株式会社 | 半導体基板の製造方法および半導体基板 |
| JP2011199051A (ja) * | 2010-03-19 | 2011-10-06 | Fujitsu Ltd | 半導体装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010116699A1 (ja) * | 2009-04-06 | 2010-10-14 | 住友化学株式会社 | 半導体基板、半導体基板の製造方法、半導体基板の判定方法、および電子デバイス |
| JP5875296B2 (ja) * | 2010-08-31 | 2016-03-02 | 住友化学株式会社 | 半導体基板および絶縁ゲート型電界効果トランジスタ |
| KR20130092548A (ko) | 2010-08-31 | 2013-08-20 | 스미또모 가가꾸 가부시키가이샤 | 반도체 기판, 절연 게이트형 전계 효과 트랜지스터 및 반도체 기판의 제조 방법 |
| CN103390591B (zh) * | 2013-07-22 | 2015-11-25 | 中国科学院半导体研究所 | 硅基高迁移率Ⅲ-V/Ge沟道的CMOS制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1197669A (ja) * | 1997-09-18 | 1999-04-09 | Mitsubishi Electric Corp | 半導体装置 |
| JPH11243058A (ja) * | 1998-02-24 | 1999-09-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2000021897A (ja) * | 1998-06-29 | 2000-01-21 | Toshiba Corp | 電界効果トランジスタおよびその製造方法 |
| JP2000031467A (ja) * | 1998-07-10 | 2000-01-28 | Nec Corp | 電界効果トランジスタ、及びその製造方法 |
| JP2001177089A (ja) * | 1999-12-20 | 2001-06-29 | Nec Corp | 電界効果トランジスタ |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3086748B2 (ja) * | 1991-07-26 | 2000-09-11 | 株式会社東芝 | 高電子移動度トランジスタ |
| JPH0621106A (ja) | 1992-07-02 | 1994-01-28 | Hitachi Cable Ltd | 化合物半導体エピタキシャルウェハ |
| US5762706A (en) * | 1993-11-09 | 1998-06-09 | Fujitsu Limited | Method of forming compound semiconductor device |
| JP3376078B2 (ja) * | 1994-03-18 | 2003-02-10 | 富士通株式会社 | 高電子移動度トランジスタ |
| JPH08306703A (ja) * | 1995-04-28 | 1996-11-22 | Fujitsu Ltd | 化合物半導体結晶装置とその製造方法 |
| JP2685032B2 (ja) | 1995-06-09 | 1997-12-03 | 日本電気株式会社 | 電界効果トランジスタ及びその製造方法 |
| JPH09246529A (ja) | 1996-03-11 | 1997-09-19 | Toshiba Corp | 電界効果トランジスタ及びその製造方法 |
| JPH1056168A (ja) * | 1996-08-08 | 1998-02-24 | Mitsubishi Electric Corp | 電界効果トランジスタ |
| JP2000357791A (ja) | 1999-06-15 | 2000-12-26 | Nec Corp | 半導体装置 |
| JP3716906B2 (ja) | 2000-03-06 | 2005-11-16 | 日本電気株式会社 | 電界効果トランジスタ |
| JP2004241711A (ja) * | 2003-02-07 | 2004-08-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
2003
- 2003-02-12 JP JP2003033466A patent/JP4610858B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-13 TW TW093100830A patent/TWI362111B/zh not_active IP Right Cessation
- 2004-02-04 WO PCT/JP2004/001117 patent/WO2004073070A1/ja active Application Filing
- 2004-02-04 KR KR1020057014757A patent/KR101083612B1/ko not_active IP Right Cessation
- 2004-02-04 US US10/545,295 patent/US8022440B2/en not_active Expired - Fee Related
-
2011
- 2011-06-07 US US13/154,624 patent/US8395187B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1197669A (ja) * | 1997-09-18 | 1999-04-09 | Mitsubishi Electric Corp | 半導体装置 |
| JPH11243058A (ja) * | 1998-02-24 | 1999-09-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2000021897A (ja) * | 1998-06-29 | 2000-01-21 | Toshiba Corp | 電界効果トランジスタおよびその製造方法 |
| JP2000031467A (ja) * | 1998-07-10 | 2000-01-28 | Nec Corp | 電界効果トランジスタ、及びその製造方法 |
| JP2001177089A (ja) * | 1999-12-20 | 2001-06-29 | Nec Corp | 電界効果トランジスタ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004273500A (ja) * | 2003-03-05 | 2004-09-30 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| WO2010087151A1 (ja) * | 2009-01-28 | 2010-08-05 | 住友化学株式会社 | 半導体基板の製造方法および半導体基板 |
| US8507950B2 (en) | 2009-01-28 | 2013-08-13 | Sumitomo Chemical Company, Limited | Method of producing semiconductor wafer and semiconductor wafer |
| JP2011199051A (ja) * | 2010-03-19 | 2011-10-06 | Fujitsu Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004073070A1 (ja) | 2004-08-26 |
| US20060192228A1 (en) | 2006-08-31 |
| KR101083612B1 (ko) | 2011-11-16 |
| US8022440B2 (en) | 2011-09-20 |
| JP4610858B2 (ja) | 2011-01-12 |
| KR20050100672A (ko) | 2005-10-19 |
| TW200501423A (en) | 2005-01-01 |
| TWI362111B (en) | 2012-04-11 |
| US8395187B2 (en) | 2013-03-12 |
| US20110233614A1 (en) | 2011-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5073968B2 (ja) | 化合物半導体エピタキシャル基板およびその製造方法 | |
| US8395187B2 (en) | Compound semiconductor epitaxial substrate and manufacturing method thereof | |
| JP4717319B2 (ja) | 化合物半導体エピタキシャル基板 | |
| KR101032010B1 (ko) | 화합물 반도체 에피택셜 기판 및 그 제조 방법 | |
| CN116130336A (zh) | 一种基于氮化物材料与氮终端金刚石的二维电子气异质结结构及其制备方法 | |
| JP4717318B2 (ja) | 化合物半導体エピタキシャル基板 | |
| JP5875296B2 (ja) | 半導体基板および絶縁ゲート型電界効果トランジスタ | |
| JP4940562B2 (ja) | 化合物半導体エピタキシャル基板およびその製造方法 | |
| JP5301507B2 (ja) | 化合物半導体エピタキシャル基板 | |
| JP2004241676A (ja) | 化合物半導体の製造方法及び半導体材料並びに半導体素子 | |
| JP2006216876A (ja) | 化合物半導体エピタキシャル基板及びその製造方法 | |
| JP2004165485A (ja) | 電界効果トランジスタ用エピタキシャルウェハの製造方法及び電界効果トランジスタ用エピタキシャルウェハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100707 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101013 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4610858 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |