KR20110102893A - 반도체 기판의 제조 방법 및 반도체 기판 - Google Patents

반도체 기판의 제조 방법 및 반도체 기판 Download PDF

Info

Publication number
KR20110102893A
KR20110102893A KR1020117014981A KR20117014981A KR20110102893A KR 20110102893 A KR20110102893 A KR 20110102893A KR 1020117014981 A KR1020117014981 A KR 1020117014981A KR 20117014981 A KR20117014981 A KR 20117014981A KR 20110102893 A KR20110102893 A KR 20110102893A
Authority
KR
South Korea
Prior art keywords
group
source gas
compound semiconductor
flow rate
gas
Prior art date
Application number
KR1020117014981A
Other languages
English (en)
Inventor
준야 하다
츠요시 나까노
Original Assignee
스미또모 가가꾸 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 가가꾸 가부시키가이샤 filed Critical 스미또모 가가꾸 가부시키가이샤
Publication of KR20110102893A publication Critical patent/KR20110102893A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

본 발명은 베이스 기판을 반응 용기의 내부에 설치하는 단계와, 반응 용기에 3족 원소의 유기 금속 화합물을 포함하는 3족 원료 가스, 5족 원소를 포함하는 5족 원료 가스 및 반도체 내에 도핑되어 도너가 되는 불순물을 포함하는 불순물 가스를 공급하여, 베이스 기판에 p형 3-5족 화합물 반도체를 에피택셜 성장시키는 단계를 구비하고, 베이스 기판에 p형 3-5족 화합물 반도체를 에피택셜 성장시키는 단계에서, 불순물 가스의 유량 및 3족 원료 가스에 대한 5족 원료 가스의 유량비를 p형 3-5족 화합물 반도체의 잔류 캐리어 농도 N(cm-3) 및 두께 d(cm)의 곱 N×d(cm-2)이 8.0×1011 이하가 되도록 설정하는 반도체 기판의 제조 방법에 관한 것이다.

Description

반도체 기판의 제조 방법 및 반도체 기판{METHOD FOR MANUFACTURING SEMICONDUCTOR SUBSTRATE, AND SEMICONDUCTOR SUBSTRATE}
본 발명은 반도체 기판의 제조 방법 및 반도체 기판에 관한 것이다.
최근 들어, GaAs, AlGaAs, InGaAs 등의 3-5족 화합물 반도체를 이용하여, 전계 효과 트랜지스터(FET(Field Effect Transistor)라고 칭함), 고전자 이동도 트랜지스터(HEMT(High Electron Mobility Transistor)라고 칭함), 헤테로 접합 바이폴라 트랜지스터(HBT(Heterojunction Bipolar Transistor)라고 칭함) 등의 전자 소자가 제조되고 있다. 또한, 이들 전자 소자의 제조에는 화합물 반도체 에피택셜 기판이 이용된다. 화합물 반도체 에피택셜 기판은 GaAs 기판 등의 반절연성 기판에, 3-5족 화합물 반도체의 결정을 에피택셜 성장법에 의해 결정 성장시켜 제조된다. 에피택셜 성장법으로서는 액상법, 분자선 에피택셜 성장법, 유기 금속 기상 성장법(MOCVD(Metal Organic Chemical Vapor Deposition)법이라고 칭함) 등이 이용된다.
특허문헌 1에는 반절연성의 GaAs 기판과, n형 GaAs의 활성층 사이에 AlGaAs의 완충층을 갖는 화합물 반도체 에피택셜 웨이퍼가 기재되어 있다. 완충층은 FET의 특성을 저하시키는 누설 전류를 억제한다. 또한 완충층은 상기 기판 또는 기판 상의 불순물이 FET의 특성에 제공하는 영향을 완화한다. 특허문헌 1의 완충층은 유기 금속 기상 에피택셜 성장법(MOVPE(Metal Organic Chemical Vapor Phase Epitaxy)법이라고 칭함)에 의해 형성되고, 농도가 근접한 도너 불순물과 억셉터 불순물이 첨가된다.
특허문헌 2에는 MOVPE법에 의해 형성한 p형 완충층을 갖는 3-5족 화합물 반도체 장치가 기재되어 있다. 특허문헌 2에서는 p형 완충층에 있어서의 막 두께와 p형 캐리어 농도와의 관계에 주목하여, 상기 막 두께와 상기 p형 캐리어 농도와의 곱을 1×1010 내지 1×1012 cm-2로 함으로써, 3-5족 화합물 반도체 장치의 누설 전류를 감소시키고 있다.
일본 특허 공개 (평)11-345812호 공보 일본 특허 공개 제2007-67359호 공보
특허문헌 1에는 완충층의 결정 성장 조건에 대해서는 기재되어 있지 않지만, 통상 MOVPE법 또는 MOCVD법을 이용하여 3-5족 화합물 반도체를 형성하는 경우에는, P 및 As 등의 5족 원료는 Al, Ga 및 In 등의 3족 원료와 비교하여, 매우 과잉으로 공급된다. 그 결과, 화합물 반도체 에피택셜 웨이퍼의 제조 비용이 증대한다. 또한, 특허문헌 2에 있어서는 산소 또는 전이 금속을 도핑한 경우의 p형 완충층의 p형 캐리어 농도를 제어하고 있다. 그러나, 특허문헌 2에 있어서는 5족 원료의 공급량에 대해서는 고려되어 있지 않다.
제조 비용을 감소하기 위해서는 5족 원료의 공급량을 감소하는 것이 바람직하다. 그러나, 제조 비용을 감소시키는 목적으로, 단순히 5족 원료의 공급량을 감소시키면, 3-5족 화합물 반도체의 p형 캐리어 농도가 너무 커진다. 그 결과, 이온화할 수 없게 된 과잉의 억셉터 불순물이 잔류하기 때문에, 3-5족 화합물 반도체가 완충층으로서 충분한 성능을 발휘할 수 없다.
구체적으로는 MOVPE법 또는 MOCVD법에 있어서, 3족 원료는 트리메틸갈륨 및 트리메틸알루미늄 등의 유기 금속 화합물로서 공급된다. 유기 금속 화합물에 포함되는 탄소는 결정 성장시에 화합물 반도체의 결정 중에 받아들여진다. 3-5족 화합물 반도체의 탄소 농도는 결정 성장시의 3족 원료에 대한 5족 원료의 비가 작을수록 커진다. 탄소는 3-5족 화합물 반도체의 결정 중에서 억셉터 불순물로서 행동하기 때문에, 탄소 농도가 커지면, 3-5족 화합물 반도체의 p형 캐리어 농도가 증가한다. 그 결과, 3-5족 화합물 반도체가 완충층으로서 충분한 성능을 발휘할 수 없다.
보다 구체적으로는 3-5족 화합물 반도체에 p형 캐리어가 잔류하면, 3-5족 화합물 반도체의 잔류 용량이 증대하기 때문에, 3-5족 화합물 반도체의 누설 전류가 증가한다. 그 결과, 3-5족 화합물 반도체의 내압이 저하된다. 또한, 3-5족 화합물 반도체에 형성되는 FET 등의 반도체 디바이스에 있어서의 캐리어 이동도가 저하된다.
이온화할 수 없게 된 과잉의 억셉터 불순물의 잔류를 막아, 3-5족 화합물 반도체에 완충층으로서 충분한 성능을 발휘시키기 위해서는, 5족 원료의 공급량을 감소시키면서도, 3-5족 화합물 반도체의 p형 캐리어 농도를 적절한 값으로 유지하는 것이 바람직하다. 따라서, 본 발명의 목적은 3-5족 화합물 반도체의 물성을 손상하는 일없이, 5족 원료의 사용량을 감소시킬 수 있는 3-5족 화합물 반도체의 제조 방법을 제공하는 데에 있다.
상기 과제를 해결하기 위해서, 본 발명의 제1 양태에 있어서는 베이스 기판(base wafer)을 반응 용기의 내부에 설치하는 단계와, 상기 반응 용기에 3족 원소의 유기 금속 화합물을 포함하는 3족 원료 가스, 5족 원소를 포함하는 5족 원료 가스 및 반도체 내에 도핑되어 도너가 되는 불순물을 포함하는 불순물 가스를 공급하여, 베이스 기판에 p형 3-5족 화합물 반도체를 에피택셜 성장시키는 단계를 구비하고, 베이스 기판에 p형 3-5족 화합물 반도체를 에피택셜 성장시키는 단계에서, 불순물 가스의 유량 및 3족 원료 가스에 대한 5족 원료 가스의 유량비를 p형 3-5족 화합물 반도체의 잔류 캐리어 농도 N(cm-3) 및 두께 d(cm)의 곱 N×d(cm-2)이 8.0×1011 이하가 되도록 설정하는 반도체 기판의 제조 방법이 제공된다. 여기서, 「p형 3-5족 화합물 반도체」란, p형 캐리어 농도가 n형 캐리어 농도보다도 높은 3-5족 화합물 반도체이다.
베이스 기판에 p형 3-5족 화합물 반도체를 에피택셜 성장시키는 단계에서, p형 3-5족 화합물 반도체 상의 활성층에 접하는 쇼트키 전극을 이용한 용량 전압 측정에 의한 단위 면적당의 잔류 용량이 0.5 nF/㎠ 미만이 되도록, 불순물 가스의 유량 및 3족 원료 가스에 대한 5족 원료 가스의 유량비를 설정할 수도 있다.
또한, 3족 원료 가스에 대한 5족 원료 가스의 유량비를 50 이하로 설정하는 것이 바람직하다. 또한, 불순물 가스의 유량에 대한 5족 원료 가스와 3족 원료 가스와의 유량차의 비는 9.0×106 이하인 것이 바람직하다. 상기 화합물 반도체 에피택셜 기판의 제조 방법에 있어서, 불순물은 Si, Se, Ge, Sn, S 및 Te로 이루어지는 원소군에서 선택된 적어도 하나의 원소를 포함할 수도 있다. 상기 화합물 반도체 에피택셜 기판의 제조에 있어서, 베이스 기판에 p형 3-5족 화합물 반도체와, 추가로 활성층이 이 순으로 적층될 수도 있다.
본 발명의 제2 양태에 있어서는 베이스 기판과, 베이스 기판에 3족 원소의 유기 금속 화합물을 포함하는 3족 원료 가스, 5족 원소를 포함하는 5족 원료 가스 및 반도체 내에 도핑되어 도너가 되는 불순물을 포함하는 불순물 가스를 공급하여, 에피택셜 성장된 p형 3-5족 화합물 반도체를 구비하고, p형 3-5족 화합물 반도체는 잔류 캐리어 농도 N(cm-3) 및 두께 d(cm)의 곱 N×d(cm-2)이 8.0×1011 이하인 반도체 기판이 제공된다.
상기한 반도체 기판에 있어서, p형 3-5족 화합물 반도체 상의 활성층에 접하는 쇼트키 전극을 이용한 용량 전압 측정에 있어서 단위 면적당의 잔류 용량이 0.5 nF/㎠ 미만인 것이 바람직하다. 상기한 반도체 기판에 있어서는 p형 3-5족 화합물 반도체가 불순물 가스의 유량에 대한 5족 원료 가스와 3족 원료 가스의 유량차와의 비를 9.0×106 이하로 하여 에피택셜 성장되어 있는 것이 바람직하다.
또한, 상기한 반도체 기판에 있어서, p형 3-5족 화합물 반도체가 3족 원료 가스에 대한 5족 원료 가스의 비가 50 이하가 되는 조건으로 에피택셜 성장되어 있는 것이 바람직하다. 상기한 반도체 기판에 있어서, 도너 불순물로서, Si, Se, Ge, Sn, S 및 Te로 이루어지는 원소군에서 선택된 적어도 하나의 원소를 포함할 수도 있다. 상기한 반도체 기판에 있어서, 베이스 기판에 p형 3-5족 화합물 반도체와, 추가로 활성층이 이 순으로 적층될 수도 있다.
도 1은 화합물 반도체 에피택셜 기판 (100)의 단면의 일례를 개략적으로 나타낸다.
도 2는 화합물 반도체 에피택셜 기판 (100)의 제조 방법의 일례를 개략적으로 나타낸다.
도 3은 반도체 장치 (300)의 단면의 일례를 개략적으로 나타낸다.
도 4는 화합물 반도체 에피택셜 기판 (400)의 단면의 일례를 개략적으로 나타낸다.
도 5는 화합물 반도체 에피택셜 기판 (500)의 단면의 일례를 개략적으로 나타낸다.
도 6은 반도체 장치 (600)의 단면의 일례를 개략적으로 나타낸다.
도 7은 실시예 1의 화합물 반도체 에피택셜 기판에 있어서의 용량 전압 측정의 결과를 나타낸다.
도 8은 실시예 1의 화합물 반도체 에피택셜 기판에 있어서의 용량 전압 측정의 결과를 나타낸다.
도 9는 비교예 2의 화합물 반도체 에피택셜 기판에 있어서의 용량 전압 측정의 결과를 나타낸다.
도 10은 비교예 2의 화합물 반도체 에피택셜 기판에 있어서의 용량 전압 측정의 결과를 나타낸다.
이하, 발명의 실시 형태를 통하여 본 발명을 설명하지만, 이하의 실시 형태는 특허 청구 범위에 관한 발명을 한정하는 것은 아니다. 이하, 도면을 참조하여, 실시 형태에 대해서 설명하지만, 도면의 기재에 있어서, 동일 또는 유사한 부분에는 동일한 참조 번호를 붙여 중복하는 설명을 생략하는 경우가 있다. 또한, 도면은 모식적인 것으로, 두께와 평면 치수와의 관계, 비율 등은 현실의 것과는 다른 경우가 있다. 또한, 설명의 형편상, 도면 상호 사이에서도 서로의 치수의 관계 또는 비율이 다른 부분이 포함되는 경우가 있다.
도 1은 일실시 형태에 따른 화합물 반도체 에피택셜 기판 (100)의 단면의 일례를 개략적으로 나타낸다. 도 1에 나타내는 대로, 화합물 반도체 에피택셜 기판 (100)은 베이스 기판 (102) 및 3-5족 화합물 반도체 (104)를 구비한다. 화합물 반도체 에피택셜 기판 (100)은 반도체 기판의 일례이다. 베이스 기판 (102)는, 예를 들면 GaAs 등의 3-5족 화합물 반도체, 또는 SixGe1-x(0≤x≤1)로 표시되는 4족 반도체를 갖는다.
3-5족 화합물 반도체 (104)는 p형의 3-5족 화합물 반도체이다. 3-5족 화합물 반도체 (104)는, 예를 들면 MOCVD법에 의해 형성된다. 3-5족 화합물 반도체 (104)는, 예를 들면 10 nm 이상 3000 nm 이하의 두께를 갖는다. 3-5족 화합물 반도체 (104)는 복수의 층을 가질 수도 있다.
3-5족 화합물 반도체 (104)는 3족 원소의 유기 금속 화합물을 포함하는 3족 원료 가스, 5족 원소를 포함하는 5족 원료 가스 및 도너가 되는 불순물을 포함하는 불순물 가스를 베이스 기판 (102)의 한쪽의 주면 (103)에 공급하여, 주면 (103)에 3-5족 화합물 반도체를 결정 성장시킴으로써 얻어진다. 상기 불순물은 상기 3-5족 화합물 반도체 내에 도핑되어 도너로서 행동하기 때문에, 3-5족 화합물 반도체 (104)의 n형 캐리어 농도를 증가시킨다.
결정 성장시의 3족 원료에 대한 5족 원료의 비가 작을수록, 3-5족 화합물 반도체의 탄소 농도가 커져, 3-5족 화합물 반도체 (104) 중의 p형 캐리어 농도가 증가한다. 그런데, 도너로서 행동하는 불순물에 의해서 3-5족 화합물 반도체 (104)의 n형 캐리어 농도가 증가하면, 증가한 n형 캐리어에 의해 p형 캐리어가 보상된다. 그 결과, 3-5족 화합물 반도체 (104)에 있어서의 잔류 p형 캐리어 농도가 감소하기 때문에, 3-5족 화합물 반도체 (104)는 완충층으로서 충분한 성능을 발휘한다.
구체적으로는 3-5족 화합물 반도체 (104)의 p형 캐리어가 감소하면, 3-5족 화합물 반도체 (104)의 잔류 용량이 저하되기 때문에, 3-5족 화합물 반도체 (104)의 누설 전류가 감소한다. 그 결과, 3-5족 화합물 반도체 (104)의 내압이 향상된다. 또한, 3-5족 화합물 반도체 (104)에 형성되는 FET 등의 반도체 디바이스에 있어서의 캐리어 이동도가 증대한다. 즉, 3-5족 화합물 반도체 (104)의 잔류 p형 캐리어 농도가 감소함으로써, 3-5족 화합물 반도체 (104)는 큰 내압을 가짐과 동시에, 이동도가 큰 반도체 디바이스의 형성에 적합한 완충층으로서 기능한다.
또한, 「잔류 p형 캐리어 농도」는 p형 캐리어 농도가 n형 캐리어 농도보다 큰 경우의 3-5족 화합물 반도체 (104)의 캐리어 농도이다. 마찬가지로, p형 캐리어 농도가 n형 캐리어 농도보다 작은 경우의 상기 캐리어 농도를 잔류 n형 캐리어 농도라고 칭한다. 이상과 같이, 도너가 되는 불순물을 포함하는 불순물 가스를 3족 원료 가스 및 5족 원료 가스와 동시에 공급함으로써, 3-5족 화합물 반도체 (104)의 제조에 사용하는 5족 원료의 양을 감소시킬 수 있다.
도 2는 일실시 형태에 따른 화합물 반도체 에피택셜 기판 (100)의 제조 방법의 일례를 개략적으로 나타낸다. 도 2에 나타내는 대로, S202에서 베이스 기판 (102)를 준비한다. 다음으로, S204에서 베이스 기판 (102)의 주면 (103)에 3-5족 화합물 반도체 (104)를 에피택셜 성장시킨다.
구체적으로는 3족 원소의 유기 금속 화합물을 포함하는 3족 원료 가스, 5족 원소를 포함하는 5족 원료 가스 및 도너가 되는 불순물을 포함하는 불순물 가스를, 베이스 기판 (102)의 한쪽의 주면 (103)에 공급하여, 주면 (103)에 p형 3-5족 화합물 반도체를 결정 성장시킨다. 3족 원료 가스 및 5족 원료 가스와 동시에 공급하는 불순물 가스의 유량에 따라서, 3-5족 화합물 반도체의 p형 캐리어를 보상하는 n형 캐리어의 양이 변화한다. 따라서, 3족 원료 가스의 유량에 대한 5족 원료 가스의 유량의 유량비에 따라서, 불순물 가스의 유량을 제어함으로써, 잔류 p형 캐리어 농도를 적절한 값으로 할 수 있다.
여기서, 본 명세서에 있어서, 「3족 원료 가스의 유량」이란, 3족 원료 가스의 부피 유량을 나타낸다. 「5족 원료 가스의 유량」이란, 5족 원료 가스의 부피 유량을 나타낸다. 「불순물 가스의 유량」이란, 불순물 가스의 부피 유량을 나타낸다. 「3족 원료 가스의 유량에 대한 5족 원료 가스의 유량비」란, 「5족 원료 가스의 유량」을 「3족 원료 가스의 유량」으로 나눈 값을 나타낸다. 또한, 상기 유량비는 0 ℃, 101.3 kPa(1 atm)의 상태에서의 「3족 원료 가스의 유량에 대한 5족 원료 가스의 유량비」로 환산하여 산출된다.
3족 원료 가스는 3족 원소의 유기 금속 화합물을 포함하는 원료 가스이다. 3족 원료 가스는 일례로서, 캐리어 가스와 함께 반응 용기의 내부에 공급된다. 3족 원료 가스는, 예를 들면 트리메틸갈륨(TMG라고 칭함), 트리메틸알루미늄(TMA라고 칭함), 트리메틸인듐(TMI라고 칭함) 등의 알킬기를 갖는 유기 금속 화합물을 포함한다. 상기 알킬기의 탄소수는, 예를 들면 1 내지 3이다.
3족 원료 가스는 다음과 같이 하여 공급할 수 있다. 우선, 유기 금속 화합물을 넣은 원료 용기를 항온조에 설치하여, 유기 금속 화합물이 소정의 온도가 되도록 온도 조절한다. 다음으로, 원료 용기에 H2 등의 캐리어 가스를 유입시켜, 유기 금속 화합물을 버블링시킨다. 이에 따라, 유기 금속 화합물을 기화시킨다. 원료 용기로부터 유출하여 온 캐리어 가스에는 항온조의 온도 및 원료 용기 내의 압력에 있어서의 유기 금속 화합물의 포화 증기압에 따른 양의 유기 금속 화합물이 포함된다.
3족 원료 가스가 캐리어 가스와 함께 반응 용기에 공급되는 경우, 3족 원료 가스의 유량은 원료 용기에 공급되는 캐리어 가스의 유량을 바탕으로, 원료 용기가 설치된 항온조의 온도에서의 유기 금속 화합물의 포화 증기압과 원료 용기내 압력을 이용하여 산출할 수 있다. 3족 원료로서 복수의 유기 금속 화합물을 이용하는 경우, 「3족 원료 가스의 유량」은 복수의 유기 금속 화합물의 유량을 합계한 값을 나타낸다. 예를 들면, 3족 원료 가스로서, TMA를 포함하는 제1의 3족 원료 가스와 TMG를 포함하는 제2의 3족 원료 가스를 이용하여 화합물 반도체를 형성하는 경우, 「3족 원료 가스의 유량」은 제1의 3족 원료 가스의 유량과 제2의 3족 원료 가스의 유량과의 합이다.
5족 원료 가스는 5족 원소를 포함하는 화합물을 포함하는 원료 가스이다. 5족 원료 가스는 일례로서, 캐리어 가스와 함께 반응 용기의 내부에 공급된다. 5족 원료 가스는, 예를 들면 아루신 등의 5족 원소의 수소화물을 포함한다. 5족 원소의 유기 금속 화합물에 포함되는 탄소는 3족 원소의 유기 금속 화합물에 포함되는 탄소와 비교하여, 3-5족 화합물 반도체 (104)의 결정 중에 받아들이기 어렵다. 따라서, 5족 원료 가스는 모노알킬아루신 등의 5족 원소의 유기 금속 화합물을 포함할 수도 있다. 5족 원소의 유기 금속 화합물은, 예를 들면 5족 원소의 수소화물의 적어도 1개의 수소를 탄소수가 1 내지 4인 알킬기로 치환한 유기 금속 화합물이다.
5족 원료 가스는 3족 원료 가스와 동일하게 하여 공급된다. 또한, 5족 원료 가스의 유량은 3족 원료 가스의 유량과 동일하게 하여 산출된다. 복수의 5족 원소의 화합물을 이용하는 경우에는, 5족 원료 가스의 유량은 복수의 5족 원소의 화합물의 유량을 합계함으로써 산출된다.
불순물 가스는 도너가 되는 불순물을 포함한다. 불순물 가스는 캐리어 가스를 포함할 수도 있다. 도너가 되는 불순물은, 예를 들면 Si, Se, Ge, Sn, S 및 Te로 이루어지는 원소군에서 선택된 적어도 하나의 원소이다. 불순물 가스는 상기 원소를 갖는 수소화물, 또는 상기 원소와 탄소수가 1 내지 3인 알킬기를 갖는 알킬화물을 포함할 수도 있다.
상기 불순물은 3-5족 화합물 반도체 (104)의 결정 중에서 도너 불순물로서 행동하기 때문에, 3-5족 화합물 반도체 (104)의 n형 캐리어 농도를 증가시킨다. 3족 원료 가스의 유량에 대한 5족 원료 가스의 유량비를 50 이하라는 낮은 값으로 설정한 경우, 3족 원료 가스에 포함되는 탄소가 3-5족 화합물 반도체 (104)의 결정에 받아들여, p형 캐리어 농도가 증가한다. 그러나, 3족 원료 가스 및 5족 원료 가스와 함께 불순물 가스를 공급함으로써, n형 캐리어에 의해 p형 캐리어가 보상되기 때문에, 잔류 p형 캐리어 농도의 증가를 억제할 수 있다.
또한, 3족 원료 가스의 유량, 5족 원료 가스의 유량 및 불순물 가스의 유량을 조정함으로써, 3-5족 화합물 반도체 (104) 중의 억셉터 불순물 및 도너 불순물의 농도를 제어할 수 있다. 따라서, 5족 원료의 사용량을 감소시키면서, 3-5족 화합물 반도체 (104)의 잔류 p형 캐리어 농도를 제어할 수 있다.
구체적으로는 베이스 기판 (102)에 3-5족 화합물 반도체 (104)를 에피택셜 성장시키는 단계에서, 불순물 가스의 유량 및 3족 원료 가스에 대한 5족 원료 가스의 유량비를 3-5족 화합물 반도체 (104)의 잔류 캐리어 농도 N(cm-3) 및 두께 d(cm)의 곱 N×d(cm-2)이 8.0×1011 이하가 되도록 설정한다. 해당 설정에 의해, 3족 원료 가스에 대한 5족 원료 가스의 유량비에 따라서 생기는 p형 캐리어가, 불순물 가스에 의해 보상된다. 그 결과, 5족 원료의 사용량을 감소하면서, 완충층으로서의 충분한 성능을 갖는 3-5족 화합물 반도체 (104)를 결정 성장시킬 수 있다.
여기서, 본 명세서에 있어서, 「3-5족 화합물 반도체 (104)의 잔류 캐리어 농도」란, p형 캐리어 농도로부터 n형 캐리어 농도를 뺀 값을 의미한다. 상기 캐리어 농도는 3-5족 화합물 반도체 (104)의 정전 용량-전압 특성(C-V 특성이라고 칭함)으로부터 산출할 수 있다. 「3-5족 화합물 반도체 (104)의 두께」란, FET 등의 반도체 장치의 완충층에 적합한 영역의 평균막 두께를 나타낸다. 평균막 두께는, 예를 들면 상기 영역의 5점에서의 막 두께의 산술 평균이다. 상기 막 두께는 SEM 또는 TEM을 이용한 관찰에 의해 산출할 수 있다.
5족 원료 가스의 유량을 감소시키기 위해서는, 3족 원료 가스의 유량에 대한 5족 원료 가스의 유량비가 50 이하가 되도록, 3족 원료 가스 및 5족 원료 가스를 공급하는 것이 바람직하다. 즉, 3족 원료 가스의 유량에 대한 5족 원료 가스의 유량비가 50 이하이고, 3-5족 화합물 반도체 (104)의 막 두께에 3-5족 화합물 반도체 (104)의 캐리어 농도를 곱한 값이 8.0×1011 cm-2 이하가 되도록 설정될 수도 있다. 해당 조건하에서 3-5족 화합물 반도체 (104)를 결정 성장시킴으로써, 3-5족 화합물 반도체 (104) 중의 억셉터 불순물 및 도너 불순물의 농도를 제어하면서, 5족 원료 가스의 사용량을 대폭 억제할 수 있다.
3족 원료 가스의 유량에 대한 5족 원료 가스의 유량비를 30 이하로 하면, 5족 원료 가스의 유량을 더욱 감소할 수 있다. 따라서, 유량비를 30 이하로 하는 것이 더욱 바람직하다. 또한, 3-5족 화합물 반도체 (104)를 결정 성장시키기 위해서는 3족 원료 가스 및 5족 원료 가스가 필요하기 때문에, 3족 원료 가스의 유량에 대한 5족 원료 가스의 유량비는 0.1 이상인 것이 바람직하다.
베이스 기판 (102)에 3-5족 화합물 반도체 (104)를 에피택셜 성장시키는 단계에서는 불순물 가스의 유량에 대한 5족 원료 가스와 3족 원료 가스와의 유량차의 비를 9.0×106 이하로 설정하는 것이 바람직하다. 불순물 가스의 유량에 대한 5족 원료 가스와 3족 원료 가스와의 유량차의 비를 8.4×106 이하로 할 수도 있다. 불순물 가스의 유량에 대한 5족 원료 가스와 3족 원료 가스와의 유량차의 비를 해당 값으로 설정함으로써, 완충층으로서의 충분한 성능을 갖는 3-5족 화합물 반도체 (104)를 결정 성장시킬 수 있다.
여기서, 「불순물 가스의 유량에 대한 5족 원료 가스와 3족 원료 가스와의 유량차의 비」는 「5족 원료 가스의 유량과 3족 원료 가스의 유량과의 차」를 「불순물 가스의 유량」으로 나눈 값을 나타낸다. 또한, 상기한 비는 0 ℃, 101.3 kPa(1 atm)의 상태에서의 「불순물 가스의 유량에 대한 5족 원료 가스와 3족 원료 가스와의 유량차의 비」로 환산하여 산출된다. 불순물 가스가 수소 등의 다른 가스에 의해 희석되어 있는 경우에는, 불순물 가스의 유량은 불순물 가스의 농도가 100％인 경우로 환산하여 산출된다.
또한, 불순물 가스, 5족 원료 가스 및 3족 원료 가스의 유량의 관계를 나타내는 지표로서 「불순물 가스의 유량에 대한 5족 원료 가스와 3족 원료 가스와의 유량차의 비」를 이용함으로써, 5족 원료 가스와 3족 원료 가스와의 유량비 및 유량차에 기인하는 p형 캐리어 농도와, 불순물 가스에 기인하는 n형 캐리어 농도와의 관계를 파악하기 쉬워진다. 또한, 「불순물 가스의 유량에 대한 5족 원료 가스와 3족 원료 가스와의 유량차의 비」의 값이 주어지면, 불순물 가스, 5족 원료 가스, 및 3족 원료 가스 중 어느 하나의 가스의 유량을 결정함으로써, 그 밖의 가스의 유량을 일의적으로 결정할 수 있다.
본 실시 형태에서, 불순물 가스의 유량에 대한 5족 원료 가스와 3족 원료 가스와의 유량차의 비를 제어하는 경우에 대해서 설명했지만, 또한 반응 용기의 성장 온도, 압력, 결정 성장 속도 등을 제어할 수도 있다. 결정 성장시의 반응 용기의 성장 온도는 성장 온도가 변화하더라도 원료의 반응 분해 속도가 변화하지 않는, 원료 공급 율속이 되는 조건의 온도 영역에서 바람직하게 선택된다. 예를 들면, 3-5족 화합물 반도체인 n-GaAs층의 캐리어 농도에 따라서 성장 온도를 선택할 수 있다.
또한, 결정 성장시의 성장 압력은, 성장시키는 3-5족 화합물 반도체 (104)의 면내 균일성과 원료 효율과의 관계에 기초하여 설정된다. 구체적으로는 성장 압력을 내릴수록 면내 균일성이 양호하게 되지만, 원료 효율이 나빠지기 때문에, 이들 2개의 요인이 균형잡힌 최적인 성장 압력이 설정된다. 또한, 3-5족 화합물 반도체 (104)의 결정 성장 속도는, 원료 공급 율속의 조건하에서는 3족 원료 가스의 유량에 의해서 결정된다. 예를 들면, 해당 결정 성장 속도는 성장 장치에 설치된 가스 유량계의 제어 범위의 중앙 부근이고, 가스 유량과 성장 속도와의 선형성이 양호한 유량에서의 성장 속도 조건이 설정된다.
도 3은 일실시 형태에 따른 반도체 장치 (300)의 단면의 일례를 개략적으로 나타낸다. 반도체 장치 (300)은 베이스 기판 (102), 3-5족 화합물 반도체 (104) 및 활성층 (310)을 이 순으로 구비한다. 3-5족 화합물 반도체 (104)는 화합물 반도체 에피택셜 기판 (100)의 경우와 동일하게 하여 형성할 수 있다. 활성층 (310)은, 예를 들면 3-5족 화합물 반도체이다.
도 4는 별도의 실시 형태에 따른 화합물 반도체 에피택셜 기판 (400)의 단면의 일례를 개략적으로 나타낸다. 화합물 반도체 에피택셜 기판 (400)은 베이스 기판 (102), 3-5족 화합물 반도체 (104), 활성층 (310) 및 컨택트층 (420)을 이 순으로 구비한다. 화합물 반도체 에피택셜 기판 (400)은 반도체 기판의 일례이다.
베이스 기판 (102)는, 예를 들면 GaAs 등의 3-5족 화합물 반도체 또는 SixGe1-x(0≤x≤1)로 표시되는 4족 반도체를 갖는다. 베이스 기판 (102)는 반절연성의 GaAs 기판일 수도 있다. 베이스 기판 (102)는 베이스 기판 (102)의 표면의 결정학적 면방위가 1개의 (100)면 또는 해당 (100)면과 등가인 면의 결정학적 면방위로부터 기울어 있고, 그의 기울기의 크기가 0.05° 이상 1° 이하인 반절연성의 단결정 GaAs 기판일 수도 있다. 베이스 기판 (102)는 Si 기판, SOI(silicon-on-insulator) 기판, Ge 기판 또는 GOI(germanium-on-insulator) 기판에, GaAs 등의 3-5족 화합물 반도체가 형성된 적층 기판일 수도 있다.
3-5족 화합물 반도체 (104)는, 예를 들면 베이스 기판 (102)를 설치한 감압 배럴형의 반응 용기에 3족 원료 가스, 5족 원료 가스 및 불순물 가스를 공급하고, 베이스 기판 (102)의 한쪽의 주면 (103)에 3-5족 화합물 반도체를 결정 성장시켜 얻어진다. 이 때, 3족 원료 가스의 유량에 대한 5족 원료 가스의 유량비가 50 이하, 더욱 바람직하게는 30 이하가 되도록, 3족 원료 가스 및 5족 원료 가스를 공급함으로써, 5족 원료의 사용량을 감소하면서, 3-5족 화합물 반도체 (104)의 p형 캐리어 농도를 제어할 수 있다. 상기 반응 용기에는 3족 원료 가스, 5족 원료 가스 및 불순물 가스 이외에, 캐리어 가스, 밸런스 가스 및 그의 밖의 원료 가스 등이 공급될 수도 있다.
불순물 가스의 유량 및 5족 원료 가스와 3족 원료 가스와의 유량비는 화합물 반도체 에피택셜 기판 (400)의 쇼트키 전극을 이용한 용량 전압 측정에 있어서, 잔류하는 전하에 기인하는 단위 면적당의 잔류 용량이 0.5 nF/㎠ 미만이 되도록 설정되는 것이 바람직하다. 불순물 가스의 유량 및 3족 원료 가스에 대한 5족 원료 가스의 유량비는 3족 원료 가스의 유량에 대한 5족 원료 가스의 유량비가 50 이하고, 3-5족 화합물 반도체 (104)의 막 두께에 3-5족 화합물 반도체 (104)의 캐리어 농도를 곱한 값이 8.0×1011 cm-2 이하가 되고, 화합물 반도체 에피택셜 기판 (400)의 용량 전압 측정에 있어서, 잔류하는 전하에 기인하는 단위 면적당의 잔류 용량이 0.5 nF/㎠ 미만이 되도록 설정될 수도 있다.
3-5족 화합물 반도체 (104)의 용량 전압 측정은, 예를 들면 화합물 반도체 에피택셜 기판 (400)의 컨택트층 (420)을 에칭 등에 의해 제거함으로써 형성한, 활성층 (310)에 접하는 쇼트키 전극에 전압을 인가함으로써 실시할 수 있다. 쇼트키 전극으로서, Al, Ag, Au 및 Cu 등을 이용할 수 있다. 또한, 쇼트키 전극에 대해서는, 도 4에는 도시하지 않는다.
예를 들면, 활성층 (310)의 표면에 내측 전극과, 내측 전극의 주위를 포위하고 내측 전극으로부터 이격하여 배치된 외측 전극을 형성함으로써, 상기 쇼트키 전극을 형성할 수 있다. 외측 전극의 내부에는 개구가 형성될 수도 있다. 내측 전극은, 예를 들면 상기 개구의 내측에 형성된다. 내측 전극의 중심과 외측 전극의 중심과는 실질적으로 일치할 수도 있다. 상기 개구의 중심과 외측 전극의 중심이 실질적으로 일치할 수도 있다. 상기 개구의 중심과 내측 전극의 중심이 실질적으로 일치할 수도 있다.
내측 전극의 형상은, 예를 들면 원형이다. 상기 개구의 형상은 내측 전극의 형상과 서로 닮은 것일 수도 있다. 상기 개구의 크기는 내측 전극보다 큰 것이 바람직하다. 외측 전극의 면적은 내측 전극의 면적의 10배 이상, 바람직하게는 1000배 이상인 것이 바람직하다. 외측 전극의 면적은 2 ㎠ 이상일 수도 있다. 외측 전극의 외연의 형상은 특별히 한정되는 것은 아니고, 내측 전극의 형상과 서로 닮음일 수도 있다.
외측 전극의 외연의 형상은 정다각형일 수도 있다. 예를 들면, 원형의 내측 전극과, 원형의 개구와, 정방형의 외측 전극이 각각의 중심이 일치하도록 형성된다. 내측 전극과 외측 전극 사이에 전압을 인가함으로써, 용량 전압 측정을 실시할 수 있다. 해당 방법에 따르면, 내측 전극의 면적치와, 내측 전극 및 외측 전극의 간격의 값을 이용하여, 각 재료의 용량치를 계산할 수 있다.
활성층 (310)은, 일례로서 GaAs, AlGaAs, InGaP 및 InGaAs 등의 3-5족 화합물 반도체를 갖는다. 활성층 (310)은 왜곡 InGaAs를 가질 수도 있다. 활성층 (310)은, 예를 들면 FET 능동층으로서 기능한다. 컨택트층 (420)은 GaAs 및 InGaAs 등의 3-5족 화합물 반도체를 가질 수도 있다.
도 5는 추가로 다른 실시 형태에 따른 화합물 반도체 에피택셜 기판 (500)의 단면의 일례를 개략적으로 나타낸다. 화합물 반도체 에피택셜 기판 (500)은 베이스 기판 (502), 완충층 (504), 백측 전자 공급층 (506), 백측 스페이서층 (508), 채널층 (510), 프론트측 스페이서층 (512), 프론트측 전자 공급층 (514), 배리어층 (516) 및 컨택트층 (520)을 이 순으로 구비한다. 화합물 반도체 에피택셜 기판 (500)은 반도체 기판의 일례이다. 완충층 (504)는 베이스 기판 (502)의 한쪽의 주면 (503)에 결정 성장하여 형성된다. 채널층 (510)은 활성층의 일례이다.
베이스 기판 (502)와 베이스 기판 (102)는 동일한 구성을 갖는다. 완충층 (504)와 3-5족 화합물 반도체 (104)는 동일한 구성을 갖는다. 완충층 (504)는 복수의 층을 가질 수도 있다. 완충층 (504)에 있어서의 복수의 층의 적어도 일부가 3-5족 화합물 반도체 (104)와 동일한 구성을 가질 수도 있다. 완충층 (504)는, 예를 들면 10 nm 이상 3000 nm 이하의 두께를 갖는다. 채널층 (510)과 활성층 (310)은 동일한 구성을 갖는다. 컨택트층 (520)은 컨택트층 (420)과 동일한 구성을 갖는다. 따라서, 베이스 기판 (502), 완충층 (504), 채널층 (510) 및 컨택트층 (520)에 대해서는 설명을 생략한다.
백측 전자 공급층 (506) 및 프론트측 전자 공급층 (514)는 채널층 (510)에 전자를 공급한다. 백측 전자 공급층 (506) 및 프론트측 전자 공급층 (514)는 AlGaAs 등의 3-5족 화합물 반도체를 가질 수도 있다. 백측 스페이서층 (508) 및 프론트측 스페이서층 (512)는 채널층 (510)에 포함되는 화합물 반도체의 밴드갭보다 넓은 밴드갭을 갖는 화합물 반도체를 가질 수도 있다. 배리어층 (516)은 AlGaAs 등의 3-5족 화합물 반도체를 갖는다. 배리어층 (516)에는 FET 등의 전자 소자의 게이트 전극이 형성된다. 컨택트층 (520)은, 예를 들면 GaAs, InGaAs 등의 3-5족 화합물 반도체를 갖는다.
완충층 (504)에 의해 용량을 형성한 경우의 화합물 반도체 에피택셜 기판 (500)의 용량 전압 측정은, 예를 들면 컨택트층 (520)을 에칭 등에 의해 제거하여, 배리어층 (516)에 형성한 한쌍의 쇼트키 전극에 전압을 인가함으로써 실시할 수 있다. 쇼트키 전극으로서, Al, Ag, Au 및 Cu 등을 이용할 수 있다. 또한, 쇼트키 전극에 대해서는 도 5에는 도시하지 않는다.
도 6은 별도의 실시 형태에 따른 반도체 장치 (600)의 단면의 일례를 개략적으로 나타낸다. 반도체 장치 (600)은, 예를 들면 HEMT이다. 반도체 장치 (600)은 베이스 기판 (502), 완충층 (504), 백측 전자 공급층 (506), 백측 스페이서층 (508), 채널층 (510), 프론트측 스페이서층 (512), 프론트측 전자 공급층 (514) 및 배리어층 (516)을 이 순으로 구비한다. 반도체 장치 (600)은 배리어층 (516)에 접하는 컨택트층 (622) 및 컨택트층 (624)와, 제어 전극 (636)을 구비한다. 반도체 장치 (600)은 컨택트층 (622)에 접하는 드레인 전극 (632)와, 컨택트층 (624)에 접하는 소스 전극 (634)를 구비한다.
드레인 전극 (632) 및 소스 전극 (634)는, 예를 들면 컨택트층 (622) 및 컨택트층 (624)와 오믹 접합을 형성한다. 컨택트층 (622) 및 컨택트층 (624)는 일례로서, GaAs 및 InGaAs 등의 3-5족 화합물 반도체를 갖는다. 제어 전극 (636)은 드레인 전극 (632) 및 소스 전극 (634)에 흐르는 전류를 제어한다. 드레인 전극 (632), 소스 전극 (634) 및 제어 전극 (636)은 알루미늄, 구리, 금, 은, 백금, 텅스텐 그 밖의 금속 및 이들의 합금, 또는 고농도로 도핑된 실리콘 등의 반도체일 수도 있다.
반도체 장치 (600)은, 예를 들면 이하의 절차로 제조된다. 우선, 도 5에 나타낸 화합물 반도체 에피택셜 기판 (500)을 준비한다. 다음으로, 화합물 반도체 에피택셜 기판 (500)의 컨택트층 (520)의 일부를 에칭 등에 의해 패터닝 제거하여 컨택트층 (622) 및 컨택트층 (624)를 형성하여, 배리어층 (516)을 노출시킨다. 그 후, 드레인 전극 (632), 소스 전극 (634) 및 제어 전극 (636)을 형성함으로써, 반도체 장치 (600)을 제조할 수 있다.
본 실시 형태에서, 반도체 장치가 HEMT의 경우에 대해서 설명하였지만, 반도체 장치는 HEMT로 한정되지 않는다. 반도체 장치는 HBT 또는 FET 등의 전자 디바이스 뿐만 아니라, 발광 소자, 수광 소자 또는 반도체 회로일 수도 있다.
<실시예>
(실시예 1)
화합물 반도체 에피택셜 기판 (500)을 이하의 절차로 제작하였다. 베이스 기판 (502)로서, 반절연성의 GaAs 단결정 기판을 준비하였다. 준비한 GaAs 단결정 기판을 감압 배럴형의 MOCVD로에 설치하였다. 다음으로, 완충층 (504)로서, 막 두께가 500 nm인 p-Al0 .25Ga0 .75As를 형성하였다. p-Al0 .25Ga0 .75As의 형성에는 3족 원료 가스로서, 제1의 3족 원료 가스로서의 TMA와, 제2의 3족 원료 가스로서의 TMG를 이용하였다. 또한, 5족 원료 가스로서, 아루신(AsH3)을 포함하는 원료 가스를 이용하였다. 불순물 가스로서, 디실란(Si2H6)을 포함하는 가스를 이용하였다. 불순물 가스의 유량은 101.3 kPa, 0 ℃의 조건으로 환산하여, 디실란의 유량이 6.20×10-5 ㎤/분이 되도록 설정하였다. 캐리어 가스로서, 고순도 수소를 이용하였다.
완충층 (504)의 형성에 있어서, 3족 원료 가스의 유량에 대한 5족 원료 가스의 유량비가 30이 되도록, 제1의 3족 원료 가스, 제2의 3족 원료 가스 및 5족 원료 가스를 MOCVD로에 공급하였다. 구체적으로는 제1의 3족 원료 가스의 유량은 101.3 kPa, 0 ℃의 조건으로 환산하여, TMA의 유량이 2.7 ㎤/분이 되도록 설정하였다. 제2의 3족 원료 가스의 유량은 101.3 kPa, 0 ℃의 조건으로 환산하여, TMG의 유량이 10.6 ㎤/분이 되도록 설정하였다. 5족 원료 가스의 유량은 101.3 kPa, 0 ℃의 조건으로 환산하여, 아루신의 유량이 400 ㎤/분이 되도록 설정하였다. 그 밖의 결정 성장 조건으로서, MOCVD로 내에서의 성장 압력이 10.13 kPa, 성장 온도가 650 ℃, 성장 속도가 1 내지 3 ㎛/hr라는 조건을 선택하였다.
5족 원료 가스와 3족 원료 가스와의 유량차는 386.7 ㎤/분이었다. 따라서, 불순물 가스의 유량에 대한 5족 원료 가스와 3족 원료 가스와의 유량차의 비는 6.24×106이었다. 또한, 불순물 가스 유량에 대한 5족 원료 가스의 유량비는 6.45×106이었다.
다음으로, 백측 전자 공급층 (506)으로서, 막 두께가 3 nm인 n-Al0 .22Ga0 .78As를 형성하였다. 백측 전자 공급층 (506)의 잔류 n형 캐리어 농도는 3×1018 cm-3이었다. 다음으로, 백측 스페이서층 (508)로서, 막 두께가 3 nm인 i-Al0 .22Ga0 .78As를 형성하였다.
다음으로, 채널층 (510)으로서, 왜곡 InGaAs층을 형성하였다. 왜곡 InGaAs층으로서, 막 두께가 14 nm인 i-In0 .20Ga0 .80As를 형성하였다. i-In0 .20Ga0 .80As의 3족 원료 가스로서, TMI를 포함하는 제1의 3족 원료 가스와 TMG를 포함하는 제2의 3족 원료 가스를 이용하였다.
다음으로, 프론트측 스페이서층 (512)로서, 막 두께가 3 nm인 i-Al0.22Ga0.78As를 형성하였다. 다음으로, 프론트측 전자 공급층 (514)로서, 막 두께가 9 nm인 n-Al0.22Ga0.78As를 형성하였다. 프론트측 전자 공급층 (514)의 잔류 n형 캐리어 농도는 3×1018 cm-3이었다. 마지막으로, 배리어층 (516)으로서, 막 두께가 50 nm의 i-Al0.22Ga0.78As를 형성하였다.
도 7은 실시예 1의 화합물 반도체 에피택셜 기판에 있어서의 용량 전압 측정의 결과를 나타낸다. 도 7의 횡축은 바이어스 전압 [V]를 나타낸다. 종축은 정전 용량 [F]를 나타낸다. 도 8은 도 7에 나타낸 용량 전압 측정의 결과에 있어서의 종축을 단위 면적당의 정전 용량 [F/㎠]로 변환한 도면을 나타낸다. 용량 전압 측정은 배리어층 (516)의 표면에 쇼트키 전극을 형성하여 실시하였다.
쇼트키 전극으로서, 개구를 갖는 외측 전극과, 해당 개구의 내측에 배치된 내측 전극을 형성하였다. 내측 전극의 형상은 직경 500 ㎛의 원형으로 하였다. 외측 전극의 개구의 형상은 직경 540 ㎛의 원형으로 하였다. 외측 전극의 외연의 형상은 원형으로 하였다. 외측 전극의 면적은 2 ㎠ 이상이었다. 내측 전극, 외측 전극 및 개구는 중심이 일치하도록 설계하였다. 외측 전극 및 내측 전극의 재료로서, Al을 이용하였다. 내측 전극과 외측 전극 사이에 전압을 가하여, 용량 전압 측정을 실시하였다.
도 7에 나타내는 대로, 잔류 용량은 1 pF 미만이었다. 또한, 도 8에 나타내는 대로, 단위 면적당의 잔류 용량은 1 pF를 내측 전극의 면적(2.0×10-3 ㎠)으로 나누어 얻어지는 값 미만, 즉 0.5 nF/㎠ 미만이다. 용량 전압 측정에 있어서, 약 2.6 V에서 약 3.1 V의 범위 내의 바이어스 전압으로 정전 용량이 급격하게 저하되어, 양호한 핀치오프 특성을 나타내었다. 핀치오프 전압은 -2.8 V였다. 여기서, 핀치오프 전압이란, n형 캐리어 농도가 1×1015 cm-3으로 될 때의 전압을 나타낸다.
용량 전압 측정 결과를 이용하여, 완충층 (504)의 p형 캐리어 농도 및 잔류 p형 캐리어 농도를 산출하였다. 여기서, 완충층 (504)의 p형 캐리어 농도란, 디실란을 도핑하지 않은 상태에서 형성한 경우의 완충층 (504)의 p형 캐리어 농도를 나타낸다. 또한, 완충층 (504)의 잔류 p형 캐리어 농도란, 디실란을 도핑한 것에 의한 n형 캐리어에 의해서 보상된 후의 p형 캐리어 농도를 나타낸다.
완충층 (504)의 p형 캐리어 농도는 3.3×1016 cm-3이고, 잔류 p형 캐리어 농도는 5.0×1015 cm-3이었다. 즉, 완충층 (504)의 막 두께에, 완충층 (504)의 잔류 p형 캐리어 농도를 곱한 값은 2.5×1011 cm-2가 되고, 8.0×1011 cm-2 이하였다.
또한, 완충층 (504)의 내압 측정을 실시하였다. 내압 측정에 있어서는 전자 전도에 의한 내압과 홀 전도에 의한 내압을 측정하였다. 내압 측정은 이하의 절차로 실시하였다. 우선, 화합물 반도체 에피택셜 기판 (500) 표면에서 130 nm를 에칭하여 완충층 (504)를 노출시켰다. 다음으로, 노출한 완충층에, 대항 전극을 설치하였다. 대항 전극의 간격은 5 ㎛로 하였다. 대항 전극의 폭은 200 ㎛로 하였다. 전자 전도에 의한 내압 측정에는 AuGe/Ni/Au 전극을 이용하였다. 홀 전도에 의한 내압 측정에는 AuZn 전극을 이용하였다. 전자 전도에 의한 내압은 22 V이고, 홀 전도에 의한 내압은 48 V이고, 양호한 완충 내압이 얻어졌다.
또한, 화합물 반도체 에피택셜 기판 (500)의 홀 측정을 실시하였다. 홀 측정은 반 데르 포(Van der Pauw)법에 의해 실시하였다. 300 K에서의 2차원 전자 가스 농도는 2.4×1012 cm-2였다. 300 K에서의 전자 이동도는 7600 ㎠/Vs였다. 또한, 77 K에서의 2차원 전자 가스 농도는 2.5×1012 cm-2였다. 77 K에서의 전자 이동도는 24000 ㎠/Vs였다.
(실시예 2)
실시예 2로서, 3족 원료 가스의 유량에 대한 5족 원료 가스의 유량비를 30으로 하고, 불순물 가스의 유량을 감소시켜, 실시예 1과 동일한 구조를 갖는 화합물 반도체 에피택셜 기판 (500)을 제조하였다. 실시예 2의 화합물 반도체 에피택셜 기판 (500)은 불순물 가스의 유량을 감소시켜 완충층 (504)를 형성한 것 이외에는 실시예 1의 화합물 반도체 에피택셜 기판 (500)과 동일하게 하여 제조하였다. 구체적으로는, 불순물 가스의 유량은 101.3 kPa, 0 ℃의 표준 조건으로 환산하여, 디실란의 유량이 5.40×10-5 ㎤/분이 되도록 설정하였다.
실시예 2에 있어서의 5족 원료 가스와 3족 원료 가스와의 유량차는 실시예 1과 동일하게 386.7 ㎤/분이었다. 불순물 가스인 디실란의 유량이 5.40×10-5 ㎤/분이기 때문에, 불순물 가스의 유량에 대한 5족 원료 가스와 3족 원료 가스와의 유량차의 비는 7.16×106이었다. 또한, 불순물 가스 유량에 대한 5족 원료 가스의 유량비는 7.41×106이었다.
실시예 2의 화합물 반도체 에피택셜 기판 (500)에 있어서, 완충층 (504)의 p형 캐리어 농도, 즉 디실란을 도핑하지 않은 상태에서 형성한 경우의 완충층 (504)의 p형 캐리어 농도는 3.3×1016 cm-3이었다. 또한, 잔류 p형 캐리어 농도, 즉 디실란을 도핑한 것에 의한 n형 캐리어에 의해서 보상된 후의 p형 캐리어 농도는 8.0×1015 cm-3이었다. 즉, 완충층 (504)의 막 두께에, 완충층 (504)의 캐리어 농도를 곱한 값은 4.0×1011 cm-2가 되고, 8.0×1011 cm-2보다 작았다.
실시예 2의 완충층 (504)의 전자 전도에 의한 내압은 23 V이고, 홀 전도에 의한 내압은 37 V였다. 홀 전도에 의한 내압은 실시예 1의 완충층 (504)의 내압보다도 저하되었지만, 충분히 양호한 완충 내압이 얻어졌다.
(실시예 3)
실시예 3으로서, 3족 원료 가스의 유량에 대한 5족 원료 가스의 유량비를 30으로 하고, 불순물 가스의 유량을 더욱 감소시켜, 실시예 1 및 실시예 2와 동일한 구조를 갖는 화합물 반도체 에피택셜 기판 (500)을 제조하였다. 실시예 3의 화합물 반도체 에피택셜 기판 (500)은 불순물 가스의 유량을 감소시켜 완충층 (504)를 형성한 것 이외에는 실시예 1 및 실시예 2의 화합물 반도체 에피택셜 기판 (500)과 동일하게 하여 제조하였다. 구체적으로는, 불순물 가스의 유량은 101.3 kPa, 0 ℃의 표준 조건으로 환산하여, 디실란의 유량이 4.58×10-5 ㎤/분이 되도록 설정하였다.
실시예 3에 있어서의 5족 원료 가스와 3족 원료 가스와의 유량차는 실시예 1과 동일하게 386.7 ㎤/분이었다. 불순물 가스인 디실란의 유량이 4.58×10-5 ㎤/분이기 때문에, 불순물 가스의 유량에 대한 5족 원료 가스와 3족 원료 가스와의 유량차의 비는, 8.44×106이었다. 또한, 불순물 가스 유량에 대한 5족 원료 가스의 유량비는 8.73×106이었다.
실시예 3의 화합물 반도체 에피택셜 기판 (500)에 있어서, 완충층 (504)의 p형 캐리어 농도, 즉 디실란을 도핑하지 않은 상태에서 형성한 경우의 완충층 (504)의 p형 캐리어 농도는 3.3×1016 cm-3이었다. 또한, 잔류 p형 캐리어 농도, 즉 디실란을 도핑한 것에 의한 n형 캐리어에 의해서 보상된 후의 p형 캐리어 농도는 1.4×1016 cm-3이었다. 즉, 완충층 (504)의 막 두께에, 완충층 (504)의 캐리어 농도를 곱한 값은 7.0×1011 cm-2가 되고, 8.0×1011 cm-2보다 작았다.
실시예 2의 완충층 (504)의 전자 전도에 의한 내압은 25 V이고, 홀 전도에 의한 내압은 26 V였다. 홀 전도에 의한 내압은 실시예 2의 완충층 (504)의 내압보다도 더욱 저하되었지만, 충분히 양호한 완충 내압이 얻어졌다.
(비교예 1)
비교예 1로서, 3족 원료 가스의 유량에 대한 5족 원료 가스의 유량비를 70으로 하고, 실시예 1과 동일한 구조를 갖는 화합물 반도체 에피택셜 기판을 제조하였다. 비교예 1의 화합물 반도체 에피택셜 기판은 3족 원료 가스의 유량에 대한 5족 원료 가스의 유량비를 70으로 하고, 불순물 가스를 공급하지 않고 완충층을 형성한 것 이외에는 실시예 1의 화합물 반도체 에피택셜 기판 (500)과 동일한 조건하에서 제조하였다. 구체적으로는, 제1의 3족 원료 가스의 유량은 101.3 kPa, 0 ℃의 표준 조건으로 환산하여, TMA의 유량이 2.7 ㎤/분이 되도록 설정하였다. 제2의 3족 원료 가스의 유량은 101.3 kPa, 0 ℃의 표준 조건으로 환산하여, TMG의 유량이 10.6 cm3/분이 되도록 설정하였다. 5족 원료 가스의 유량은 101.3 kPa, 0 ℃의 표준 조건으로 환산하여, 아루신의 유량이 930 ㎤/분이 되도록 설정하였다.
비교예 1의 화합물 반도체 에피택셜 기판에 있어서, 완충층의 p형 캐리어 농도는 5×1015 cm-3이었다. 즉, 완충층의 막 두께에, 완충층의 캐리어 농도를 곱한 값은 2.5×1011 cm-2가 되고, 8.0×1011 cm-2 이하였다. 또한, 비교예 1에 있어서는 잔류 p형 캐리어 농도는 p형 캐리어 농도와 같다.
비교예 1의 화합물 반도체 에피택셜 기판에 대해서, 실시예 1의 화합물 반도체 에피택셜 기판과 동일하게, 용량 전압 측정을 실시하였다. 그 결과, 잔류 용량은 1 pF 미만임과 동시에, 단위 면적당의 잔류 용량은 0.5 nF/㎠이고, 양호한 핀치오프 특성을 나타내었다. 또한, 용량 전압 측정에 있어서, 핀치오프 전압, 즉 n형 캐리어 농도가 1×1015 cm-3이 될 때의 전압은 -2.9 V였다.
비교예 1의 완충층에 대해서, 실시예 1의 완충층 (504)와 동일하게, 내압 측정을 실시하였다. 전자 전도에 의한 내압은 26 V이고, 홀 전도에 의한 내압은 42 V이고, 양호한 버퍼 내압이 얻어졌다.
비교예 1의 화합물 반도체 에피택셜 기판에 대해서, 실시예 1의 화합물 반도체 에피택셜 기판 (500)과 동일하게, 홀 측정을 실시하였다. 300 K에서의 2차원 전자 가스 농도는 2.4×1012 cm-2였다. 300 K에서의 전자 이동도는 7600 ㎠/Vs였다. 또한, 77 K에서의 2차원 전자 가스 농도는 2.5×1012 cm-2였다. 77 K에서의 전자 이동도는 25000 ㎠/Vs였다.
(비교예 2)
비교예 2로서, 3족 원료 가스의 유량에 대한 5족 원료 가스의 유량비를 30으로 하고, 불순물 가스의 유량을 감소시켜, 실시예 1과 동일한 구조를 갖는 화합물 반도체 에피택셜 기판을 제조하였다. 비교예 2의 화합물 반도체 에피택셜 기판은 불순물 가스의 유량을 감소시켜 완충층을 형성한 것 이외에는 실시예 1의 화합물 반도체 에피택셜 기판 (500)과 동일하게 하여 제조하였다. 구체적으로는, 불순물 가스의 유량은 101.3 kPa, 0 ℃의 표준 조건으로 환산하여, 디실란의 유량이 4.12×10-5 cm3/분이 되도록 설정하였다.
비교예 2에 있어서의 5족 원료 가스와 3족 원료 가스와의 유량차는 실시예 1과 동일하게 386.7 ㎤/분이었다. 불순물 가스인 디실란의 유량이 4.12×10-5 ㎤/분이기 때문에, 불순물 가스의 유량에 대한 5족 원료 가스와 3족 원료 가스와의 유량차의 비는 9.39×106이었다. 또한, 불순물 가스 유량에 대한 5족 원료 가스의 유량비는 9.71×106이었다.
비교예 2의 화합물 반도체 에피택셜 기판에 있어서, 완충층의 p형 캐리어 농도, 즉 디실란을 도핑하지 않은 상태에서의 원래의 p형 캐리어 농도는 3.3×1016 cm-3이었다. 또한, 잔류 p형 캐리어 농도, 즉 n형 캐리어 농도에 의해서 보상된 후의 p형 캐리어 농도는 2.0×1016 cm-3이었다. 즉, 완충층 (504)의 막 두께에 완충층 (504)의 캐리어 농도를 곱한 값은 1.0×1012 cm-2가 되고, 8.0×1011 cm-2보다 컸다.
도 9는 비교예 2의 화합물 반도체 에피택셜 기판에 있어서의 용량 전압 측정의 결과를 나타낸다. 도 10은 도 9에 나타낸 용량 전압 측정의 결과에 있어서의 종축을 단위 면적당의 정전 용량 [F/㎠]로 변환한 도면을 나타낸다. 비교예 2의 화합물 반도체 에피택셜 기판에 대해서, 실시예 1의 화합물 반도체 에피택셜 기판 (500)과 동일하게, 용량 전압 측정을 실시하였다. 도 9에 나타내는 대로, p형 캐리어가 잔류하여 17 pF의 잔류 용량이 생겼다. 잔류 용량 17 pF를 내측 전극의 면적(2.0×10-3 ㎠)으로 나눔으로써, 단위 면적당의 잔류 용량은 8.7 nF/㎠로 산출되었다.
도 9 및 도 10을 도 7 및 도 8과 비교하면, 핀치오프 특성이 악화된 것을 알 수 있었다. 구체적으로는 약 2.6 V에서 약 3.0 V의 바이어스 전압의 범위 내에서, 잔류 용량이 17 pF로 감소한 후, 추가로 약 4.5 V 이상의 바이어스 전압에 있어서 잔류 용량이 더욱 저하되었다. p형 캐리어의 에너지 준위가 깊기 때문에, 약 4.5 V 이하의 전압에 있어서는 p형 캐리어가 잔류하고 있었던 것이 원인이라고 생각된다. 비교예 2에 있어서의 핀치오프 전압, 즉 n형 캐리어 농도가 1×1015 cm-3이 될 때의 전압은 -2.5 V였다.
비교예 2의 완충층에 대해서, 실시예 1의 완충층 (504)와 동일하게, 내압 측정을 실시하였다. 전자 전도에 의한 내압은 23 V이고, 홀 전도에 의한 내압은 7 V였다. 실시예 1, 실시예 2, 실시예 3 및 비교예 1과 비교하여, 홀 전도 내압이 크게 저하되어 있는 것을 알 수 있었다.
비교예 2의 화합물 반도체 에피택셜 기판에 대해서, 실시예 1의 화합물 반도체 에피택셜 기판 (500)과 동일하게, 홀 측정을 실시하였다. 300 K에서의 2차원 전자 가스 농도는 2.1×1012 cm-2였다. 300 K에서의 전자 이동도는 7600 ㎠/Vs였다. 또한, 77 K에서의 2차원 전자 가스 농도는 2.1×1012 cm-2였다. 77 K에서의 전자 이동도는 25000 ㎠/Vs였다. p형 캐리어에 의해 중성 영역이 발생하여, 2차원 전자 가스 농도가 저하되었다고 생각된다.
표 1은 실시예 1 내지 비교예 2까지의 각각에 있어서의 버퍼 성장 조건을 나타낸다. 표 2는 실시예 1 내지 비교예 2까지의 각각에 있어서의 버퍼 성장 결과를 나타낸다. 표 2에 있어서의 n 내압은 전자 전도에 의한 내압을 나타낸다. p 내압은 홀 전도에 의한 내압을 나타낸다. 표 3은 실시예 1 내지 비교예 2까지의 각각에 있어서의 활성층 특성을 나타낸다.
Figure pct00001
Figure pct00002
Figure pct00003
표 2로부터 분명한 바와 같이, 홀 전도에 의한 내압은 비교예 2에 있어서 현저히 저하되고 있다. 또한, 표 3으로부터 분명한 바와 같이, 단위 면적당의 잔류 용량은 비교예 2에 있어서 현저히 저하되고 있다.
따라서, 비교예 2를 실시예 3과 비교한다. 비교예 2와 실시예 3 사이에서는 불순물 가스인 디실란의 유량이 다르다. 즉, 비교예 2와 실시예 3 사이에서는 디실란의 유량에 대한 5족 원료 가스의 유량과 3족 원료 가스의 유량의 차의 비가 다르다. 디실란의 유량에 대하여, 5족 원료 가스의 유량과 3족 원료 가스의 유량의 차가 적당한 양이 아닌 경우에, 잔류 p형 캐리어 농도가 적정치를 상회함으로써 잔류 용량이 증가함과 동시에, 홀 전도에 의한 내압이 저하된다고 생각된다.
실시예 3에 있어서의 디실란의 유량에 대한 5족 원료 가스의 유량과 3족 원료 가스의 유량의 차의 비가 8.44×106인 데 대하여, 비교예 2에 있어서의 디실란의 유량에 대한 5족 원료 가스의 유량과 3족 원료 가스의 유량의 차의 비는 9.39×106이다. 따라서, 디실란의 유량에 대한 5족 원료 가스의 유량과 3족 원료 가스의 유량의 차의 비가 약 9.0×106 이하인 경우에 양호한 버퍼 성능을 갖는 화합물 반도체가 성장한다고 생각된다. 디실란의 유량에 대한 5족 원료 가스의 유량과 3족 원료 가스의 유량의 차의 비는 8.44×106 이하일 수도 있다.
또한, 실시예 3에 있어서의 디실란의 유량에 대한 5족 원료 가스의 유량이 8.73×106인 데 대하여, 비교예 2에 있어서의 디실란의 유량에 대한 5족 원료 가스의 유량비는 9.71×106이다. 따라서, 3족 원료 가스의 유량에 대한 5족 원료 가스의 유량비가 30인 경우에는, 디실란의 유량에 대한 5족 원료 가스의 유량비가 약 9.0×106 이하인 경우에 양호한 완충 성능을 갖는 화합물 반도체가 성장한다고 생각된다. 3족 원료 가스의 유량에 대한 5족 원료 가스의 유량비가 30인 경우에는, 디실란의 유량에 대한 5족 원료 가스의 유량비는 8.73×106 이하일 수도 있다.
또한, 실시예 3에 있어서의 잔류 캐리어 농도와 막 두께와의 곱이 7.0×1011인 데 대하여, 비교예 2에 있어서의 잔류 캐리어 농도와 막 두께와의 곱은 1.0×1012이다. 따라서, 잔류 캐리어 농도와 막 두께와의 곱이 8.0×1011 이하인 경우에 양호한 완충 성능을 갖는 화합물 반도체가 성장한다고 생각된다. 잔류 캐리어 농도와 막 두께와의 곱은 7.0×1011 이하일 수도 있다.
이상과 같이, 실시예 1, 실시예 2 및 실시예 3의 화합물 반도체 에피택셜 기판은 비교예 1의 화합물 반도체 에피택셜 기판과 비교하여, 5족 원료 가스를 약 60％ 삭감했음에도 불구하고, 비교예 1의 화합물 반도체 에피택셜 기판과 동등한 디바이스 특성을 보이고 있다. 한편, 비교예 2에 나타낸 바와 같이, 단순히 5족 원료 가스를 삭감한 것만으로는 충분한 특성을 얻을 수 없다. 즉, 본원 발명에 관한 구성을 채용함으로써, 5족 원료 가스의 사용량을 대폭 삭감했음에도 불구하고, 양호한 디바이스 특성을 나타내는 3-5족 화합물 반도체가 얻어졌다. 이에 따라, 화합물 반도체 에피택셜 기판 및 반도체 장치의 제조 비용을 크게 감소시킬 수 있다.
이상, 본 발명을 실시 형태를 이용하여 설명하였지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위로는 한정되지 않는다. 상기 실시 형태에, 다양한 변경 또는 개량을 가하는 것이 가능함이 당업자에 분명하다. 그와 같은 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이 특허 청구 범위의 기재로부터 분명하다.
특허 청구 범위, 명세서 및 도면 중에 있어서 나타낸 장치, 시스템 및 방법에 있어서의 동작, 절차, 스텝 및 단계 등의 각 처리의 실행 순서는 특단 「보다 전에」, 「앞서서」 등으로 명시하지 않고, 또한 전 처리의 출력을 후 처리에서 이용하는 것이 아닌 한, 임의의 순서로 실현할 수 있음에 유의해야 한다. 특허 청구 범위, 명세서 및 도면 중의 동작 플로우에 대해서, 편의상 「우선, 」, 「다음으로, 」 등을 이용하여 설명했다고 해도, 이 순으로 실시하는 것이 필수임을 의미하는 것은 아니다.
100 화합물 반도체 에피택셜 기판, 102 베이스 기판, 103 주면, 104 3-5족 화합물 반도체, 300 반도체 장치, 310 활성층, 400 화합물 반도체 에피택셜 기판, 420 컨택트층, 500 화합물 반도체 에피택셜 기판, 502 베이스 기판, 503 주면, 504 완충층, 506 백측 전자 공급층, 508 백측 스페이서층, 510 채널층, 512 프론트측 스페이서층, 514 프론트측 전자 공급층, 516 배리어층, 520 컨택트층, 600 반도체 장치, 622 컨택트층, 624 컨택트층, 632 드레인 전극, 634 소스 전극, 636 제어 전극

Claims (12)

  1. 베이스 기판을 반응 용기의 내부에 설치하는 단계와,
    상기 반응 용기의 내부에, 3족 원소의 유기 금속 화합물을 포함하는 3족 원료 가스, 5족 원소를 포함하는 화합물을 포함하는 5족 원료 가스 및 반도체 내에 도핑되어 도너가 되는 불순물을 포함하는 불순물 가스를 공급하여, 상기 베이스 기판에 p형 3-5족 화합물 반도체를 에피택셜 성장시키는 단계를 구비하고,
    상기 베이스 기판에 상기 p형 3-5족 화합물 반도체를 에피택셜 성장시키는 단계에서, 상기 불순물 가스의 유량 및 상기 3족 원료 가스에 대한 상기 5족 원료 가스의 유량비를 상기 p형 3-5족 화합물 반도체의 잔류 캐리어 농도 N(cm-3) 및 두께 d(cm)의 곱 N×d(cm-2)이 8.0×1011 이하가 되도록 설정하는, 반도체 기판의 제조 방법.
  2. 제1항에 있어서, 상기 베이스 기판에 상기 p형 3-5족 화합물 반도체를 에피택셜 성장시키는 단계에서, 상기 3족 원료 가스에 대한 상기 5족 원료 가스의 유량비를 50 이하로 설정하는, 반도체 기판의 제조 방법.
  3. 제1항에 있어서, 상기 베이스 기판에 상기 p형 3-5족 화합물 반도체를 에피택셜 성장시키는 단계에서, 추가로 상기 p형 3-5족 화합물 반도체 상의 활성층에 접하는 쇼트키 전극을 이용한 용량 전압 측정에 의한 단위 면적당의 잔류 용량이 0.5 nF/㎠ 미만이 되도록, 상기 불순물 가스의 유량 및 상기 3족 원료 가스에 대한 상기 5족 원료 가스의 유량비를 설정하는, 반도체 기판의 제조 방법.
  4. 제1항에 있어서, 상기 베이스 기판에 상기 p형 3-5족 화합물 반도체를 에피택셜 성장시키는 단계에서, 상기 불순물 가스의 유량에 대한 상기 5족 원료 가스와 상기 3족 원료 가스와의 유량차의 비를 9.0×106 이하로 설정하는, 반도체 기판의 제조 방법.
  5. 제1항에 있어서, 상기 불순물 가스는 Si, Se, Ge, Sn, S 및 Te로 이루어지는 원소군에서 선택된 적어도 하나의 원소를 포함하는, 반도체 기판의 제조 방법.
  6. 제1항에 있어서, 상기 베이스 기판에 상기 p형 3-5족 화합물 반도체와, 추가로 활성층이 이 순으로 적층되어 이루어지는, 반도체 기판의 제조 방법.
  7. 베이스 기판과,
    3족 원소의 유기 금속 화합물을 포함하는 3족 원료 가스, 5족 원소를 포함하는 5족 원료 가스 및 반도체 내에 도핑되어 도너가 되는 불순물을 포함하는 불순물 가스를 공급하여, 상기 베이스 기판 상에서 에피택셜 성장된 p형 3-5족 화합물 반도체를 구비하고,
    상기 p형 3-5족 화합물 반도체는 잔류 캐리어 농도 N(cm-3) 및 두께 d(cm)의 곱 N×d(cm-2)이 8.0×1011 이하인, 반도체 기판.
  8. 제7항에 있어서, 상기 p형 3-5족 화합물 반도체는 상기 3족 원료 가스에 대한 상기 5족 원료 가스의 비가 50 이하가 되는 조건에서 에피택셜 성장된, 반도체 기판.
  9. 제7항에 있어서, 상기 p형 3-5족 화합물 반도체 상의 활성층에 접하는 쇼트키 전극을 이용한 용량 전압 측정에 있어서 단위 면적당의 잔류 용량이 0.5 nF/㎠ 미만인, 반도체 기판.
  10. 제7항에 있어서, 상기 p형 3-5족 화합물 반도체는 상기 불순물 가스의 유량에 대한 상기 5족 원료 가스와 상기 3족 원료 가스와의 유량차의 비가 9.0×106 이하가 되는 조건에서 에피택셜 성장된, 반도체 기판.
  11. 제7항에 있어서, 도너 불순물로서, Si, Se, Ge, Sn, S 및 Te로 이루어지는 원소군에서 선택된 적어도 하나의 원소를 포함하는, 반도체 기판.
  12. 제7항에 있어서, 상기 베이스 기판에 상기 p형 3-5족 화합물 반도체와, 추가로 활성층이 이 순으로 적층되어 이루어지는, 반도체 기판.
KR1020117014981A 2009-01-28 2010-01-26 반도체 기판의 제조 방법 및 반도체 기판 KR20110102893A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-016928 2009-01-28
JP2009016928 2009-01-28

Publications (1)

Publication Number Publication Date
KR20110102893A true KR20110102893A (ko) 2011-09-19

Family

ID=42395416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117014981A KR20110102893A (ko) 2009-01-28 2010-01-26 반도체 기판의 제조 방법 및 반도체 기판

Country Status (6)

Country Link
US (1) US8507950B2 (ko)
JP (1) JP5427623B2 (ko)
KR (1) KR20110102893A (ko)
CN (1) CN102301452A (ko)
TW (1) TWI498942B (ko)
WO (1) WO2010087151A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786555B1 (en) 2016-04-12 2017-10-10 The Industry & Academic Cooperation In Chungnam National University (Iac) Method for reducing contact resistance

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103069553B (zh) * 2010-08-31 2015-08-19 住友化学株式会社 半导体基板、绝缘栅极型场效应晶体管以及半导体基板的制造方法
US8796738B2 (en) * 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
US20150380531A1 (en) * 2012-06-22 2015-12-31 Win Semiconductor Corp. Heterojunction bipolar transistor with improved current gain
JP6479713B2 (ja) * 2016-07-11 2019-03-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、プログラムおよび基板処理装置
CN111578680B (zh) * 2019-02-15 2022-01-11 北京北方华创微电子装备有限公司 一种晶圆的干燥方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02230746A (ja) * 1989-03-03 1990-09-13 Hitachi Ltd 半導体装置
JP3079591B2 (ja) * 1991-02-25 2000-08-21 住友電気工業株式会社 化合物半導体の気相成長法
JP2725462B2 (ja) * 1991-03-11 1998-03-11 住友電気工業株式会社 化合物半導体の気相成長法
JPH07111340A (ja) * 1993-10-12 1995-04-25 Hitachi Cable Ltd 発光ダイオードの製造方法
JP3414262B2 (ja) * 1998-06-03 2003-06-09 日立電線株式会社 化合物半導体エピタキシャルウェハ及び化合物半導体装置
JP4717318B2 (ja) 2002-12-25 2011-07-06 住友化学株式会社 化合物半導体エピタキシャル基板
JP4610858B2 (ja) * 2003-02-12 2011-01-12 住友化学株式会社 化合物半導体エピタキシャル基板
JP2006012915A (ja) * 2004-06-22 2006-01-12 Hitachi Cable Ltd Ｉｉｉ−ｖ族化合物半導体装置及びその製造方法
US7902571B2 (en) * 2005-08-04 2011-03-08 Hitachi Cable, Ltd. III-V group compound semiconductor device including a buffer layer having III-V group compound semiconductor crystal
JP4984511B2 (ja) 2005-08-04 2012-07-25 日立電線株式会社 Ｉｉｉ−ｖ族化合物半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786555B1 (en) 2016-04-12 2017-10-10 The Industry & Academic Cooperation In Chungnam National University (Iac) Method for reducing contact resistance

Also Published As

Publication number Publication date
US8507950B2 (en) 2013-08-13
TW201036037A (en) 2010-10-01
TWI498942B (zh) 2015-09-01
JP5427623B2 (ja) 2014-02-26
JP2010199568A (ja) 2010-09-09
WO2010087151A1 (ja) 2010-08-05
CN102301452A (zh) 2011-12-28
US20110281423A1 (en) 2011-11-17

Similar Documents

Publication Publication Date Title
TWI408265B (zh) 化合物半導體磊晶基板及其製造方法
TWI508280B (zh) 半導體基板、半導體基板之製造方法、及電子裝置
JP5427623B2 (ja) 半導体基板の製造方法および半導体基板
WO2010116699A1 (ja) 半導体基板、半導体基板の製造方法、半導体基板の判定方法、および電子デバイス
US8395187B2 (en) Compound semiconductor epitaxial substrate and manufacturing method thereof
JP4717319B2 (ja) 化合物半導体エピタキシャル基板
KR20050086945A (ko) 화합물 반도체 에피택셜 기판 및 그 제조 방법
US9761686B2 (en) Semiconductor wafer, method of producing semiconductor wafer, and heterojunction bipolar transistor
JP3416051B2 (ja) Ｉｉｉ−ｖ族化合物半導体装置の製造方法
JP2007235062A (ja) エピタキシャルウェハ及び電子デバイス並びにｉｉｉ−ｖ族化合物半導体結晶の気相エピタキシャル成長法
JP4984511B2 (ja) Ｉｉｉ−ｖ族化合物半導体装置
JP5301507B2 (ja) 化合物半導体エピタキシャル基板
JP5507975B2 (ja) 半導体基板、電子デバイスおよび半導体基板の製造方法
JP2004241463A (ja) 化合物半導体の気相成長方法
JP2012054405A (ja) 化合物半導体エピタキシャルウェハ及びその製造方法
JP2004241676A (ja) 化合物半導体の製造方法及び半導体材料並びに半導体素子
JP2001358081A (ja) 化合物半導体の製造方法及びそれによって製造された半導体ウェハ並びに電界効果トランジスタ
JP2006286755A (ja) Ｉｉｉ−ｖ族化合物半導体製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid