CN104465750A - 一种磷化铟基高电子迁移率晶体管结构及制备方法 - Google Patents

一种磷化铟基高电子迁移率晶体管结构及制备方法 Download PDF

Info

Publication number
CN104465750A
CN104465750A CN201410738640.2A CN201410738640A CN104465750A CN 104465750 A CN104465750 A CN 104465750A CN 201410738640 A CN201410738640 A CN 201410738640A CN 104465750 A CN104465750 A CN 104465750A
Authority
CN
China
Prior art keywords
growth
inp
layer
doping
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410738640.2A
Other languages
English (en)
Inventor
艾立鹍
徐安怀
齐鸣
周书星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201410738640.2A priority Critical patent/CN104465750A/zh
Publication of CN104465750A publication Critical patent/CN104465750A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种磷化铟基高电子迁移率晶体管结构及制备方法,其特征在于采用半绝缘单抛的InP(100)衬底,采用GSMBE工艺先在InP衬底上外延生长一层In0.52Al0.48As缓冲层,然后依次生长In0.53Ga0.47As沟道层、In0.52Al0.48As Spacer层、硅德尔塔(Si-δ-doping)掺杂层、In0.52Al0.48As垒层、InP腐蚀截止层、In0.52Al0.48As接触层以及两层掺杂浓度分别为1E19~2E19cm-3和2E19~3E19cm-3的In0.53Ga0.47As和In0.65Ga0.35As接触层。本发明采用GSMBE方式进行外延生长,采用间断生长方法,以保证膜生长方式分为台阶流动式生长,避免形成二维形核式生长。台阶流动式生长优点是外延层一致性和平整性高,而二维形核式生长容易造成表面粗糙,引入生长缺陷。InP基HEMT材料生长,结构简单、成熟,适合批量生产。

Description

一种磷化铟基高电子迁移率晶体管结构及制备方法
技术领域
本发明涉及一种新型磷化铟基基高电子迁移率晶体管结构及制备方法。通过气态源分子束外延(GSMBE)进行材料生长,通过化合物半导体工艺过程实现异质结双极晶体管器件的制备,属于材料制备技术领域。
背景技术
1960年,Anderson预言在异质结界面存在电子的积累。1969年,Easki(江崎)和Tsu(朱兆祥)提出在异质结结构中,离化的施主杂质和自由电子是分离的。1978年,Dingle等在调制掺杂的超晶格中观察到了载流子迁移率增加的现象。而后,又在调制掺杂的单异质结和超晶格结构的实验中,证明了异质结界面存在着具有二维行为的电子气,并具有高的迁移率。1980年,日本富士通公司研制出世界上第一只HEMT。HEMT兼有优异的低噪声特性和出色的功率性能,在高端市场具有很强的竞争力。国外已有高性能的HEMT器件产品走向市场,其中比较成熟的是基于AlGaAs/GaAs材料体系的HEMT器件。利用AlGaAs/InGaAs异质结构及InGaAs沟道二维电子气(2DEG)特性研制的赝配高电子迁移率晶体管(PHEMT)也已被广泛用于微波毫米波接收系统。InP基HEMT在超过300GHz的频率都有增益,且其短沟道效应很小,制造步骤少,性能均匀稳定,已成为毫米波高端应用的支柱产品。目前已成为毫米波最重要的固态器件和MIMIC的核心部分。
由于与InP匹配的InGaAs材料比与GaAs匹配的AlGaAs材料有更高的电子迁移率,适合在InP HEMT材料结构中作为沟道材料。随着单晶材料技术的发展,大尺寸的InP衬底质量不断提高同时价格趋于下降,这样就为InP体系高电子迁移率晶体管(HEMT,High Electron Mobility Transistor)材料的大规模应用提供了便利条件。随着近几年对InP基HEMT的大力开发和研制,InP基HEMT已成为毫米波高端应用的支柱产品。通常InP基HEMT采用的InGaAs/InAlAs结构,沟道中In的摩尔分数是53%,而赝配的InGaAs沟道中In含量可以达到80%以上。有报道In含量为68%的赝配InGaAs沟道HEMT,其fmax达到600GHz。2007年在IEDM会议上的最新报道,美国UIUC大学宣布研制出fT为1.2THz的InP基PHEMT。近几年,InP基HEMT已经在各种高速和微波单片电路中得到了很好的应用,目前对这一器件的深入研究主要是提高器件的功率性能和可靠性,同时引入新的沟道设计,进一步提高器件的性能。
由于HEMT中离化的施主杂质和自由电子是分离的,这就需要有非常好的材料质量,尤其在沟道层和硅德尔塔(Si-δ-doping)掺杂生长中需要具有一个较高的界面质量。传统的金属有机气相外延MOCVD等外延方法采用了载气带入部分元素方式,这就会带入一定量的其他元素而影响材料的界面质量。而气态源分子束外延GSMBE生长方法不利用载气,采用原子的直接沉积。这种方法的可控性要好,并且采用了气态的V族元素,生长室氛围稳定性要好于采用载气的外延生长方法,可以在V族元素保护下实现间断生长,能够保证材料在厚度,均匀性以及材料界面等多方面有良好的控制。【H.Howe,Microwave Theory and Techniques,IEEE Transactions on,1984(9):991-996】【Haddad G.I.,IEEE Transactions on,2002(3):760-779】【P.M.Smith,IEEEMGWL,1995(7):230-232】【Yasuo Osone,IEEE Transactions on Components andPackaging Technologies,2005(1):34-38】【B.-G.Min,Journal of the KoreanPhysical Society,2003:S518-S521】
【www.compoundsemiconductor.net/cws/article/news/32221】
本申请的发明人拟利用气态源分子束外延(GSMBE)技术,在磷化铟衬底上生长高电子迁移率晶体管结构材料,通过微纳米加工技术制备高电子迁移率晶体管材料,发展与IC工艺兼容的集成技术,从而引导出本发明的目的。
发明内容
本发明涉及一种磷化铟基高电子迁移率晶体管材料结构及制备方法,采用气态源分子束外延(GSMBE)进行材料生长,制备HEMT结构材料。
本发明提供的磷化铟高电子迁移率晶体管结构如表1所示。
表1:磷化铟基高电子迁移率晶体管材料结构
具体地说,在GSMBE制备磷化铟基高电子迁移率晶体管材料结构的过程中,采用半绝缘单抛的InP(100)衬底。先在InP衬底上外延生长一层In0.52Al0.48As缓冲层,In0.52Al0.48As缓冲层的引入可以使材料从衬底到结构有良好的过度,减少直接进行异质外延引起的缺陷和位错等。然后依次生长In0.53Ga0.47As沟道层,In0.52Al0.48As Spacer层,Si-δ-doping掺杂层,In0.52Al0.48As垒层,InP腐蚀截至层,In0.52Al0.48As接触层和掺杂浓度分别为1E19~2E19cm-3和2E19~3E19cm-3的In0.53Ga0.47As和In0.65Ga0.35As二层接触层。
表1所述的结构式通过气态源分子束外延工艺制备的具体工艺过程是:
(1)将InP(100)衬底送入气态源分子束外延系统GSMBE的预处理室,于300-350℃除气30分钟;
(2)将上述衬底传递至GSMBE的生长室,将PH3于1000℃进行裂解,得到P2用作Ps源,调节气源炉PH3压力PV为450~700Torr;
(3)衬底在P气氛的保护下进行生长前的表面解吸,衬底温度于400℃下进行外延生长,生长时衬底以每分钟5转的速度旋转,以保证外延材料的均匀性。
将衬底送入外延系统的预处理室进行除气。对于InP衬底,除气温度为300~350℃;除气约30分钟,完成后即可传入生长室。生长前的衬底表面解吸:InP衬底在As气氛的保护下加热至解吸温度(400℃~430℃)以去除表面的氧化层;解吸的过程用高能电子衍射(RHEED)来监控。
由高纯砷烷(AsH3)和磷烷(PH3)裂解后得到的As2和P2分别用作As源和P源,砷烷和磷烷的束流强度由束源炉的管道压力来控制,V族束源的裂解温度为1000℃。InP在GSMBE生长时的衬底温度为400℃,在InP生长之前,采用束流规来测量In的束流,以此来控制InP的生长速率。AsH3的裂解温度为1000℃,通过调节气路中AsH3的压力来控制As束流的大小。在本发明中,气源炉AsH3的压力PV=450~550Torr,相应的生长室压力为1.8~2.5×10-5Torr。生长时衬底以每分钟5转的速度旋转,以保证外延材料的均匀性。对于只含有一种V族元素的三元系材料InGaAs(InAlAs)来说,其生长速率主要取决于III族元素In和Ga(Al)的分子束强度之和,而组份则由In和Ga(Al)的分子束强度比决定。因此,为了调节InGaAs(InAlAs)外延层的组份以达到设计要求,必须精确校正In和Ga(Al)的束流比fIn/fGa(fIn/fAl)。采用X射线衍射(XRD)来测定外延层与衬底之间的失配度,并据此计算三元合金材料的组份。
InP层的生长工艺条件为:In的生长温度为890℃,PH3的裂解压力为650Torr,在此条件下InP的生长速率为0.55μm/h,对于N型掺杂要求,采用Si的掺杂温度为1250℃;
InGaAs层的生长工艺条件为:Ga的生长温度为1025℃,In的生长温度为890℃,AsH3的裂解压力为650Torr,在此条件下InGaAs的生长速率为1.0μm/h,Si的掺杂温度为1250℃;
InAlAs层的生长工艺条件为:Al的生长温度为1020℃,In的生长温度为890℃,AsH3的裂解压力为650Torr,在此条件下InAlAs的生长速率为1μm/h;
Si-δ-doping的生长工艺条件为:在As氛围保护的情况下,只开启Si源快门。Si的温度1260℃,快门开启7秒。
高In组份In0.65Ga0.35As的生长工艺条件为:Ga的生长温度为1015℃,In的生长温度为890℃,AsH3的裂解压力为650Torr,在此条件下InGaAs的生长速率为0.9μm/h,Si的掺杂温度为1250℃;
如上所述,气态源分子束外延(GSMBE)制备磷化铟基双异质结双极晶体管结构材料的方法,其优点归纳如下:
1.在InP基HEMT材料体系选择上,充分利用InP材料体系高的电子饱和速度,以及和常用的光通信用光电器件衬底兼容,易于实现光电集成。由于InP基激光器和光电探测器的工作波长恰好位于光纤的传输窗口1.3~1.55μm之间,InP基HEMT器件很容易实现光电集成。
2.材料生长的可控性要好,可以实现材料的生长温度,厚度,均匀性等多方面的良好控制。GSMBE为超高真空系统,使用高纯度的分子束源,可获得高纯单晶;生长温度相对较低,体扩散对组份和掺杂浓度分布的干扰被降到最低;可以通过控制束源炉快门挡板的开启或者关,监测手段多监测手段多,可以生长受热力学机理限制的处于不互溶隙范围内的多元系材料;MBE在生长机理上属于非平衡反应动力学过程,闭达到突然喷射或者终止分子束流的目的,因而可得到突变的组份界面和陡峭的掺杂浓度分布;监测手段多,可以在生长过程中进行实时监控,精确控制束流强度和生长速率;
3.创新点在于利用GSMBE在材料生长方面的优势,减少在HEMT材料生长过程中界面粗糙容易引入合金无序,同时避免在Si-δ-doping时Si容易在凹处形成团聚,降低晶体质量,扩散到沟道中使背景杂质Si升高。本发明设计采用间断生长的方法,在InGaAs沟道层之后,生长InAlAs垒层之前采用间断8-10秒的方法;在生长InAlAs垒层之后,Si-δ-doping生长之前采用间断15-20秒的方法。保证膜生长方式分为台阶流动式生长,避免形成二维形核式生长。台阶流动式生长优点是外延层一致性和平整性高,而二维形核式生长容易造成表面粗糙,引入生长缺陷。InP基HEMT材料生长的外延方法比较多,可以用MBE,MOCVD等等,并且材料结构简单成熟,适合批量生产。
本发明涉及一种磷化铟(InP)基高电子迁移率晶体管(High ElectronMobility Transistor,HEMT)材料结构及制备的方法。采用气态源分子束外延(GSMBE)制备HEMT结构材料。在半绝缘InP(100)衬底上外延生长HEMT结构,利用Si-δ-doping掺杂的方法实现电子和掺杂剂的分离,形成二维电子气实现高的迁移率。采用间断生长的方法,在InGaAs沟道层、InAlAs垒层和Si-δ-doping生长时,采用不同间断时间的方法,保证膜生长方式分为台阶流动式生长。这种材料结构简单容易实现,适合于科学实验和批量生产时采用。另外,此结构材料还可适用于金属有机气相外延(MOCVD或MOVPE)等气相外延方法。
附图说明
图1为材料生长工艺流程示意图。
图2为InGaAs/InP材料的XRD摇摆曲线。
图3为InGaAs/InP HEMT结构材料的XRD摇摆曲线。
图4为InGaAs/InP HEMT结构材料的TEM照片;其中(a)为整体HEMT形貌;(b)为标出各层结构的示意图;(c)为沟道层的剖面图。
图5为InGaAs/InP HEMT结构材料的SIMIS测试图。
具体实施方式
下面通过具体实施例和附图进一步阐明本发明的实质性特点和显著的进步,但本发明决非仅局限于实施例。
实施例1图1所示的生长工艺流程是:
(1)将InP(100)衬底送入气态源分子束外延系统GSMBE的预处理室,于300-350℃除气30分钟;
(2)将上述衬底传递至GSMBE的生长室,将PH3于1000℃进行裂解,得到P2用作Ps源,调节气源炉PH3压力PV为450~700Torr;
(3)衬底在P气氛的保护下进行生长前的表面解吸,衬底温度于400℃下进行外延生长,生长时衬底以每分钟5转的速度旋转,以保证外延材料的均匀性;
将衬底送入外延系统的预处理室进行除气。对于InP衬底,除气温度为300~350℃;除气30分钟,完成后即可传入生长室。生长前的衬底表面解吸:InP衬底在As气氛的保护下加热至解吸温度(400℃~430℃)以去除表面的氧化层;解吸的过程用高能电子衍射(RHEED)来监控。
由高纯砷烷(AsH3)和磷烷(PH3)裂解后得到的As2和P2分别用作As源和P源,砷烷和磷烷的束流强度由束源炉的管道压力来控制,V族束源的裂解温度为1000℃。InP在GSMBE生长时的衬底温度为400℃,在InP生长之前,采用束流规来测量In的束流,以此来控制InP的生长速率。AsH3的裂解温度为1000℃,通过调节气路中AsH3的压力来控制As束流的大小。气源炉AsH3的压力PV=450~550Torr,相应的生长室压力为1.8~2.5×10-5Torr。生长时衬底以每分钟5转的速度旋转,以保证外延材料的均匀性。对于只含有一种V族元素的三元系材料InGaAs(InAlAs)来说,其生长速率主要取决于III族元素In和Ga(Al)的分子束强度之和,而组份则由In和Ga(Al)的分子束强度比决定。因此,为了调节InGaAs(InAlAs)外延层的组份以达到设计要求,必须精确校正In和Ga(Al)的束流比fIn/fGa(fIn/fAl)。本发明采用X射线衍射(XRD)来测定外延层与衬底之间的失配度,并据此计算三元合金材料的组份。
InP层的生长工艺条件为:In的生长温度为890℃,PH3的裂解压力为650Torr,在此条件下InP的生长速率为0.55μm/h,对于N型掺杂要求,采用Si的掺杂温度为1250℃;
InGaAs层的生长工艺条件为:Ga的生长温度为1025℃,In的生长温度为890℃,AsH3的裂解压力为650Torr,在此条件下InGaAs的生长速率为1.0μm/h,Si的掺杂温度为1250℃;
InAlAs层的生长工艺条件为:Al的生长温度为1020℃,In的生长温度为890℃,AsH3的裂解压力为650Torr,在此条件下InAlAs的生长速率为1μm/h;
Si-δ-doping的生长工艺条件为:在As氛围保护的情况下,只开启Si源快门。Si的温度1260℃,快门开启7秒。
高In组份In0.65Ga0.35As的生长工艺条件为:Ga的生长温度为1015℃,In的生长温度为890℃,AsH3的裂解压力为650Torr,在此条件下InGaAs的生长速率为0.9μm/h,Si的掺杂温度为1250℃;
所述步骤(3)中InGaAs三元合金的组分是通过校正In和Ga的束流比fIn//fGa,fIn/为16.4,fGa为19.9,偏差在±5%,并采用XRD测定外延层与衬底之间的失配度而确定的。
所述步骤(3)中InAlAs三元合金的组分是通过校正In和Al的束流比fIn//fAl,fIn/为16.4,fAl为5.4,偏差在±5%,并采用XRD测定外延层与衬底之间的失配度而确定的。
所述步骤(3)高In组份In0.65Ga0.35As的生长是通过校正In和Ga的束流实现的,fIn为16.4,fGa为13.1,偏差在±5%,并采用XRD确定材料的组份。
在GSMBE制备磷化铟基高电子迁移率晶体管材料结构的过程中,采用半绝缘单抛的InP(100)衬底。先在InP衬底上外延生长一层500nm的In0.52Al0.48As缓冲层,然后依次生长15nm In0.53Ga0.47As沟道层,3nmIn0.52Al0.48As Spacer层,Si-δ-doping掺杂层,8nm In0.52Al0.48As垒层,4nm InP腐蚀截至层,15nm In0.52Al0.48As接触层和二层掺杂浓度分别为1E19cm-3厚度为15nm和3E19cm-3厚度为10nm的In0.53Ga0.47As和In0.65Ga0.35As接触层。
在材料结构生长中,一层材料生长结束进行下一层材料生长的时候,生长室的氛围会有一个滞后性,这种滞后对于常规的体材料生长的影响可以忽略。但是对于HEMT材料中比较重要的沟道层和Si-δ-doping层的影响就比较大。因此,在HEMT结构材料生长时设计采用间断生长的方法,即:在InGaAs沟道层之后,生长InAlAs垒层之前采用间断8~10秒的方法;在生长InAlAs垒层之后,Si-δ-doping生长之前采用间断15~20秒的方法。采用间断生长的方法,可尽量减少上一层材料生长氛围的影响,同时间断生长还可以保证沉积的原子在高温衬底表面充分迁移,材料生长方式为台阶流动式生长,避免形成二维形核式生长。作为一个实例,InGaAs/InP HEMT的结构列于表2。
表2InGaAs/InP HEMT的具体结构
实施例2如图2所示的XRD摇摆曲线
其中,InP为衬底峰,InGaAs为外延峰;InGaAs材料中In含量为53.4%,Ga的含量为46.4%,晶格失配度Δa/a=196ppm,a为衬底材料的晶格常数,Δa为外延材料和衬底材料的晶格常数之差。
实施例3如图3所示的XRD摇摆曲线
其中,InP为衬底峰,InAlAs为外延峰;InAlAs材料中In含量为52.5%,Ga的含量为47.5%,晶格失配度Δa/a=305ppm,a为衬底材料的晶格常数,Δa为外延材料和衬底材料的晶格常数之差。在HEMT材料结构中占主要的InAlAs材料的外延峰位置与衬底峰接近重合,所生长的结构材料具有良好的质量。
实施例4如图4所示的TEM照片
从图(a),(b)中可以看出HEMT结构材料界面平整性很好,各层材料直接界面清晰平整,有很高的质量。(c)图为InGaAs沟道层的剖面测试图,可以看到非常平整的单原子层,证明沟道材料具有非常高的晶体质量。
实施例5
从图5SIMIS测试图中可以看出结构材料的各层结构及界面清晰陡峭,厚度与结构设计吻合,并且在Si-δ-doping区域可以测得面密度为4.9E12cm-2的N型杂质浓度。

Claims (10)

1.一种磷化铟高电子迁移率晶体管结构,其特征在于采用半绝缘单抛的InP(100)衬底,采用GSMBE工艺先在InP衬底上外延生长一层In0.52Al0.48As缓冲层,然后依次生长In0.53Ga0.47As沟道层、In0.52Al0.48As Spacer层、Si-δ-doping掺杂层、In0.52Al0.48As垒层、InP腐蚀截止层、In0.52Al0.48As接触层以及两层掺杂浓度分别为1E19~2E19cm-3和2E19~3E19cm-3的In0.53Ga0.47As和In0.65Ga0.35As接触层。
2.按权利要求1所述的结构,其特征在于In0.52Al0.48As缓冲层的引入使材料从衬底到结构有良好的过渡,减少直接进行异质外延引起的缺陷和位错。
3.按权利要求1或2所述的结构,其特征在于:
①非掺杂的缓冲层厚度为480~500nm;
②非掺杂的In0.53Ga0.47As沟道层厚度为14~16nm;
③非掺杂的In0.52Al0.48As Spacer层厚度为3~5nm;
④Si-δ-doping层掺杂浓度为4E12cm-2~6E12cm-2
⑤非掺杂的In0.52Al0.48As垒层的厚度为6~8nm;
⑥InP腐蚀截止层厚度为4~5nm;
⑦掺杂Si的N型In0.52Al0.48As的掺杂浓度为1E19~2E19cm-3,厚度为12~15nm;
⑧掺杂Si的N型In0.53Ga0.47As的掺杂浓度为1E19~2E19cm-3,厚度为12~15nm;
⑨掺杂Si的N型In0.65Ga0.47As的掺杂浓度为2E19~3E19cm-3,厚度为9~11nm。
4.制备如权利要求1-3所述的结构的方法,其特征在于具体工艺如下:
(1)将InP(100)衬底送入气态源分子束外延系统GSMBE的预处理室,于300-350℃除气30分钟;
(2)将上述衬底传递至GSMBE的生长室,将PH3于1000℃进行裂解,得到P2用作Ps源,调节气源炉PH3压力PV为450~700Torr;
(3)衬底在P气氛的保护下进行生长前的表面解吸,衬底温度于400℃下进行外延生长,生长时衬底以每分钟5转的速度旋转,以保证外延材料的均匀性;
其中,InP腐蚀截止层的生长工艺条件为:In的生长温度为890℃,PH3的裂解压力为650Torr,在此条件下InP的生长速率为0.55μm/h,对于不同的N型掺杂要求,分别采用Si的掺杂温度为1080℃和1250℃;
InGaAs沟道层的生长工艺条件为:Ga的生长温度为1025℃,In的生长温度为890℃,AsH3的裂解压力为650Torr,在此条件下InGaAs的生长速率为1.0μm/h,Si的掺杂温度为1250℃;
InAlAs垒层的生长工艺条件为:Al的生长温度为1020℃,In的生长温度为890℃,AsH3的裂解压力为650Torr,在此条件下InAlAs的生长速率为1μm/h;
Si-δ-doping的生长工艺条件为:在As氛围保护的情况下,只开启Si源快门,Si的温度1260℃,快门开启7秒;
高In组份In0.65Ga0.35As的生长工艺条件为:Ga的生长温度为1015℃,In的生长温度为890℃,AsH3的裂解压力为650Torr,在此条件下InGaAs的生长速率为0.9μm/h,Si的掺杂温度为1250℃;
在生长过程采用间断生长的方法,在InGaAs沟道层之后,生长InAlAs垒层之前采用间断8-10秒的方法;在生长InAlAs垒层之后,Si-δ-doping生长之前采用间断15-20秒的方法,保证原子级材料的生长方式分为台阶流动式生长,避免形成二维形核式生长。
5.按权利要求4所述的方法,其特征在于:所述步骤(3)中的衬底表面解吸的工艺为InP衬底在P气氛的保护下加热至解吸温度400℃~450℃以去除表面的氧化层,解吸过程用RHEED来监控。
6.按权利要求4所述的方法,其特征在于:所述步骤(3)中InGaAs三元合金的组分是In和Ga的束流比fIn//fGa,fIn/为16.4,fGa为19.9,偏差在±5%,并采用XRD测定外延层与衬底之间的失配度而确定的。
7.按权利要求4所述的方法,其特征在于:所述步骤(3)中InAlAs三元合金的组分是In和Al的束流比fIn//fAl,fIn/为16.4,fAl为5.4,偏差在±5%,并采用XRD测定外延层与衬底之间的失配度而确定的。
8.按权利要求4所述的方法,其特征在于:所述步骤(3)Si-δ-doping的生长是在As氛围保护的情况下,只开启Si源快门,Si的温度1260℃开启7秒。
9.按权利要求4所述的方法,其特征在于:所述步骤(3)高In组份In0.65Ga0.35As的生长是In和Ga的束流实现的,fIn为16.4,fGa为13.1,偏差在±5%,并采用XRD确定材料的组份。
10.按权利要求4所述的方法,其特征在于:
①InGaAs材料中In含量为53.4%,Ga的含量为46.4%,晶格失配度Δa/a=196ppm,a为衬底材料的晶格常数,Δa为外延材料和衬底材料的晶格常数之差;
②InAlAs材料中In含量为52.5%,Ga的含量为47.5%,晶格失配度Δa/a=305ppm,a为衬底材料的晶格常数,Δa为外延材料和衬底材料的晶格常数之差;在HEMT材料结构中占主要的InAlAs材料的外延峰位置与衬底峰接近重合;
③生长的HEMT结构,材料界面平整性好,各层材料界面清晰平整,InGaAs沟道层为非常平整的单原子层;
④Si-δ-doping区域测得的面密度为4.9E12cm-2的N型杂质浓度。
CN201410738640.2A 2014-12-05 2014-12-05 一种磷化铟基高电子迁移率晶体管结构及制备方法 Pending CN104465750A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410738640.2A CN104465750A (zh) 2014-12-05 2014-12-05 一种磷化铟基高电子迁移率晶体管结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410738640.2A CN104465750A (zh) 2014-12-05 2014-12-05 一种磷化铟基高电子迁移率晶体管结构及制备方法

Publications (1)

Publication Number Publication Date
CN104465750A true CN104465750A (zh) 2015-03-25

Family

ID=52911514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410738640.2A Pending CN104465750A (zh) 2014-12-05 2014-12-05 一种磷化铟基高电子迁移率晶体管结构及制备方法

Country Status (1)

Country Link
CN (1) CN104465750A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105633138A (zh) * 2015-12-30 2016-06-01 中国科学院上海微系统与信息技术研究所 一种砷化镓基双异质结双极晶体管结构及制备方法
CN112736132A (zh) * 2021-01-06 2021-04-30 湖北文理学院 InP PHEMT外延结构及其制备方法
US11646200B2 (en) 2020-05-18 2023-05-09 Imec Vzw Integration of a III-V construction on a group IV substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621228A (en) * 1994-08-16 1997-04-15 Nec Corporation Heterojunction field effect transistor with non-alloy ohmic contact electrodes
US20070200142A1 (en) * 2006-02-24 2007-08-30 Ching-Sung Lee High linear enhancement-mode heterostructure field-effect transistor
CN101442070A (zh) * 2007-11-21 2009-05-27 中国科学院微电子研究所 砷化镓基增强/耗尽型应变高电子迁移率晶体管材料结构
CN101591811A (zh) * 2009-07-03 2009-12-02 中国科学院上海微系统与信息技术研究所 Gsmbe制备ⅲ-ⅴ化合物半导体纳米管结构材料的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621228A (en) * 1994-08-16 1997-04-15 Nec Corporation Heterojunction field effect transistor with non-alloy ohmic contact electrodes
US20070200142A1 (en) * 2006-02-24 2007-08-30 Ching-Sung Lee High linear enhancement-mode heterostructure field-effect transistor
CN101442070A (zh) * 2007-11-21 2009-05-27 中国科学院微电子研究所 砷化镓基增强/耗尽型应变高电子迁移率晶体管材料结构
CN101591811A (zh) * 2009-07-03 2009-12-02 中国科学院上海微系统与信息技术研究所 Gsmbe制备ⅲ-ⅴ化合物半导体纳米管结构材料的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
徐安怀: "InP基及含磷异质结双极晶体管结构设计与气态源分子束外延生长研究", 《中国博士学位论文全文数据库》 *
袁瑞霞,ET AL.: "气态源分子束外延InP和InAs基Ⅲ-Ⅴ族化合物材料", 《半导体学报》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105633138A (zh) * 2015-12-30 2016-06-01 中国科学院上海微系统与信息技术研究所 一种砷化镓基双异质结双极晶体管结构及制备方法
US11646200B2 (en) 2020-05-18 2023-05-09 Imec Vzw Integration of a III-V construction on a group IV substrate
CN112736132A (zh) * 2021-01-06 2021-04-30 湖北文理学院 InP PHEMT外延结构及其制备方法

Similar Documents

Publication Publication Date Title
Tsang Progress in chemical beam epitaxy
EP0390552B1 (en) Method of manufacturing compound semiconductor thin film
Tsang Chemical beam epitaxy of Ga0. 47In0. 53As/InP quantum wells and heterostructure devices
Zhao et al. Boron-doped III–V semiconductors for Si-based optoelectronic devices
CN104465750A (zh) 一种磷化铟基高电子迁移率晶体管结构及制备方法
CN103477449A (zh) 光电二极管及其制造方法
US7732836B2 (en) Compound semiconductor epitaxial substrate and method for manufacturing the same
KR101069571B1 (ko) 고전자 이동도 에피택셜 기판
Zhao et al. Surface‐interface analysis of InxGa1‐xAs/InP heterostructure in positive and negative mismatch system
CN104638516B (zh) 大晶格失配可调谐量子阱激光器外延芯片的制作方法
US5858818A (en) Formation of InGaSa p-n Junction by control of growth temperature
US5569954A (en) Epitaxial Inx Ga.sub.(1-x) As having a slanted crystallographic plane azimuth
CN103794644A (zh) 一种磷化铟基双异质结双极晶体管结构及制备方法
CN105575773A (zh) 一种InGaAsBi高迁移率材料的制备方法及结构
Komeno et al. Recent progress in MOVPE for HEMT LSIs
CN108847385B (zh) 一种GaAs基InAs量子点材料生长方法
JP2000068497A (ja) GaN系化合物半導体装置
Zhao et al. Realization of p-type conduction in compositionally graded quaternary AlInGaN
CN104134713A (zh) 外延晶片及其制造方法、半导体元件和光学传感器装置
Dong et al. Effect of growth temperature on surface morphology and optical properties of undoped Al0. 32Ga0. 68As
Yusof et al. The role of growth temperature on the indium incorporation process for the MOCVD growth of InGaN/GaN heterostructures
WO2003044840A1 (en) Reactive codoping of gaalinp compound semiconductors
JPH076957A (ja) 半導体エピタキシャル基板
Yokohama et al. MOCVD growth of carbon-doped InGaAs layers using ethyl-base metal organic materials
Ostinelli et al. Semi-insulating iron-doped InP buffer layers for Al-free GaInP/GaInAs pHEMTs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150325