TW201743451A - １３族氮化物複合基板、半導體元件及１３族氮化物複合基板的製造方法 - Google Patents

１３族氮化物複合基板、半導體元件及１３族氮化物複合基板的製造方法 Download PDF

Info

Publication number
TW201743451A
TW201743451A TW106126210A TW106126210A TW201743451A TW 201743451 A TW201743451 A TW 201743451A TW 106126210 A TW106126210 A TW 106126210A TW 106126210 A TW106126210 A TW 106126210A TW 201743451 A TW201743451 A TW 201743451A
Authority
TW
Taiwan
Prior art keywords
layer
group
substrate
gan
composite substrate
Prior art date
Application number
TW106126210A
Other languages
English (en)
Other versions
TWI636570B (zh
Inventor
Yoshitaka Kuraoka
Mikiya Ichimura
Makoto Iwai
Original Assignee
Ngk Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Insulators Ltd filed Critical Ngk Insulators Ltd
Publication of TW201743451A publication Critical patent/TW201743451A/zh
Application granted granted Critical
Publication of TWI636570B publication Critical patent/TWI636570B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

提供13族氮化物複合基板及使用其製作的半導體元件，該13族氮化物複合基板，係使用導電性GaN基板之同時，可以實現適用於高頻用途之半導體元件。13族氮化物複合基板具備：基材，係由GaN構成，呈n型導電性；13族氮化物層之底層，係形成於基材之上，具有1×106Ωcm以上之電阻係數；GaN層之通道層，係形成於底層之上，雜質濃度之總和為1×1017/cm3以下；及障壁層，形成於通道層之上，係由AlxInyGa1-x-yN(0≦x≦1，0≦y≦1)組成的13族氮化物構成。

Description

13族氮化物複合基板、半導體元件及13族氮化物複合基板的製造方法
本發明關於半導體元件，特別是關於可獲得適合高頻用途之半導體元件的13族氮化物複合基板。
氮化物半導體基於具有高的絕緣破壞電場、高的飽和電子速度，而成為矚目的次世代之高頻/高功率元件用半導體材料。特別是將AlGaN與GaN構成之層進行積層而形成的多層結構體，基於氮化物材料特有的大的極化效應(自發極化效應及壓電極化效應)，而在積層接面(異質接面)產生高濃度二維電子氣(2DEG)之特徵，因此以該多層結構體作為基板使用而進行高電子遷移率電晶體(HEMT)之開發正熱烈進行著(例如參照非專利文獻1)。
行動電話基地台等在大電力‧高頻(100W以上，2GHz以上)條件下動作的HEMT，為抑制發熱造成的元件之溫度上昇，較好是盡量使用低熱阻材料來製作。另外，高頻動作用途的HEMT需要盡量抑制寄生容量，因此較好是使用高絕緣性材料來製作。使用氮化物半導體製作符合彼等要件之元件時，亦有基於可以成長良好的氮化物膜之考量，而以具有1×108Ωcm以上高的電阻係數之半絕緣性SiC基板作為底基板 來使用。
另外，亦有提案藉由HVPE法(氫化物氣相成長法)或MOCVD法等於導電性SiC基板沈積絕緣性AlN膜(氮化鋁膜)，以該AlN膜作為底基板使用(例如參照非專利文獻2)。
不過，非專利文獻2揭示的手法時，底基板上形成的氮化物磊晶膜之結晶品質，會受HVPE法所形成的AlN膜之品質影響，因此欲提升氮化物磊晶膜之品質時需要提升AlN膜之品質。但是，以HVPE法成長AlN膜時，難以控制其成長以使該結晶品質(例如差排密度(dislocation density)等)在晶圓全面分布均勻，結果，會有磊晶膜、引申為元件於晶圓面內之特性誤差等問題。
另外，樣態使用在導電性SiC基板上形成摻雜釩之半絕緣性SiC膜而成的底基板，而可以獲得和使用半絕緣性SiC基板時同樣的效果，此樣態已是習知(例如參照專利文獻1)。
又，近年來，作為HEMT元件用之底基板使用而可以預期更高性能及可靠性的氮化鎵(GaN)基板已成為實用化。以氣相法、液相法等製造GaN基板的樣態亦已為習知(例如參照專利文獻2及專利文獻3)。
如上述說明，使用氮化物半導體於高頻用途時，較好是基板不具有寄生電容。因而即使是使用GaN基板時，較好亦使用半絕緣性者，但是目前半絕緣性GaN基板為高價位難以獲得。導電性氮化鎵基板目前可以較便宜獲得。其理由 在於縱型LD用途之量產被進行著。
有鑑於此，在導電性GaN基板上形成摻雜碳(C)之GaN層，而獲得可用於高頻用途的GaN基板之樣態亦已為習知(例如參照專利文獻4)。但是，專利文獻4揭示的手法，因電子通行層之C濃度變高，難以提升元件之性能。
又，藉由摻雜鋅(Zn)來獲得高電阻之氮化物單結晶之技術亦已為習知(例如參照專利文獻5)。
【先行技術文獻】
【專利文獻】
專利文獻1：特開2010-062168號公報
專利文獻2：日本專利3631724號公報
專利文獻3：國際公開第2010/084675號
專利文獻4：特開2012-199398號公報
專利文獻5：日本專利5039813號公報
【非專利文獻】
非專利文獻1=”HighLy ReLiabLe250W GaN High ELectron MobiLity Transistor Power AmpLifier”, T.Kikkawa, Japanese JournaL of AppLied Physics, VoL. 44, No.7A, 2005, PP.4896-4901.
非專利文獻2：”A 100-W High-Gain ALGaN/GaN HEMT Power AmpLifier on a Conductive N-SiC Substrate for WireLess Bass Station AppLications”,M.Kanamura, T.Kikkawa, and K. Joshin, Tech. Dig. of 2004IEEE InternationaL ELectron Device Meeting (IEDM2008), PP.799 -802.
有鑑於上述課題，本發明目的在於提供13族氮化物複合基板及使用其製作的半導體元件，該13族氮化物複合基板，係使用導電性GaN基板之同時，可以實現高頻用途之半導體元件者。
為解決上述課題，在本發明第1樣態，13族氮化物複合基板，係具備：基材，係由GaN構成，呈n型導電性；13族氮化物層之底層，係形成於上述基材之上，具有1×106Ωcm以上之電阻係數；GaN層之通道層，係形成於上述底層之上，雜質濃度之總和為1×1017/cm3以下；及障壁層，形成於上述通道層之上，係由AlxInyGa1-x-yN(0≦x≦1，0≦y≦1)組成的13族氮化物構成。
在本發明第2樣態，係於第1樣態的13族氮化物複合基板中，上述底層為摻雜Zn的GaN層，係以1×1018/cm3以上2×1019/cm3以下之濃度摻雜Zn而成的GaN層。
在本發明第3樣態，係於第1樣態的13族氮化物複合基板中，上述底層為含C的GaN層，係以8×1016/cm3以上3×1018/cm3以下之濃度含有C的GaN層。
在本發明第4樣態，係於第1樣態的13族氮化物複合基板中，上述底層為由AlpGa1-pN(0.1≦p≦0.98)構成的AlGaN層。
在本發明第5樣態，半導體元件，係具備：第1至第4樣態中任一的13族氮化物複合基板；源極電極及汲極 電極，係形成於上述13族氮化物複合基板之上述障壁層之上，與上述障壁層之間具有歐姆接觸；及閘極電極，係形成於上述13族氮化物複合基板之上述障壁層之上，與上述障壁層之間具有肖特基(Schottky)接觸。
在本發明第6樣態，13族氮化物複合基板的製造方法，係具備：底層形成步驟，係在由GaN構成、呈n型導電性的基材之上形成底層，其為具有1×106Ωcm以上電阻係數的13族氮化物層；通道層形成步驟，係在上述底層之上形成通道層，其為雜質濃度之總和為1×1017/cm3以下之GaN層；及障壁層形成步驟，係在上述通道層之上，形成由AlxInyGa1-x-yN(0≦x≦1，0≦y≦1)組成之13族氮化物所構成的障壁層。
在本發明第7樣態，係於第6樣態的13族氮化物複合基板的製造方法中，上述底層形成步驟為摻雜Zn的GaN層形成步驟，係形成以1×1018/cm3以上2×1019/cm3以下之濃度摻雜Zn而成的GaN層，並以其作為上述底層。
在本發明第8樣態，係於第6樣態的13族氮化物複合基板的製造方法中，上述底層形成步驟為含C的GaN層形成步驟，係形成以8×1016/cm3以上3×1018/cm3以下之濃度含有C的GaN層，並以其作為上述底層。
在本發明第9樣態，係於第6樣態的13族氮化物複合基板的製造方法中，上述底層形成步驟為AlGaN層形成步驟，係形成由AlpGa1-pN(0.1≦p≦0.98)構成的AlGaN層，並以其作為上述底層。
依據第1至第9樣態，可以實現13族氮化物複合基板，此13族氮化物複合基板能實現以導電性GaN基板作為基材之同時、一方面具有高的遷移率而且閘極‧源極電極間之電容被抑制、適合高頻用途的半導體元件，進而可以實現此半導體元件。
特別是依據第2至第4及第7至第9樣態，可以實現13族氮化物複合基板，此13族氮化物複合基板能實現以導電性GaN基板作為基材之同時、一方面具有1000cm2/V‧s以上的高遷移率而且閘極‧源極電極間之電容被抑制為小於0.1pF、適合高頻用途的半導體元件，進而可以實現此半導體元件。
1‧‧‧基材
2(2A、2B、2C)‧‧‧底層
3‧‧‧通道層
4‧‧‧障壁層
5‧‧‧源極電極
6‧‧‧汲極電極
7‧‧‧閘極電極
10‧‧‧13族氮化物複合基板
20‧‧‧HEMT元件
第1圖表示包含13族氮化物複合基板10而構成的HEMT元件20之剖面結構的模式圖。
本說明書中表示的週期表之族編號，係依據1989年國際純應用化學聯合會(International Union of Pure Applied Chemistry：1UPAC)制定的無機化學命名法修正版所規定的1~18之族編號表示者，13族係指鋁(Al)、鎵(Ga)、銦(ln)等，15族係指氮(N)、磷(P)、砷(As)、銻(Sb)等。
<複合基板及HEMT元件之構成>
第1圖表示本發明的半導體元件之-實施形態之HEMT元件20之剖面結構之模式圖，係包含本發明的13族氮化物複合 基板之-實施形態即13族氮化物複合基板10而構成者。
13族氮化物複合基板10，係具備：基材(種基板)1，底層(高電阻層)2(2A、2B、或2C)，通道層(低雜質層)3，及障壁層4。又，HEMT元件20，係於13族氮化物複合基板10之上(於障壁層4之上)設置源極電極5、汲極電極6及閘極電極7者。又，第1圖中各層之厚度之比率並非反應實際者。又，以下亦有將13族氮化物複合基板10所具備而於通道層3之上設有障壁層4的構成稱為HEMT結構。
基材1，係電阻係數在1Ωcm以下，呈n型導電性的(0001)面方位之GaN基板。基材1之厚度無特別限定，但就處理便利性之考量，較好是數百μm~數mm左右者。該基材1可以使用例如以HVPE法等習知手法製作的本體(bulk)GaN。
底層2，係具有1×106Ωcm以上電阻係數的高電阻之(半絕緣性)13族氮化物層。底層2之厚度較好是設為8μm以上，更好是設為10μm以上200μm以下之厚度。
較好是，底層2為摻雜Zn的GaN層2A、含C的GaN層2B、或AlGaN層2C之任一。各層之詳細如後述。
通道層3，係藉由MOCVD法所形成雜質濃度之總和為1×1017/cm3以下的GaN層。通道層3，係至少和底層2比較為雜質濃度較小之層。
通道層3中之雜質代表性者為C。因此，於通道層3中，C之濃度小於1×1017/cm3的話，實質上可以視為雜質濃度之總和在1×1017/cm3以下。通道層3較好是設為 0.05μm以上5μm以下之厚度。
障壁層4，係藉由MOCVD法所形成由AlxInyGa1-x-yN(0≦x≦1，0≦y≦1)組成的13族氮化物層。障壁層4較好是形成5nm~30nm之厚度。
源極電極5與汲極電極6，係分別具有十幾nm~一百多nm左右之厚度的金屬電極。源極電極5及汲極電極6，係與障壁層4之間具有歐姆接觸。
源極電極5與汲極電極6，例如較好是形成為由Ti/Al/Ni/Au構成的多層電極。此情況下，Ti膜、Al膜、Ni膜、Au膜之厚度，較好是分別為10nm~50nm、50nm~200nm、10nm~50nm、500nm~1000nm左右。
閘極電極7為具有十幾nm~一百多nm左右之厚度的金屬電極。閘極電極7與障壁層4之間具有肖特基接觸。
閘極電極7，例如較好是設為由Pd/Au構成的多層電極。此情況下，Pd膜、Au膜之厚度，較好是分別為5nm~50nm、50nm~500nm左右。
基於具有以上之構成，具體言之為，在導電性GaN基板即基材1之上設置高電阻層即底層2後，並依序設置低雜質層即通道層3及障壁層4，因此本實施形態的HEMT元件20，一方面可以獲得1000cm2/V‧S以上的高遷移率，而且閘極‧源極電極間容量可以抑制小於0.1pF。彼等特性值對HEMT元件20使用於高頻用途極為適合。特別是，閘極‧源極電極間電容成為寄生電容而導致高頻特性劣化之主要原因，因此 HEMT元件20欲使用於高頻用途時該值較小乃較好者。
亦即，本實施形態的HEMT元件20，係使用導電性GaN基板作為基材1之同時，適合使用於高頻用途者。又，本實施形態的13族氮化物複合基板10可以製作HEMT元件，該HEMT元件係使用導電性GaN基板作為基材1之同時，適合使用於高頻用途者。
<底層之詳細構成>
如上述說明，底層2較好是摻雜Zn的GaN層2A、含C的GaN層2B或AlGaN層2C之任一。以下分別詳細說明。
摻雜Zn的GaN層2A，係藉由助溶劑法(鈉助溶劑法)所形成之摻雜Zn(鋅)而成的GaN層。不過，摻雜Zn的GaN層2A中之Zn濃度較好是在1×1018/cm3以上2×1019/cm3以下。此情況下，電阻係數成為1×107Ωcm以上，遷移率成為1150cm2/V‧S以上，而且閘極‧源極電極間之容量小於0.1pF。
又，於摻雜Zn的GaN層2A中Zn濃度小於1×1018/cm3時，遷移率變高，但閘極‧源極電極間之電容變為大於0.1pF而較為不好。又，Zn濃度大於2×1019/cm3時，遷移率變小而較為不好。於此，Zn濃度大於2×1019/cm3時遷移率降低之理由，可以推測為摻雜Zn的GaN層2A之結晶性降低，受其影響而使通道層3之結晶性亦降低。
含C的GaN層2B，係藉由MOCVD法(有機金屬化學氣相成長法)形成而意圖含有C(碳)雜質的GaN層。不過，含C的GaN層2B中之C濃度較好是在8×1016/cm3以上 3×1018/cm3以下。此情況下，電阻係數成為3×106Ωcm以上，遷移率成為1250cm2/V‧S以上，而且，閘極‧源極電極間之電容小於0.1pF。
又，含C的GaN層2B之中C濃度小於8×1016/cm3時，遷移率變高，但閘極‧源極電極間之電容大於0.1pF而較為不好。又，C濃度大於3×1018/cm3時，遷移率變小而較為不好。C濃度大於3×1018/cm3時遷移率降低之理由，可以推測為含C的GaN層2B之結晶性降低，受其影響而導致通道層3之結晶性亦降低。
AlGaN層2C，係藉由MOCVD法形成而由AlpGa1-pN構成的層。不過，較好是0.1≦p≦0.98。此時，電阻係數成為2×106Ωcm以上，遷移率成為1050cm2/V‧s以上，而且，閘極‧源極電極間之電容小於0.1pF。
又，AlGaN層2C之中Al組成比p小於0.1時，遷移率變高，但閘極‧源極電極間之電容變為大於0.1pF而較為不好。Al組成比p大於0.98時，遷移率變小而較為不好。Al組成比大於0.98時遷移率降低之理由，可以推測為通道層產生微細裂痕，結果，通道層之結晶性降低。
如上述說明，於本實施形態的HEMT元件20，底層2以摻雜Zn的GaN層2A、含C的GaN層2B或AlGaN層2C之任一形成時，均可以獲得1000cm2/V‧S以上的高遷移率，而且閘極‧源極電極間之電容可以抑制在小於0.1pF。
<複合基板及HEMT元件之製作順序>
接著，說明具有上述構成的13族氮化物複合基板10及 HEMT元件20之製作順序。不過，如上述說明，本實施形態中，形成於基材1之上的底層2，較好為摻雜Zn的GaN層2A、含C的GaN層2B或AlGaN層2C之任一，因此，以下之底層2之形成方法，係分別針對形成摻雜Zn的GaN層2A、含C的GaN層2B及AlGaN層2C的方法加以說明後，對在底層2之上形成通道層3及障壁層4加以說明。
(摻雜Zn的GaN層之形成)
摻雜Zn的GaN層2A之製作係藉由助溶劑法進行。具體言之為，首先，準備作為基材1的GaN基板。接著，將作為種晶之基材1、20g~70g之金屬Ga、40g~120g之金屬Na、0.1g~5g之金屬Zn填充於氧化鋁鉗堝。進一步將該氧化鋁鉗堝放入耐熱金屬製之育成容器並密閉。
接著，爐內溫度設為800℃~900℃，而且，爐內壓力設為3MPa~10MPa之同時，在導入氮氣而成的耐熱‧耐壓之結晶育成爐內，使該育成容器水平旋轉之同時保持20小時~100小時。依此對含有金屬Ga、金屬Na與金屬Zn的融液進行攪拌之同時，可於基材1上以大約100um~500um左右之厚度成長摻雜Zn的GaN單結晶層。
漸冷至室溫之後，由氧化鋁鉗堝內取出基材1(複合基板)，該基材1係由成長有摻雜Zn的GaN單結晶層而成者。
接著，使用鑽石研磨粒對形成的摻雜Zn的GaN單結晶層之表面進行研磨使平坦化，成為10μm~100μm之厚度。如此而結束摻雜Zn的GaN層2A之形成。
又，助溶劑法所育成的單結晶層之膜厚小於10μm時，之後之研磨使表面平坦時難以控制單結晶層之膜厚於一定值。因此，助溶劑法所育成的單結晶層之膜厚較好是10μm以上。
(含C的GaN層之形成)
含C的GaN層2B之形成係藉由MOCVD法進行。於該含C的GaN層2B之形成係使用習知之MOCVD爐，其構成為至少可將Ga之有機金屬(MO)原料氣體(TMG)、作為N之原料氣體的氨氣、氫氣及氮氣供給至反應器內。當然，該MOCVD爐亦可以構成為可以供給其他原料氣體。
具體言之為，首先，準備作為基材1的GaN基板，將其載置於設於反應器內的承載器上。接著，藉由承載器加熱將基材1設為1000℃以上1150℃以下之特定溫度(含C的GaN層形成溫度)之同時，將反應器內壓力保持於10kPa以上50kPa以下之特定值，並且使15族/13族氣體比成為100以上2000以下之特定值的方式，來調整原料氣體即TMG、氨氣體以及載氣之供給。依此而於基材1之表面形成設為所要C濃度之含C的GaN層2B。
又，以MOCVD法形成GaN層時，其C濃度係對應於15族/13族氣體比之值而變化。本實施形態中之含C的GaN層2B之形成，係利用此點。亦即，藉由適當調整形成GaN層時的反應器內壓力及15族/13族氣體比，使GaN層以所要之濃度含有C。
例如將反應器內壓力設為100kPa將15族/13族 氣體比設為1000時，含C的GaN層2B之C濃度成為5×1016/cm3，將反應器內壓力設為10kPa將15族/13族氣體比設為100時，含C的GaN層2B之C濃度成為5×1018/cm3。如此對應於15族/13族氣體比之值而可使含C的GaN層2B之C濃度變化，其理由在於C供給量係依據13族氣體供給量而變化，而且GaN結晶中之C元素之安定性受溫度及壓力之影響。
不過，本實施形態中，15族/13族氣體比，係指15族原料供給量對13族原料供給量之比(莫耳比)。含C的GaN層2B之形成時，作為N原料的氨氣對作為Ga原料的TMG之供給量的莫耳比，係相當於15族/13族氣體比。
(AlGaN層之形成)
AlGaN層2C之形成，係和含C的GaN層2B之形成同樣由MOCVD法來進行。因此，關於AlGaN層2C之形成，若設為可以供給Al之有機金屬(MO)原料氣體(TMA)，則可以使用和形成含C的GaN層2B時同樣之MOCVD爐。當然，該MOCVD爐亦可以構成為可以供給其他原料氣體。
具體言之為，首先，準備作為基材1的GaN基板，將其載置於設於反應器內的承載器上。接著，藉由承載器加熱將基材1設為1050℃以上1200℃以下之特定溫度(AlGaN層形成溫度)之同時，將反應器內壓力保持於5kPa以上30kPa以下之特定值，而且以使15族/13族氣體比成為500以上5000以下之特定值的方式，針對作為原料氣體的TMG、TMA及氨氣以及載氣之供給進行調整。依此來實現在 基材1表面之AlGaN層2C之形成。
又，關於將AlGaN層2C之Al組成比p設為所要值，只要將Al原料氣體(TMA)於13族原料氣體中之佔有比例，亦即將TMA流量對13族原料氣體全體流量(TMA與TMG之流量總和)的比，調整成為和所要之組成比一致即可。該流量比以TMA/(TMA+TMG)比表示時，例如設定TMA/(TMA+TMG)比為0.1時，AlGaN層2C之Al組成比成為p=0.1，TMA/(TMA+TMG)比設為0.98時，成為P=0.98。
(通道層以後之形成)
以上述任一樣態形成底層2之後，接著，依序形成通道層3及障壁層4。通道層3及障壁層4之形成係由MOCVD法進行。較好是使用一個MOCVD爐連續進行通道層3與障壁層4之形成。又，作為底層2之含C的GaN層2B或AlGaN層2C之形成時，較好是使用一個MOCVD爐連續進行包含彼等層之形成。
通道層3及障壁層4之形成係使用習知構成之MOCVD爐，藉由該MOCVD爐可將13族元素(Ga、Al、In)之有機金屬(MO)原料氣體(TMG、TMA、TMI)，氮(N)之原料氣體即氨氣體，氫氣體以及氮氣體供給至反應器內。
形成通道層3時，首先，將形成有至底層2為止的複合基板載置於設於該反應器內的承載器上。接著，藉由承載器加熱將複合基板設為1000℃以上1150℃以下之特定溫度(通道層形成溫度)之同時，將反應器內壓力保持於50kPa以上100kPa以下之特定值，而且以15族/13族氣體比成為 1000以上5000以下之特定值的方式，針對作為原料氣體的TMG及氨氣與載氣之供給進行調整。依此而形成通道層3。
接續該通道層3之形成而形成障壁層4時，係將通道層3形成後之複合基板設為1050℃以上1200℃以下之特定溫度(障壁層形成溫度)之同時，將反應器內壓力保持於5kPa以上30kPa以下之特定值，而且以15族/13族氣體比成為5000以上50000以下之特定值的方式，依據障壁層4之組成針對作為原料氣體的TMG、TMA、TMl及氨氣體以及載氣之供給進行調整。依此來形成障壁層4。
完成障壁層4的形成，而獲得本實施形態的13族氮化物複合基板10。
13族氮化物複合基板10之形成後，使用其來形成HEMT元件20。以後之各步驟係藉由習知之手法來實現。
首先，使用光微影成像製程與真空蒸鍍法，於障壁層4之形成對象處，形成由Ti/Al/Ni/Au構成之多層膜，形成由源極電極5及汲極電極6構成的多層金屬。
接著，為使源極電極5及汲極電極6具有良好之歐姆特性，而將形成有彼等源極電極5及汲極電極6的13族氮化物複合基板10，置於650℃~1000℃之特定溫度之氮氣氛圍中，實施數十秒之熱處理。
接著，使用光微影成像製程與真空蒸鍍法，於障壁層4之形成對象處，形成由Pd/Au構成之多層膜，形成成為閘極電極7的多層金屬。
如上述說明，本實施形態中，係於導電性GaN基 板即基材之上，設置高電阻層之底層，進而依序設置低雜質層之通道層以及障壁層，如此而實現具有1000cm2/V‧s以上高遷移率、而且閘極‧源極電極間之電容被抑制小於0.1pF的HEMT元件。亦即，依據本實施形態可以實現13族氮化物複合基板以及適合高頻用途的HEMT元件，該13族氮化物複合基板係使用導電性GaN基板作為基材之同時，可以實現適合高頻用途的HEMT元件者。
實施例
(實施例1)
本實施例中，係藉由形成摻雜Zn的GaN層2A作為底層2而製作13族氮化物複合基板10，進一步使用該13族氮化物複合基板10來製作HEMT元件20。接著，於彼等之製作途中及製作後進行幾個特性評估。
更詳言之為，本實施例中，係製作摻雜Zn的GaN層2A之Zn濃度的條件互異的6種類之13族氮化物複合基板10，並分別製作HEMT元件20(No．1-1~1-6)。不過，以下為了方便而有將未檢測出Zn的GaN層亦稱為摻雜Zn的GaN層2A之情況。
又，HEMT元件20之製作時，係使用可由-個母基板製作多數個元件之所謂獲取多數個之手法。
製作任一條件之試料時，首先，準備具有n型導電性，4英吋直徑，(0001)面方位之導電性GaN基板，以其作為基材1之母基板。又，該GaN基板之電阻係數為0.1Ω‧cm。
接著，將導電性GaN基板、金屬Ga、金屬Na、金屬Zn填充於氧化鋁坩堝。此時，金屬Ga及金屬Na之填充量分別設為45g、66g，但為設定不同的Zn濃度，而依每一條件(每一試料)設定不同的金屬Zn之填充量。具體言之為，依試料1-1~1-6順序設為0g(無填充)、0.1g、0.2g、0.5g、2g、5g。
之後，將各別條件之氧化鋁鉗堝置入耐熱金屬製之育成容器並密閉，進一步將該育成容器置於導入有氮氣的結晶育成爐內，在爐內溫度900℃、爐內壓力5MPa條件下，在約10小時內使水平旋轉之同時予以保持。
育成終了後，由氧化鋁坩堝取出導電性GaN基板，確認任一條件下，均於其之(0001)面上沈積約150um厚度之GaN單結晶。
接著，使用鑽石研磨粒對形成於導電性GaN基板上的GaN單結晶之表面進行研磨，使平坦化之同時，使厚度成為25um。依此可以獲得6種類之複合基板，其為在導電性GaN基板之上形成摻雜Zn的GaN層2A作為底層2者。又，任一試料，於摻雜Zn的GaN層2A之表面均未發現裂痕。
針對個別之複合基板，藉由SIMS針對摻雜Zn的GaN層2A之Zn濃度進行鑑定。又，藉由Van der Pauw法量測摻雜Zn的GaN層2A之電阻係數。
表1表示每一條件之(每一試料之)摻雜Zn的GaN層2A(底層)之Zn濃度及電阻係數。
【表1】
如表1所示，摻雜Zn的GaN層2A之Zn濃度，係隨金屬Zn之填充量越多而變為越大值。又，試料1-1，其Zn濃度之量測值小於檢測下限值之1×1016/cm3，因此確認實質上不存在Zn。
又，摻雜Zn的GaN層2A之電阻係數，除試料1-1以外均為1×106Ω‧cm以上，表示Zn濃度越高變為越大之值。特別是於試料1-3~1-6成為1×107Ω‧cm以上之值。由此確認在摻雜有Zn的試料1-2~1-6，摻雜Zn的GaN層2A係被形成為具有半絕緣性的層。
將如此獲得的個別之複合基板載置於MOCVD爐之反應器內之承載器。將反應器內部置換為真空氣體之後，設定反應器內壓力為100kPa，形成為氫/氮混合氣流狀態之氛圍。接著，藉由承載器加熱使基板昇溫。在承載器溫度達1100℃時，將TMG氣體及氨氣體導入反應器內，形成2μm厚度之GaN層作為通道層3。
又，關於通道層3形成時的有機金屬原料之起泡用氣體及載氣，係使用氫氣體。15族/13族氣體比設為2000。
另外，針對在通道層3之形成為止以與個別試料同一條件進行之試料，藉由SIMS量測針對個別試料之C濃度進行量測，發現任一試料均為2×1016/cm3左右。由此確認通道層3是被形成為低雜質層。又，此時之SIMS量測中C濃度之檢測下限值為1×1016/cm3。
獲得通道層3之後，接著，繼續保持承載器溫度於1100℃，設定反應器壓力為10kPa。接著將TMG及TMA與氨氣以特定流量比導入反應器內，形成25nm厚度之Al0.2Ga0.8N層作為障壁層4。又，障壁層4形成時之有機金屬原料之起泡用氣體及載氣全部使用氫氣。又，15族/13族氣體比設為5000。
障壁層4形成後，將承載器溫度降溫至室溫附近，使反應器內回復大氣壓後，於大氣中開啟反應器，取出已製作的13族氮化物複合基板10。
接著，使用霍爾(Hall)量測(Van der Pauw(范德堡)法)，針對形成於13族氮化物複合基板10的HEMT結構進行遷移率之量測。
具體言之為，首先，由全部6種之13族氮化物複合基板10分別切出6mm平方之試驗片。接著，於該試驗片之四角蒸鍍0.5mm平方之Ti/Al電極後，於氮氣中於600℃進行1分鐘退火，之後降溫至室溫，獲得量測用樣品。確認在Ti/Al電極與HEMT結構之間可得歐姆接觸之後，藉由霍爾量測進行HEMT結構之遷移率量測。該遷移率之量測結果如表1所示。
接著，使用13族氮化物複合基板10製作HEMT元件20。另外，HEMT元件20，係設計成為閘極寬1mm，源極-閘極間隔1μm，閘極-汲極間隔7.5μm，閘極長1.5μm。
另外，HEMT元件20之製作時，係在各電極之形成前，先於13族氮化物複合基板10之上(於障壁層4之上)形成100nm厚度之未圖示的SiN膜，並作為鈍化膜。
接著，使用光微影成像技術蝕刻除去在源極電極5、汲極電極6及閘極電極7之形成預定處被形成的SiN膜，獲得SiN圖案。
接著，形成源極電極5及汲極電極6。具體言之為，首先，使用真空蒸鍍法與光微影成像製程，在特定之形成預定處形成由Ti/Al/Ni/Au(個別之膜厚為25/75/15/100nm)構成的多層金屬圖案。接著，為使源極電極5及汲極電極6具有良好之歐姆特性，於800℃之氮氣氛圍中實施30秒之熱處理。
接著，形成閘極電極7。具體言之為，使用真空蒸鍍法與光微影成像技術，於特定之形成預定處，形成由Pd/Au(個別之膜厚為30/100nm)構成的肖特基金屬圖案而加以形成。
最後，藉由切割使個片化成為元件單位，而獲得HEMT元件20。
針對獲得的HEMT元件20，進行閘極‧源極電極間電容之量測。各試料之閘極‧源極電極間容量之量測結果如表1所示。
由表1所示結果確認，摻雜Zn的GaN層2A之電阻係數在1×106Ω‧cm以上的No.1-2~1-6之HEMT元件實現0.5pF以下之閘極‧源極電極間電容，特別是摻雜Zn的GaN層2A之Zn濃度之範圍在1×1018/cm3以上2×1019/cm3以下的No．1-3~1-5之HEMT元件同時實現1000cm2/V‧s以上之高遷移率及小於0.1pF的閘極‧源極電極間電容。
亦確認，在Zn濃度小於1×1018/cm3的No.1-1~1-2之HEMT元件，閘極‧源極電極間容量未必充分降低，另一方面，在Zn濃度較2×1019/cm3大的No.1-6之HEMT元件，遷移率則降低。
(實施例2)
本實施例中製作的13族氮化物複合基板10，係具備含C的GaN層2B作為底層2，進而使用該13族氮化物複合基板10來製作HEMT元件20。13族氮化物複合基板10，係製作含C的GaN層2B之C濃度互異的5種類者，分別製作HEMT元件20(No．2-1~2-5)。其作成順序，除藉由一個MOCVD爐連續進行含C的GaN層2B、通道層3及障壁層4之形成以外，均和實施例1同樣。接著，於彼等之製作途中及製作後，進行幾個特性評估。
製作任一條件之試料時，首先，將和實施例1使用者同樣之導電性GaN基板載置於MOCVD爐之反應器內之承載器。然後，將反應器內部置換為真空氣體後，形成氫/氮混合氣流狀態之氛圍。接著，藉由承載器加熱使基板昇溫。當承載器溫度達1100℃時，將TMG氣體及氨氣體導入反應器 內，將GaN層形成為10μm之厚度。此時，為了使C濃度不同，而將反應器內壓力及15族/13族氣體比設為隨著每一條件(每一試料)而不同。具體言之為，使反應器內壓力依試料2-1~2-5之順序而設為100kPa、50kPa、50kPa、10kPa、10kPa。另外，針對15族/13族氣體比，依試料2-1~2-5之順序設為1000、2000、500、200、100。又，含C的GaN層2B形成時之有機金屬原料之起泡用氣體及載氣，係使用氫氣。
含C的GaN層2B之形成後，藉由SIMS量測其之C濃度。
之後，由通道層3之形成至最終獲得HEMT元件20為止之順序，係和實施例1同樣。又，遷移率之量測及閘極‧源極電極間容量之量測，亦和實施例1同樣進行。
表2係表示每一條件之(每一試料之)含C的GaN層2B(底層)之C濃度、電阻係數、遷移率及閘極‧源極電極間電容。
由表2所示結果確認：含C的GaN層2B之C濃 度範圍在8×1016/cm3以上的No.2-2~2-5之HEMT元件，實現1×106Ω‧cm以上電阻係數；以及含C的GaN層2B之C濃度範圍在8×1016/cm3以上3×1018/cm3以下的No.2-2~2-4之HEMT元件，同時實現1000cm2/V‧s以上之高遷移率及小於0.1pF之閘極‧源極電極間電量。
又，亦確認：在C濃度小於8×1016/cm3的No.2-1之HEMT元件，其閘極‧源極電極間容量未必充分降低；另一方面，在C濃度大於3×1018/cm3的No.2-5之HEMT元件，遷移率則會降低。
(實施例3)
本實施例中製作的13族氮化物複合基板10，係具備由AlpGa1-pN組成之AlGaN層2C作為底層2，進而使用該13族氮化物複合基板10來製作HEMT元件20。13族氮化物複合基板10，係製作AlGaN層2C之Al組成比p為不同的6種類，並分別製作HEMT元件20(No.3-1~3-6)。其作成順序，除在-個MOCVD爐連續進行AlGaN層2C、通道層3及障壁層4之形成以外，均和實施例1同樣。接著，於彼等之製作途中及製作後進行幾個特性評估。
製作任一條件之試料時，首先，係將和實施例1所使用者同樣之導電性GaN基板載置於MOCVD爐之反應器內之承載器。然後，將反應器內部置換為真空氣體之後，將反應器內壓力設為10kPa，形成氫/氮混合氣流狀態之氛圍。接著，藉由承載器加熱使基板昇溫。在承載器溫度達1100℃時，將TMG氣體、TMA氣體與氨氣導入反應器內，形成 0.2μm厚度的AlGaN層2C。此時，為了使Al組成比p不同，而依每一條件(每一試料)設定不同的TMA/(TMA+TMG)比。具體言之為，依試料3-1~3-6之順序，將TMA/(TMA+TMG)比設為0.08、0.1、0.2、0.5、0.98、1。又，AlGaN層2C形成時之有機金屬原料之起泡用氣體及載氣，係使用氫氣。
之後，由通道層3之形成至最終獲得HEMT元件20為止的順序，係和實施例1同樣。遷移率之量測及閘極‧源極電極間電容之量測，亦和實施例1同樣進行。
表3表示每一條件之(每一試料之)AlGaN層2C(底層)之Al組成比p、電阻係數、遷移率及閘極‧源極電極間電容。
由表3所示結果確認：AlGaN層2C之Al組成比p之範圍在0.1以上的No.3-2~3-6之HEMT元件，實現1×106Ω‧cm以上之電阻係數；以及AlGaN層2C之Al組成比p之範圍在0.1以上0.98以下的No.3-2~3-5之HEMT元件，則同時實現1000cm2/V‧s以上之高遷移率，及小於0.1pF的 閘極‧源極電極間電容。
又，亦確認：在C濃度小於0.1的No.3-1之HEMT元件，其閘極‧源極電極間容量未必充分降低；而在C濃度大於0.98的No.3-6元件，遷移率會降低。又，設定p=1的No.3-6之HEMT元件，係底層2以AlN形成的試料。
(比較例1)
除不形成底層2而於基材1之上直接設置HEMT結構以外，均和實施例1同樣(實施例2、3均同樣)製作HEMT元件。
針對獲得的HEMT元件進行閘極‧源極電極間電容之量測結果為50pF。
該結果意味著，如實施例1至實施例3之設置底層2，具有抑制HEMT元件之寄生容量的效果。
(比較例2)
係取代於實施例1至實施例3及比較例1作為基材1被使用的導電性GaN基板，準備電阻係數在1×106Ω‧cm以上的15mm平方之(0001)面方位之半絕緣性GaN基板，使用其而和比較例1同樣不形成底層2並製作HEMT元件。
於製作過程，係和實施例1至實施例3同樣藉由霍爾量測進行遷移率量測及閘極‧源極電極間電容之量測。結果顯示，遷移率為1500cm2/V‧s，閘極‧源極電極間電容小於0.1pF。
以上結果意味著，即使如實施例1至實施例3般使用導電性GaN基板作為基材1之情況下，在與通道層3之間於 特定要件下設置底層2，則可以實現適合高頻用途的HEMT元件，該HEMT元件，係和在半絕緣性GaN基板之上直接設置HEMT結構而成的HEMT元件具有同一程度之特性者。
(比較例3)
形成作為底層2之含C的GaN層2B之後，接著，以和含C的GaN層2B具有同一C濃度的方式形成通道層3，除此之外均和實施例2之No.2-3及2-4同樣製作HEMT元件。又，底層2與通道層3之總膜厚設為12μm。以下，將和No.2-3所對應條件下製作的試料設為No.2-3a，將和No.2-4所對應條件下製作的試料設為No.2-4a。
於製作過程，和實施例1至實施例3同樣藉由霍爾量測進行遷移率量測及閘極‧源極電極間電容之量測。
表4表示每一條件之(每一試料之)底層(及通道層)的C濃度及電阻係數、遷移率及閘極‧源極電極間電容之量測結果。
將表4所示No.2-3a、2-4a之HEMT元件之結果，和表2所示實施例2之No.2-3、2-4之HEMT元件之結果對比，發現閘極‧源極電極間電容雖和No．2-3及2-4之HEMT元件同樣被抑制成為小於0.1pF，但遷移率小於 1000cm2/V‧s。
該結果意味著，於導電性基材1之上，形成以相對高的濃度含有C之底層2，接著，設置低雜質之(實質上為C之濃度相對較低)通道層3，如此則可以獲得適合高頻用途的HEMT元件而為較好。
1‧‧‧基材
2(2A、2B、2C)‧‧‧底層
3‧‧‧通道層
4‧‧‧障壁層
5‧‧‧源極電極
6‧‧‧汲極電極
7‧‧‧閘極電極
10‧‧‧13族氮化物複合基板
20‧‧‧HEMT元件

Claims (3)

  1. 一種13族氮化物複合基板，其特徵為具備：基材，係由GaN構成，呈n型導電性；底層，係形成於上述基材之上，係以1×1018/cm3以上、2×1019/cm3以下之濃度摻雜Zn而成的GaN層之摻雜Zn的GaN層，具有1×107Ωcm以上、5×107Ωcm以下之電阻係數；GaN層之通道層，係形成於上述底層之上，雜質濃度之總和為1×1017/cm3以下；及障壁層，形成於上述通道層之上，係由AlxInyGa1-x-yN(0≦x≦1，0≦y≦1)組成的13族氮化物構成。
  2. 一種半導體元件，其特徵為具備：申請專利範圍第1項之13族氮化物複合基板；源極電極及汲極電極，係形成於上述13族氮化物複合基板之上述障壁層之上，與上述障壁層之間具有歐姆接觸；及閘極電極，係形成於上述13族氮化物複合基板之上述障壁層之上，與上述障壁層之間具有肖特基(Schottky)接觸。
  3. 一種13族氮化物複合基板的製造方法，其特徵為具備：底層形成步驟，係在由GaN構成、呈n型導電性的基材之上，形成具有1×107Ωcm以上、5×107Ωcm以下之電阻係數的底層，上述底層為以1×1018/cm3以上、2×1019/cm3以下之濃度摻雜Zn而成的GaN層之摻雜Zn的GaN層；通道層形成步驟，係在上述底層之上，形成雜質濃度之總和為1×1017/cm3以下之GaN層即通道層；及 障壁層形成步驟，係在上述通道層之上，形成由AlxInyGa1-x-yN(0≦x≦1，0≦y≦1)組成之13族氮化物所構成的障壁層。
TW106126210A 2013-06-06 2014-06-05 １３族氮化物複合基板、半導體元件及１３族氮化物複合基板的製造方法 TWI636570B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361831671P 2013-06-06 2013-06-06
US61/831,671 2013-06-06

Publications (2)

Publication Number Publication Date
TW201743451A true TW201743451A (zh) 2017-12-16
TWI636570B TWI636570B (zh) 2018-09-21

Family

ID=52008111

Family Applications (2)

Application Number Title Priority Date Filing Date
TW103119509A TWI606588B (zh) 2013-06-06 2014-06-05 Group 13 nitride composite substrate, semiconductor device, and method for producing group 13 nitride composite substrate
TW106126210A TWI636570B (zh) 2013-06-06 2014-06-05 １３族氮化物複合基板、半導體元件及１３族氮化物複合基板的製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW103119509A TWI606588B (zh) 2013-06-06 2014-06-05 Group 13 nitride composite substrate, semiconductor device, and method for producing group 13 nitride composite substrate

Country Status (7)

Country Link
US (2) US9882042B2 (zh)
EP (2) EP3312870A1 (zh)
JP (2) JP6386454B2 (zh)
KR (2) KR102132760B1 (zh)
CN (1) CN105229778B (zh)
TW (2) TWI606588B (zh)
WO (1) WO2014196466A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6386454B2 (ja) 2013-06-06 2018-09-05 日本碍子株式会社 １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法
JP2016100471A (ja) * 2014-11-21 2016-05-30 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
WO2016121853A1 (ja) * 2015-01-29 2016-08-04 日本碍子株式会社 自立基板、機能素子およびその製造方法
US11335799B2 (en) * 2015-03-26 2022-05-17 Chih-Shu Huang Group-III nitride semiconductor device and method for fabricating the same
KR102241097B1 (ko) * 2019-10-14 2021-04-16 한양대학교 산학협력단 이차원 전자 가스를 포함하는 박막, 그 제조 방법, 및 이를 포함하는 트랜지스터
WO2023157356A1 (ja) * 2022-02-18 2023-08-24 日本碍子株式会社 １３族元素窒化物単結晶基板、エピタキシャル成長層成膜用基板、積層体および半導体素子用エピタキシャル基板

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5039813B1 (zh) 1969-03-31 1975-12-19
NL7900244A (nl) 1979-01-12 1980-07-15 Philips Nv Vlakke tweelaags electrische spoel.
JPS631724A (ja) 1986-06-19 1988-01-06 Toyota Motor Corp スロツトル開度制御方法
JP2002057158A (ja) * 2000-08-09 2002-02-22 Sony Corp 絶縁性窒化物層及びその形成方法、半導体装置及びその製造方法
JP4220683B2 (ja) * 2001-03-27 2009-02-04 パナソニック株式会社 半導体装置
JP3631724B2 (ja) 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP3753068B2 (ja) * 2001-12-26 2006-03-08 日立電線株式会社 電界効果トランジスタ用エピタキシャルウェハの製造方法
US7112830B2 (en) * 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
JP3940699B2 (ja) 2003-05-16 2007-07-04 株式会社東芝 電力用半導体素子
RU2006111442A (ru) 2003-09-10 2006-09-10 Эй.Ди.Ай. ВИДЕО ТЕКНОЛОДЖИЗ ЛТД. (IL) Устройство, система и способ многоканальной обработки
JP4693547B2 (ja) * 2004-08-24 2011-06-01 株式会社東芝 半導体基板、半導体素子、及び半導体発光素子
US7459718B2 (en) * 2005-03-23 2008-12-02 Nichia Corporation Field effect transistor
JP2006278857A (ja) 2005-03-30 2006-10-12 Ngk Insulators Ltd 半導体積層構造、半導体素子及び当該半導体素子を用いた装置
JP4792814B2 (ja) * 2005-05-26 2011-10-12 住友電気工業株式会社 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
US20070018198A1 (en) 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
JP2007096261A (ja) * 2005-09-01 2007-04-12 Furukawa Electric Co Ltd:The 半導体素子
EP1978550A4 (en) * 2005-12-28 2009-07-22 Nec Corp FIELD EFFECT TRANSISTOR AND MULTILAYER EPITAXIAL FILM FOR USE IN THE MANUFACTURE OF A FIELD EFFECT TRANSISTOR
JP5415668B2 (ja) * 2006-08-24 2014-02-12 日本碍子株式会社 半導体素子
CN100485959C (zh) * 2007-02-01 2009-05-06 中国电子科技集团公司第五十五研究所 复合隔离层氮化物高电子迁移率晶体管外延结构及制造方法
DE112008000409T5 (de) * 2007-02-16 2009-12-24 Sumitomo Chemical Company, Limited Epitaxiales Substrat für einen Feldeffekttransistor
US7947248B2 (en) 2007-05-17 2011-05-24 Tellus Technology, Llc Pyrolyzed rubber products and processes
JP2009021279A (ja) * 2007-07-10 2009-01-29 Hitachi Cable Ltd 半導体エピタキシャルウエハ
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
JP5100413B2 (ja) * 2008-01-24 2012-12-19 株式会社東芝 半導体装置およびその製造方法
US8674407B2 (en) * 2008-03-12 2014-03-18 Renesas Electronics Corporation Semiconductor device using a group III nitride-based semiconductor
JP5436819B2 (ja) 2008-08-04 2014-03-05 日本碍子株式会社 高周波用半導体素子、高周波用半導体素子形成用のエピタキシャル基板、および高周波用半導体素子形成用エピタキシャル基板の作製方法
JP5465469B2 (ja) * 2008-09-04 2014-04-09 日本碍子株式会社 エピタキシャル基板、半導体デバイス基板、およびｈｅｍｔ素子
JP2010084675A (ja) 2008-10-01 2010-04-15 Denso Corp 内燃機関の異常検出装置
JP4677499B2 (ja) * 2008-12-15 2011-04-27 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
WO2010084675A1 (ja) 2009-01-21 2010-07-29 日本碍子株式会社 ３ｂ族窒化物結晶板
JP5564815B2 (ja) * 2009-03-31 2014-08-06 サンケン電気株式会社 半導体装置及び半導体装置の製造方法
JP5287463B2 (ja) * 2009-04-20 2013-09-11 住友電気工業株式会社 エピタキシャル層付きｉｉｉ族窒化物基板、及びそれを用いた半導体デバイス
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
JP5564842B2 (ja) * 2009-07-10 2014-08-06 サンケン電気株式会社 半導体装置
JP2011040676A (ja) * 2009-08-18 2011-02-24 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2011049271A (ja) * 2009-08-26 2011-03-10 Sanken Electric Co Ltd 半導体装置
JP5702058B2 (ja) * 2009-08-28 2015-04-15 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
JP5039813B2 (ja) 2009-08-31 2012-10-03 日本碍子株式会社 Ｚｎがドープされた３Ｂ族窒化物結晶、その製法及び電子デバイス
JP2011166067A (ja) * 2010-02-15 2011-08-25 Panasonic Corp 窒化物半導体装置
JP5758880B2 (ja) * 2010-03-24 2015-08-05 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP2011228442A (ja) * 2010-04-19 2011-11-10 Hitachi Cable Ltd 窒化物系半導体ウエハ及び窒化物系半導体デバイス
JP5548905B2 (ja) 2010-08-30 2014-07-16 古河電気工業株式会社 窒化物系化合物半導体素子およびその製造方法
JP2012199398A (ja) 2011-03-22 2012-10-18 Sumitomo Electric Ind Ltd 複合ＧａＮ基板およびその製造方法、ならびにＩＩＩ族窒化物半導体デバイスおよびその製造方法
JP2013004681A (ja) * 2011-06-15 2013-01-07 Mitsubishi Electric Corp 窒化物半導体装置の製造方法
US8835930B2 (en) * 2011-06-28 2014-09-16 Hitachi Metals, Ltd. Gallium nitride rectifying device
JP5418922B2 (ja) * 2011-10-05 2014-02-19 住友電気工業株式会社 化合物半導体基板、エピタキシャル基板、化合物半導体基板の製造方法及びエピタキシャル基板の製造方法
WO2013137476A1 (ja) * 2012-03-16 2013-09-19 次世代パワーデバイス技術研究組合 半導体積層基板、半導体素子、およびその製造方法
JP6151487B2 (ja) * 2012-07-10 2017-06-21 富士通株式会社 化合物半導体装置及びその製造方法
JP6002508B2 (ja) * 2012-09-03 2016-10-05 住友化学株式会社 窒化物半導体ウェハ
WO2014041736A1 (ja) * 2012-09-13 2014-03-20 パナソニック株式会社 窒化物半導体構造物
JP6386454B2 (ja) * 2013-06-06 2018-09-05 日本碍子株式会社 １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法

Also Published As

Publication number Publication date
CN105229778B (zh) 2018-12-11
US20150187926A1 (en) 2015-07-02
JP2018064103A (ja) 2018-04-19
WO2014196466A1 (ja) 2014-12-11
US20170069749A1 (en) 2017-03-09
JPWO2014196466A1 (ja) 2017-02-23
JP6487989B2 (ja) 2019-03-20
KR102132760B1 (ko) 2020-07-13
TW201511260A (zh) 2015-03-16
KR20200033982A (ko) 2020-03-30
KR20160015244A (ko) 2016-02-12
TWI606588B (zh) 2017-11-21
KR102232558B1 (ko) 2021-03-29
EP3007215A4 (en) 2017-06-07
EP3007215A1 (en) 2016-04-13
JP6386454B2 (ja) 2018-09-05
US9882042B2 (en) 2018-01-30
US10347755B2 (en) 2019-07-09
EP3312870A1 (en) 2018-04-25
TWI636570B (zh) 2018-09-21
CN105229778A (zh) 2016-01-06

Similar Documents

Publication Publication Date Title
TWI606588B (zh) Group 13 nitride composite substrate, semiconductor device, and method for producing group 13 nitride composite substrate
TWI707975B (zh) 半導體元件用磊晶基板、半導體元件以及半導體元件用磊晶基板之製造方法
JP2012142629A (ja) 炭化シリコン基板上のｉｉｉ族窒化物エピタキシャル層
CN104600109A (zh) 一种高耐压氮化物半导体外延结构及其生长方法
WO2012127738A1 (ja) 複合ＧａＮ基板およびその製造方法、ならびにＩＩＩ族窒化物半導体デバイスおよびその製造方法
US10676841B2 (en) Semiconductor substrate, epitaxial wafer, and method for manufacturing epitaxial wafer
Thao et al. Electrical and structural characteristics of Ge-doped GaN thin films and its hetero-junction diode made all by RF reactive sputtering
JPWO2017077805A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
CN111863945A (zh) 一种高阻氮化镓及其异质结构的制备方法
WO2023100540A1 (ja) 窒化物半導体基板及びその製造方法
WO2023167709A2 (en) Semiconductor heterostructures with scandium iii-nitride layer
JP6944569B2 (ja) 半導体素子用エピタキシャル基板および半導体素子
Sun et al. GaN/SiC Epitaxial Growth for High Power and High Switching Speed Device Applications
TW200417024A (en) Compound semiconductor epitaxial substrate and method for production thereof
JP2024015771A (ja) 半導体装置
JP2024015770A (ja) 半導体装置
JP2020070196A (ja) 窒化物半導体層の成長方法
JP2009542032A (ja) ＳｉＣに基づく半導体ヘテロ接合デバイス