JP2009278107A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP2009278107A
JP2009278107A JP2009117603A JP2009117603A JP2009278107A JP 2009278107 A JP2009278107 A JP 2009278107A JP 2009117603 A JP2009117603 A JP 2009117603A JP 2009117603 A JP2009117603 A JP 2009117603A JP 2009278107 A JP2009278107 A JP 2009278107A
Authority
JP
Japan
Prior art keywords
film transistor
thin film
semiconductor layer
carbon nanotube
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009117603A
Other languages
English (en)
Other versions
JP5139368B2 (ja
Inventor
Kaili Jiang
開利 姜
Qunqing Li
群慶 李
守善 ▲ハン▼
Feng-Yan Fan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qinghua University
Hon Hai Precision Industry Co Ltd
Original Assignee
Qinghua University
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qinghua University, Hon Hai Precision Industry Co Ltd filed Critical Qinghua University
Publication of JP2009278107A publication Critical patent/JP2009278107A/ja
Application granted granted Critical
Publication of JP5139368B2 publication Critical patent/JP5139368B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221Carbon nanotubes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/734Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742Carbon nanotubes, CNTs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/734Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742Carbon nanotubes, CNTs
    • Y10S977/75Single-walled
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/84Manufacture, treatment, or detection of nanostructure
    • Y10S977/842Manufacture, treatment, or detection of nanostructure for carbon nanotubes or fullerenes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】本発明は、薄膜トランジスタの製造方法に関する。
【解決手段】本発明の薄膜トランジスタの製造方法は、生長基板を提供する第一ステップと、前記生長基板の表面に触媒層を形成する第二ステップと、前記触媒層が形成された生長基板を反応炉に置き、保護ガスの雰囲気で加熱した後で、体積比が100:1〜100:10のキャリヤーガス及びカーボンを含むガスを導入して、カーボンナノチューブ構造体を生長させ、該カーボンナノチューブ構造体を薄膜トランジスタの半導体層とする第三ステップと、前記半導体層にソース電極及びドレイン電極を分離して形成し、該ソース電極及びドレイン電極を前記半導体層に電気的に接続させる第四ステップと、前記半導体層に絶縁層を形成する第五ステップと、前記絶縁層の表面にゲート電極を形成し、薄膜トランジスタを形成する第六ステップと、を含む。
【選択図】図1

Description

本発明は、薄膜トランジスタの製造方法に関し、特にカーボンナノチューブを含む薄膜
トランジスタの製造方法に関するものである。
薄膜トランジスタ(Thin Film Transistor、TFT)は、パネル表示装置に広く応用される。従来の薄膜トランジスタは、主に、ゲート電極、絶縁層、半導体層、ソース電極及びドレイン電極を含む。前記ソース電極及び前記ドレイン電極は、分離して設置され、前記半導体層と電気的に接続される。前記ゲート電極は、前記絶縁層に設置され、該絶縁層により前記半導体層、前記ソース電極及び前記ドレイン電極と分離して絶縁する。前記半導体層の、前記ソース電極とドレイン電極との間に位置される領域には、チャンネル領域が形成される。
前記薄膜トランジスタのゲート電極、ソース電極及びドレイン電極は、導電材料からなる。該導電材料は、金属又は合金である。前記ゲート電極に電圧を印加すると、前記絶縁層により該ゲート電極と分離して設置された前記半導体層におけるチャンネル領域で、キャリヤーが蓄積することができる。該キャリヤーが所定の程度に蓄積する場合、前記半導体層に電気的に接続される前記ソース電極及び前記ドレイン電極が電気的に接続されるので、前記ソース電極から前記ドレイン電極に流れる電流がある。
従来技術として、薄膜トランジスタの半導体層の材料は、アモルファスシリコン、多結晶シリコン又は有機半導体重合体である(非特許文献1を参照)。アモルファスシリコンを半導体層とする薄膜トランジスタにおいて、該半導体層で多くのダングリングボンド(DanglingBond)を含むので、キャリヤーの移動度は、小さくなる。該キャリヤーの移動度が一般的に1cm−1−1より小さいので、前記薄膜トランジスタの応答速度は、遅い。多結晶シリコンを半導体層とする薄膜トランジスタにおいて、キャリヤーの移動度は、大きくなる。該キャリヤーの移動度が一般的に10cm−1−1ほどであるので、前記薄膜トランジスタの応答速度は、速い。しかし、多結晶シリコンを半導体層とする薄膜トランジスタは、方法が複雑し、コストが高く、大面積製造が難しく、オフ電流が大きい。従来の無機薄膜トランジスタと比べて、有機半導体重合体を半導体層とする有機薄膜トランジスタは、コストが低く、製造の温度が低く、高い強靭性を有する長所がある。しかし、有機薄膜トランジスタは、室温でジャンプ伝導するので、抵抗率が高く、キャリヤーの移動度が小さくなる。従って、前記有機薄膜トランジスタの応答速度は、遅いという課題がある。
前記課題を解決するために、半導体性を有するカーボンナノチューブ構造体を半導体層とする薄膜トランジスタを提供する。従来の薄膜トランジスタの製造方法は、複数のカーボンナノチューブを有機溶剤に混合して混合物を形成する第一ステップと、前記混合物を基板に塗布する第二ステップと、前記基板に塗布された混合物の有機溶剤を蒸発させてカーボンナノチューブ構造体を形成する第三ステップと、該カーボンナノチューブ構造体にソース電極及びドレイン電極を形成する第四ステップと、該カーボンナノチューブ構造体に窒化ケイ素からなる絶縁層を形成し、該絶縁層にゲート電極を形成する第五ステップと、を含む。
"New challenges in thin film transistor research"、Journal of Non−Crystalline Solids、2002年、第299−302巻、第1304〜1310頁 Kaili Jiang、Qunqing Li、Shoushan Fan、"Spinning continuous carbon nanotube yarns"、Nature、2002年、第419巻、p.801
しかし、前記混合物において、カーボンナノチューブが凝集しやすいので、前記カーボンナノチューブ構造体におけるカーボンナノチューブの分布が不均一になるという課題がある。また、前記有機溶剤を完全に除去できないので、前記カーボンナノチューブ構造体に不純物が残るという課題もある。また、前記カーボンナノチューブ構造体におけるカーボンナノチューブは不均一に配列されているので、カーボンナノチューブの大きなキャリア移動度が十分に利用できないという課題もある。
従って、本発明は、前記課題を解決するために、薄膜トランジスタの製造方法を提供する。
薄膜トランジスタの製造方法は、生長基板を提供する第一ステップと、前記生長基板の表面に触媒層を形成する第二ステップと、前記触媒層が形成された生長基板を反応炉に置き、保護ガスの雰囲気で加熱した後で、体積比が100:1〜100:10のキャリヤーガス及びカーボンを含むガスを導入して、カーボンナノチューブ構造体を生長させ、該カーボンナノチューブ構造体を薄膜トランジスタの半導体層とする第三ステップと、前記半導体層にソース電極及びドレイン電極を分離して形成し、該ソース電極及びドレイン電極を前記半導体層に電気的に接続させる第四ステップと、前記半導体層に絶縁層を形成する第五ステップと、前記絶縁層の表面にゲート電極を形成し、薄膜トランジスタを形成する第六ステップと、を含む。
生長基板を提供する第一ステップと、前記生長基板の表面に触媒層を形成する第二ステップと、前記触媒層が形成された生長基板を反応炉に置き、保護ガスの雰囲気で加熱した後で、体積比が100:1〜100:10のキャリヤーガス及びカーボンを含むガスを導入して、カーボンナノチューブ構造体を生長させる第三ステップと、絶縁基板を提供し、該絶縁基板の表面にゲート電極を形成する第四ステップと、前記ゲート電極を被覆するように絶縁層を形成する第五ステップと、前記カーボンナノチューブ構造体を前記絶縁層の表面に転写し、半導体層を形成する第六ステップと、前記半導体層にソース電極及びドレイン電極を分離して形成し、該ソース電極及び該ドレイン電極を前記半導体層に電気的に接続させる第七ステップと、を含む。
前記カーボンナノチューブ構造体におけるカーボンナノチューブは、単層カーボンナノチューブである。
前記カーボンナノチューブ構造体は、互いに絡み合った複数のカーボンナノチューブを含む。
前記保護ガスの雰囲気で前記触媒層が形成された生長基板を500℃〜740℃に加熱した後、前記反応炉にカーボンを含むガス及びキャリヤーガスが導入して、5分〜30分間反応を行う。
前記カーボンナノチューブ構造体における金属性のカーボンナノチューブを除去する工程を含む。
従来の薄膜トランジスタの製造方法と比べて、本発明の薄膜トランジスタの製造方法において、直接生長されたカーボンナノチューブ構造体を薄膜トランジスタの半導体層とするので、該薄膜トランジスタの製造方法は、複数のカーボンナノチューブを有機溶剤に混合して混合物を形成するステップを含まないので、簡単である。かつ、前記半導体層にカーボンナノチューブが均一に配列され、有機溶剤を含まない。前記キャリヤーガス及び前記カーボンを含むガスの体積比を制御することにより、単層カーボンナノチューブ構造体が生長されることができる。該単層カーボンナノチューブ構造体が半導体性を有し、大きなキャリヤーの移動度を有するので、前記製造方法で製造された薄膜トランジスタは、大きなキャリヤーの移動度を有し、速い応答速度を有する。前記カーボンナノチューブ構造体が配向せず配列され、互いに絡み合ったカーボンナノチューブを含むので、該カーボンナノチューブ構造体が優れた強靭性と機械強度を有する。従って、前記カーボンナノチューブ構造体を半導体層とする薄膜トランジスタは、更に優れた強靭性及び機械強度を有する。
本発明の実施例1に係る薄膜トランジスタの製造方法のフローチャートである。 本発明の実施例1に係る薄膜トランジスタの製造方法を示す図である。 カーボンナノチューブ構造体のSEM写真である。 本発明の実施例2に係る薄膜トランジスタの製造方法のフローチャートである。 本発明の実施例2に係る薄膜トランジスタの製造方法を示す図である。 本発明の実施例3に係る薄膜トランジスタアレイの製造方法のフローチャートである。
以下、図面を参照して、本発明の実施例について説明する。
(実施例1)
図1と図2を参照すると、本発明の実施例1は、トップゲート型(Top Gate Type)薄膜トランジスタ10の製造方法を提供する。該製造方法は、下記のステップを含む。
第一ステップでは、生長基板110を提供する。
前記生長基板110は、耐熱性を有し、絶縁基板である。該生長基板110の形状及び寸法は、実際の応用に応じて選択することができる。該生長基板はP型のシリコン基材、N型のシリコン基材、酸化層が形成されたシリコン基材、透明の石英基材、酸化層が形成された透明の石英基材のいずれか一種である。本実施例において、4インチの、酸化層が形成されたシリコン基材を選択することが好ましい。
第二ステップでは、前記生長基板110の表面に触媒層を形成する。
本実施例において、電子ビーム蒸着の方法で前記生長基板110の表面に触媒層を形成する。該触媒層は、金属からなる。該触媒層の材料は、鉄、コバルト、ニッケル、マグネシウム及びその二種以上の合金のいずれか一種である。前記触媒層の厚さは、数ナノメートル〜数百ナノメートルである。
本実施例において、前記触媒層は、鉄金属層を採用する。具体的には、電子ビーム蒸着の方法で前記生長基板110の表面に鉄金属層を形成する。該鉄金属層の厚さは0.1ナノメートル〜3ナノメートルである。前記触媒層は非常に薄く形成することにより、単層カーボンナノチューブを成長しやすくすることができる。
第三ステップでは、前記触媒層が形成された生長基板110を反応炉に置き、保護ガスの雰囲気で500℃〜740℃に加熱した後で、体積比が100:1〜100:10のキャリヤーガス及びカーボンを含むガスを導入して、カーボンナノチューブ構造体を生長させ、該カーボンナノチューブ構造体を薄膜トランジスタ10の半導体層140とする。
具体的には、まず、前記触媒層が形成された生長基板110を反応炉に置く。次に、前記反応炉に保護ガスを導入して、前記触媒層が形成された生長基板110を500℃〜740℃に加熱する。最後に、前記反応炉にカーボンを含むガス及びキャリヤーガスを導入して、5分〜30分間反応を行う。
前記カーボンを含むガスの流量は、5sccm〜50sccmであり、好ましくは、20sccmである。前記キャリヤーガスの流量は、500sccmである。前記カーボンを含むガスとしては、例えば、アセチレン、エチレン、メタンなどの活性な炭化水素が選択され、保護ガスとしては、窒素ガスと不活性ガスなどが選択される。本実施例において、該カーボンを含むガスは、アセチレンであることが好ましく、該保護ガスは、アルゴンガスであることが好ましく、該キャリヤーガスは、水素ガスであることが好ましい。
前記生長されたカーボンナノチューブ構造体におけるカーボンナノチューブの層数は、前記キャリヤーガス及びカーボンを含むガスの体積比と関係がある。前記キャリヤーガス及びカーボンを含むガスの体積比を100:1〜100:10にする場合、前記生長されたカーボンナノチューブ構造体におけるカーボンナノチューブは、単層のカーボンナノチューブである。かつ、前記カーボンナノチューブの直径を0.5ナノメートル〜10ナノメートルに制御することができる。本実施例において、前記カーボンナノチューブの直径は、2ナノメートルであり、前記カーボンナノチューブ構造体の厚さは、0.5ナノメートル〜100マイクロメートルである。
図3を参照すると、前記カーボンナノチューブ構造体は、配向せず配列され、互いに絡み合って半導体性を有するカーボンナノチューブを含む。生長の条件を制御することによって、前記カーボンナノチューブ構造体は、例えば、アモルファスカーボン及び触媒の残留物である金属粒子などの不純物を含まなくなる。該カーボンナノチューブ構造体において、半導体性を有するカーボンナノチューブの数量は、全てのカーボンナノチューブの数量の2/3である。該カーボンナノチューブ構造体を薄膜トランジスタ10の半導体層140とする。
第四ステップでは、前記半導体層140にソース電極151及びドレイン電極152を分離して形成し、該ソース電極151及びドレイン電極152を前記半導体層140に電気的に接続させる。
前記ソース電極151及び前記ドレイン電極152は、導電材料からなる。該ソース電極151及び該ドレイン電極152の材料は、金属、合金、酸化インジウムスズ(ITO)フィルム、酸化アンチモンスズ(ATO)、銀ペースト、導電重合体又は導電性カーボンナノチューブなどである。前記金属は、アルミニウム、銅、タングステン、モリブデン、金、チタン、ネオジム、パラジウム又はセシウムなどである。前記合金は、前記金属の合金である。前記ソース電極151及び前記ドレイン電極152が形成された材料によって、異なる方法で該ソース電極151及び該ドレイン電極152を形成することができる。具体的には、前記ソース電極151及び前記ドレイン電極152の材料が金属、合金、ITO又はATOである場合、スパッタリング、エッチング、蒸着などの方法で前記ソース電極151及び前記ドレイン電極152を形成することができる。前記ソース電極151及び前記ドレイン電極152の材料が銀ペースト、導電重合体又は導電カーボンナノチューブフィルムである場合、印刷塗布又は接着の方法で該導電銀コロイド、導電重合体又は導電性カーボンナノチューブフィルムを前記半導体層140の表面に塗布又は接着し、前記ソース電極151及び前記ドレイン電極152を形成することができる。該ソース電極151及び該ドレイン電極152の厚さは、0.5ナノメートル〜100マイクロメートルであり、該ソース電極151と該ドレイン電極152との距離は、1マイクロメートル〜100マイクロメートルである。
本実施例において、前記ソース電極151と前記ドレイン電極152の材料は、金属である。該ソース電極151と該ドレイン電極152とを形成する方法は、次の二種がある。次に、該二種の方法について詳しく説明する。
第一の方法において、まず、前記半導体層140の表面にフォトレジスト層を形成する。次に、前記フォトレジスト層に露光、現像を行うことにより、前記ソース電極151と前記ドレイン電極152との領域のフォトレジスト層を除去する。その後で、磁気スパッター又は電子ビーム蒸着などの方法で前記フォトレジスト層及び、前記ソース電極151と前記ドレイン電極152との領域に金属層を形成し、該金属層がパラジウム、チタン及びニッケルなどの金属層であることが好ましい。最後に、アセトンなどの有機溶剤で前記フォトレジスト層及びそれに形成された金属層を除去し、前記半導体層140にソース電極151とドレイン電極152を形成する。
第二の方法において、まず、前記半導体層140の表面に金属層を形成する。次に、前記金属層の表面にフォトレジストを塗布し、フォトレジスト層を形成する。その後、前記フォトレジスト層に露光、現像を行うことにより、前記ソース電極151と前記ドレイン電極152との領域の以外のフォトレジスト層を除去する。最後に、プラズマエッチングの方法で前記ソース電極151と前記ドレイン電極152との領域以外の金属層を除去し、アセトンなどの有機溶剤で前記ソース電極151と前記ドレイン電極152との領域のフォトレジスト層を除去し、前記半導体層140にソース電極151とドレイン電極152を形成する。本実施例において、前記ソース電極151と前記ドレイン電極152とは、厚さが1マイクロメートルであり、該ソース電極151と該ドレイン電極152との距離が50マイクロメートルである。
前記第四ステップは、優れた半導体性を有する半導体層140を形成するために、前記ソース電極151と前記ドレイン電極152を形成した後、更に、前記半導体層140における、金属性を有するカーボンナノチューブを除去する工程を含む。まず、電源を提供する。次に、前記電源の正極及び負極を前記ソース電極151と前記ドレイン電極152にそれぞれ、接続する。最後に、前記電源により前記ソース電極151と前記ドレイン電極152に電圧を印加すると、金属性を有するカーボンナノチューブを焼切り、優れた半導体性を有する半導体層140を形成する。
また、前記半導体層140における、金属性を有するカーボンナノチューブを除去する方法は、前記方法に制限されず、水素プラズマ、マイクロ波、テラヘルツ波、赤外光、紫外光又は可視光で前記半導体層140を照射し、金属性を有するカーボンナノチューブを焼切り、優れた半導体性を有する半導体層140を形成する。
第五ステップでは、前記半導体層140に絶縁層130を形成する。
前記絶縁層130の材料は、窒化珪素、酸化珪素などの硬性材料又はベンゾシクロブテン(Benzocyclobutene)、アクリル酸樹脂などの柔らかな材料である。前記絶縁層130の材料により、異なる方法で前記絶縁層130を形成することができる。具体的には、前記絶縁層130の材料が窒化珪素又は酸化珪素である場合、堆積の方法で絶縁層130を形成することができる。前記絶縁層130の材料がベンゾシクロブテン又はアクリル酸樹脂である場合、印刷塗布の方法で絶縁層130を形成することができる。該絶縁層130は、厚さが0.5ナノメートル〜100マイクロメートルである。
本実施例において、前記半導体層140及び、該半導体層140に形成されたソース電極151及びドレイン電極152を被覆するように、プラズマ化学気相推積法で窒化珪素の絶縁層130を形成する。該絶縁層130は、厚さが1マイクロメートルである。
第六ステップでは、絶縁層130の表面にゲート電極120を形成し、薄膜トランジスタ10を形成する。
前記ゲート電極120は、導電材料からなる。該ゲート電極120の材料は、金属、合金、酸化インジウムスズ(ITO)フィルム、酸化アンチモンスズ(ATO)、銀ペースト、導電重合体又はカーボンナノチューブフィルムなどである。前記金属は、アルミニウム、銅、タングステン、モリブデン、金、チタン、ネオジム、パラジウム又はセシウムなどである。前記合金は、前記金属の合金である。前記ゲート電極120が形成された材料によって、異なる方法で該ゲート電極120を形成することができる。具体的には、前記ゲート電極120の材料が金属、合金、ITO又はATOである場合、スパッタリング、エッチング、蒸着などの方法で前記ゲート電極120を形成することができる。前記ゲート電極120の材料が銀ペースト、導電重合体又はカーボンナノチューブフィルムである場合、印刷塗布又は接着の方法で前記ゲート電極120を形成することができる。該ゲート電極120は、厚さが0.5ナノメートル〜100マイクロメートルである。
本実施例において、前記ソース電極151と前記ドレイン電極152を形成する方法で前記絶縁層130の、前記ソース電極151と前記ドレイン電極152との間の半導体層140に対向する領域にゲート電極120を形成する。該ゲート電極120は、前記絶縁層130により前記半導体層140に絶縁的に設置され、材料がアルミニウムであり、厚さが1マイクロメートルである。
また、柔らかな薄膜トランジスタ10を形成するように、前記生長基板110に生長されたカーボンナノチューブ構造体を柔らかな基板に転写した後、該柔らかな基板にソース電極、ドレイン電極、絶縁層及びゲート電極を形成する。
(実施例2)
図4と図5を参照すると、本実施例は、ボトムゲート型(Bottom Gate Type)薄膜トランジスタ20の製造方法を提供する。該製造方法は、前記実施例1の薄膜トランジスタ10の製造方法と基本的に同じである。
前記薄膜トランジスタ20の製造方法は、下記のステップを含む。
第一ステップでは、生長基板を提供する。
第二ステップでは、前記生長基板の表面に触媒層を形成する。
第三ステップでは、前記触媒層が形成された生長基板を反応炉に置き、保護ガスの雰囲気で500℃〜740℃に加熱した後で、体積比が100:1〜100:10のキャリヤーガス及びカーボンを含むガスを導入して、カーボンナノチューブ構造体を生長させる。
第四ステップでは、絶縁基板210を提供し、該絶縁基板210の表面にゲート電極を形成する。
第五ステップでは、前記ゲート電極220を被覆するように絶縁層230を形成する。
第六ステップでは、前記カーボンナノチューブ構造体を前記絶縁層230の表面に転写し、半導体層240を形成する。まず、前記生長基板に形成されたカーボンナノチューブ構造体と、前記絶縁層230とを接触させるように、前記生長基板を前記絶縁層230に設置する。次に、前記構造を熱プレス加工する。その後で、前記生長基板を除去し、前記絶縁層230に半導体層240を形成する。
第七ステップでは、前記半導体層240にソース電極151及びドレイン電極152を分離して形成し、該ソース電極151及びドレイン電極152を前記半導体層240に電気的に接続させる。
(実施例3)
図6を参照すると、本施例は、トップゲート型薄膜トランジスタアレイの製造方法を提供する。該製造方法は、前記実施例1の薄膜トランジスタの製造方法と基本的に同じである。本実施例と前記実施例1と異なる所は、本実施例が一つの絶縁基板に複数の薄膜トランジスタを形成し、薄膜トランジスタアレイを形成する。具体的には、下記のステップを含む。
第一ステップでは、生長基板を提供する。
第二ステップでは、前記生長基板の表面に少なくとも一つの触媒層を形成する。複数の触媒層を形成するようになる場合、前記生長基板の表面に大きな面積の触媒層を形成した後、レーザーで切る方法などの方法を利用して前記触媒層をパターン化し、それぞれ、所定の位置に触媒層を形成する。
第三ステップでは、前記少なくとも一つの触媒層が形成された生長基板を反応炉に置き、保護ガスの雰囲気で500℃〜740℃に加熱した後で、体積比が100:1〜100:10のキャリヤーガス及びカーボンを含むガスを導入して、少なくとも一つのカーボンナノチューブ構造体を生長させ、該カーボンナノチューブ構造体を薄膜トランジスタの半導体層とする。
具体的には、前記第二ステップで複数の触媒層を形成する場合、前記第三ステップで複数のカーボンナノチューブ構造体を形成する。即ち、前記各々の触媒層にそれぞれ、カーボンナノチューブ構造体を形成する。前記第二ステップで一つの触媒層を形成する場合、前記第三ステップで前記触媒層に一つのカーボンナノチューブ構造体を形成する。その後で、レーザーで切る方法を利用して、前記カーボンナノチューブ構造体を切り、前記生長基板に複数のカーボンナノチューブ構造体を形成する。
第四ステップでは、前記の各々の半導体層にソース電極及びドレイン電極を分離して形成し、各々のソース電極及びドレイン電極を前記半導体層に電気的に接続させる。本実施例のソース電極及びドレイン電極の形成方法は、実施例1の薄膜トランジスタ10におけるソース電極151及びドレイン電極152の形成方法と基本的に同じである、本実施例において、まず、複数の半導体層が形成された絶縁基板の表面に金属フィルムを堆積し、エッチングの方法で前記金属フィルムをパターン化し、所定の位置に複数のソース電極及びドレイン電極を形成する。前記ソース電極及びドレイン電極の材料は、ITOフィルム、ATOフィルム、銀ペースト、導電重合体フィルム又はカーボンナノチューブフィルムなどである。
第五ステップでは、各々の半導体層に絶縁層を形成する。該絶縁層の形成方法は、実施例1の薄膜トランジスタ10の絶縁層130の形成方法と基本的に同じである。具体的には、まず、ソース電極、ドレイン電極及び半導体層が形成された絶縁基板の表面に窒化珪素フィルムを堆積し、エッチングの方法で該窒化珪素フィルムをパターン化し、所定の位置に複数の絶縁層を形成する。前記絶縁層の材料は、酸化珪素などの硬性材料又はベンゾシクロブテン、アクリル酸樹脂などの柔らかな材料である。
第六ステップでは、各々の絶縁層の表面にゲート電極を形成し、トップゲート型薄膜トランジスタアレイを形成する。
(実施例4)
本実施例は、ボトムゲート型薄膜トランジスタアレイの製造方法を提供する。該製造方法は、前記実施例2の製造方法と基本的に同じで、具体的には、下記のステップを含む。
生長基板を提供する第一ステップと、前記生長基板の表面に触媒層を形成する第二ステップと、前記触媒層が形成された生長基板を反応炉に置き、保護ガスの雰囲気で500℃〜740℃に加熱した後で、体積比が100:1〜100:10のキャリヤーガス及びカーボンを含むガスを導入して、カーボンナノチューブ構造体を生長させる第三ステップと、絶縁基板を提供し、該絶縁基板の表面に複数のゲート電極を形成する第四ステップと、複数の前記ゲート電極を被覆するように少なくとも一つの絶縁層を形成する第五ステップと、前記カーボンナノチューブ構造体を前記絶縁層の表面に転写し、該カーボンナノチューブ構造体をパターン化し、前記絶縁層により複数の前記ゲート電極と絶縁状態で設置された複数の半導体層を形成する第六ステップと、前記各々の半導体層240にそれぞれ、ソース電極151及びドレイン電極152を分離して形成し、該ソース電極151及びドレイン電極152を前記半導体層240に電気的に接続させる第七ステップと、を含む。
本発明の薄膜トランジスタの製造方法は次の優れた点がある。第一は、直接生長されたカーボンナノチューブ構造体を薄膜トランジスタの半導体層とするので、該薄膜トランジスタの製造方法は、複数のカーボンナノチューブを有機溶剤に混合して混合物を形成するステップを含まないので、簡単である。かつ、前記半導体層にカーボンナノチューブが均一に配列され、有機溶剤を含まない。第二は、前記キャリヤーガス及び前記カーボンを含むガスの体積比を制御することにより、単層カーボンナノチューブ構造体が生長されることができる。該単層カーボンナノチューブ構造体が半導体性を有し、大きなキャリヤーの移動度を有するので、前記製造方法で製造された薄膜トランジスタは、大きなキャリヤーの移動度を有し、速い応答速度を有する。第三は、前記カーボンナノチューブ構造体が配向せず配列され、互いに絡み合ったカーボンナノチューブを含むので、該カーボンナノチューブ構造体が優れた強靭性と機械強度を有する。従って、前記カーボンナノチューブ構造体を半導体層とする薄膜トランジスタは、更に優れた強靭性及び機械強度を有する。
10、20 薄膜トランジスタ
110、210 絶縁基板
120、220 ゲート電極
130、230 絶縁層
140、240 半導体層
151、251 ソース電極
152、252 ドレイン電極

Claims (6)

  1. 生長基板を提供する第一ステップと、
    前記生長基板の表面に触媒層を形成する第二ステップと、
    前記触媒層が形成された生長基板を反応炉に置き、保護ガスの雰囲気で加熱した後で、体積比が100:1〜100:10のキャリヤーガス及びカーボンを含むガスを導入して、カーボンナノチューブ構造体を生長させ、該カーボンナノチューブ構造体を薄膜トランジスタの半導体層とする第三ステップと、
    前記半導体層にソース電極及びドレイン電極を分離して形成し、該ソース電極及びドレイン電極を前記半導体層に電気的に接続させる第四ステップと、
    前記半導体層に絶縁層を形成する第五ステップと、
    前記絶縁層の表面にゲート電極を形成し、薄膜トランジスタを形成する第六ステップと、
    を含むことを特徴とする薄膜トランジスタの製造方法。
  2. 生長基板を提供する第一ステップと、
    前記生長基板の表面に触媒層を形成する第二ステップと、
    前記触媒層が形成された生長基板を反応炉に置き、保護ガスの雰囲気で加熱した後で、体積比が100:1〜100:10のキャリヤーガス及びカーボンを含むガスを導入して、カーボンナノチューブ構造体を生長させる第三ステップと、
    絶縁基板を提供し、該絶縁基板の表面にゲート電極を形成する第四ステップと、
    前記ゲート電極を被覆するように絶縁層を形成する第五ステップと、
    前記カーボンナノチューブ構造体を前記絶縁層の表面に転写し、半導体層を形成する第六ステップと、
    前記半導体層にソース電極及びドレイン電極を分離して形成し、該ソース電極及び該ドレイン電極を前記半導体層に電気的に接続させる第七ステップと、
    を含むことを特徴とする薄膜トランジスタの製造方法。
  3. 前記カーボンナノチューブ構造体におけるカーボンナノチューブが、単層カーボンナノチューブであることを特徴とする、請求項1又は2に記載の薄膜トランジスタの製造方法。
  4. 前記カーボンナノチューブ構造体が、互いに絡み合った複数のカーボンナノチューブを含むことを特徴とする、請求項1〜3のいずれか一項に記載の薄膜トランジスタの製造方法。
  5. 前記保護ガスの雰囲気で前記触媒層が形成された生長基板を500℃〜740℃に加熱した後、前記反応炉にカーボンを含むガス及びキャリヤーガスを導入して、5分〜30分間反応を行うことを特徴とする、請求項1から4のいずれか一項に記載の薄膜トランジスタの製造方法。
  6. 前記カーボンナノチューブ構造体における金属性のカーボンナノチューブを除去する工程を含むことを特徴とする、請求項1から5のいずれか一項に記載の薄膜トランジスタの製造方法。
JP2009117603A 2008-05-14 2009-05-14 薄膜トランジスタの製造方法 Active JP5139368B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN200810067162.1 2008-05-14
CN200810067162.1A CN101582381B (zh) 2008-05-14 2008-05-14 薄膜晶体管及其阵列的制备方法

Publications (2)

Publication Number Publication Date
JP2009278107A true JP2009278107A (ja) 2009-11-26
JP5139368B2 JP5139368B2 (ja) 2013-02-06

Family

ID=41316568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009117603A Active JP5139368B2 (ja) 2008-05-14 2009-05-14 薄膜トランジスタの製造方法

Country Status (3)

Country Link
US (1) US7754526B2 (ja)
JP (1) JP5139368B2 (ja)
CN (1) CN101582381B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012235129A (ja) * 2011-05-04 2012-11-29 National Cheng Kung Univ 薄膜トランジスタ及びトップゲート型薄膜トランジスタの製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582450B (zh) * 2008-05-16 2012-03-28 清华大学 薄膜晶体管
US8895950B2 (en) * 2009-10-23 2014-11-25 Nantero Inc. Methods for passivating a carbonic nanolayer
CN102050424B (zh) * 2009-11-06 2013-11-06 清华大学 一种制备碳纳米管薄膜及薄膜晶体管的方法
CN101908494B (zh) * 2010-06-12 2012-01-04 上海大学 用于微电子封装的碳纳米管凸点的低温转印方法
CN101880035A (zh) 2010-06-29 2010-11-10 清华大学 碳纳米管结构
US8471249B2 (en) * 2011-05-10 2013-06-25 International Business Machines Corporation Carbon field effect transistors having charged monolayers to reduce parasitic resistance
KR101830782B1 (ko) * 2011-09-22 2018-04-05 삼성전자주식회사 그래핀을 포함하는 전극 구조체 및 전계효과 트랜지스터
CN103537293B (zh) * 2012-07-12 2015-12-16 北京大学 用于制备手性选择性和导电性选择性单壁碳纳米管的催化剂及其制备方法和应用
KR101920724B1 (ko) 2012-12-11 2018-11-21 삼성전자주식회사 그래핀을 포함하는 전자 소자
CN103011133B (zh) * 2013-01-09 2015-01-07 华北电力大学 一种低成本的碳纳米管阵列的制备方法
CN104112777B (zh) * 2013-04-16 2017-12-19 清华大学 薄膜晶体管及其制备方法
CN103700706B (zh) 2013-12-16 2015-02-18 京东方科技集团股份有限公司 薄膜晶体管制备方法和阵列基板制备方法
CN103943458A (zh) * 2014-03-27 2014-07-23 北京大学 一种去除碳纳米管阵列中金属性碳纳米管的方法
US20190090352A1 (en) * 2014-11-19 2019-03-21 Vorbeck Materials Corp. Transfer print circuitry
CN105737975B (zh) * 2016-02-15 2021-04-30 欧阳征标 基于mim高灵敏度spp太赫兹探测器
CN107564910B (zh) * 2016-07-01 2020-08-11 清华大学 半导体器件
CN108023016B (zh) * 2016-10-31 2020-07-10 清华大学 薄膜晶体管的制备方法
US10355206B2 (en) 2017-02-06 2019-07-16 Nantero, Inc. Sealed resistive change elements
CN107528001B (zh) * 2017-08-31 2019-10-11 清华大学 一种纳米二极管的制备方法和纳米二极管
CN108365095A (zh) * 2017-09-30 2018-08-03 广东聚华印刷显示技术有限公司 薄膜晶体管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004067413A (ja) * 2002-08-02 2004-03-04 Nec Corp 触媒担持基板およびそれを用いたカーボンナノチューブの成長方法ならびにカーボンナノチューブを用いたトランジスタ
JP2007165473A (ja) * 2005-12-12 2007-06-28 Fujitsu Ltd カーボンナノチューブを用いた電子素子及びその製造方法
WO2007126412A2 (en) * 2006-03-03 2007-11-08 The Board Of Trustees Of The University Of Illinois Methods of making spatially aligned nanotubes and nanotube arrays

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5061414B2 (ja) * 2001-09-27 2012-10-31 東レ株式会社 薄膜トランジスタ素子
AU2003235181A1 (en) * 2002-04-22 2003-11-03 Konica Minolta Holdings, Inc. Organic semiconductor composition, organic semiconductor element, and process for producing the same
US7067867B2 (en) * 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
US7051945B2 (en) * 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
CN1208818C (zh) 2002-10-16 2005-06-29 中国科学院化学研究所 一种阵列碳纳米管薄膜晶体管的制备方法
EP1434281A3 (en) * 2002-12-26 2007-10-24 Konica Minolta Holdings, Inc. Manufacturing method of thin-film transistor, thin-film transistor sheet, and electric circuit
US7037767B2 (en) * 2003-03-24 2006-05-02 Konica Minolta Holdings, Inc. Thin-film transistor, thin-film transistor sheet and their manufacturing method
US6918284B2 (en) * 2003-03-24 2005-07-19 The United States Of America As Represented By The Secretary Of The Navy Interconnected networks of single-walled carbon nanotubes
JP4834950B2 (ja) * 2003-09-12 2011-12-14 ソニー株式会社 電界効果半導体装置の製造方法
US7399400B2 (en) * 2003-09-30 2008-07-15 Nano-Proprietary, Inc. Nanobiosensor and carbon nanotube thin film transistors
US20060194058A1 (en) 2005-02-25 2006-08-31 Amlani Islamshah S Uniform single walled carbon nanotube network
KR100770258B1 (ko) * 2005-04-22 2007-10-25 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조 방법
KR101127132B1 (ko) * 2005-05-13 2012-03-21 삼성전자주식회사 실리콘 나노와이어 기판 및 그 제조방법, 그리고 이를이용한 박막 트랜지스터의 제조방법
JP2007073706A (ja) 2005-09-06 2007-03-22 Seiko Epson Corp 配線基板、電気光学装置、電子機器、および配線基板の製造方法
US20070069212A1 (en) * 2005-09-29 2007-03-29 Matsushita Electric Industrial Co., Ltd. Flat panel display and method for manufacturing the same
JP2007123870A (ja) 2005-09-29 2007-05-17 Matsushita Electric Ind Co Ltd 平板表示装置およびその製造方法
US7559653B2 (en) * 2005-12-14 2009-07-14 Eastman Kodak Company Stereoscopic display apparatus using LCD panel
US20070273798A1 (en) * 2006-05-26 2007-11-29 Silverstein Barry D High efficiency digital cinema projection system with increased etendue
US7458687B2 (en) * 2006-05-26 2008-12-02 Eastman Kodak Company High efficiency digital cinema projection system with increased etendue
US20070273797A1 (en) * 2006-05-26 2007-11-29 Silverstein Barry D High efficiency digital cinema projection system with increased etendue
US7528448B2 (en) * 2006-07-17 2009-05-05 E.I. Du Pont De Nemours And Company Thin film transistor comprising novel conductor and dielectric compositions
US20080277718A1 (en) * 2006-11-30 2008-11-13 Mihai Adrian Ionescu 1T MEMS scalable memory cell
JP4666270B2 (ja) 2006-12-18 2011-04-06 日本電気株式会社 半導体装置及びその製造方法
US20080252202A1 (en) * 2007-04-11 2008-10-16 General Electric Company Light-emitting device and article
JP2009032894A (ja) 2007-07-26 2009-02-12 Sharp Corp 半導体装置の製造方法
CN101591015B (zh) * 2008-05-28 2013-02-13 清华大学 带状碳纳米管薄膜的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004067413A (ja) * 2002-08-02 2004-03-04 Nec Corp 触媒担持基板およびそれを用いたカーボンナノチューブの成長方法ならびにカーボンナノチューブを用いたトランジスタ
JP2007165473A (ja) * 2005-12-12 2007-06-28 Fujitsu Ltd カーボンナノチューブを用いた電子素子及びその製造方法
WO2007126412A2 (en) * 2006-03-03 2007-11-08 The Board Of Trustees Of The University Of Illinois Methods of making spatially aligned nanotubes and nanotube arrays

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012235129A (ja) * 2011-05-04 2012-11-29 National Cheng Kung Univ 薄膜トランジスタ及びトップゲート型薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
JP5139368B2 (ja) 2013-02-06
CN101582381B (zh) 2011-01-26
US20090286362A1 (en) 2009-11-19
CN101582381A (zh) 2009-11-18
US7754526B2 (en) 2010-07-13

Similar Documents

Publication Publication Date Title
JP5139368B2 (ja) 薄膜トランジスタの製造方法
JP5139367B2 (ja) 薄膜トランジスタの製造方法
JP5193946B2 (ja) 薄膜トランジスタの製造方法
JP5173938B2 (ja) 薄膜トランジスタの製造方法
Song et al. Wafer-scale production of patterned transition metal ditelluride layers for two-dimensional metal–semiconductor contacts at the Schottky–Mott limit
Song et al. Ultralong single-crystal metallic Ni2Si nanowires with low resistivity
Liu et al. Large scale pattern graphene electrode for high performance in transparent organic single crystal field-effect transistors
US9327982B2 (en) Method of forming graphene on a surface
Song et al. Graphene/h‐BN heterostructures: recent advances in controllable preparation and functional applications
TWI544645B (zh) 薄膜電晶體及其製備方法
Kim et al. Fully transparent thin-film transistors based on aligned carbon nanotube arrays and indium tin oxide electrodes
JP2009286688A (ja) カーボンナノチューブフィルムの製造方法
TWI526559B (zh) 藉由物理氣相沉積法在基板上成長碳薄膜或無機材料薄膜的方法
KR101886659B1 (ko) 무전사식 그래핀층의 형성 방법
JP4984498B2 (ja) 機能素子及びその製造方法
Nakajima et al. Metal catalysts for layer-exchange growth of multilayer graphene
Zhou et al. Defect etching of phase‐transition‐assisted CVD‐grown 2H‐MoTe2
US9768400B2 (en) Method of making N-type semiconductor layer and method of making N-type thin film transistor
Yoon et al. Epitaxially integrating ferromagnetic Fe1. 3Ge nanowire arrays on few-layer graphene
Sun et al. Synthesis of long Ag nanowires and its application in GaN nanowires photodetector as transparent electrodes
TWI358092B (en) Method for making thin film transistor
US11658232B2 (en) Field effect transistor based on graphene nanoribbon and method for making the same
TWI517265B (zh) 薄膜電晶體的製造方法
Oh et al. Large-scale, single-oriented ZnO nanostructure on h-BN films for flexible inorganic UV sensors
TWI476837B (zh) 薄膜電晶體的製備方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121115

R150 Certificate of patent or registration of utility model

Ref document number: 5139368

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250