TW201906016A - 半導體裝置中的肖特基位障的控制方法 - Google Patents

半導體裝置中的肖特基位障的控制方法

Info

Publication number
TW201906016A
TW201906016A TW107121697A TW107121697A TW201906016A TW 201906016 A TW201906016 A TW 201906016A TW 107121697 A TW107121697 A TW 107121697A TW 107121697 A TW107121697 A TW 107121697A TW 201906016 A TW201906016 A TW 201906016A
Authority
TW
Taiwan
Prior art keywords
layer
tin
alloy layer
contact layer
semiconductor device
Prior art date
Application number
TW107121697A
Other languages
English (en)
Inventor
鄭鴻祥
潘正聖
Original Assignee
台灣積體電路製造股份有限公司
國立臺灣大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司, 國立臺灣大學 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201906016A publication Critical patent/TW201906016A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28537—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/061—Manufacture or treatment of FETs having Schottky gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半導體裝置中的肖特基位障的控制方法包括：形成合金層於半導體基板的第一表面上，且合金層至少包括第一元素與第二元素。半導體基板為第一元素為主的半導體基板，且第一元素與第二元素為IV族元素。對合金層與第一元素為主的半導體基板進行第一熱退火。第一熱退火使合金層中的第二元素朝合金層的表面遷移。在第一熱退火之後，形成肖特基接點層於合金層上。

Description

半導體裝置中的肖特基位障的控制方法
本發明實施例關於肖特基位障半導體裝置與其形成製程。
儘管鍺在互補式金氧半電晶體或記憶體中具有高潛力，但非歐姆或高電阻率的接點(如電阻率高於10-4Ω．cm)為其應用阻礙。互補式金氧半應用上的鍺與鍺選擇二極體可用於記憶體，需要低接點電阻率。對光學與電子裝置而言，沉積金屬於半導體材料上以作為電性接點。在金屬與半導體的接面處，將形成電位障礙如所知的肖特基位障(Schottky barrier height，SBH)。肖特基位障即平均電子反向浮動穿過位障所需的能量，很大程度上取決於金屬及半導體之間的功函數能量差異。對金屬/n型鍺(或鍺錫)接面而言，不論整合至半導體裝置中的摻雜等級或採用的金屬為何，鍺的肖特基位障為約0.55電子伏特。
本發明一實施例提供半導體裝置中的肖特基位障的控制方法，包括：形成合金層於半導體基板的表面上，且合金層至少包括第一元素與第二元素；其中半導體基板為第一元素為主的半導體基板，且第一元素與第二元素為IV族元素；對 合金層與第一元素為主的半導體基板進行第一熱退火，其中第一熱退火使合金層中的第二元素朝合金層的表面遷移；以及在第一熱退火之後，形成肖特基接點層於合金層上。
10、10’‧‧‧半導體裝置
15、15’‧‧‧半導體基板
20、20’‧‧‧合金層
25、25’‧‧‧歐姆接點層
30、30’‧‧‧肖特基接點層
35、35’‧‧‧界面層
50‧‧‧第一熱退火步驟
55‧‧‧第二熱退火步驟
60‧‧‧第三熱退火步驟
70、70’、75、75’‧‧‧導線
100、200、300、400、500‧‧‧方法
S110、S120、S130、S210、S220、S230、S240、S310、S320、S330、S340、S350、S360、S410、S420、S430、S440、S450、S510、S520、S530、S540、S550‧‧‧步驟
第1圖係本發明一實施例中，半導體裝置的等角視圖。
第2圖係本發明一實施例中，半導體裝置之製作方法的流程圖。
第3圖係本發明一實施例中，半導體裝置之製程的多種階段之一的等角視圖。
第4圖係本發明一實施例中，半導體裝置之製程的多種階段之一的等角視圖。
第5圖係本發明一實施例中，半導體裝置之製程的多種階段之一的等角視圖。
第6圖係本發明一實施例中，半導體裝置之製程的多種階段之一的等角視圖。
第7圖係本發明一實施例中，半導體裝置之製程的多種階段之一的等角視圖。
第8圖係本發明一實施例中，半導體裝置之製作方法的流程圖。
第9圖係本發明一實施例中，半導體裝置之製程的多種階段之一的等角視圖。
第10圖係本發明一實施例中，半導體裝置之製程的多種階段之一的等角視圖。
第11圖係本發明一實施例中，半導體裝置之製作方法的流程圖。
第12圖係本發明一實施例中，半導體裝置之製程的多種階段之一的剖視圖。
第13圖係本發明一實施例中，半導體裝置之製作方法的流程圖。
第14圖係本發明一實施例中，半導體裝置之製作方法的流程圖。
第15圖係本發明一實施例中，半導體裝置之製程的多種階段之一的剖視圖。
第16圖係本發明一實施例中，半導體裝置之製程的多種階段之一的剖視圖。
第17圖係本發明一實施例中，半導體裝置之製程的多種階段之一的剖視圖。
第18圖係本發明一實施例中，半導體裝置之製程的多種階段之一的剖視圖。
第19圖係本發明一實施例中，半導體裝置之製程的多種階段之一的剖視圖。
第20圖係本發明一實施例中，半導體裝置之製程的多種階段之一的剖視圖。
第21圖係本發明一實施例中，半導體裝置之製程的多種階段之一的剖視圖。
第22圖係本發明一實施例中，半導體裝置之製程的多種階段之一的剖視圖。
第23圖係本發明一實施例中，半導體裝置之製程的多種階段之一的剖視圖。
第24圖係本發明一實施例中，半導體裝置之製程的多種階段之一的剖視圖。
第25圖係本發明一實施例中，熱退火溫度與肖特基位障之間的關係圖。
可以理解的是，下述內容提供的不同實施例或實例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明之多種例子中可重複標號，但這些重複僅用以簡化與清楚說明，不代表不同實施例及/或設置之間具有相同標號之單元之間具有相同的對應關係。可採用不同比例任意繪示多種結構，以簡化及清楚說明。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。此外，用語「組成為」的意思可為「包括」或「由...組成」。
在本發明一實施例中，接點電阻率指的是兩種不同類型的材料接觸而產生的總電阻。舉例來說，上述接點可為 n型鍺半導體材料與電阻率小於1×10-2Ω．cm的材料(如金屬或金屬矽化物)之間的接點。接點電阻率為導電材料-半導體之界面的電阻率。另一方面，本質電阻率為每一材料的固有性質。
一般而言，歐姆接點為製備於半導體裝置上的區域，且裝置的電流-電壓曲線為線性且對稱。若電流-電壓特性為非線性且非對稱，接點則非歐姆接點而為肖特基接點。低電阻且穩定的接點為積體電路效能與可信度的關鍵，且接點的製備與特性為製作電路的主要努力方向。
由於費米等級釘扎與鍺中予體的低活化能，n型鍺(單晶或多晶)與電阻率小於1×10-2Ω．cm的材料之間的電性接點通常具有高電阻率(大於10-4Ω．cm)。
對多種技術成長的鍺錫為主裝置(或鍺為主裝置)而言，不同的金屬如鋁、金、鉺、釓、鉿、鑭、鎳、鉑、鈧、鈦、釔、鐿、鋯、或上述之組合可用於製作電性接點。這些金屬的形成方法可為不同的沉積技術，比如電子束蒸鍍、原子層沉積、或適於形成結晶層的任何其他沉積/成長技術。在金屬/n型鍺上進行電性(如電流-電壓、溫度相關的電流-電壓、與電容-電壓等性質)的電性量測，可知肖特基位障為約0.55eV。
本發明實施例提供金屬/合金/基板上的肖特基位障之控制方法。在一些實施例中，合金為n型半導體合金，其包括第一元素與第二元素。在一些實施例中，第一元素與第二元素為IV族元素。在本發明一實施例中，IV族元素包含碳、矽、鍺、或錫。在本發明一些實施例中，第一元素為鍺，而第二元素為錫。在一些實施例中，上述方法控制金屬/n型鍺錫/n型鍺 為主的基板上的肖特基位障。在一些實施例中，可減少肖特基位障。
本發明實施例提供的步驟，可在沉積金屬層之前，於一溫度範圍中熱退火合金層/基板。退火使第二元素的原子朝合金層的表面遷移，形成的薄合金層其第二元素組成高於下方的合金膜其第二元素組成。如此一來，金屬/合金界面層包含實質數量的第二元素，導致完成的半導體裝置具有不同功函數與較低位障。
肖特基位障可決定不同應用之多種半導體裝置的電性。舉例來說，肖特基二極體中的位障可調整電性。本發明一些實施例以熱退火步驟提供可調的較低肖特基位障，其為一些應用所需。
本發明一實施例的半導體裝置10如第1圖所示。半導體裝置10包含薄的合金層20，其具有第一元素與第二元素。第一元素與第二元素為IV族元素。薄的合金層20位於半導體基板15上。在一些實施例中，第一元素與第二元素各自為碳、矽、鍺、或錫。在一些實施例中，合金層20係碳化矽、矽鍺、碳化鍺、矽錫、鍺錫、矽鍺矽、或碳化矽鍺。在這些實施例中，鍺錫可用於合金層20。
在一些實施例中，半導體基板15為第一元素為主的半導體基板，且半導體基板15係矽為主的基板、碳化矽為主的基板、矽鍺為主的基板、鍺為主的基板、鍺錫為主的基板、矽錫為主的基板、矽鍺錫為主的基板、或錫為主的基板。在這些實施例中，半導體基板15可為鍺半導體基板。
在一些實施例中，歐姆接點層25沉積於半導體基板15的底部上，而肖特基接點層30沉積於合金層20的頂部上。在一些實施例中，沉積於半導體基板15的底部上的歐姆接點層25形成歐姆接點，而歐姆接點層25係銦、金鎵、金銻、鋁、鋁矽、鈦矽、氮化鈦、鎢、鉬矽、鉑矽、鈷矽、或鎢矽，端視半導體基板15的種類而定。在一些實施例中，沉積於合金層20的頂部上的肖特基接點層30之組成，係鋁、金、鉺、釓、鉿、鑭、鎳、鉑、鈧、鈦、釔、鐿、鋯、或上述之組合，端視合金層20的種類而定。在一些實施例中，肖特基接點層30的形成方法為原子層沉積、物理氣相沉積(包含蒸鍍與濺鍍)、化學氣相沉積、或電鍍。
舉例來說，一些實施例的n型鍺錫之合金層20，係於低溫下成長於n型之鍺的半導體基板15(如晶圓)上，且其成長方法可採用分子束磊晶。歐姆接點層25可沉積於半導體基板15的底部上，而肖特基接點層30可沉積於n型鍺錫的合金層20的頂部上。
舉例來說，在低溫下(如約120℃至約210℃之間)磊晶成長鍺錫的合金層20，可得錫濃度上限為約12原子%(以鍺與錫的總量為基準)之鍺錫合金層，且合金層20的厚度介於約0.5nm至約300nm之間。除了磊晶成長系統外，一些實施例可採用分子束磊晶或超高真空化學氣相沉積。這些沉積技術有利於控制成長參數。在一些實施例中，磊晶成長的溫度介於約140℃至約190℃之間。在一些實施例中，合金層20的厚度介於約20nm至約200nm之間。
在一些實施例中，鎳用於肖特基接點層30。當肖特基接點層30為鎳，且合金層20為鍺錫時，此處揭露的製程所形成的鎳/鍺錫界面之肖特基位障為0.52eV或更低，而依據習知製程並採用相同金屬與半導體材料所得之界面的肖特基位障為介於0.54eV至0.55eV之間。上述肖特基位障的差異來自於不同的功函數。在一些實施例中，肖特基接點金屬層/合金層之界面的肖特基位障介於約0.50eV至約0.52eV之間。
當半導體裝置包含具有第一元素與第二元素的合金層於第一元素為主的基板上時，據信熱退火可使金屬/合金界面具有改良的位障特性。在一些實施例中，退火可讓合金的第二元素朝金屬/半導體界面遷移，以形成薄的第二元素層(比如厚度介於0.5nm至約5nm之間)。在其他實施例中，富含第二元素的層狀物其厚度介於約1nm至約3nm之間。在金屬/合金界面之薄且富含第二元素的層狀物，可比未進行熱退火步驟的半導體裝置減少約0.05eV的肖特基位障。退火溫度越高，則表面層中的第二元素含量越大，進而影響功函數並改良位障特性。藉由增加富含第二元素之層狀物中的第二元素含量，可進一步降低肖特基位障。
在一些實施例中，第一元素為鍺且第二元素為錫時，熱退火使錫朝金屬/半導體界面遷移，以形成厚度介於約0.5nm至約5nm的富錫層。
第2圖係本發明一實施例中，用以製作半導體裝置之方法100的流程圖。在步驟S110中，至少包含第一元素與第二元素的合金層形成於半導體基板15上。第一元素與第二元素 為IV族元素。半導體基板15為第一元素為主的半導體基板。在形成合金層的步驟S110之後，進行步驟S120以熱退火半導體基板15與合金層。在步驟S130中，接著形成肖特基接點層30於合金層20上。
第3至7圖、第9圖、第10圖、與第12圖係本發明一實施例中，半導體裝置的製程之多種階段的等角視圖。應理解在第3至7圖、第9圖、第10圖、與第12圖所示的製程之前、之中、與之後可進行額外步驟，且可置換或省略下述的一些步驟，以用於方法的額外實施例。可調換步驟與製程的順序。
第3圖係本發明一實施例中，半導體裝置之製程的等角視圖。如第3圖所示，提供半導體基板15。在一些實施例中，半導體基板15為IV族元素為主的基板。在一些實施例中，半導體基板15為兩種或更多IV族元素的合金。在一些實施例中，半導體基板15係矽為主的基板、碳化矽為主的基板、矽鍺為主的基板、鍺為主的基板、鍺錫為主的基板、矽錫為主的基板、矽鍺錫為主的基板、或錫為主的基板。
在一些實施例中，半導體基板15為IV族元素為主的基板，其可為含IV族元素的晶圓、絕緣層上IV族元素基板、或磊晶的IV族層。在一些實施例中，半導體基板15為n型鍺為主的基板，其可為鍺晶圓、絕緣層上鍺基板、或磊晶鍺層。在一些實施例中，n型鍺為主的基板，為形成於矽晶圓上的鍺層。在一些實施例中，鍺為主的基板其鍺層厚度介於約10nm至約1μm之間。在其他實施例中，鍺為主的基板的鍺層厚度介於約25nm至約500nm之間。在其他實施例中，鍺為主的基板的鍺層 厚度介於約50nm至約250nm之間。
在一些實施例中，半導體基板15摻雜雜質。在一些實施例中，佈植雜質到半導體基板15中的方法可採用離子佈植製程。在一些實施例中，雜質係硼、鋁、鎵、磷、砷、銻、或上述之組合。在一些實施例中，雜質濃度介於約1×1017原子/cm3至約1×1021原子/cm3之間。
如第4圖所示，接著沉積合金層20於半導體基板15上。在一些實施例中，合金層20的沉積方法為化學氣相沉積或分子束磊晶。在一些實施例中，成長的合金層20與半導體基板15具有相同組成與雜質濃度。在一些實施例中，合金層20包含第一元素與第二元素，且第一元素與第二元素為IV族元素。在一些實施例中，合金層20中沿著厚度方向的第二元素濃度固定。在其他實施例中，合金層20中的第二元素濃度分級，即半導體基板15與合金層20之界面的第二元素濃度最小，而合金層20與後續形成的肖特基接點層30之界面的第二元素濃度最大。
在一些實施例中，形成於半導體基板15上的合金層20其第二元素含量介於約0.1原子%至約12原子%之間(以合金層20的第一元素與第二元素的總量為基準)。在一些實施例中，合金層20其第二元素濃度介於約1原子%至約8原子%之間。在一些實施例中，合金層20其第二元素濃為約2原子%(以第一元素與第二元素的總量為基準)。在一些實施例中，當第二元素濃度為約2原子%或更低時，可避免分子束磊晶沉積的合金層中形成錯位。
在一些實施例中，合金層20為n型鍺錫層，其沉積 於鍺為主的半導體基板15上。在一些實施例中，鍺錫的合金層20其沉積方法可為基本壓力為約10-7Torr的分子束磊晶。舉例來說，一些實施例採用固態源的分子束磊晶，其採用電子束蒸鍍鍺，並在蒸發源(effusion cell)中蒸鍍錫。在一些實施例中，鍺錫的合金層20中的錫濃度固定。在其他實施例中，鍺錫的合金層20中的錫濃度分級，即半導體基板15與鍺錫的合金層20之界面的錫濃度最小，而鍺錫的合金層20與肖特基接點層30之界面的錫濃度最大。在一些實施例中，鍺錫的合金層20形成於鍺為主的基板15上，且鍺錫的合金層20中的錫濃度介於約0.1原子%至約12原子%之間(以鍺錫的合金層20中鍺與錫的總量為基準)。在一些實施例中，鍺錫的合金層20中的錫濃度介於約1原子%至約8原子%之間。在一些實施例中，鍺錫的合金層20中的錫濃度為約2原子%(以鍺與錫的總含量為基準)。在一些實施例中，當錫濃度小於或等於2%時，可避免在分子束磊晶沉積的鍺錫層中形成錯位。
如第5圖所示的一些實施例，接著在半導體裝置上進行第一熱退火步驟50。在一些實施例中，第一熱退火步驟的溫度介於約350℃至約460℃之間。在一些實施例中，第一熱退火步驟50係於鈍氣下將基板置於加熱單元上約10秒至約60秒。在一些實施例中，於鈍氣下將基板置於加熱單元上約30秒。在一些實施例中，加熱單元為加熱板，即將基板置於加熱板上。在一些實施例中，鈍氣包含氮氣、氦氣、或氬氣。在其他實施例中，將半導體裝置置於烘箱中，並暴露至紅外線(如紅外線加熱燈)或雷射射線，以熱退火半導體裝置。
第一熱退火步驟50使合金層20中的第二元素朝合金層20其遠離半導體基板15的表面遷移，以產生薄層的富含第二元素的界面層35於合金層20的表面。在一些實施例中，富含第二元素的界面層35的第二元素濃度介於約14原子%至約25原子%之間，且合金層20的其他部份中的第二元素濃度介於約0.1原子%至約12原子%之間(以合金層中第一元素與第二元素的總量為基準)。在一些實施例中，富含第二元素的界面層35其厚度介於約0.5nm至約5nm之間。在一些實施例中，富含第二元素的界面層35其厚度介於約1nm至約3nm之間。在此實施例中，第一元素為鍺，而第二元素為錫。
如第6圖所示的一些實施例，接著形成歐姆接點層25於半導體基板15上，且歐姆接點層25與合金層20分別位於半導體基板15的相反兩側上。歐姆接點層25可為單晶金屬層，其與合金層20之間不具有明顯肖特基位障的接面。在一些實施例中，歐姆接點層25之組成係銦、金鎵、金錫、鋁、鋁矽、鈦矽、氮化鈦、鎢、鉬矽、鉑矽、鈷矽、或鎢矽，端視半導體基板而定。歐姆接點金屬可由其他技術形成，比如物理氣相沉積(包含濺鍍或蒸鍍)、原子層沉積、化學氣相沉積、或電鍍。在一些實施例中，可採用其他金屬作為歐姆接點層25。
在一些實施例中，歐姆接點層25(如銦、金鎵、或金錫層)形成於鍺為主的半導體基板15上，且歐姆接點層25與鍺錫的合金層20分別位於半導體基板15的相反兩側上。在一些實施例中，歐姆接點層25為金錫，其沉積方法為蒸鍍製程。
如第7圖所示的一些實施例，接著對歐姆接點層25 進行第二熱退火步驟55，其溫度介於約350℃至420℃之間。在一些實施例中，於鈍氣下將半導體裝置暴露至加熱單元約30秒，可對半導體裝置進行第二熱退火步驟55，以退火歐姆接點層25。在一些實施例中，鈍氣可包含氮氣或氬氣。在其他實施例中，可將半導體裝置放入烘箱中，使其暴露至紅外線(如紅外線加熱燈)或雷射射線，以熱退火半導體裝置。在一些實施例中，在形成歐姆接點層25之後，可進行前述的第一熱退火步驟50與第二熱退火步驟55如單一的熱退火步驟。
第8圖係用以製作第3至7圖所示的半導體裝置之方法200的流程圖。方法包含的步驟S210形成合金層20於半導體基板15的第一表面上。在形成合金層之後，接著進行步驟S220以進行第一熱退火。接著進行步驟S230，以形成歐姆接點層25於半導體基板15的第二表面上。在形成歐姆接點層25的步驟S230之後，接著進行步驟S240以進行第二熱退火。
如第9圖所示的一些實施例，肖特基接點層30形成於合金層20上，且肖特基接點層30與半導體基板15位於合金層的相反兩側上。肖特基接點層可為結晶的金屬層，其與合金層20的界面形成接面，且接面具有實質的肖特基位障。在一些實施例中，肖特基接點層30之組成為鋁、金、鉺、釓、鉿、鑭、鎳、鉑、鈧、鈦、釔、鐿、鋯、或上述之組合。在一些實施例中，上述金屬的沉積方法為電子束物理氣相沉積製程。肖特基接點金屬可為形成肖特基接點的其他材料，且肖特基接點金屬的形成方法可採用其他技術如物理氣相沉積(包含蒸鍍或濺鍍)、原子層沉積、或電鍍。在一些實施例中，肖特基接點層 30為鎳層。
在形成肖特基接點層之後，接著對裝置進行第三熱退火步驟60，如第10圖所示。在一些實施例中，第三熱退火步驟60的溫度介於約300℃至約460℃之間。在一些實施例中，對半導體裝置進行第三熱退火步驟60的方法，係將裝置置於加熱單元上約10秒至約60秒之間以退火裝置。在一些實施例中，可在鈍氣中將裝置置於加熱板上約30秒。在一些實施例中，鈍氣包含氮氣或氬氣。在其他實施例中，熱退火半導體裝置的方法係將半導體裝置置於烘箱中，並將半導體裝置暴露至紅外線(如紅外線加熱燈)或雷射射線。
在此實施例中，肖特基接點層30為形成於鍺的半導體基板15上之鍺錫的合金層其富錫的界面層35上的鎳，並在形成鎳層之後於350℃下退火半導體裝置。
在一些實施例中，第二熱退火步驟與第三熱退火步驟有助於合金層中的第二元素遷移。
在一些實施例中，同時熱退火合金層20與歐姆接點層25，或者同時退火合金層20與肖特基接點層30。在一些實施例中，以單一熱退火步驟同時熱退火合金層20、歐姆接點層25、與肖特基接點層30。
第11圖係用以製作第3至7圖、第9圖、與第10圖所示的半導體裝置之方法300的流程圖。方法包含的步驟S310形成合金層20於半導體基板15的第一表面上。在形成合金層20之後，接著進行步驟S320以進行第一熱退火。在進行第一熱退火的步驟S320之後，接著進行步驟S330以形成歐姆接點層25於半 導體基板15的第二表面上。接著進行步驟S340以進行第二熱退火。在進行第二熱退火的步驟S340之後，進行步驟S350以形成肖特基接點層30於合金層20上。接著對半導體裝置進行步驟S360，以進行第三熱退火。
在退火步驟之後，可對半導體裝置10進行後續製程，如第12圖所示。後續製程可包含圖案化歐姆接點層25與肖特基接點層30，使導線70與75連接至接點層，並將半導體裝置10整合至較大的構件或電路(未圖示)中。導線70與75可為任何合適的導電材料，如導電金屬。在一些實施例中，肖特基接點層30的形狀可為圓形或矩形，或具有結晶結構的任何其他形狀。
在一些實施例中，在形成歐姆接點層25與肖特基接點層30之後進行第二熱退火。如第13圖所示，用以製作半導體裝置的方法400包括步驟S410以形成合金層20於半導體基板15的第一表面上。在形成合金層20的步驟S410之後，進行步驟S420以進行第一熱退火。在進行步驟S420的第一熱退火之後，進行步驟S430以形成歐姆接點層25於半導體基板15的第二表面上。在形成歐姆接點層25之後，進行步驟S440以形成肖特基接點層30於合金層20上。在形成歐姆接點層25與肖特基接點層30之後，進行步驟S450以進行第二熱退火。
在一些實施例中，以單一熱退火步驟同時熱退火合金層20、歐姆接點層25、與肖特基接點層30。
在一些實施例中，在形成歐姆接點層25之前，形成肖特基接點層30。如第14圖所示的一些實施例，用以製作半 導體裝置的方法500包括步驟S510，以形成合金層20於半導體基板15的第一表面上。在形成合金層20的步驟S510之後，進行步驟S520以進行第一熱退火。在進行第一熱退火的步驟S520之後，進行步驟S530以形成肖特基接點層30於半導體基板15的第二表面上。在形成肖特基接點層30之後，進行步驟S540以形成歐姆接點層25於半導體基板15上。在形成肖特基接點層30與歐姆接點層25之後，進行步驟S550以進行第二熱退火。
在一些實施例中，以單一熱退火步驟同時熱退火合金層20、歐姆接點層25、與肖特基接點層30。
第15至19圖係本發明一實施例中，半導體裝置的製程之多種階段的剖視圖。應理解在第15至19圖所示的製程之前、之中、與之後可進行額外步驟，且可置換或省略下述的一些步驟，以用於方法的額外實施例。可調換步驟與製程的順序。依據這些實施例形成的半導體裝置10’包含歐姆接點層25’與合金層20’形成於半導體基板15’的同一側上。
如第15圖所示，包含第一元素與第二元素的合金層20’形成於第一元素為主的半導體基板15’上。第一元素與第二元素與此處揭露者相同，且合金層20’可由此處揭露的任何方法形成。
採用合適的光微影與蝕刻步驟圖案化合金層20’，如第16圖所示。在此處揭露的條件下進行第一熱退火步驟，使合金層20’中的第二元素原子朝合金層20’的表面遷移，以形成薄層合金的界面層35’。界面層35’其第二元素濃度大於下方的合金層20’其第二元素濃度。
如第17圖所示，在進行第一熱退火步驟之後，採用合適的金屬沉積、光微影、與蝕刻步驟形成歐姆接點層25’於半導體基板15’上，且歐姆接點層25’為此處揭露的合適導電金屬。
接著採用合適的沉積、光微影、與蝕刻步驟形成肖特基接點層30’於合金層20’上，如第18圖所示。一些實施例在形成肖特基接點層30’時，以合適的遮蔽技術保護歐姆接點層25’。如第19圖所示的一些實施例，接著將導線70’與75’分別接到肖特基接點層30’與歐姆接點層25’，以形成半導體裝置10’。
如此處揭露的一些實施例，在形成歐姆接點層25’之後進行第二熱退火步驟。在其他實施例中，在形成歐姆接點層25’與肖特基接點層30’之後進行第二熱退火步驟。在其他實施例中，在形成歐姆接點層25’之後進行第二熱退火步驟，並在形成肖特基接點層30’之後進行第三熱退火步驟。
第20與21圖係本發明其他實施例中，半導體裝置的製程之多種階段中的剖視圖。由第16圖所示的裝置開始，採用合適的沉積、光微影、與蝕刻步驟形成肖特基接點層30’於合金層20’上，如第20圖所示。接著採用合適的沉積、光微影、與蝕刻步驟形成歐姆接點層25’於半導體基板15’上，如第21圖所示。如第21圖所示的一些實施例，接著將導線70’與75’分別接到肖特基接點層30’與歐姆接點層25’，以形成半導體裝置10’。
如此處揭露的一些實施例，在形成肖特基接點層 30’之後進行第二熱退火步驟。在其他實施例中，在形成肖特基接點層30’與歐姆接點層25’之後進行第二熱退火步驟。在其他實施例中，在形成肖特基接點層30’之後進行第二熱退火步驟，並在形成歐姆接點層25’之後進行第三熱退火步驟。
第22至24圖係本發明另一實施例中，半導體裝置的製程之多種階段的剖視圖。應理解在第22至24圖所示的製程之前、之中、與之後可進行額外步驟，且可置換或省略下述的一些步驟，以用於方法的額外實施例。可調換步驟與製程的順序。
由第15圖所示的裝置開始，以此處揭露的條件進行第一熱退火步驟，使合金層20’中的第二元素原子朝合金層20’的表面遷移以形成薄層合金的界面層35’，且界面層35’其第二元素濃度大於下方的合金層20’其第二元素濃度。接著形成肖特基接點層30’於合金層20’上，如第22圖所示。
接著採用合適的光微影與蝕刻步驟，圖案化肖特基接點層30’、薄層合金的界面層35’、與合金層20’。接著採用合適的沉積、光微影、與蝕刻步驟形成歐姆接點層25’於半導體基板15’上，如第23圖所示。一些實施例在形成歐姆接點層25’時，以合適的遮蔽技術保護肖特基接點層30’。如第24圖所示的一些實施例，接著將導線70’與75’分別接到肖特基接點層30’與歐姆接點層25’，以形成半導體裝置10’。
如此處揭露的一些實施例，在形成肖特基接點層30’之後進行第二熱退火步驟。在其他實施例中，在形成肖特基接點層30’與歐姆接點層25’之後進行第二熱退火步驟。在其 他實施例中，在形成肖特基接點層30’之後進行第二熱退火步驟，並在形成歐姆接點層25’之後進行第三熱退火步驟。
本發明一些實施例中，成長於n型鍺晶圓上的鎳/n型鍺錫界面經熱退火後的肖特基位障，如第1表所列。如第1表與第25圖所示，退火溫度增加可降低肖特基位障。在一些實施例中，在金屬與鍺錫膜之間的界面之鍺錫表面層其能隙，隨著退火溫度增加而降低。第25圖係本發明一些實施例中，熱退火溫度與肖特基位障之間的關係圖。
如第1表所示，退火溫度增加時，肖特基位障的降低程度較大。在一些實施例中，當退火溫度低於約390℃時，可將應變導入鍺錫層，而不會將不匹配錯位導入鍺錫層的結晶結構。然而在溫度高於約390℃時，鍺錫層開始鬆馳，並將不想要的不匹配錯位導入鍺錫層的結晶結構。如此一來，增加的退火溫度雖可降低肖特基位障，但可能造成錯位增加。
本發明實施例提供半導體裝置中肖特基位障的控制方法，以及肖特基位障降低的半導體裝置。一些實施例降低肖特基位障。金屬接點層具有高肖特基位障。依據本發明實施例形成並退火合金界面層(至少包含第一IV族元素與第二IV族元素)於第一IV族元素為主的基板與金屬接點層之間，可控制金屬接點層與半導體基板之間的肖特基位障。如此一來，IV族元素為主的基板可用於改善半導體裝置(如肖特基位障二極體 與肖特基電晶體)的效能。舉例來說，減少肖特基位障即降低金屬/半導體接面的電阻。
較小的肖特基位障可提供較低的開啟電壓，進而改善半導體裝置的電流-電壓特性。
在一些實施例中，鍺為主基板為次世代半導體裝置所需的基板。依據本發明實施例，可形成並退火鍺為主的基板與金屬接點層之間的鍺錫界面層，以控制金屬接點層與鍺為主的基板之間的肖特基位障。因此鍺為主的基板可改善半導體裝置(如肖特基位障二極體與肖特基電晶體)的效能。
在一些實施例中，揭露肖特基電晶體的製作方法。肖特基電晶體又稱稱作肖特基鉗位電晶體，即電晶體與肖特基二極體的組合，其可使過量的輸入電流分流以避免電晶體飽合。在製作肖特基電晶體時，在形成合金層、歐姆接點層、與肖特基接點層中的任一者之後，進行此處揭露的熱退火步驟。在一些實施例中，同時熱退火合金層與歐姆接點層，或同時熱退火合金層與肖特基接點層。在一些實施例中，以單一熱退火步驟同時熱退火合金層、歐姆接點層、與肖特基接點層。
應理解的是此處不必揭露所有優點，所有的實施例或例子不需特定優點，且其他實施例或例子可提供不同優點。
本發明一實施例為半導體裝置中的肖特基位障的控制方法，包括形成合金層於半導體基板的表面上，且合金層至少包括第一元素與第二元素。半導體基板為第一元素為主的半導體基板，且第一元素與第二元素為IV族元素。對合金層與 第一元素為主的半導體基板進行第一熱退火。第一熱退火使合金層中的第二元素朝合金層的表面遷移。在第一熱退火之後，形成肖特基接點層於合金層上。
在一實施例中，半導體基板為第一元素為主的晶圓、絕緣層上第一元素基板、或磊晶的第一元素層。在一實施例中，形成於第一元素為主的半導體基板上的合金層，其第二元素含量介於0.1原子%至12原子%之間(以合金層中的第一元素與第二元素總量為基準)。在一實施例中，第一熱退火的溫度介於300℃至460℃之間。在一實施例中，上述方法包括形成歐姆接點層於半導體基板上。在一實施例中，上述方法包括在形成歐姆接點層之後在半導體裝置上進行第二熱退火。在一實施例中，形成歐姆接點層之後形成肖特基接點層。在一實施例中，方法包括在形成肖特基接點層之後在半導體裝置上進行第三熱退火。在一實施例中，第一元素為鍺，且第二元素為錫。在一實施例中，第一熱退火降低肖特基位障。
在本發明另一實施例中，肖特基位障半導體裝置的製作方法包括：形成合金層於第一元素為主的基板上，以形成界面於合金層的第一表面與第一元素為主的基板的表面之間，且合金層至少包括第一元素與第二元素。第一元素與第二元素不同，且各自為碳、矽、鍺、或錫；而合金層係碳化矽、矽鍺、矽錫、鍺錫、矽鍺錫、或碳化矽鍺。對合金層與第一元素為主的基板進行第一熱退火。形成歐姆接點層於第一元素為主的基板的表面上；以及在第一熱退火之後，形成肖特基接點層於合金層的第二表面上，且合金層的第一表面與第二表面相 對。在一實施例中，上述方法包括在形成歐姆接點層之後，在半導體裝置上進行第二熱退火。在一實施例中，上述方法包括在形成肖特基接點層之後，在半導體裝置上進行第三熱退火。在一實施例中，第一元素為鍺，且第二元素為錫。
在本發明另一實施例中，肖特基位障半導體裝置包括：第一元素為主的基板；合金層，至少包括第一元素與第二元素，合金層位於第一元素為主的基板的表面上且具有相對的第一表面與第二表面，其中合金層的第一表面與第一元素為主的基板相鄰。第一元素與該第二元素係IV族元素。歐姆接點層，位於第一元素為主的基板該表面上。合金層的第二表面比第一表面遠離基板。肖特基接點層，位於合金層的第二表面上。合金層的第二表面中的第二元素濃度，大於合金層的其他部份中的第二元素濃度。在一實施例中，合金層的第二表面中的第二元素濃度介於14原子%至25原子%之間，而合金層的其他部份中的第二元素濃度介於0.1原子%至12原子%之間(以合金層中的第一元素與第二元素之總量為基準)。在一實施例中，第一元素為鍺，而第二元素為錫。在一實施例中，第二元素濃度介於14原子%至25原子%的合金層厚度，介於約0.5nm至約5之間。在一實施例中，肖特基接點層之組成係鋁、金、鉺、釓、鉿、鑭、鎳、鉑、鈧、鈦、釔、鐿、鋯、或上述之組合。在一實施例中，歐姆接點層之組成為銦、金鎵、或金錫。在一實施例中，肖特基接點層與合金層之間的界面之肖特基位障，介於0.50eV至0.52eV之間。
本發明另一實施例為降低半導體裝置中肖特基位 障的方法，包括形成鍺錫層於鍺為主的基板表面上，並對鍺錫層與鍺為主的基板進行第一熱退火。在第一熱退火後，形成肖特基接點層於鍺錫層上。在一實施例中，鍺基板為鍺晶圓、絕緣層上鍺基板、或磊晶鍺層。在一實施例中，形成於鍺為主的半導體基板上的鍺錫層，其錫含量介於0.1原子%至12原子%之間(以鍺錫層中的鍺與錫總量為基準)。在一實施例中，第一熱退火使鍺錫層中的錫朝鍺錫層的表面遷移。在一實施例中，第一熱退火的溫度介於300℃至460℃之間。在一實施例中，歐姆接點層形成於鍺為主的基板表面上。在一實施例中，形成歐姆接點層之後在半導體裝置上進行第二熱退火。在一實施例中，在形成歐姆接點層之後形成肖特基接點層。在一實施例中，形成肖特基接點層之後在半導體裝置上進行第三熱退火。在一實施例中，第一熱退火降低肖特基位障。
本發明另一實施例為校特基阻障半導體裝置的製作方法，包括形成鍺錫層於鍺為主的基板層上，以形成鍺錫層的第一表面與鍺為主的基板的第一表面之間的界面。對鍺錫層與鍺為主的基板進行第一熱退火。在第一熱退火後，形成歐姆接點層於鍺為主的基板表面上，並形成肖特基接點層於鍺錫層的第二表面上，且鍺錫層的第一表面與第二表面相對。在一實施例中，形成歐姆接點層之後在半導體裝置上進行第二熱退火。在一實施例中，形成肖特基接點層之後在半導體裝置上進行第三熱退火。
本發明另一實施例為阻障半導體裝置，包括鍺錫層位於鍺為主的基板表面上，且鍺錫層具有相對的第一表面與 第二表面，其中鍺錫層的第一表面與鍺為主的基板相鄰。歐姆接點層沉積於基板表面上。肖特基接點層沉積於鍺錫層的第二表面上，其中鍺錫層的第二表面比第一表面遠離基板。鍺錫層的第二表面中的錫濃度大於鍺錫層的其他部份中的錫濃度。在一實施例中，鍺錫層的厚度介於1nm至300nm之間。在一實施例中，鍺錫層的第二表面中的錫濃度介於約14原子%至25原子%之間，且鍺錫層的其他部份中的錫濃度介於0.1原子%至12原子%之間(以鍺錫層中的鍺與錫總量為基準)。在一實施例中，肖特基接點層之組成為鋁、金、鉺、釓、鉿、鑭、鎳、鉑、鈧、鈦、釔、鐿、鋯、或上述之組合。在一實施例中，歐姆接點層之組成為銦、金鎵、或金錫。在一實施例中，鍺基板為鍺晶圓、絕緣層上鍺基板、或磊晶鍺層。在一實施例中，鍺錫層中的錫濃度分級，即基板與鍺錫層之界面的錫濃度最小，而鍺錫層與的肖特基接點層之界面的錫濃度最大。在一實施例中，肖特基接點層與鍺錫層之間的界面其肖特基位障介於0.50eV至0.52eV之間。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
應理解此處不需揭露所有優點，所有實施例或例子不需具有特定優點，且其他實施例或例子可提供不同優點。

Claims (1)

  1. 一種半導體裝置中的肖特基位障的控制方法，包括：形成一合金層於一半導體基板的一表面上，且該合金層至少包括一第一元素與一第二元素；其中該半導體基板為一第一元素為主的半導體基板，且該第一元素與該第二元素為IV族元素；對該合金層與該第一元素為主的半導體基板進行一第一熱退火，其中該第一熱退火使該合金層中的該第二元素朝該合金層的一表面遷移；以及在該第一熱退火之後，形成一肖特基接點層於該合金層上。
TW107121697A 2017-06-30 2018-06-25 半導體裝置中的肖特基位障的控制方法 TW201906016A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762527916P 2017-06-30 2017-06-30
US62/527,916 2017-06-30
US15/964,991 2018-04-27
US15/964,991 US10797137B2 (en) 2017-06-30 2018-04-27 Method for reducing Schottky barrier height and semiconductor device with reduced Schottky barrier height

Publications (1)

Publication Number Publication Date
TW201906016A true TW201906016A (zh) 2019-02-01

Family

ID=64738549

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107121697A TW201906016A (zh) 2017-06-30 2018-06-25 半導體裝置中的肖特基位障的控制方法

Country Status (3)

Country Link
US (3) US10797137B2 (zh)
CN (1) CN109216190A (zh)
TW (1) TW201906016A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490193B2 (en) * 2011-12-01 2016-11-08 Infineon Technologies Ag Electronic device with multi-layer contact
US10797137B2 (en) * 2017-06-30 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for reducing Schottky barrier height and semiconductor device with reduced Schottky barrier height
JP7345524B2 (ja) * 2021-07-30 2023-09-15 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323020A (en) * 1992-12-22 1994-06-21 International Business Machines Corporation High performance MESFET with multiple quantum wells
US7262434B2 (en) * 2002-03-28 2007-08-28 Rohm Co., Ltd. Semiconductor device with a silicon carbide substrate and ohmic metal layer
KR20060056331A (ko) * 2003-07-23 2006-05-24 에이에스엠 아메리카, 인코포레이티드 절연체-상-실리콘 구조 및 벌크 기판 상의 ＳｉＧｅ 증착
US8435873B2 (en) * 2006-06-08 2013-05-07 Texas Instruments Incorporated Unguarded Schottky barrier diodes with dielectric underetch at silicide interface
JP5350833B2 (ja) * 2009-02-20 2013-11-27 株式会社東芝 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
US9202952B2 (en) * 2010-11-12 2015-12-01 William Marsh Rice University Plasmon induced hot carrier device, method for using the same, and method for manufacturing the same
EP2461352B1 (en) 2010-12-06 2013-07-10 Imec Method of manufacturing low resistivity contacts on n-type germanium
CN102227001B (zh) 2011-06-23 2013-03-06 北京大学 一种锗基nmos器件及其制备方法
JP6112699B2 (ja) * 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
JP6095284B2 (ja) * 2012-06-27 2017-03-15 キヤノン株式会社 ショットキーバリアダイオード及びそれを用いた装置
US8823065B2 (en) * 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
CN103151254A (zh) * 2013-03-18 2013-06-12 北京大学 一种锗基肖特基结的制备方法
JP2014220274A (ja) * 2013-05-01 2014-11-20 株式会社東芝 半導体装置及びその製造方法
KR101521555B1 (ko) * 2014-01-28 2015-05-19 한양대학교 산학협력단 게르마늄 응축 공정을 이용한 기판 제조 방법 및 이를 이용한 반도체 소자의 제조 방법
US9530736B2 (en) 2014-02-14 2016-12-27 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and formation thereof
CN106165066A (zh) * 2014-04-09 2016-11-23 三菱电机株式会社 碳化硅半导体装置的制造方法及碳化硅半导体装置
WO2018052472A1 (en) * 2016-09-14 2018-03-22 Applied Materials, Inc. Method of contact formation between metal and semiconductor
US10797137B2 (en) * 2017-06-30 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for reducing Schottky barrier height and semiconductor device with reduced Schottky barrier height

Also Published As

Publication number Publication date
US20190006470A1 (en) 2019-01-03
US10797137B2 (en) 2020-10-06
US11817481B2 (en) 2023-11-14
US20210036111A1 (en) 2021-02-04
US11502174B2 (en) 2022-11-15
US20220384581A1 (en) 2022-12-01
CN109216190A (zh) 2019-01-15

Similar Documents

Publication Publication Date Title
US5360986A (en) Carbon doped silicon semiconductor device having a narrowed bandgap characteristic and method
US11817481B2 (en) Method for reducing Schottky barrier height and semiconductor device with reduced Schottky barrier height
JP5284389B2 (ja) 半導体装置
EP2388803B1 (en) Silicon carbide semiconductor device and method for producing silicon carbide semiconductor device
US6610569B1 (en) Semiconductor device and process of producing the same
US4977098A (en) Method of forming a self-aligned bipolar transistor using amorphous silicon
EP1440460A2 (en) Low temperature formation of backside ohmic contacts for vertical devices
CN1088256C (zh) 产生欧姆接触及制造设有该种欧姆接触的半导体器件的方法
JPS58182259A (ja) ポリシリコン抵抗体の形成方法
EP0809863B1 (en) Hot carrier transistors and their manufacture
US4593307A (en) High temperature stable ohmic contact to gallium arsenide
JP2008117923A (ja) ＳｉＣ半導体用オーミック電極、ＳｉＣ半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法
US6909119B2 (en) Low temperature formation of backside ohmic contacts for vertical devices
CN113853685B (zh) 肖特基二极管及其制备方法
US10192970B1 (en) Simultaneous ohmic contact to silicon carbide
US20230074175A1 (en) Doped Aluminum-Alloyed Gallium Oxide And Ohmic Contacts
US4946803A (en) Method for manufacturing a Schottky-type rectifier having controllable barrier height
EP1125320A1 (en) Low temperature formation of backside ohmic contacts for vertical devices
US20170309720A1 (en) Carbon Based Contact Structure for Silicon Carbide Device Technical Field
EP4156304A1 (en) Silicon carbide semiconductor device and manufacturing method
JP2006120761A (ja) 半導体装置製造方法
JP7079927B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2005116725A (ja) 半導体装置及びその製造方法
JPH0387061A (ja) 半導体装置
KR100461788B1 (ko) 실리콘 게르마늄 반도체 기판에서의 저 저항 메탈 전극구조와 제조방법