JP6095284B2 - ショットキーバリアダイオード及びそれを用いた装置 - Google Patents

ショットキーバリアダイオード及びそれを用いた装置 Download PDF

Info

Publication number
JP6095284B2
JP6095284B2 JP2012144320A JP2012144320A JP6095284B2 JP 6095284 B2 JP6095284 B2 JP 6095284B2 JP 2012144320 A JP2012144320 A JP 2012144320A JP 2012144320 A JP2012144320 A JP 2012144320A JP 6095284 B2 JP6095284 B2 JP 6095284B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
electrode
layer
schottky
barrier diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012144320A
Other languages
English (en)
Other versions
JP2014011175A5 (ja
JP2014011175A (ja
Inventor
泰史 小山
泰史 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012144320A priority Critical patent/JP6095284B2/ja
Priority to US13/925,071 priority patent/US9553211B2/en
Publication of JP2014011175A publication Critical patent/JP2014011175A/ja
Publication of JP2014011175A5 publication Critical patent/JP2014011175A5/ja
Priority to US15/381,842 priority patent/US20170148928A1/en
Application granted granted Critical
Publication of JP6095284B2 publication Critical patent/JP6095284B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/09—Devices sensitive to infrared, visible or ultraviolet radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/108—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the Schottky type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、ショットキーバリアダイオードに関し、特には、ミリ波帯からテラヘルツ帯まで（３０ＧＨｚ以上３０ＴＨｚ以下）の周波数領域内の周波数帯における電磁波（以下、テラヘルツ波と言う）の発振又は検出のためのショットキーバリアダイオード、及び、これを用いる装置に関する。
テラヘルツ波の周波数領域には、生体材料・医薬品・電子材料などの多くの有機分子について、構造や状態に由来した吸収ピークが存在する。また、テラヘルツ波は、紙・セラミック・樹脂・布と言った材料に対して高い透過性を有する。近年、この様なテラヘルツ波の特徴を活かしたイメージング技術やセンシング技術の研究開発が行われている。例えば、Ｘ線装置に代わる安全な透視検査装置や、製造工程におけるインラインの非破壊検査装置などへの応用が期待されている。
テラヘルツ波の検出素子として、熱型検出素子と量子型検出素子が良く知られている。熱型検出素子は、例えば、ＶＯｘを用いたマイクロボロメータや、ＴＧＳ（Ｔｒｉｇｌｙｃｉｎｅ Ｓｕｌｐｈａｔｅ）を用いた焦電素子、気体の熱膨張を利用するゴーレイセルなどがある。熱型検出素子は、電磁波のエネルギーを熱に変換し、温度変化による材料の熱起電力や抵抗などの変化を捉えることで電磁波を検出する素子である。これらは、冷却を必ずしも必要としない一方で、熱交換を利用するために応答が比較的遅い。量子型検出素子には、真性半導体素子（ＭＣＴ（ＨｇＣｄＴｅ）や光伝導素子など）やＱＷＩＰ（Ｑｕａｎｔｕｍ Ｗｅｌｌ Ｉｎｆｒａｒｅｄ Ｐｈｏｔｏｄｅｔｅｃｔｏｒ）などがある。量子型検出素子は、電磁波をフォトンとして捉えて、バンドギャップの小さい半導体の光起電力或いは抵抗変化を検出する素子である。これらは、応答が比較的速い一方で、上記周波数領域における室温の熱エネルギーが無視出来ないため冷却が必要となる。
応答が比較的速く、且つ、冷却が不要な検出素子としてショットキーバリアダイオードを利用したテラヘルツ波の検出素子の開発が行われている。この検出素子は、電磁波を高周波電気信号として捉えて、アンテナなどによって受信した高周波電気信号をダイオードによって整流して検出する。この一例として特許文献１は、基板の上下方向に二電極を配した縦型のショットキーバリアダイオードを用いた検出素子を開示しており、ＣＯ２レーザからの約２８ＴＨｚ（波長１０．６μｍ）の電磁波を検出している。また、特許文献２は、基板の表面に二電極を配した横型のショットキーバリアダイオードを用いた整流素子を開示しており、逆バイアス耐性を高めるためにショットキー電極の縁にガードリングを備えている。特許文献３は、マイクロ波を検出するショットキーバリアダイオードを開示しており、逆バイアス耐性を高めるためにショットキーバリアの縁に酸化シリコンを備えている。
特開平０９−１６２４２４号公報 特開昭６０−１８９５９号公報 米国特許出願公開２００７／０１８１９０９号
しかしながら、特許文献１のような縦型のショットキーバリアダイオードでは、基板を接地電極として利用しているため、集積可能なアンテナの種類には限りがあった。また、特許文献２に開示された従来の横型の素子では、半導体表面に配置された２電極間やダイオード近傍の素子構造に半導体界面が露出するため、寄生的な電流経路の形成に伴うリーク電流や、界面状態に起因する雑音が比較的大きくなることがあった。
さらに、特許文献３に開示された構造（図９）では、半導体９０１と酸化シリコン９００との界面の欠陥などによる雑音があり、一部の周波数帯域のマイクロ波を検出することは可能であるが、テラヘルツ波を高感度に検出することに応用することは難しかった。
そこで、本発明は、ショットキーバリアダイオードであって、第一の半導体層と、前記第一の半導体層に接して配置されているＬＯＣＯＳ層と、前記第一の半導体層との接触面にショットキー接合領域を形成する第一の電極と、前記第一の半導体層と電気的に接続され、前記第一の半導体層よりキャリア濃度の高い第二の半導体層と、前記ＬＯＣＯＳ層の下面と同じ高さにおいて前記第二の半導体層とオーミック接続される第二の電極と、を備え、前記ショットキー接合領域は、前記第一の半導体層のメサ構造の上面、又は、前記第二の半導体層のメサ構造の上に配置されている前記第一の半導体層の上面に形成されており、前記ＬＯＣＯＳ層は、前記ショットキー接合領域の外周、前記メサ構造の側面及び前記オーミック接続されている前記第二の半導体層と前記第二の電極との接触面と接して、前記ショットキー接合領域の周囲を囲う様に配置されているショットキーバリアダイオードを提供するものである。
本発明のショットキーバリアダイオードは、ＬＯＣＯＳ層と第一の半導体層やショットキー接合領域とが接して配置される。これにより、ショットキー接合領域近傍における、半導体表面や界面の露出や欠陥が低減されるので、キャリアの捕獲や放出に伴う雑音（例えば、１／ｆノイズ、ＲＴＳノイズ）の低減が期待される。このような理由から、本発明のショットキーバリアダイオードは従来のより高感度となることが期待される。
本発明のダイオード１００を説明する図。 本発明のダイオードの構成と等価回路エレメントの対応を示す図。 本発明のダイオードの変形例を説明する図。 本発明のダイオードの製造方法を説明する図。 本発明の検出素子を説明する図。 本発明の検出素子を説明する図。 本発明の検出素子を用いた画像形成装置を説明する図。 本発明の検出素子を説明する図。 背景技術のダイオードを説明する図。
以下、図を用いて本発明の実施形態ないし実施例を説明する。
（実施形態１）
実施形態１に係るショットキーバリアダイオードについて、図１、図２を用いて説明する。図１及び図２に示す様に、本実施形態のショットキーバリアダイオード１００は、基板１０１と、その上に形成された第一の半導体層１０２と、これよりはキャリア濃度の高い第二の半導体層１０３、ＬＯＣＯＳ層１０５とを備える。また、ショットキーバリアダイオード１００は、第一の半導体層１０２の一部とショットキー接続された第一の電極（以下、ショットキー電極と言う。）１０６と、第二の半導体層１０３とオーミック接続された第二の電極（以下、オーミック電極と言う。）１０７とを備える。
第一の半導体層１０２とショットキー電極１０６の接触する界面にはショットキー接合領域１０４が形成されている。ショットキー接合領域は、界面だけを指している場合や界面から一定の厚さをもった領域や界面を含み一定の厚さをもった領域を指している場合がある。第一の半導体層１０２は、ショットキー電極１０６と接触する界面にショットキー接合領域１０４を形成するために、典型的には、１０１５から１０１７ｃｍ−３のオーダの荷電キャリアを有する領域をショットキー電極１０６との接触面の近傍に含む。第一の半導体層１０２と第二の半導体層１０３は互いに接しており、機械的かつ電気的に接続されている。第二の半導体層１０３は、第一の半導体層１０２とオーミック電極１０７とをオーム性で比較的低抵抗となるように接続するための構造である。本実施形態では、第二の半導体層１０３は、第一の半導体層の半導体の一部に不純物をドーピングしてキャリア濃度を高くした構造となっている。
ＬＯＣＯＳ層１０５は、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法で形成されたシリコン酸化膜である。本実施形態の例では、ショットキー接合領域１０４より若干大きい寸法のＳｉ３Ｎ４を含むパターン層をマスクとして、第一の半導体層１０２を含むシリコン層を局所的に熱酸化することで、ＬＯＣＯＳ層１０５と第一の半導体層１０２の一部であるメサ構造１０８とが形成される。ＬＯＣＯＳ層１０５は、ショットキー接合領域１０４及びメサ構造１０８の周囲を囲う様に設けられている。また、ＬＯＣＯＳ層１０５と、ショットキー接合領域１０４、メサ構造１０８及び第一の半導体層１０２とは互いに接している。
ここで、ショットキー接合領域１０４の面積を決めるＬＯＣＯＳプロセスのマスクとなるＳｉ３Ｎ４を含むパターンの大きさは、Ｄｅａｌ−Ｇｒｏｖｅなどが提案する一般的な熱酸化の理論から設計することが出来る。すなわち、簡単には、所望のパターン寸法に対して、成膜するＬＯＣＯＳ層１０５の厚さの約０．５倍分だけ両側に広げたパターンを用いれば良い。例えば、０．５μｍの厚さのＬＯＣＯＳ層１０５と直径０．５μｍのショットキー接合領域１０４を得る場合は、約１μｍのＳｉ３Ｎ４を含むパターンをマスクとして熱酸化を行うと良い。実際には、熱酸化の条件や周囲の膜構成などでレートや酸化のされ方は多少変わるが、いずれも数回の条件出しをおこなって成膜条件を適宜コントロールすることで、ショットキー接合領域１０４の面積やメサ構造１０８の構造をｎｍオーダで精度良く設計・作製することが出来る。ここで、ショットキー接合領域１０４の面積は、使用する半導体の種類や特性にもよるが、典型的には０．１μｍ２から１０μｍ２の範囲に設定すれば、カットオフ周波数をミリ波からテラヘルツ帯まで高周波化することが可能となり好ましい。
ショットキー電極１０６は、第一の半導体層１０２と接してショットキー接合領域１０４を形成する金属材料を含む層である。ショットキー電極１０６は、ＬＯＣＯＳ層１０５と接しており、ＬＯＣＯＳ層１０５の少なくとも一部を覆うように配置されている。本実施形態の例であれば、ショットキー電極１０６はショットキー接合領域１０４の全面とＬＯＣＯＳ層１０５の表面の一部を覆うように配置される。ここで、覆うとは、ショットキー接合領域１０４の表面に配置されたショットキー電極１０６が、ショットキー接合領域１０４の外周に接するように配置されたＬＯＣＯＳ層１０５の上部にも一部重なるように形成されている構造の事である。
オーミック電極１０７は、第二の半導体層１０３とオーミック接触する金属材料を含む層である。オーミック電極１０７は、ＬＯＣＯＳ層１０５と接しており、ＬＯＣＯＳ層１０５の少なくとも一部を覆うように配置されている。本実施形態の例であれば、オーミック電極１０７は、第二の半導体層１０３の露出した表面の全面と、ＬＯＣＯＳ層１０５の表面の一部を覆って配置される。ここで、覆うとは、第二の半導体層１０３の露出した表面に配置されたオーミック電極１０７が、第二の半導体層１０３の露出した表面の外周に接するように配置されたＬＯＣＯＳ層１０５の上部にも一部重なるように形成されている構造の事である。
上記の構成により、ショットキー電極１０６、ショットキー接合領域１０４、第一の半導体層１０２、第二の半導体層１０３、オーミック電極１０７がこの順で電気的に接続されたショットキーバリアダイオード１００が形成される。ショットキーバリアダイオード１００は、同一の半導体表面（すなわち半導体層１０２及び１０３とＬＯＣＯＳ層１０５を含む基板１０１の表面）に二電極１０６、１０７を備えた横型の構成となっている。
本発明で開示する横型のショットキーバリアダイオード１００は、表面に配置されたショットキー電極１０６及びオーミック電極１０７の二電極の間にＬＯＣＯＳ層１０５が配置されるので、二電極間に半導体表面が露出しない構成となっている。従って、ショットキー電極１０６に入力される電流は、絶縁体であるＬＯＣＯＳ層１０５と基板１０１で構成される領域を回避して、ショットキー接合領域１０４を介してメサ構造１０８に注入される。その後、電流は、ＬＯＣＯＳ層１０５と基板１０１とに挟まれた第一の半導体層１０２の領域を通過し、キャリア濃度の高い第二の半導体層１０３に注入されて、オーミック電極１０７へと出力される。このように、ショットキー電極１０６からの電流は、図２に示したように、ショットキーダイオード（ＳＢＤ）、メサ構造１０８の抵抗（Ｒｍ）、ＬＯＣＯＳ層１０５下部の第一の半導体層１０２の抵抗（Ｒｂ）を含む電気回路に支配的に流れる。この結果、本発明の構成は、従来の懸案であった横型のショットキーバリアダイオードにおける二電極間に露出した半導体界面を流れる寄生的なリーク電流を界面から迂回させることができ、リーク電流を大幅に抑制することが出来る。
また、一般に半導体の最表面には、結晶の不連続性による不完全な結合や、表面に吸着した不純物などに起因して多くの表面準位が形成される。表面準位は、例えば、半導体と空気や他の材料との界面や、製造プロセスの過程で半導体表面に形成された欠陥や不純物が原因となって形成される。この表面準位は、１／ｆノイズやＲＴＳノイズといった所謂キャリアの捕獲或いは放出する過程に起因する雑音の原因となることが良く知られている。従って、従来の構成では、表面の二電極間に露出した半導体界面や、エッチングで形成したメサ構造の側面に露出した半導体界面やプロセスによるダメージ層などにより、ダイオードに雑音が生じることが問題となっていた。
本発明のショットキーバリアダイオード１００は、ＬＯＣＯＳ層１０５を、第一の半導体層１０２及びショットキー接合領域１０４と接するように配置している。これにより、従来は表面の二電極間に露出していた半導体表面が無くなるため、ショットキーバリアダイオード１００に発生する雑音が低減される。また。シリコンと熱酸化シリコンとの界面は、シリコン上にゾルゲル等で形成された酸化シリコン層との界面より比較的低欠陥であることが良く知られている。従って、本発明の構成であれば、ショットキー接合領域１０４及びメサ構造１０８の近傍には、第一の半導体１０２とＬＯＣＯＳ層１０５との間に形成された比較的欠陥の少ないＳｉ／ＳｉＯ２界面が存在するため、表面準位や欠陥に起因した雑音が低減される。また、本発明の構成は、熱酸化シリコンによって生じる局所的な歪を積極的に利用して、メサ構造１０８を構成することにより、半導体中の移動度を制御してカットオフ周波数を調整することも可能である。
図３（ａ）及び（ｂ）には、本実施形態の変形例を示した。図３（ａ）に示したショットキーバリアダイオード１００は、基板１０１の上に、高いキャリア濃度を持つ第二の半導体層１０３と低いキャリア濃度を持つ第一の半導体１０２とが、この順に積層された構成となっている。ＬＯＣＯＳ層１０５は、第一の半導体層１０２と第二の半導体層１０３を含むシリコン層の局所的な熱酸化によりに形成された層であり、ＬＯＣＯＳ層１０５は、少なくとも第二の半導体層１０３に達する程度の厚みまで酸化されている。第一の半導体層１０２は、ショットキー電極１０６と接触する界面にショットキー接合領域１０４を形成するために、典型的には１０１５から１０１７ｃｍ−３のオーダの荷電キャリアを有する程度にドーピングされている。第二の半導体層１０３は典型的には１０１８ｃｍ−３のオーダ以上にドーピングされることで、オーミック電極１０７とオーミック接触で接続される。その他の構成は、前述の例と同じである。本構成は、メサ構造１０８や、ＬＯＣＯＳ層１０５下部の第二の半導体層１０３の抵抗（それぞれ図２のＲｍとＲｂにあたる）が低抵抗化されるので、ショットキーバリアダイオード１００の高周波の検出、特にテラヘルツ波の検出に有利な構成となっている。
図３（ｂ）に示したショットキーバリアダイオード１００は、基板１０１の上に積層された高いキャリア濃度を持つ第二の半導体層１０３と、第二の半導体層１０３と接続された低いキャリア濃度を持つ第一の半導体１０２とから構成される。ＬＯＣＯＳ層１０５は、第二の半導体層１０３を含む半導体の局所的な熱酸化によりに形成された層である。第一の半導体層１０２は、ＬＯＣＯＳ層をマスクにして、ＬＯＣＯＳ層１０５に周囲を囲まれて露出した第二の半導体層１０３の表面に選択的にエピタキシャル成長された半導体を含む層である。第一の半導体層１０２とショットキー電極１０６の接触面にはショットキー接合領域１０４が形成されている。第一の半導体層１０２は、典型的には１０１５から１０１７ｃｍ−３のオーダの荷電キャリアを有する程度にドーピングされた半導体層を、ショットキー電極１０６との接触界面の近傍に含んだ層である。第二の半導体層１０３は、図３（ａ）の例と同じく、典型的には１０１９ｃｍ−３のオーダ以上にドーピングされた層であり、オーミック電極１０７とオーミック接触で接続される。その他の構成も、前述の図３（ａ）と同じである。本構成は、第一の半導体層１０２として、後述するように、バンドギャップ・格子定数・移動度・ドープ濃度などの異なる半導体材料を任意に選択可能な構成であり、ショットキーバリアダイオード１００の高周波化や高感度化により有利な構成である。
本発明にかかるショットキーバリアダイオード１００は、図４に示したように、以下の（Ａ）〜（Ｅ）の工程を少なくとも含む製造方法で作製することが出来る。
（Ａ）基板１０１上の半導体層１０２の上面に、パッド酸化膜４１０を介してＳｉ３Ｎ４を含むパターン層４０９を形成する工程（図４（ａ））
（Ｂ）熱酸化法により半導体層１０２を熱酸化して、パターン層４０９の周囲にＬＯＣＯＳ層１０５とパターン層４０９の下にメサ構造１０８を形成する工程（図４（ｂ））
（Ｃ）パターン層４０９を除去して半導体層１０２の表面を露出する工程（図４（ｃ））
（Ｄ）ＬＯＣＯＳ層１０５と接し、且つ、ＬＯＣＯＳ層１０５とオーバーラップするように、半導体層１０２の表面とショットキー接触するショットキー電極１０６を形成する工程（図４（ｄ））
（Ｅ）半導体層１０２の一部とオーミック接触するオーミック電極１０７を形成する工程（図４（ｄ））
この製造方法では、半導体層１０２の露出部分に対して、ショットキー電極１０６を構成する金属膜をＬＯＣＯＳ層１０５にオーバーラップするように上から成膜することで、微小面積のショットキー接合領域１０４を高い精度で形成することが出来る。半導体層１０２の露出部分の面積は、従来のＬＯＣＯＳプロセスで知られるようなＳｉ３Ｎ４を含むパターン層４０９の寸法を制御する方法でコントロール可能である。
このような工程を用いると、半導体層１０２の露出部分（言い換えるとメサ構造１０８の最上面）とショットキー電極１０６とのアライメント精度が、ショットキー接合領域１０４の面積に依らなくなる。従って、１μｍ２以下の微小面積のショットキー接合領域であっても、構造を精度良く且つ歩留まり良く形成することが出来るので、ショットキー接合部の縮小に伴う低容量化に寄与出来る。また、ショットキー電極１０６とオーミック電極１０７をダイオードのより近傍に、お互いをより近づけて集積することが出来るようになるので、寄生する直列抵抗（Ｒｓに相当する）を抑制することが出来る。従って、本製造方法で作製されるショットキーバリアダイオードはＲＣ遅延が低減されるので、従来に比べてより高周波であるテラヘルツ波での高感度に動作することが期待される。加えて、アライメント精度が緩くなるので、歩留まり向上や工程数削減による生産性の改善も期待される。
また、ショットキーバリアダイオード１００のように、工程（Ｃ）の後に以下の工程（Ｆ）を含み、また、工程（Ｄ）の代わりに工程（Ｇ）を含む製造方法であっても本発明のショットキーバリアダイオードを作製することが出来る。
（Ｆ）半導体層４１２を、ＬＯＣＯＳ層１０５に周囲を囲まれて露出した半導体層１０２の表面にのみ選択的にエピタキシャル成長する工程（図４（ｅ））。ここで、半導体層４１２は、半導体層１０２よりキャリア濃度が低い層を含むことが好ましい。また、ＬＯＣＯＳ１０５層は、選択的なエピタキシャル成長時のマスクとなっている。
（Ｇ）ＬＯＣＯＳ層１０５と接し、且つ、ＬＯＣＯＳ層１０５とオーバーラップするように、半導体層４１２の表面とショットキー接触するショットキー電極１０６を形成する工程（図４（ｆ））
この製造方法は、ＬＯＣＯＳ層１０５をマスクにして、ＬＯＣＯＳ層１０５に周囲を囲まれて露出した半導体層１０２の表面にのみ選択的に半導体層４１２をエピタキシャル成長する技術を用いることが出来る。従って、半導体層４１２としては、キャリア濃度などの特性を変化させたＳｉや、ＳｉＧｅ、ＧａＡｓ、ＩｎＧａＡｓ、ＡｌＡｓなどのＳｉ以外の半導体材料を選択することが出来るようになり、高感度化や高周波化が期待される。
本実施形態において、キャリアの選択は任意であるが、移動度の高い電子を選ぶと、遅延時間を低減しカットオフ周波数を高めることができる。さらに、半導体の選択によっても、移動度を選択できる。例えば、半導体としてＳｉ系を用いれば、ＬＯＣＯＳ法を含む一般的なＳｉプロセスを適用すること出来るため、本発明の構造が比較的容易に作製出来る。加えて、ＣＭＯＳによるＭＯＳＦＥＴやＢｉＣＭＯＳによるＨＢＴなどのアンプを同一基板上に集積できる点でも好ましい。一方で、選択的なエピタキシャル成長技術やＥＬＴ（Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ）技術を用いることで、ＳｉＧｅ系、ＧａＡｓ系、ＩｎＰ系（ＩｎＧａＡｓを含む）、ＩｎＡｓ系、ＩｎＳｂ系などの半導体を選択することもできる。また、第二の半導体１０２にキャリアの移動度が高い材料を選択すれば、カットオフ周波数を高めることが出来る。
以上に述べた様に、本発明により、露出した半導体界面を流れるリーク電流が抑制され、また、キャリアが界面状態にトラップされる際の雑音が低減された高感度なショットキーバリアダイオードを提供することが出来る。また、本発明により、ＲＣ遅延が抑制された、高周波動作するショットキーバリアダイオードを提供することが出来る。さらには、本発明のショットキーバリアダイオードを用いて、ミリ波帯からテラヘルツ帯まで（３０ＧＨｚ以上３０ＴＨｚ以下）の高周波領域における高感度な電磁波検出素子と、それを用いた装置を提供することもできる。
（実施形態２）
実施形態２に係る検出素子５００について、図５を用いて説明する。本実施形態は、実施形態１の変形例である。図５（ａ）に示した本実施形態が、実施形態１と異なるのは、基板１０１と誘電体５２０によって半導体層１０２及び１０３を島状に分離している点である。つまり、ショットキー電極１０６及びオーミック電極１０７と、第一の半導体層１０２及び第二の半導体層１０３が、１０１の半導体基板上に島状に配されている構成である。また、ショットキー電極１０６とオーミック電極１０７には、それぞれ、導電層であるアンテナ１０９、１１０が接続されている。その他は、実施形態１と同様であり、本発明の特徴であるＬＯＣＯＳ層１０５は、ショットキー接合領域１０４の周囲に接して配置されている。
本実施形態では、一つのダイオード部分を島状に形成した検出素子のための構成を示している。こうした島５２３が、検出したい電磁波の波長より十分小さいときは、集中定数素子として近似することができる。島５２３は、数μｍ前後で作製することが可能なため、ミリ波帯からテラヘルツ帯までの検出素子として好適である。したがって、十分小さな半導体層１０２及び１０３、電極１０６及び１０７、ショットキー接合領域１０４、ＬＯＣＯＳ層１０５を除くすべての領域は、空気なども含めて誘電体であり、場（電界）は、アンテナ１０９及び１１０によって容易にコントロールすることが出来ると言える。例えば、アンテナ１０９及び１１０として、共振型のダイポールアンテナやスロットアンテナを集積してもよいし、広帯域な対数周期アンテナを集積してもよい。このような、平衡型のアンテナの種類は数が多く、検出素子として好適である。アンテナ１０９及び１１０の一部に伝送線路を設けてもよく、また、ダイオードとアンテナとのインピーダンスマッチングをとるなど、既存のマイクロ波技術を利用してもよい。
基板１０１は、検出すべき周波数帯で誘電体として振る舞い、自由キャリア吸収の少ないものであればよく、半絶縁性ＧａＡｓ、ＩｎＰ基板の他、比較的高抵抗率のＦＺーＳｉ基板を用いてもよい。１ＴＨｚ以上の周波数領域であれば、抵抗率が２０Ωｃｍ以上のＣＺ（ＭＣＺ）−Ｓｉ基板でもよい。同様に、誘電体５２０は、検出すべき周波数帯において誘電損失が小さなものを用いればよく、酸化膜ＳｉＯや窒化膜ＳｉＮを用いてもよい。テラヘルツ帯であれば、ＢＣＢ（ベンゾシクロブテン）などの樹脂を用いてもよい。
もちろん、不平衡型のアンテナと集積することもできる。図５（ｂ）は本実施形態の変形例を示しており、上記特許文献１の素子のように、基板を接地電極とする代わりに、オーミック電極１０７を接地導体パターンとして用いている。この際、基板１０１の抵抗率は低くてもよいし、高くてもよい。いずれにせよ、接地電極は、接地導体パターンである電極１０７と第二の半導体層１０３とを含み構成される。こうした接地電極に対して、上部電極としてのアンテナ１０９を形成すれば、容易に不平衡型のアンテナを構成できる。例えば、共振型のパッチアンテナを集積してもよい。
以下、更に具体的なダイオード及び検出素子について、実施例で説明する。
（実施例１）
実施形態２に対応するより具体的な検出素子５００について、図６を用いて説明する。本実施例は、電磁波を検出するための用途に好適なショットキーバリアダイオードを用いた検出素子の一実施例である。
本実施例において、基板１０１は、Ｓｉ基板を用いる。ＦＺ法の引き上げにより、抵抗率は１ｋΩｃｍの高抵抗率品を用いている。キャリアとしては電子を採用し、第一の半導体層１０２のｎ型キャリア濃度は５×１０１７ｃｍ−３、厚さは１００ｎｍである。また、第二の半導体層１０３のｎ型キャリア濃度は５×１０１９ｃｍ−３、厚さは４００ｎｍである。ＬＯＣＯＳ層１０５は、半導体層１０２及び１０３の一部をＳｉ３Ｎ４を含むパターンをマスクとして熱酸化したシリコン酸化膜であり、厚さは５００ｎｍである。ＬＯＣＯＳ層１０５は、ショットキー接合領域１０４及びメサ構造１０８の周囲を囲う様に設けられている。また、ＬＯＣＯＳ層１０５と、ショットキー接合領域１０４、メサ構造１０８、第一の半導体層１０２及び第二の半導体層１０３とは互いに接している。
オーミック電極１０７は、比較的高濃度なｎ型キャリアを有する第二の半導体層１０３の直上にくるように配置され、第二の半導体層１０３とオーミック接触で接続されている。本実施例では、電極材として２００ｎｍ厚のＡｌＳｉを用いる。また、ショットキー電極１０６は、比較的低濃度のキャリアを有する第一の半導体層１０２の表面と接触しており、その界面にショットキー接合領域１０４を形成する。本実施例では、電極材として２００ｎｍ厚のＴｉを用いる。なお、ショットキー電極１０６及びオーミック電極１０７の材料や厚さは上記に限ることはなく、用いる半導体の一般的なオーミック電極やショットキー電極に用いられる金属材料を、任意の膜厚で形成すれば良い。こうして、本発明を適用できるダイオードを構成する。
本発明を適用できる検出素子５００を構成するためには、半導体層１０２及び１０３、電極１０６及び１０７、ショットキー接合領域１０４、ＬＯＣＯＳ層１０５からなる島７２３を形成する。島の大きさは、０．５ＴＨｚ以上３ＴＨｚ以下の周波数帯の電磁波の検出のために５０μｍ２程度かそれ以下とし、本実施例では一辺を約７μｍに設計した。さらに、島７２３をＳｉＯ２７２０で埋め込み、ショットキー電極１０６、オーミック電極１０７はコンタクトホールを介して、Ｔｉ／Ａｌなどの金属で形成されたアンテナ１０９及び１１０と接続する。尚、ＲＣローパスフィルタのカットオフ周波数が約３ＴＨｚとなるように、ショットキー電極１０６と第一の半導体層１０２の接触部分、すなわちショットキー接合領域１０４の直径は０．６μｍ、また、ショットキー電極１０６とオーミック電極１０７との間の距離を１μｍに設計した。
こうしたダイオード構造の二電極を出力ポートとした集積アンテナの一例として、本実施例では図６に示した対数周期アンテナを用いる。アンテナ１０９及び１１０は、外側までの半径が２５０μｍ、もっとも内側までの半径が１０μｍ、対数周期０．７の櫛歯の数が９本、櫛歯の角度が４５ｄｅｇとなるように設計した。高周波全電磁界シミュレータＨＦＳＳｖ１２（ａｎｓｏｆｔ社製）でこうした構造をシミュレーションしたところ、０．２から２．５ＴＨｚまでの広帯域での電磁波検出が可能であることを確認した。この様にして、ショットキーバリアダイオードと、検出電磁波の電界成分をショットキー電極１０６とオーミック電極１０７の間に誘起するためのアンテナとを備え、ショットキー電極１０６とオーミック電極１０７をアンテナの出力ポートとする検出素子が構成される。
検出は、読み出し線７２４及び７２５を介して例えば不図示の電流計測手段などによって検波電流を読み取る。このとき、不図示の電圧印加手段などによって読み出し線７２４及び７２５にバイアス電圧を印加し、ダイオードの動作点電圧を設定してもよい。本実施例のダイオードの場合、０Ｖ付近にバイアスしておくと高感度である。最適なバイアス電圧はショットキー電極１０６の電極材などに依存し、本実施例の構造の場合、Ｔｉのように比較的仕事関数の低い電極材では０Ｖ付近、ＰｔやＰｄのように比較的仕事関数の高い電極材では０．３から０．５Ｖ付近の順バイアスが最適である。
本実施例の検出素子は以下の（１）から（８）の製造方法により作製される。この製造方法について図４及び図６を元に説明する。
（１）Ｓｉ基板１０１上にエピタキシャル成長層である半導体層１０２及び１０３を積層する。結晶成長にはＣＶＤ法やＭＢＥ法等が適用可能である。その後、シリコン表面を保護するために３０ｎｍのパッド酸化膜（図４の膜４１０に相当する）を熱酸化法で形成する。その後、表面にＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法でＳｉ３Ｎ４を１００ｎｍの厚さで形成する。続いて、ステッパ―を用いたフォトリソグラフィーの工程を経てＳｉ３Ｎ４のパターン形成部位（図４のパターン層４０９にあたる）の上にレジストパターンを形成する（不図示）。レジストパターンは、ショットキー接合領域１０４の直径を０．６μｍとするために、直径１．１μｍの円パターンをショットキー接合領域１０４と中心軸を合わせた位置に配置する。次に、レジストパターンをマスクとして下地のＳｉ３Ｎ４層を、ＣＦ４を用いたＩＣＰーＲＩＥ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法により除去する（不図示）。続いて、前述のレジストをアッシング及び硫酸過水を用いて除去する（図４（ａ）に相当する）。
（２）Ｓｉ３Ｎ４をマスクにしてＨ２とＯ２の混合ガスによる１１００℃のパイロジェニック熱酸化により、５００ｎｍの熱酸化シリコンからなるＬＯＣＯＳ層１０５を形成する（図４（ｂ）に相当する）。
（３）ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法と緩衝フッ酸水溶液等への浸漬により、Ｓｉ３Ｎ４及びパッド酸化膜をエッチング除去して第一の半導体層１０２の表面を露出する（図４（ｃ）に相当する）。
（４）ショットキー電極１０６を形成する部位が除去されるように、ステッパ―を用いたリソグラフィによりレジストパターンを形成する。その後、電子ビーム蒸着を用いてＴｉを２００ｎｍ成膜する。次に、有機溶剤を用いたリフトオフ法により、ショットキー電極１０６の部位以外のＴｉを除去してショットキー電極１０６を形成する。ここで、電極形成工程においてリフトオフ法を用いるのは、ショットキー接合領域１０４が形成される第一の半導体層１０２の再表面における加工ダメージによる欠陥の導入を回避するためである。なお、本実施例では電子ビーム蒸着によるリフトオフ法を用いたが、必ずしもこれに限定される訳ではなく、例えばスパッタリング法とドライエッチング法を用いた形成方法であっても良い。
（５）ステッパーを用いたリソグラフィ及びＲＩＥを用いて、ＬＯＣＯＳ層１０５の一部に電極１０７を形成するためのコンタクトホールを形成する。その後、オーミック電極１０７を形成する部位が除去されるようにステッパーを用いたリソグラフィによりレジストパターンを形成する。その後、電子ビーム蒸着を用いてＡｌＳｉを２００ｎｍ成膜する。次に、有機溶剤を用いたリフトオフ法により、オーミック電極１０７の部位以外のＡｌＳｉを除去してオーミック電極１０７を形成する（図４（ｄ）に相当する）。なお、本実施例では電子ビーム蒸着によるリフトオフ法を用いたが、必ずしもこれに限定される訳ではなく、例えばスパッタリング法とドライエッチング法を用いた形成方法であっても良い。
（６）ステッパ―を用いたリソグラフィをにより、島７２３形成領域に該当する部位にレジストを残存させしめるようにパターニングする。続いて、ＣＦ４とＯ２の混合ガス等を用いたＲＩＥ法により、このレジストをマスクとしてＬＯＣＯＳ層１０５の一部をエッチング除去する。続いて、ＳＦ６やＣｌ２等のハロゲン系ガスを用いたＲＩＥ法により、第二の半導体層１０３であるシリコンをエッチング除去する。この際、基板１０１までエッチングが到達することが、隣接デバイスとの電気的絶縁を得るために好適である。その後、アッシング及び有機溶剤への浸漬により、レジストマスクを除去する。
（７）絶縁膜７２０となるＳｉＯｘ層をプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜する．ここで、下地の島７２３や電極１０６及び１０７の凹凸がＳｉＯｘ層に反映され、後述の対数周期アンテナのパターニング時にフォーカス深度不足等の影響が生じる可能性がある場合には、次の様にしてもよい。即ち、ＳｉＯｘ層による埋設後にＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学機械研磨）工程を用いてＳｉＯｘ層を平坦化することも可能である。
（８）電極１０６及び１０７の上のＳｉＯｘ層を除去するようにレジストをパターニングし、スルーホールエッチングを行う。エッチングには前述のＣＦ４を用いたＲＩＥ法等が好適に用いられる。レジストを除去後、Ｔｉ／Ａｌをスパッタ法にてそれぞれ１０ｎｍ／２００ｎｍで連続成膜する。成膜後、対数周期アンテナ１０９及び１１０を形成する様にレジストをパターンニングし、前記ＲＩＥ法か、または、よりプラズマ密度の高いＥＣＲ（電子サイクロトロン共鳴）エッチング法とハロゲン系ガスの組み合わせにより、Ｔｉ／Ａｌの不要部分をエッチング除去する。その後、レジストを除去する。
以上の工程にて検出素子５００は完成する。
なお、本実施例の素子の製造方法は、図４（ｅ）及び（ｆ）に示したような、選択エピタキシャル成長技術を用いることも出来る。この場合は、工程（３）（図４（ｃ）の状態）の後において、ＬＯＣＯＳ層１０５をマスクとして、例えばドーピング濃度を変化させたＳｉ層１０ｎｍやＳｉＧｅ層１０ｎｍを、第一の半導体層１０２の表面にのみ選択的にＭＢＥ法などを用いてエピタキシャル成長する工程を導入する。それ以外は、前述（１）から（８）とほぼ同様の製造工程を踏めば良い。本工程を実施することで、キャリア濃度やバンドギャップなどの特性を変化させたＳｉやＳｉ以外の半導体材料を選択することが出来るようになり、さらなる高感度化や高周波化が期待される。
さらに、本実施例による検出素子を複数個アレイ状に配置することで、複数の検出素子が夫々検出する検出電磁波の電界に基づいて電界分布の画像を形成する画像形成部を備えた画像形成装置を構成することが可能である。例えば、図７には、本発明の検出素子５００を６００μｍピッチの３×３のアレイ状に配置したフォーカルプレーンアレイの画像形成装置の例を開示した。この際、アンテナの方向が異なる本実施例による検出素子を配置することによって、異なる偏波に対応する画像形成装置とすることも可能である。異なる周波数に対する共振型アンテナを配置することによって、異なる周波数に対応する画像形成装置とすることも可能である。
（実施例２）
実施例２に係る検出素子５００について、図８を用いて説明する。図８に示す本実施例は、実施例１の変形例である。本実施例は、検出信号をアンプするための用途で使用することができる好適な検出素子の実施例を示すもので、同じＳｉ基板１０１上に集積したＭＯＳＦＥＴ８３０によって検出信号をアンプすることが可能である。
本実施例におけるＭＯＳＦＥＴ８３０は、ゲート電極８３１、ゲート絶縁膜８３２、ソース電極８３３、ドレイン電極８３４、イオン注入領域８３５によって構成される。検出信号をアンプするために、ショットキー電極１０６は、ＭＯＳＦＥＴ８３０のゲート電極８３１に検出信号を入力するように配線８３６を接続し、ショットキーバリアダイオードの抵抗或いは不図示の抵抗要素などによって変換された整流電圧をＭＯＳＦＥＴ８３０に入力する。この際、オーミック電極１０７を、ソース電極８３３と接続してよく知られたソース接地とするか、ドレイン電極８３４と接続してよく知られたソースフォロアとするかは、目的に応じて選択する。ＭＯＳＦＥＴからのアンプされた検出信号の出力は、ショットキー電極１０６ともオーミック電極１０７とも接続されていない残りの電極から出力される。この様にして、ショットキーバリアダイオードと、検出信号を出力するためのトランジスタと、を備え、ショットキーバリアダイオードとトランジスタが同一基板に配置される検出素子を構成することができる。
本実施例の検出素子の作製は、まず、実施例１で示した（１）から（２）の工程によりＬＯＣＯＳ層１０５の局所酸化をおこなった後、実施例１で開示したのと同様の工程で島８２３の部分を形成する。その後、標準ＣＭＯＳプロセスなどを用いてＳｉ基板１０１上にＭＯＳＦＥＴ８３０を作製する。その後、実施例１に示した（３）から（８）の工程により、電極構造を集積すれば良い。このように検出素子のアンプとしてＭＯＳＦＥＴを同一基板上に配置した構成は、標準的なＣＭＯＳプロセスを用いて作製できるため低コストである。また、配線８３６は短いほど検出信号への雑音の混入が少ないので、こうして同一基板上に集積することは低ＮＦ化のためにも都合が良く好適である。
ここでも、本実施例による検出素子をマトリクス配線と接続し、ＭＯＳＦＥＴをアクティブマトリクスのスイッチング素子としても使用すれば、次の様な装置とできる。即ち、高密度の複数の検出素子が夫々検出する被検出電磁波の電界に基づいて電界分布の画像を形成する画像形成部を備えた画像形成装置とすることが可能である。
本発明のショットキーバリアダイオードは、主に検出素子の一部として用いているが、発振素子の一部として用いることも原理的に可能である。これら発振素子や検出素子として用い、医薬品などの検体の品質を検査する検査装置などへの産業応用が期待される。
１００ ショットキーバリアダイオード
５００，５００（ａ〜ｉ） 検出素子
１０１ 基板
１０２ 第一の半導体層
１０３ 第二の半導体層
１０４ ショットキー接合領域
１０５ ＬＯＣＯＳ層
１０６ ショットキー電極（第一の電極）
１０７ オーミック電極（第二の電極）
１０８ メサ構造
４０９ パターン層
４１０ パッド酸化膜
４１２ 半導体層
５２０，６２０，７２０，８２０ 誘電体
１０９，１１０ アンテナ
５２３，７２３，８２３ 島
７２４，７２５ 読み出し線
８３０ ＭＯＳＦＥＴ
８３１ ゲート電極
８３２ ゲート絶縁膜
８３３ ソース電極
８３４ ドレイン電極
８３５ イオン注入領域
８３６ 配線

Claims (9)

  1. ショットキーバリアダイオードであって、
    第一の半導体層と、
    前記第一の半導体層に接して配置されているＬＯＣＯＳ層と、
    前記第一の半導体層との接触面にショットキー接合領域を形成する第一の電極と、前記第一の半導体層と電気的に接続され、前記第一の半導体層よりキャリア濃度の高い第二の半導体層と、
    前記ＬＯＣＯＳ層の下面と同じ高さにおいて前記第二の半導体層とオーミック接続される第二の電極と、を備え、
    前記ショットキー接合領域は、前記第一の半導体層のメサ構造の上面、又は、前記第二の半導体層のメサ構造の上に配置されている前記第一の半導体層の上面に形成されており、
    前記ＬＯＣＯＳ層は、前記ショットキー接合領域の外周、前記メサ構造の側面及び前記オーミック接続されている前記第二の半導体層と前記第二の電極との接触面と接して、前記ショットキー接合領域の周囲を囲う様に配置されている
    ことを特徴とするショットキーバリアダイオード。
  2. 前記第一の電極又は前記第二の電極は、前記ＬＯＣＯＳ層の上部の少なくとも一部にも形成されている
    ことを特徴とする請求項１に記載のショットキーバリアダイオード。
  3. 前記ＬＯＣＯＳ層は、前記第一の電極と前記第二の電極との間を絶縁する
    ことを特徴とする請求項１又は２に記載のショットキーバリアダイオード。
  4. 前記第一の半導体層は、エピタキシャル成長させた半導体を含む
    ことを特徴とする請求項１乃至３の何れか１項に記載のショットキーバリアダイオード。
  5. 前記ショットキーバリアダイオードが、半導体基板上に島状に配された
    ことを特徴とする請求項１乃至４の何れか１項に記載のショットキーバリアダイオード。
  6. 前記ＬＯＣＯＳ層は、前記第２の半導体層と接する深さまで形成されている
    ことを特徴とする請求項１乃至５の何れか１項に記載のショットキアリアダイオード。
  7. 請求項１乃至６の何れか１項に記載のショットキーバリアダイオードと、
    検出電磁波の電界成分を前記第一の電極と前記第二の電極の間に誘起するためのアンテナと、を備え、
    前記第一の電極と前記第二の電極を前記アンテナの出力ポートとする
    ことを特徴とする検出素子。
  8. 請求項１乃至６の何れか１項に記載のショットキーバリアダイオードと、
    検出信号を出力するためのトランジスタと、を備え、
    前記検出素子と前記トランジスタが同一基板に配置される
    ことを特徴とする検出素子。
  9. 請求項７又は８に記載の検出素子を複数個アレイ状に配し、
    前記複数の検出素子がそれぞれ検出する検出電磁波の電界に基づいて電界分布の画像を形成する
    ことを特徴とする画像形成装置。
JP2012144320A 2012-06-27 2012-06-27 ショットキーバリアダイオード及びそれを用いた装置 Active JP6095284B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012144320A JP6095284B2 (ja) 2012-06-27 2012-06-27 ショットキーバリアダイオード及びそれを用いた装置
US13/925,071 US9553211B2 (en) 2012-06-27 2013-06-24 Schottky barrier diode and apparatus using the same
US15/381,842 US20170148928A1 (en) 2012-06-27 2016-12-16 Schottky barrier diode and apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012144320A JP6095284B2 (ja) 2012-06-27 2012-06-27 ショットキーバリアダイオード及びそれを用いた装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017025368A Division JP2017085184A (ja) 2017-02-14 2017-02-14 ショットキーバリアダイオード及びそれを用いた装置

Publications (3)

Publication Number Publication Date
JP2014011175A JP2014011175A (ja) 2014-01-20
JP2014011175A5 JP2014011175A5 (ja) 2015-07-30
JP6095284B2 true JP6095284B2 (ja) 2017-03-15

Family

ID=49777117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012144320A Active JP6095284B2 (ja) 2012-06-27 2012-06-27 ショットキーバリアダイオード及びそれを用いた装置

Country Status (2)

Country Link
US (2) US9553211B2 (ja)
JP (1) JP6095284B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241401B (zh) * 2014-09-09 2016-06-01 华中科技大学 基于超材料的肖特基型太赫兹多谱信号探测器和制备方法
US10297704B2 (en) * 2016-03-15 2019-05-21 Teledyne Scientific & Imaging, Llc Low noise detectors for astronomy
US10121926B2 (en) * 2016-08-22 2018-11-06 Shahid Rajaee Teacher Training University Graphene-based detector for W-band and terahertz radiations
US10797137B2 (en) 2017-06-30 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for reducing Schottky barrier height and semiconductor device with reduced Schottky barrier height
JP7207831B2 (ja) 2017-12-04 2023-01-18 グリーン アライズ リミテッド 電磁波を連続電流に変換するための変換器
CN109616513B (zh) * 2019-01-23 2023-06-27 山东科技大学 基于多分体阳极改善电流拥挤效应的太赫兹肖特基二极管
CN113594291A (zh) * 2021-07-22 2021-11-02 山东大学 通过极性半导体的热释电效应调控金属/半导体肖特基结来实现红外光电探测的方法
CN113745815B (zh) * 2021-08-27 2022-05-20 西安交通大学 一种工作在太赫兹波段的协同联合天线

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57115875A (en) * 1981-01-09 1982-07-19 Hitachi Ltd Semiconductor device and manufacture thereof
JPS5877256A (ja) * 1981-11-02 1983-05-10 Hitachi Ltd 半導体装置の電極構造
JPS6018959A (ja) 1983-07-13 1985-01-31 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPS59155178A (ja) * 1984-01-18 1984-09-04 Hitachi Ltd シヨツトキバリアダイオ−ドを有する半導体装置
JPS60201666A (ja) * 1984-03-27 1985-10-12 Nec Corp 半導体装置
JP3251758B2 (ja) 1994-02-15 2002-01-28 株式会社東芝 半導体集積回路装置の製造方法
JP2002057350A (ja) 1994-08-30 2002-02-22 Seiko Instruments Inc 半導体装置
JPH09162424A (ja) 1995-12-04 1997-06-20 Yokogawa Electric Corp アンテナ結合電界検出型光検出素子およびその製造方法
JP3484354B2 (ja) * 1998-09-14 2004-01-06 三菱電機株式会社 熱型赤外線検出器アレイおよびその製造方法
JP4277496B2 (ja) 2001-11-21 2009-06-10 富士電機デバイステクノロジー株式会社 半導体装置
US7417265B2 (en) * 2006-02-03 2008-08-26 Semiconductor Components Industries, L.L.C. Schottky diode structure with enhanced breakdown voltage and method of manufacture
JP5506258B2 (ja) * 2008-08-06 2014-05-28 キヤノン株式会社 整流素子

Also Published As

Publication number Publication date
US20140001363A1 (en) 2014-01-02
US20170148928A1 (en) 2017-05-25
US9553211B2 (en) 2017-01-24
JP2014011175A (ja) 2014-01-20

Similar Documents

Publication Publication Date Title
JP6095284B2 (ja) ショットキーバリアダイオード及びそれを用いた装置
JP5506258B2 (ja) 整流素子
US10297700B1 (en) Thermal detectors using graphene and oxides of graphene and methods of making the same
JP4086875B2 (ja) 赤外線センサｉｃ、赤外線センサ及びその製造方法
US9076702B2 (en) Frontside-illuminated barrier infrared photodetector device and methods of fabricating the same
US7638769B2 (en) Solid-state image sensing device, method for manufacturing the same, and imaging system
US8450720B2 (en) Frontside-illuminated inverted quantum well infrared photodetector devices
US8143687B2 (en) Multi-band, reduced-volume radiation detectors and methods of formation
JP6087520B2 (ja) ダイオード素子及び検出素子
US10128386B2 (en) Semiconductor structure comprising an absorbing area placed in a focusing cavity
Pusino et al. InSb photodiodes for monolithic active focal plane arrays on GaAs substrates
US8053734B2 (en) Nano-antenna for wideband coherent conformal IR detector arrays
US10886323B2 (en) Infrared detector, infrared detection device, and method of manufacturing infrared detector
JP2008103742A (ja) 赤外線センサｉｃ
JP2017085184A (ja) ショットキーバリアダイオード及びそれを用いた装置
JP4138853B2 (ja) 赤外線センサｉｃ
Xie et al. A new monolithic approach for mid-IR focal plane arrays
WO2021124609A1 (ja) 電磁波検出器および電磁波検出器集合体
Yang et al. Embedded actives for terahertz circuit applications: Imaging array

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150611

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170214

R151 Written notification of patent or utility model registration

Ref document number: 6095284

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151