JP3251758B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JP3251758B2 JP3251758B2 JP01812394A JP1812394A JP3251758B2 JP 3251758 B2 JP3251758 B2 JP 3251758B2 JP 01812394 A JP01812394 A JP 01812394A JP 1812394 A JP1812394 A JP 1812394A JP 3251758 B2 JP3251758 B2 JP 3251758B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- junction
- wiring
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ショットキ−接合と
オ−ミック接合とを含む素子を微細化しても信頼性が低
下することのない半導体集積回路装置およびその製造方
法に関する。
オ−ミック接合とを含む素子を微細化しても信頼性が低
下することのない半導体集積回路装置およびその製造方
法に関する。
【０００２】
【従来の技術】図６は、従来の半導体集積回路装置を示
す断面図である。Ｐ型シリコン基板１の表面にはＮ+ 埋
込み層２が形成されており、このＮ+ 埋込み層２及びＰ
型シリコン基板１の上にはＰ型エピタキシャル層３が形
成されている。このＰ型エピタキシャル層３には前記Ｎ
+ 埋込み層２の上に位置するＮウェル領域の拡散層４が
形成されており、このＮウェル領域の拡散層４の内には
ＤｅｅｐＮ+ 層６が形成されている。
す断面図である。Ｐ型シリコン基板１の表面にはＮ+ 埋
込み層２が形成されており、このＮ+ 埋込み層２及びＰ
型シリコン基板１の上にはＰ型エピタキシャル層３が形
成されている。このＰ型エピタキシャル層３には前記Ｎ
+ 埋込み層２の上に位置するＮウェル領域の拡散層４が
形成されており、このＮウェル領域の拡散層４の内には
ＤｅｅｐＮ+ 層６が形成されている。
【０００３】前記Ｐ型エピタキシャル層３の表面にはＬ
ＯＣＯＳ法により第１乃至第３のフィ−ルド酸化膜５ａ
〜５ｃが形成されている。前記Ｐ型エピタキシャル層３
のＤｅｅｐＮ+ 層６内には第２及び第３のフィ−ルド酸
化膜５ｂ、５ｃの相互間に位置するコンタクト層７が形
成されている。前記Ｎウェル領域の拡散層４内には、第
１及び第２のフィ−ルド酸化膜５ａ、５ｂそれぞれの近
傍に位置するショットキ−接合のガ−ドリング領域８が
形成されている。このガ−ドリング領域８は、接合エッ
ジの影響をなくすために配置されるものである。
ＯＣＯＳ法により第１乃至第３のフィ−ルド酸化膜５ａ
〜５ｃが形成されている。前記Ｐ型エピタキシャル層３
のＤｅｅｐＮ+ 層６内には第２及び第３のフィ−ルド酸
化膜５ｂ、５ｃの相互間に位置するコンタクト層７が形
成されている。前記Ｎウェル領域の拡散層４内には、第
１及び第２のフィ−ルド酸化膜５ａ、５ｂそれぞれの近
傍に位置するショットキ−接合のガ−ドリング領域８が
形成されている。このガ−ドリング領域８は、接合エッ
ジの影響をなくすために配置されるものである。
【０００４】前記第１乃至第３のフィ−ルド酸化膜５ａ
〜５ｃおよびＰ型エピタキシャル層３の上には絶縁膜９
が設けられている。この絶縁膜９にはガ−ドリング領域
８及びコンタクト層７それぞれの上に位置する第１及び
第２のコンタクトホ−ル９ａ、９ｂが設けられている。
これらコンタクトホ−ル９ａ、９ｂの内および絶縁膜９
の上には第１層目のＡｌ配線１０が形成されている。こ
の結果、第１のコンタクトホ−ル９ａ内においてはＡｌ
配線１０とＮウェル領域の拡散層４とによるショットキ
−接合が形成され、第２のコンタクトホ−ル９ｂ内にお
いてはＡｌ配線１０とコンタクト層７とによるオ−ミッ
ク接合が形成されている。前記Ａｌ配線１０及び絶縁膜
９の上には層間絶縁膜１１が堆積されている。
〜５ｃおよびＰ型エピタキシャル層３の上には絶縁膜９
が設けられている。この絶縁膜９にはガ−ドリング領域
８及びコンタクト層７それぞれの上に位置する第１及び
第２のコンタクトホ−ル９ａ、９ｂが設けられている。
これらコンタクトホ−ル９ａ、９ｂの内および絶縁膜９
の上には第１層目のＡｌ配線１０が形成されている。こ
の結果、第１のコンタクトホ−ル９ａ内においてはＡｌ
配線１０とＮウェル領域の拡散層４とによるショットキ
−接合が形成され、第２のコンタクトホ−ル９ｂ内にお
いてはＡｌ配線１０とコンタクト層７とによるオ−ミッ
ク接合が形成されている。前記Ａｌ配線１０及び絶縁膜
９の上には層間絶縁膜１１が堆積されている。
【０００５】
【発明が解決しようとする課題】ところで、上記従来の
半導体集積回路装置では、第１層目のＡｌ配線１０とＰ
型エピタキシャル層３との接合部において、ＳｉがＡｌ
配線１０側に吸い出されるという現象が起こる。この現
象で問題となるのは、半導体集積回路装置が微細化され
ることに伴って例えば図示せぬバイポ−ラ・トランジス
タのＮ型のエミッタ領域の深さが浅くなった場合に、Ｓ
ｉが吸い出されることによりＡｌ配線と前記エミッタ領
域の下に位置するＰ型のベ−ス領域とが直接接続されて
しまうことである。このような問題の改善策としては、
第１層目のＡｌ配線とＰ型エピタキシャル層３との間に
Ｔｉ等の高融点金属を配置することにより良好なオ−ミ
ック接合を形成することが考えられる。
半導体集積回路装置では、第１層目のＡｌ配線１０とＰ
型エピタキシャル層３との接合部において、ＳｉがＡｌ
配線１０側に吸い出されるという現象が起こる。この現
象で問題となるのは、半導体集積回路装置が微細化され
ることに伴って例えば図示せぬバイポ−ラ・トランジス
タのＮ型のエミッタ領域の深さが浅くなった場合に、Ｓ
ｉが吸い出されることによりＡｌ配線と前記エミッタ領
域の下に位置するＰ型のベ−ス領域とが直接接続されて
しまうことである。このような問題の改善策としては、
第１層目のＡｌ配線とＰ型エピタキシャル層３との間に
Ｔｉ等の高融点金属を配置することにより良好なオ−ミ
ック接合を形成することが考えられる。
【０００６】しかし、上記のように高融点金属を配置す
ると、良好なオ−ミック接合を形成することはできる
が、良好なショットキ−接合を形成することができなく
なるという問題が生じる。この理由は、高融点金属とＳ
ｉとによりショットキ−接合を形成すると、高融点金属
とＳｉの仕事関数の差が小さいため、ショットキ−接合
としてはリ−ク量が増加し、良好なショットキ−接合を
得ることはできないからである。
ると、良好なオ−ミック接合を形成することはできる
が、良好なショットキ−接合を形成することができなく
なるという問題が生じる。この理由は、高融点金属とＳ
ｉとによりショットキ−接合を形成すると、高融点金属
とＳｉの仕事関数の差が小さいため、ショットキ−接合
としてはリ−ク量が増加し、良好なショットキ−接合を
得ることはできないからである。
【０００７】一方、オ−ミック接合とショットキ−接合
とを共に良好に形成する方法としては、両接合部に高融
点金属膜を形成した後、ショットキ−接合部のみの高融
点金属をリソグラフィ工程により除去し、次にショット
キ−接合部にＡｌ膜を形成することが考えられる。この
方法では次の二つの点が問題となる。一つは、従来の半
導体集積回路装置の製造工程に比べ、リソグラフィ工程
の数が増加することである。二つめは、ショットキ−接
合部に一度高融点金属膜を形成すると、この膜がシリサ
イド化されるため、このシリサイドをリソグラフィ工程
により除去した後の界面をショットキ−接合に使用する
のが特性的に懸念されることである。つまり、ショット
キ−接合部の信頼性が低下することである。したがっ
て、上記従来の半導体集積回路装置では、ショットキ−
接合とオ−ミック接合とを含む素子を微細化すると、シ
ョットキ−接合部又はオ−ミック接合部のいずれか一方
の信頼性が低下することになる。
とを共に良好に形成する方法としては、両接合部に高融
点金属膜を形成した後、ショットキ−接合部のみの高融
点金属をリソグラフィ工程により除去し、次にショット
キ−接合部にＡｌ膜を形成することが考えられる。この
方法では次の二つの点が問題となる。一つは、従来の半
導体集積回路装置の製造工程に比べ、リソグラフィ工程
の数が増加することである。二つめは、ショットキ−接
合部に一度高融点金属膜を形成すると、この膜がシリサ
イド化されるため、このシリサイドをリソグラフィ工程
により除去した後の界面をショットキ−接合に使用する
のが特性的に懸念されることである。つまり、ショット
キ−接合部の信頼性が低下することである。したがっ
て、上記従来の半導体集積回路装置では、ショットキ−
接合とオ−ミック接合とを含む素子を微細化すると、シ
ョットキ−接合部又はオ−ミック接合部のいずれか一方
の信頼性が低下することになる。
【０００８】この発明は上記のような事情を考慮してな
されたものであり、その目的は、ショットキ−接合とオ
−ミック接合とを含む素子を微細化しても信頼性が低下
することのない半導体集積回路装置およびその製造方法
を提供することにある。
されたものであり、その目的は、ショットキ−接合とオ
−ミック接合とを含む素子を微細化しても信頼性が低下
することのない半導体集積回路装置およびその製造方法
を提供することにある。
【０００９】
【課題を解決するための手段】この発明は、上記課題を
解決するため、半導体層と、前記半導体層とオ−ミック
接合され、少なくとも下層が高融点金属により構成され
た第１層目の金属積層配線と、前記第１層目の金属積層
配線および前記半導体層の上に形成された絶縁膜と、前
記絶縁膜に設けられたショットキ−領域に位置するホ−
ルと、前記ホ−ル内および前記絶縁膜の上に形成され、
前記半導体層とショットキ−接合された第２層目の金属
配線と、を具備することを特徴としている。
解決するため、半導体層と、前記半導体層とオ−ミック
接合され、少なくとも下層が高融点金属により構成され
た第１層目の金属積層配線と、前記第１層目の金属積層
配線および前記半導体層の上に形成された絶縁膜と、前
記絶縁膜に設けられたショットキ−領域に位置するホ−
ルと、前記ホ−ル内および前記絶縁膜の上に形成され、
前記半導体層とショットキ−接合された第２層目の金属
配線と、を具備することを特徴としている。
【００１０】また、ショットキ−接合部およびオ−ミッ
ク接合部を有する半導体層の上に酸化膜を設ける工程
と、前記酸化膜の上に窒化珪素膜を堆積する工程と、前
記窒化珪素膜および前記酸化膜をパタ−ニングすること
により、前記オ−ミック接合部の半導体層を露出させる
工程と、前記半導体層および前記窒化珪素膜の上に高融
点金属膜を堆積する工程と、前記高融点金属膜の上に第
１の金属膜を堆積する工程と、前記第１の金属膜と前記
高融点金属膜とを１回のリソグラフィ工程によってパタ
−ニングすることにより、前記高融点金属膜と前記半導
体層とによるオ−ミック接合部を有する第１層目の金属
積層配線を形成する工程と、前記第１層目の金属積層配
線および前記窒化珪素膜の上に絶縁膜を設ける工程と、
前記絶縁膜に前記ショットキ−接合部の上に位置するホ
−ルを設ける工程と、前記ホ−ル内の窒化珪素膜及び酸
化膜を除去する工程と、前記ホ−ル内および前記絶縁膜
の上に第２の金属膜を堆積する工程と、前記第２の金属
膜をパタ−ニングすることにより、前記第２の金属膜と
前記半導体層とによるショットキ−接合部を有する第２
層目の金属配線を形成する工程と、を具備することを特
徴としている。
ク接合部を有する半導体層の上に酸化膜を設ける工程
と、前記酸化膜の上に窒化珪素膜を堆積する工程と、前
記窒化珪素膜および前記酸化膜をパタ−ニングすること
により、前記オ−ミック接合部の半導体層を露出させる
工程と、前記半導体層および前記窒化珪素膜の上に高融
点金属膜を堆積する工程と、前記高融点金属膜の上に第
１の金属膜を堆積する工程と、前記第１の金属膜と前記
高融点金属膜とを１回のリソグラフィ工程によってパタ
−ニングすることにより、前記高融点金属膜と前記半導
体層とによるオ−ミック接合部を有する第１層目の金属
積層配線を形成する工程と、前記第１層目の金属積層配
線および前記窒化珪素膜の上に絶縁膜を設ける工程と、
前記絶縁膜に前記ショットキ−接合部の上に位置するホ
−ルを設ける工程と、前記ホ−ル内の窒化珪素膜及び酸
化膜を除去する工程と、前記ホ−ル内および前記絶縁膜
の上に第２の金属膜を堆積する工程と、前記第２の金属
膜をパタ−ニングすることにより、前記第２の金属膜と
前記半導体層とによるショットキ−接合部を有する第２
層目の金属配線を形成する工程と、を具備することを特
徴としている。
【００１１】
【作用】この発明は、少なくとも下層が高融点金属によ
り構成された第１層目の金属積層配線と半導体層とによ
りオ−ミック接合を形成している。即ち、前記下層の高
融点金属と半導体層とによりオ−ミック接合を形成して
いる。このため、このオ−ミック接合部において半導体
の吸い出しが起こることがなく、良好なオ−ミック接合
を形成することができる。したがって、半導体集積回路
装置を微細化しても、オ−ミック接合部の信頼性が低下
することがない。
り構成された第１層目の金属積層配線と半導体層とによ
りオ−ミック接合を形成している。即ち、前記下層の高
融点金属と半導体層とによりオ−ミック接合を形成して
いる。このため、このオ−ミック接合部において半導体
の吸い出しが起こることがなく、良好なオ−ミック接合
を形成することができる。したがって、半導体集積回路
装置を微細化しても、オ−ミック接合部の信頼性が低下
することがない。
【００１２】さらに、第１層目の金属積層配線および半
導体層の上に絶縁膜を形成し、この絶縁膜にホ−ルを設
け、このホ−ル内および絶縁膜の上に第２層目の金属配
線を形成し、この第２層目の金属配線と半導体層とによ
りショットキ−接合を形成している。前記第２層目の金
属配線は高融点金属以外の金属からなるものであり、前
記第２層目の金属配線と半導体層とは良好なショットキ
−接合を形成することができる。したがって、ショット
キ−接合とオ−ミック接合とを含む素子を微細化して
も、良好な両接合を形成することができる。
導体層の上に絶縁膜を形成し、この絶縁膜にホ−ルを設
け、このホ−ル内および絶縁膜の上に第２層目の金属配
線を形成し、この第２層目の金属配線と半導体層とによ
りショットキ−接合を形成している。前記第２層目の金
属配線は高融点金属以外の金属からなるものであり、前
記第２層目の金属配線と半導体層とは良好なショットキ
−接合を形成することができる。したがって、ショット
キ−接合とオ−ミック接合とを含む素子を微細化して
も、良好な両接合を形成することができる。
【００１３】
【実施例】以下、図面を参照してこの発明の一実施例に
ついて説明する。図１乃至図５は、この発明の実施例に
よる半導体集積回路装置の製造方法を示す断面図であ
る。先ず、図２に示すように、Ｐ型シリコン基板２１の
表面には第１及び第２のＮ+ 埋込み層２２ａ、２２ｂが
形成され、これらＮ+ 埋込み層２２ａ、２２ｂ及びＰ型
シリコン基板２１の上にはＰ型エピタキシャル層２３が
形成される。この後、このＰ型エピタキシャル層２３に
は前記第１及び第２のＮ+ 埋込み層２２ａ、２２ｂそれ
ぞれの上に位置する第１及び第２のＮウェル領域２４
ａ、２４ｂが形成される。これらＮウェル領域２４ａ、
２４ｂそれぞれの内には第１及び第２のＤｅｅｐＮ+ 層
２６ａ、２６ｂが形成される。
ついて説明する。図１乃至図５は、この発明の実施例に
よる半導体集積回路装置の製造方法を示す断面図であ
る。先ず、図２に示すように、Ｐ型シリコン基板２１の
表面には第１及び第２のＮ+ 埋込み層２２ａ、２２ｂが
形成され、これらＮ+ 埋込み層２２ａ、２２ｂ及びＰ型
シリコン基板２１の上にはＰ型エピタキシャル層２３が
形成される。この後、このＰ型エピタキシャル層２３に
は前記第１及び第２のＮ+ 埋込み層２２ａ、２２ｂそれ
ぞれの上に位置する第１及び第２のＮウェル領域２４
ａ、２４ｂが形成される。これらＮウェル領域２４ａ、
２４ｂそれぞれの内には第１及び第２のＤｅｅｐＮ+ 層
２６ａ、２６ｂが形成される。
【００１４】次に、前記Ｐ型エピタキシャル層２３の表
面にはＬＯＣＯＳ法により第１乃至第５のフィ−ルド酸
化膜２５ａ〜２５ｅが形成される。この後、前記第２の
Ｎウェル領域２４ｂにおいて、第４及び第５のフィ−ル
ド酸化膜２５ｄ、２５ｅの相互間にはＰ型のベ−ス領域
２７が形成される。次に、前記Ｐ型エピタキシャル層２
３の表面上にはシリコン酸化膜２８が形成され、このシ
リコン酸化膜２８及び第１乃至第５のフィ−ルド酸化膜
２５ａ〜２５ｅの上には窒化珪素膜２９が堆積される。
面にはＬＯＣＯＳ法により第１乃至第５のフィ−ルド酸
化膜２５ａ〜２５ｅが形成される。この後、前記第２の
Ｎウェル領域２４ｂにおいて、第４及び第５のフィ−ル
ド酸化膜２５ｄ、２５ｅの相互間にはＰ型のベ−ス領域
２７が形成される。次に、前記Ｐ型エピタキシャル層２
３の表面上にはシリコン酸化膜２８が形成され、このシ
リコン酸化膜２８及び第１乃至第５のフィ−ルド酸化膜
２５ａ〜２５ｅの上には窒化珪素膜２９が堆積される。
【００１５】この後、図３に示すように、前記窒化珪素
膜２９の上には第１のレジスト膜３０が設けられ、この
レジスト膜３０をマスクとして窒化珪素膜２９はパタ−
ニングされる。これにより、バイポ−ラトランジスタの
コレクタ領域３２、エミッタ領域３３及び図示せぬＮ型
ＭＯＳトランジスタのソ−ス・ドレイン領域それぞれの
上に存する窒化珪素膜２９は除去される。次に、第１の
レジスト膜３０及びフィ−ルド酸化膜２５ａ〜２５ｅを
マスクとして、Ｐ型エピタキシャル層２３には第１の不
純物３１がイオン注入される。
膜２９の上には第１のレジスト膜３０が設けられ、この
レジスト膜３０をマスクとして窒化珪素膜２９はパタ−
ニングされる。これにより、バイポ−ラトランジスタの
コレクタ領域３２、エミッタ領域３３及び図示せぬＮ型
ＭＯＳトランジスタのソ−ス・ドレイン領域それぞれの
上に存する窒化珪素膜２９は除去される。次に、第１の
レジスト膜３０及びフィ−ルド酸化膜２５ａ〜２５ｅを
マスクとして、Ｐ型エピタキシャル層２３には第１の不
純物３１がイオン注入される。
【００１６】次に、図４に示すように、前記イオン注入
により、前記第１及び第２のＤｅｅｐＮ+ 層２６ａ、２
６ｂそれぞれの内には第１及び第２のコンタクト層４
１、３２ａが形成され、前記ベ−ス領域２７の内にはエ
ミッタ領域の拡散層３３ａが形成される。この後、前記
第１のレジスト膜３０は除去される。次に、窒化珪素膜
２９及びシリコン酸化膜２８の上には第２のレジスト膜
３４が設けられ、このレジスト膜３４をマスクとして窒
化珪素膜２９はパタ−ニングされる。これにより、ショ
ットキ−接合のガ−ドリング領域３６、バイポ−ラトラ
ンジスタの外部ベ−ス領域３７及び図示せぬＰ型ＭＯＳ
トランジスタのソ−ス・ドレイン領域それぞれの上にお
ける窒化珪素膜２９は除去される。この後、前記第２の
レジスト膜３４及びフィ−ルド酸化膜２５ａ〜２５ｅを
マスクとして、Ｐ型エピタキシャル層２３には第２の不
純物３５がイオン注入される。
により、前記第１及び第２のＤｅｅｐＮ+ 層２６ａ、２
６ｂそれぞれの内には第１及び第２のコンタクト層４
１、３２ａが形成され、前記ベ−ス領域２７の内にはエ
ミッタ領域の拡散層３３ａが形成される。この後、前記
第１のレジスト膜３０は除去される。次に、窒化珪素膜
２９及びシリコン酸化膜２８の上には第２のレジスト膜
３４が設けられ、このレジスト膜３４をマスクとして窒
化珪素膜２９はパタ−ニングされる。これにより、ショ
ットキ−接合のガ−ドリング領域３６、バイポ−ラトラ
ンジスタの外部ベ−ス領域３７及び図示せぬＰ型ＭＯＳ
トランジスタのソ−ス・ドレイン領域それぞれの上にお
ける窒化珪素膜２９は除去される。この後、前記第２の
レジスト膜３４及びフィ−ルド酸化膜２５ａ〜２５ｅを
マスクとして、Ｐ型エピタキシャル層２３には第２の不
純物３５がイオン注入される。
【００１７】この後、図５に示すように、前記イオン注
入により、前記第１のＮウェル領域２４ａ内にはガ−ド
リング領域のＰ型拡散層３６ａが形成され、前記ベ−ス
領域２７内には外部ベ−ス領域のＰ+ 層３７ａが形成さ
れる。次に、前記第２のレジスト膜３４は除去される。
この後、前記窒化珪素膜２９、フィ−ルド酸化膜２５ａ
〜２５ｅ及びシリコン酸化膜２８の上にはＣＶＤ (Chem
ical Vapor Deposition)法により絶縁膜３８が堆積され
る。次に、この絶縁膜３８の上には図示せぬ第３のレジ
スト膜が設けられ、このレジスト膜をマスクとして前記
絶縁膜３８及びシリコン酸化膜２８はエッチングされ
る。これにより、前記絶縁膜３８には、ガ−ドリング領
域のＰ型拡散層３６ａ、第１、第２のコンタクト層４
１、３２ａ、外部ベ−ス領域のＰ+ 層３７ａ及びエミッ
タ領域の拡散層３３ａそれぞれの上に位置する第１乃至
第５のコンタクトホ−ル３８ａ〜３８ｅが設けられる。
入により、前記第１のＮウェル領域２４ａ内にはガ−ド
リング領域のＰ型拡散層３６ａが形成され、前記ベ−ス
領域２７内には外部ベ−ス領域のＰ+ 層３７ａが形成さ
れる。次に、前記第２のレジスト膜３４は除去される。
この後、前記窒化珪素膜２９、フィ−ルド酸化膜２５ａ
〜２５ｅ及びシリコン酸化膜２８の上にはＣＶＤ (Chem
ical Vapor Deposition)法により絶縁膜３８が堆積され
る。次に、この絶縁膜３８の上には図示せぬ第３のレジ
スト膜が設けられ、このレジスト膜をマスクとして前記
絶縁膜３８及びシリコン酸化膜２８はエッチングされ
る。これにより、前記絶縁膜３８には、ガ−ドリング領
域のＰ型拡散層３６ａ、第１、第２のコンタクト層４
１、３２ａ、外部ベ−ス領域のＰ+ 層３７ａ及びエミッ
タ領域の拡散層３３ａそれぞれの上に位置する第１乃至
第５のコンタクトホ−ル３８ａ〜３８ｅが設けられる。
【００１８】次に、前記第３のレジスト膜は除去され、
前記コンタクトホ−ル３８ａ〜３８ｅの内及び絶縁膜３
８の上にはスパッタにより高融点金属である例えばＴｉ
からなるバリアメタル層３９が堆積される。この後、こ
のバリアメタル層３９はアニ−ルされる。次に、バリア
メタル層３９の上にはスパッタによりＡｌ層４０が堆積
され、このＡｌ層４０の上には図示せぬ第４のレジスト
膜が設けられる。この第４のレジスト膜をマスクとし
て、前記Ａｌ層４０及びバリアメタル層３９はパタ−ニ
ングされる。これにより、絶縁膜３８の上および第２乃
至第５のコンタクトホ−ル３８ｂ〜３８ｅ内にはバリア
メタル層３９とＡｌ層４０との積層構造により構成され
る第１層目の配線４３が形成される。この結果、この第
１層目の配線４３は、前記第１のコンタクト層４１、第
２のコンタクト層３２ａ、外部ベ−ス領域のＰ+ 層３７
ａ及びエミッタ領域の拡散層３３ａそれぞれとオ−ミッ
ク接合を形成する。
前記コンタクトホ−ル３８ａ〜３８ｅの内及び絶縁膜３
８の上にはスパッタにより高融点金属である例えばＴｉ
からなるバリアメタル層３９が堆積される。この後、こ
のバリアメタル層３９はアニ−ルされる。次に、バリア
メタル層３９の上にはスパッタによりＡｌ層４０が堆積
され、このＡｌ層４０の上には図示せぬ第４のレジスト
膜が設けられる。この第４のレジスト膜をマスクとし
て、前記Ａｌ層４０及びバリアメタル層３９はパタ−ニ
ングされる。これにより、絶縁膜３８の上および第２乃
至第５のコンタクトホ−ル３８ｂ〜３８ｅ内にはバリア
メタル層３９とＡｌ層４０との積層構造により構成され
る第１層目の配線４３が形成される。この結果、この第
１層目の配線４３は、前記第１のコンタクト層４１、第
２のコンタクト層３２ａ、外部ベ−ス領域のＰ+ 層３７
ａ及びエミッタ領域の拡散層３３ａそれぞれとオ−ミッ
ク接合を形成する。
【００１９】この後、図１に示すように、第１層目の配
線４３、絶縁膜３８の上および第１のコンタクトホ−ル
３８ａの内には層間絶縁膜４４が堆積され、この層間絶
縁膜４４の上には図示せぬ第５のレジスト膜が設けられ
る。この第５のレジスト膜をマスクとして前記層間絶縁
膜４４がエッチングされることにより、この層間絶縁膜
４４には第１及び第２のフィ−ルド酸化膜２５ａ、２５
ｂの相互間上に位置する第６のコンタクトホ−ル４４ａ
が形成される。
線４３、絶縁膜３８の上および第１のコンタクトホ−ル
３８ａの内には層間絶縁膜４４が堆積され、この層間絶
縁膜４４の上には図示せぬ第５のレジスト膜が設けられ
る。この第５のレジスト膜をマスクとして前記層間絶縁
膜４４がエッチングされることにより、この層間絶縁膜
４４には第１及び第２のフィ−ルド酸化膜２５ａ、２５
ｂの相互間上に位置する第６のコンタクトホ−ル４４ａ
が形成される。
【００２０】次に、ウエット処理により、第６のコンタ
クトホ−ル４４ａ内のショットキ−領域４５の前記窒化
珪素膜２９及びシリコン酸化膜２８は除去される。これ
により、Ｐ型エピタキシャル層２３における第１のＮウ
ェル領域２４ａの表面は露出される。この後、第６のコ
ンタクトホ−ル４４ａの内及び層間絶縁膜４４の上には
Ａｌ層４６ａが堆積され、このＡｌ層４６ａの上には図
示せぬ第６のレジスト膜が設けられる。この第６のレジ
スト膜をマスクとして、前記Ａｌ層４６ａがパタ−ニン
グされる。これにより、第６のコンタクトホ−ル４４ａ
の内及び層間絶縁膜４４の上にはＡｌからなる第２層目
の配線４６が形成される。この結果、この第２層目の配
線４６は、前記第１のＮウェル領域２４ａとショットキ
−接合を形成する。尚、ショットキ−素子は、飽和動作
を行なわせるバイポ−ラ素子に付加することで高速動作
を可能にするものである。
クトホ−ル４４ａ内のショットキ−領域４５の前記窒化
珪素膜２９及びシリコン酸化膜２８は除去される。これ
により、Ｐ型エピタキシャル層２３における第１のＮウ
ェル領域２４ａの表面は露出される。この後、第６のコ
ンタクトホ−ル４４ａの内及び層間絶縁膜４４の上には
Ａｌ層４６ａが堆積され、このＡｌ層４６ａの上には図
示せぬ第６のレジスト膜が設けられる。この第６のレジ
スト膜をマスクとして、前記Ａｌ層４６ａがパタ−ニン
グされる。これにより、第６のコンタクトホ−ル４４ａ
の内及び層間絶縁膜４４の上にはＡｌからなる第２層目
の配線４６が形成される。この結果、この第２層目の配
線４６は、前記第１のＮウェル領域２４ａとショットキ
−接合を形成する。尚、ショットキ−素子は、飽和動作
を行なわせるバイポ−ラ素子に付加することで高速動作
を可能にするものである。
【００２１】上記実施例によれば、第２乃至第５のコン
タクトホ−ル３８ｂ〜３８ｅ内に、上層がＡｌ層４０、
下層がバリアメタル層３９により構成された第１層目の
配線４３を形成し、この配線４３と第１のコンタクト層
４１、エミッタ領域の拡散層３３ａ等とによりオ−ミッ
ク接合を形成している。即ち、このオ−ミック接合部
は、Ａｌ層４０と第１のコンタクト層４１等とにより形
成するのではなく、バリアメタル層３９と第１のコンタ
クト層４１等とにより形成している。このため、前記オ
−ミック接合部においてＳｉの吸い出しが起こることが
なく、良好なオ−ミック接合部を形成することができ
る。したがって、半導体集積回路装置を微細化した場
合、これに伴い前記エミッタ領域の拡散層３３ａ、第１
のコンタクト層４１等の深さが浅くなっても、前記オ−
ミック接合部においてＳｉの吸い出しが起こることがな
いから、オ−ミック接合部の信頼性の低下を防止するこ
とができる。
タクトホ−ル３８ｂ〜３８ｅ内に、上層がＡｌ層４０、
下層がバリアメタル層３９により構成された第１層目の
配線４３を形成し、この配線４３と第１のコンタクト層
４１、エミッタ領域の拡散層３３ａ等とによりオ−ミッ
ク接合を形成している。即ち、このオ−ミック接合部
は、Ａｌ層４０と第１のコンタクト層４１等とにより形
成するのではなく、バリアメタル層３９と第１のコンタ
クト層４１等とにより形成している。このため、前記オ
−ミック接合部においてＳｉの吸い出しが起こることが
なく、良好なオ−ミック接合部を形成することができ
る。したがって、半導体集積回路装置を微細化した場
合、これに伴い前記エミッタ領域の拡散層３３ａ、第１
のコンタクト層４１等の深さが浅くなっても、前記オ−
ミック接合部においてＳｉの吸い出しが起こることがな
いから、オ−ミック接合部の信頼性の低下を防止するこ
とができる。
【００２２】さらに、前記第１層目の配線４３、絶縁膜
３８の上および第１のコンタクトホ−ル３８ａの内に層
間絶縁膜４４を堆積し、この層間絶縁膜４４に第６のコ
ンタクトホ−ル４４ａを形成し、このコンタクトホ−ル
４４ａ内に第２層目の配線４６を形成し、この配線４６
と第１のＮウェル領域２４ａとによりショットキ−接合
を形成している。前記配線４６はＡｌからなるものであ
るため、前記配線４６と第１のＮウェル領域２４ａとは
良好なショットキ−接合を形成することができる。した
がって、ショットキ−接合とオ−ミック接合とを含む上
記のような半導体集積回路装置を微細化しても、良好な
ショットキ−接合とオ−ミック接合とを形成することが
できる。この結果、ショットキ−接合とオ−ミック接合
とを含む微細化された素子の信頼性の低下を防止するこ
とができる。
３８の上および第１のコンタクトホ−ル３８ａの内に層
間絶縁膜４４を堆積し、この層間絶縁膜４４に第６のコ
ンタクトホ−ル４４ａを形成し、このコンタクトホ−ル
４４ａ内に第２層目の配線４６を形成し、この配線４６
と第１のＮウェル領域２４ａとによりショットキ−接合
を形成している。前記配線４６はＡｌからなるものであ
るため、前記配線４６と第１のＮウェル領域２４ａとは
良好なショットキ−接合を形成することができる。した
がって、ショットキ−接合とオ−ミック接合とを含む上
記のような半導体集積回路装置を微細化しても、良好な
ショットキ−接合とオ−ミック接合とを形成することが
できる。この結果、ショットキ−接合とオ−ミック接合
とを含む微細化された素子の信頼性の低下を防止するこ
とができる。
【００２３】また、第１乃至第５のコンタクトホ−ル３
８ａ〜３８ｅの内及び絶縁膜３８の上にＴｉからなるバ
リアメタル層３９を堆積し、このバリアメタル層３９の
上にＡｌ層４０を堆積した後、このＡｌ層４０及びバリ
アメタル層３９を第４のレジスト膜によりパタ−ニング
している。つまり、前記Ａｌ層４０及びバリアメタル層
３９を１回のリソグラフィ工程によりパタ−ニングして
いる。したがって、素子の微細化のために高融点金属を
バリアメタル層３９として使用するプロセスの中に、新
たなリソグラフィ工程を追加することなく、即ち素子に
バリアメタル層を使用しないプロセスのリソグラフィ工
程のみにより、ショットキ−接合とオ−ミック接合とを
含む素子を得ることができる。この結果、従来の半導体
集積回路装置の製造工程に比べ、リソグラフィ工程の数
が増加することがない。
８ａ〜３８ｅの内及び絶縁膜３８の上にＴｉからなるバ
リアメタル層３９を堆積し、このバリアメタル層３９の
上にＡｌ層４０を堆積した後、このＡｌ層４０及びバリ
アメタル層３９を第４のレジスト膜によりパタ−ニング
している。つまり、前記Ａｌ層４０及びバリアメタル層
３９を１回のリソグラフィ工程によりパタ−ニングして
いる。したがって、素子の微細化のために高融点金属を
バリアメタル層３９として使用するプロセスの中に、新
たなリソグラフィ工程を追加することなく、即ち素子に
バリアメタル層を使用しないプロセスのリソグラフィ工
程のみにより、ショットキ−接合とオ−ミック接合とを
含む素子を得ることができる。この結果、従来の半導体
集積回路装置の製造工程に比べ、リソグラフィ工程の数
が増加することがない。
【００２４】また、Ｐ型エピタキシャル層２３の中の第
１のＮウェル領域２４ａ中のショットキ−領域４５の上
に窒化珪素膜２９を形成している。このため、絶縁膜３
８の第１のコンタクトホ−ル３８ａ内にバリアメタル層
３９を堆積しても、ショットキ−接合を形成する際の接
合面となる第１のＮウェル領域２４ａの表面と前記バリ
アメタル層３９とが接触することがない。この結果、前
記第１のＮウェル領域２４ａの表面は、前記バリアメタ
ル層３９によりシリサイド化されることがない。したが
って、Ａｌ層４６ａをパタ−ニングすることにより第２
層目の配線４６を形成した際、この配線４６と前記Ｎウ
ェル領域２４ａの表面とにより良好なショットキ−接合
を形成することができる。これにより、半導体集積回路
装置の信頼性の低下を防止することができる。
１のＮウェル領域２４ａ中のショットキ−領域４５の上
に窒化珪素膜２９を形成している。このため、絶縁膜３
８の第１のコンタクトホ−ル３８ａ内にバリアメタル層
３９を堆積しても、ショットキ−接合を形成する際の接
合面となる第１のＮウェル領域２４ａの表面と前記バリ
アメタル層３９とが接触することがない。この結果、前
記第１のＮウェル領域２４ａの表面は、前記バリアメタ
ル層３９によりシリサイド化されることがない。したが
って、Ａｌ層４６ａをパタ−ニングすることにより第２
層目の配線４６を形成した際、この配線４６と前記Ｎウ
ェル領域２４ａの表面とにより良好なショットキ−接合
を形成することができる。これにより、半導体集積回路
装置の信頼性の低下を防止することができる。
【００２５】尚、上記実施例では、この発明をバイポ−
ラ集積回路に用いているが、他の集積回路に用いること
も可能であり、例えばＢｉＣＭＯＳ集積回路に用いるこ
とも可能である。
ラ集積回路に用いているが、他の集積回路に用いること
も可能であり、例えばＢｉＣＭＯＳ集積回路に用いるこ
とも可能である。
【００２６】
【発明の効果】以上説明したようにこの発明によれば、
少なくとも下層が高融点金属により構成された第１層目
の金属積層配線と半導体層とによりオ−ミック接合を形
成し、第２層目の金属配線と半導体層とによりショット
キ−接合を形成している。したがって、ショットキ−接
合とオ−ミック接合とを含む素子を微細化しても信頼性
の低下を防止することができる。
少なくとも下層が高融点金属により構成された第１層目
の金属積層配線と半導体層とによりオ−ミック接合を形
成し、第２層目の金属配線と半導体層とによりショット
キ−接合を形成している。したがって、ショットキ−接
合とオ−ミック接合とを含む素子を微細化しても信頼性
の低下を防止することができる。
【図１】この発明の実施例による半導体集積回路装置の
製造方法を示すものであり、図５の次の工程を示す断面
図。
製造方法を示すものであり、図５の次の工程を示す断面
図。
【図２】この発明の実施例による半導体集積回路装置の
製造方法を示す断面図。
製造方法を示す断面図。
【図３】この発明の実施例による半導体集積回路装置の
製造方法を示すものであり、図２の次の工程を示す断面
図。
製造方法を示すものであり、図２の次の工程を示す断面
図。
【図４】この発明の実施例による半導体集積回路装置の
製造方法を示すものであり、図３の次の工程を示す断面
図。
製造方法を示すものであり、図３の次の工程を示す断面
図。
【図５】この発明の実施例による半導体集積回路装置の
製造方法を示すものであり、図４の次の工程を示す断面
図。
製造方法を示すものであり、図４の次の工程を示す断面
図。
【図６】従来の半導体集積回路装置を示す断面図。
21…Ｐ型シリコン基板、22a …第１のＮ+ 埋込み層、22
b …第２のＮ+ 埋込み層、23…Ｐ型エピタキシャル層、
24a …第１のＮウェル領域、24b …第２のＮウェル領
域、25a …第１のフィ−ルド酸化膜、25b …第２のフィ
−ルド酸化膜、25c …第３のフィ−ルド酸化膜、25d …
第４のフィ−ルド酸化膜、25e …第５のフィ−ルド酸化
膜、26a …第１のＤｅｅｐＮ+ 層、26b …第２のＤｅｅ
ｐＮ+ 層、27…Ｐ型のベ−ス領域、28…シリコン酸化
膜、29…窒化珪素膜、30…第１のレジスト膜、31…第１
の不純物、32…バイポ−ラトランジスタのコレクタ領
域、32a…第２のコンタクト層、33…バイポ−ラトラン
ジスタのエミッタ領域、33a …エミッタ領域の拡散層、
34…第２のレジスト膜、35…第２の不純物、36…ショッ
トキ−接合のガ−ドリング領域、36a …ガ−ドリング領
域のＰ型拡散層、37…バイポ−ラトランジスタの外部ベ
−ス領域、37a …外部ベ−ス領域のＰ+ 層、38…絶縁
膜、38a …第１のコンタクトホ−ル、38b …第２のコン
タクトホ−ル、38c …第３のコンタクトホ−ル、38d …
第４のコンタクトホ−ル、38e …第５のコンタクトホ−
ル、39…バリアメタル層、40…Ａｌ層、41…第１のコン
タクト層、42…、43…第１層目の配線、44…層間絶縁
膜、44a …第６のコンタクトホ−ル、45…ショットキ−
領域、46…第２層目の配線、46a …Ａｌ層。
b …第２のＮ+ 埋込み層、23…Ｐ型エピタキシャル層、
24a …第１のＮウェル領域、24b …第２のＮウェル領
域、25a …第１のフィ−ルド酸化膜、25b …第２のフィ
−ルド酸化膜、25c …第３のフィ−ルド酸化膜、25d …
第４のフィ−ルド酸化膜、25e …第５のフィ−ルド酸化
膜、26a …第１のＤｅｅｐＮ+ 層、26b …第２のＤｅｅ
ｐＮ+ 層、27…Ｐ型のベ−ス領域、28…シリコン酸化
膜、29…窒化珪素膜、30…第１のレジスト膜、31…第１
の不純物、32…バイポ−ラトランジスタのコレクタ領
域、32a…第２のコンタクト層、33…バイポ−ラトラン
ジスタのエミッタ領域、33a …エミッタ領域の拡散層、
34…第２のレジスト膜、35…第２の不純物、36…ショッ
トキ−接合のガ−ドリング領域、36a …ガ−ドリング領
域のＰ型拡散層、37…バイポ−ラトランジスタの外部ベ
−ス領域、37a …外部ベ−ス領域のＰ+ 層、38…絶縁
膜、38a …第１のコンタクトホ−ル、38b …第２のコン
タクトホ−ル、38c …第３のコンタクトホ−ル、38d …
第４のコンタクトホ−ル、38e …第５のコンタクトホ−
ル、39…バリアメタル層、40…Ａｌ層、41…第１のコン
タクト層、42…、43…第１層目の配線、44…層間絶縁
膜、44a …第６のコンタクトホ−ル、45…ショットキ−
領域、46…第２層目の配線、46a …Ａｌ層。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/872 H01L 27/04 H01L 21/822 H01L 27/06 H01L 21/8222
Claims (1)
- 【請求項１】 ショットキー接合部およびオーミック接
合部を有する半導体層の上に酸化膜を設ける工程と、 前記酸化膜の上に窒化珪素膜を堆積する工程と、 前記窒化珪素膜および前記酸化膜をパターニングするこ
とにより、前記オーミック接合部の半導体層を露出させ
る工程と、 前記半導体層および前記窒化珪素膜の上に高融点金属膜
を堆積する工程と、 前記高融点金属膜の上に第１の金属膜を堆積する工程
と、 前記第１の金属膜と前記高融点金属膜とを１回のリソグ
ラフィ工程によってパターニングすることにより、前記
高融点金属膜と前記半導体層とによるオーミック接合部
を有する第１層目の金属積層配線を形成する工程と、 前記第１層目の金属積層配線および前記窒化珪素膜の上
に絶縁膜を設ける工程と、 前記絶縁膜に前記ショットキー接合部の上に位置するホ
ールを設ける工程と、 前記ホール内の窒化珪素膜および酸化膜を除去する工程
と、 前記ホール内および前記絶縁膜の上に第２の金属膜を堆
積する工程と、 前記第２の金属膜をパターニングすることにより、前記
第２の金属膜と前記半導体層とによるショットキー接合
部を有する第２層目の金属配線を形成する工程と、 を具備することを特徴とする半導体集積回路装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01812394A JP3251758B2 (ja) | 1994-02-15 | 1994-02-15 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01812394A JP3251758B2 (ja) | 1994-02-15 | 1994-02-15 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07226386A JPH07226386A (ja) | 1995-08-22 |
| JP3251758B2 true JP3251758B2 (ja) | 2002-01-28 |
Family
ID=11962833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01812394A Expired - Fee Related JP3251758B2 (ja) | 1994-02-15 | 1994-02-15 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3251758B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6095284B2 (ja) | 2012-06-27 | 2017-03-15 | キヤノン株式会社 | ショットキーバリアダイオード及びそれを用いた装置 |
-
1994
- 1994-02-15 JP JP01812394A patent/JP3251758B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07226386A (ja) | 1995-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8049309B2 (en) | Edge seal for a semiconductor device | |
| US5557131A (en) | Elevated emitter for double poly BICMOS devices | |
| US6455403B1 (en) | Shallow trench contact structure to solve the problem of schottky diode leakage | |
| US6580109B1 (en) | Integrated circuit device including two types of photodiodes | |
| US6387769B2 (en) | Method of producing a schottky varicap | |
| US4691436A (en) | Method for fabricating a bipolar semiconductor device by undercutting and local oxidation | |
| EP0545521B1 (en) | Schottky diode structure and fabrication process | |
| JP3251758B2 (ja) | 半導体集積回路装置の製造方法 | |
| US7157786B2 (en) | Structure of a bipolar junction transistor and fabricating method thereof | |
| JPH0135505B2 (ja) | ||
| JPS6246072B2 (ja) | ||
| JP3218777B2 (ja) | 半導体装置及びその製造方法 | |
| EP0428067A2 (en) | Semiconductor integrated circuit and method of manufacturing the same | |
| JPS6356708B2 (ja) | ||
| JPH0654794B2 (ja) | 半導体集積回路 | |
| JPH0318738B2 (ja) | ||
| JP2793207B2 (ja) | 半導体装置の製造方法 | |
| JP2002529934A (ja) | 部分的に半導体基板中に延在する配線をもつ半導体素子ならびに該半導体素子の製造方法 | |
| JP3068733B2 (ja) | 半導体装置の製造方法 | |
| JPH0555553A (ja) | 半導体集積回路 | |
| JPH0420263B2 (ja) | ||
| JPS61108162A (ja) | 半導体装置およびその製造方法 | |
| JPS6352784B2 (ja) | ||
| JP2003017602A (ja) | 半導体装置の製造方法 | |
| JPH0846140A (ja) | 集積回路およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |