JP5350833B2 - 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法 - Google Patents

半導体発光素子、半導体発光装置及び半導体発光素子の製造方法 Download PDF

Info

Publication number
JP5350833B2
JP5350833B2 JP2009038591A JP2009038591A JP5350833B2 JP 5350833 B2 JP5350833 B2 JP 5350833B2 JP 2009038591 A JP2009038591 A JP 2009038591A JP 2009038591 A JP2009038591 A JP 2009038591A JP 5350833 B2 JP5350833 B2 JP 5350833B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor layer
layer
light emitting
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009038591A
Other languages
English (en)
Other versions
JP2010192859A (ja
Inventor
衛司 村本
真也 布上
俊行 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009038591A priority Critical patent/JP5350833B2/ja
Priority to KR1020117019337A priority patent/KR101302324B1/ko
Priority to CN200980157138.XA priority patent/CN102326265B/zh
Priority to PCT/JP2009/005955 priority patent/WO2010095192A1/ja
Priority to KR1020137013942A priority patent/KR101361392B1/ko
Publication of JP2010192859A publication Critical patent/JP2010192859A/ja
Priority to US13/195,926 priority patent/US8994054B2/en
Application granted granted Critical
Publication of JP5350833B2 publication Critical patent/JP5350833B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Description

本発明は、半導体発光素子、半導体発光装置及び半導体発光素子の製造方法に関する。
ＬＥＤ（Light Emitting Diode）などの半導体発光素子において、高効率化が要求されている。
ＬＥＤにおいては、例えば、ｐ型ＧａＮ層と活性層とｎ型ＧａＮ層とが積層され、ｐ型ＧａＮ層に接続されるｐ側電極と、ｎ側ＧａＮ層に接続されるｎ側電極と、から半導体層に電流を注入することにより活性層において発光する。そして、例えば、基板にサファイアを用いたＬＥＤでは、同じ側の面にｐ側電極とｎ側電極とが設けられる場合が多く、これらの電極の側の面から光を取り出す。
この時、電極側の面から光を取り出すために、例えば、ｐ側電極として金属酸化物等からなる透明電極を用いることが一般的であるが、金属酸化物の導電率は一般的な金属よりも１桁以上小さいことから、活性層に対して均一に電流注入を行うことが難しい。これに対し、例えば、透明電極の上に細線状のパッド電極を設けることで電流の広がり方を均一する技術が公開されている（例えば、特許文献１参照）。この時、パッド電極に用いられる材料は電気的接続特性の観点で選択されるため、一般的に光の吸収率が高い。このため、電流注入領域を均一にして電流注入を効率化するためにパッド電極の面積を広げると、パッド電極で吸収される光が増える。従ってこのような構成においては、電流注入の効率の向上と光取り出し効率の向上とはトレードオフの関係になり、結果として効率の向上に限界がある。
一方、半導体発光素子において、電極の形状を工夫し、また、電極の一部にショットキー電極を用いる、または、電流阻止層を用いることなどにより、電流の流路を制御して効率を向上する技術が開示されている（例えば、特許文献２参照）。しかしながら、この場合においても、半導体層に接触する電極及びこの電極の上に設けられるパッド電極における、特性、形状、配置等に関しては配慮されておらず、パッド電極における光吸収による効率低下の問題は解消されない。
このように、従来の技術では、電流注入効率を向上しつつ、光取り出し効率を向上することが難しかった。
特許第４０８９１９４号公報 特開２０００−１７４３３９号公報
本発明は、電流注入効率を向上しつつ光取り出し効率を向上する半導体発光素子、半導体発光装置及び半導体発光素子の製造方法を提供する。
本発明の一態様によれば、第１半導体層と、第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、を有する積層構造体と、前記第１半導体層に電気的に接続された第１電極と、前記第２半導体層に対してオーミック接触を形成し、前記発光層からの発光光に対して透光性を有し、Ｉｎ、Ｚｎ、Ｓｎ、Ｎｉ、Ｍｇ、Ｃｕ、Ａｕ、Ｐｄ、Ｒｈ及びＧａよりなる群から選択された少なくとも１つの酸化物を含む第２電極と、前記第２電極を貫通し、前記第２電極に電気的に接続され、前記第２半導体層に対してショットキー接触を形成し、Ａｌ、Ａｇ及びＲｈの少なくとも１つを含む第３電極と、前記第３電極の前記第２半導体層とは反対の側に形成され、前記第１半導体層、前記発光層及び前記第２半導体層の積層方向からみたときに前記第３電極と同じ形状を有する第４電極と、を備え、前記第３電極の前記発光光に対する反射率は、前記第４電極の前記発光光に対する反射率よりも高いことを特徴とする半導体発光素子が提供される。
本発明の別の一態様によれば、第１半導体層と、第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、を有する積層構造体と、前記第１半導体層に接する第１電極であって、前記第１電極と前記第２半導体層との間に前記第１半導体層が配置され、銀を含む第１電極と、前記第２半導体層に対してオーミック接触を形成し、前記発光層からの発光光に対して透光性を有し、Ｉｎ、Ｚｎ、Ｓｎ、Ｎｉ、Ｍｇ、Ｃｕ、Ａｕ、Ｐｄ、Ｒｈ及びＧａよりなる群から選択された少なくとも１つの酸化物を含む第２電極と、前記第２電極を貫通し、前記第２電極に電気的に接続され、前記第２半導体層に対してショットキー接触を形成し、Ａｌ、Ａｇ及びＲｈの少なくとも１つを含む第３電極と、前記第３電極の前記第２半導体層とは反対の側に形成され、前記第１半導体層、前記発光層及び前記第２半導体層の積層方向からみたときに前記第３電極と同じ形状を有する第４電極と、を備え、前記第２電極、前記第３電極及び前記第４電極と、前記第１半導体層と、の間に前記第２半導体層が配置され、前記第３電極の前記発光光に対する反射率は、前記第４電極の前記発光光に対する反射率よりも高いことを特徴とする半導体発光素子が提供される。
本発明の別の一態様によれば、上記の半導体発光素子と、前記半導体発光素子から放出された光を吸収し、前記光とは異なる波長の光を放出する波長変換層と、を備えたことを特徴とする半導体発光装置が提供される。
本発明の別の一態様によれば、第１半導体層と、第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、を有する積層構造体と、前記第１半導体層に電気的に接続された第１電極と、前記第２半導体層に対してオーミック接触を形成し、前記発光層からの発光光に対して透光性を有し、Ｉｎ、Ｚｎ、Ｓｎ、Ｎｉ、Ｍｇ、Ｃｕ、Ａｕ、Ｐｄ、Ｒｈ及びＧａよりなる群から選択された少なくとも１つの酸化物を含む第２電極と、前記第２電極を貫通し、前記第２電極に電気的に接続され、前記第２半導体層に対してショットキー接触を形成し、Ａｌ、Ａｇ及びＲｈの少なくとも１つを含む第３電極と、前記第３電極の前記第２半導体層とは反対の側に形成された第４電極と、を有し、前記第３電極の前記発光光に対する反射率は、前記第４電極の前記発光光に対する反射率よりも高い半導体発光素子の製造方法であって、前記第１半導体層、前記発光層及び前記第２半導体層を積層し、前記第１半導体層の上に前記第１電極を形成し、前記第２半導体層の上に前記第２電極を形成し、前記第２電極の形成の後に、前記第２電極から露出された前記第２半導層の上に、前記第３電極となる膜及び前記第４電極となる膜を積層し、前記第３電極となる膜及び前記第４電極となる膜を加工し、前記第３電極及び前記第４電極の形成は、前記第２電極の形成において加えられる温度よりも低い温度で実施されることを特徴とする半導体発光素子の製造方法が提供される。
本発明によれば、電流注入効率を向上しつつ光取り出し効率を向上する半導体発光素子、半導体発光装置及び半導体発光素子の製造方法が提供される。
本発明の第１の実施形態に係る半導体発光素子の構成を例示する模式図である。 比較例の半導体発光素子の構成を例示する模式図である。 本発明の第１の実施形態に係る半導体発光素子の効果のシミュレーションモデルを例示する模式図である。 本発明の第１の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。 図４に続く工程順模式的断面図である。 本発明の第１の実施形態に係る別の半導体発光素子の構成を例示する模式的平面図である。 本発明の第２の実施形態に係る半導体発光素子の構成を例示する模式図である。 本発明の第２の実施形態に係る別の半導体発光素子の構成を例示する模式図である。 本発明の第３の実施形態に係る半導体発光素子の製造方法を例示するフォローチャート図である。 本発明の第４の実施形態に係る半導体発光装置の構成を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施の形態）
図１は、本発明の第１の実施形態に係る半導体発光素子の構成を例示する模式図である。
すなわち、同図（ｂ）は平面図であり、同図（ａ）は同図（ｂ）のＡ−Ａ’線断面図である。
図１に表したように、本発明の第１の実施形態に係る半導体発光素子１１０は、ｎ型半導体層１と、ｐ型半導体層２と、ｎ型半導体層１とｐ型半導体層２との間に設けられた発光層３と、を有する積層構造体１ｓを備える。
本具体例では、ｎ型半導体層１が第１半導体層であり、ｐ型半導体層が第２半導体層である。
そして、本具体例では、積層構造体１ｓは、ｐ型半導体層２と発光層３とが選択的に除去されて、ｐ型半導体層２の側の第１主面１ｓａにｎ型半導体層１の一部が露出した構造を有している。
そして、半導体発光素子１１０においては、ｎ型半導体層１に電気的に接続されたｎ側電極７が設けられる。
さらに、ｐ型半導体層２に対してオーミック接触を形成するオーミック電極４ｏが設けられる。オーミック電極４ｏは、発光層３からの発光光に対して透光性を有する。なお、オーミック電極４ｏは、ｐ型半導体層２に電気的に接続されている。
さらに、オーミック電極４ｏを貫通し、オーミック電極４ｏに電気的に接続され、ｐ型半導体層２に対してショットキー接触を形成するショットキー電極４ｓが設けられる。なお、ショットキー電極４ｓの少なくとも一部が、オーミック電極４ｏを貫通していれば良く、例えば、ショットキー電極４ｓの一部は、オーブック電極４ｏの周縁部においてｐ型半導体層２の上に設けられ、ｐ型半導体層２に対してショットキー接触を形成していても良い。
そして、ショットキー電極４ｓの上にパッド電極４ｐが設けられる。
すなわち、パッド電極４ｐは、ショットキー電極のｐ型半導体層２とは反対の側に形成される。そして、パッド電極４ｐは、ｎ型半導体層、発光層３及びｐ型半導体層２の積層方向（すなわち、第１主面１ｓａに対して垂直な方向）からみたときに、ショットキー電極４ｓと同じ形状を有する。
例えば、後述するように、パッド電極４ｐとなる膜とショットキー電極４ｓとなる膜を成膜し、同一のパターンで一括して加工することにより、パッド電極４ｐとショットキー電極４ｓとは同じ平面形状を有することができる。
本具体例においては、上記のｎ側電極７が第１電極であり、オーミック電極４ｏが第２電極であり、ショットキー電極４ｓが第３電極であり、パッド電極４ｐが第４電極である。
第４電極は、パッド電極として用いることができる。すなわち、パッド電極４ｐには、例えば配線材料であるワイヤやフリップチップ実装の際のバンプなどが配置され、電流が通電される。
なお、本具体例では、ｎ側電極７とショットキー電極４ｓ（及びパッド電極４ｐ）とは、第１主面１ｓａに垂直な方向からみた時に、半導体発光素子１１０の対角の位置に設けられているが、後述するように、ｎ側電極７及びショットキー電極４ｓの配置及び平面形状は任意であり、各種の変形が可能である。
積層構造体１ｓは、例えばサファイアからなる基板１０の上に設けられる。なお、本具体例では、光取り出し効率向上を目的として基板１０には凹凸が設けられている。ただし、この凹凸は必要に応じて設ければ良く、凹凸はなくても良い。
この基板１０の上に、例えばノンドープのＧａＮバッファ層１１が設けられ、この上に、例えばｎ型ＧａＮからなるｎ型半導体層１が設けられる。なお、本具体例では、ｐ型半導体層２と発光層３とが選択的に除去されて、ｐ型半導体層２の側の第１主面１ｓａにｎ型半導体層１の一部が露出しており、この露出した部分を下部ｎ型半導体層１ａと言い、下部ｎ型半導体層１ａの上の部分のｎ型半導体層１を上部ｎ型半導体層１ｂと言うことにする。すなわち、ｎ型半導体層１は、下部ｎ型半導体層１ａ及び上部ｎ型半導体層１ｂを有する。
そして、下部ｎ型半導体層１ａの上にｎ側電極７が設けられている。ｎ側電極７には、例えば、Ｔｉ／Ａｌ系材料を用いることができ、より具体的にはＴｉ／Ａｌ／Ｐｔの積層膜（Ｔｉがｎ型半導体層１の側に配置されている。）を用いることができる。ただし、本発明はこれに限らず、ｎ側電極７には任意の材料を用いることができ、例えばｎ型半導体層１に対してオーミック接触を形成する任意の材料及び、単層や積層の任意の構成を適用することができる。Ｔｉ／Ａｌ／Ｐｔの積層膜をｎ側電極７に用いた場合、これらの積層膜を成膜した後に、窒素雰囲気中で６５０℃の温度によるアニール処理を施すことにより、ｎ型半導体層１とｎ側電極７との間のオーミック接触性を向上することができる。
そして、ｎ型半導体層１の上に、例えばＩｎＧａＮからなる発光層３（活性層）が設けられる。発光層３においては、単一量子井戸（ＳＱＷ：Single Quantum Well）構造や多量子井戸（ＭＱＷ：Multiple Quantum Wells）構造を採用することができる。なお、発光層３の発光波長のピーク発光波長は、例えば３７０ｎｍから４００ｎｍの範囲とされる。ただし、本発明はこれに限らず、発光層３の発光波長は任意である。
そして、発光層３の上に、例えば、ｐ型ＡｌＧａＮクラッド層２ａ、ｐ型ＧａＮ層２ｂ、及び、高濃度ドーピングｐ型ＧａＮ層２ｃが設けられる。ｐ型半導体層２は、ｐ型ＡｌＧａＮクラッド層２ａ、ｐ型ＧａＮ層２ｂ、及び、高濃度ドーピングｐ型ＧａＮ層２ｃを含む。
そして、ｐ型半導体層２の上に、オーミック電極４ｏが設けられている。オーミック電極４ｏには、例えば、ＩＴＯ（Indium-Tin Oxide）が用いられる。例えば、ＩＴＯ膜をｐ型半導体層２の上に例えば蒸着法により形成した後に、例えば３００℃〜８００℃、より好ましくは７００℃程度の高温の熱処理を施すことにより、オーミック電極４ｏとｐ型半導体層２とのオーミック接触が得られる。
なお、本発明はこれに限らず、オーミック電極４ｏは、発光層３からの発光光に対して透光性を有する、Ｉｎ、Ｚｎ、Ｓｎ、Ｎｉ、Ｍｇ、Ｃｕ、Ａｕ、Ｐｄ、Ｒｈ及びＧａよりなる群から選択された少なくとも１つの酸化物を含むことができる。
さらに、オーミック電極４ｏには、透光性を持たせるために、発光層３の発光波長よりも大きなバンドギャップを持つ任意の材料を用いることができ、また、発光波長における吸収係数の逆数よりも膜厚を十分薄くした金属膜を用いることもできる。
さらに、透光性を持たせるために、発光光に対しての透過率は比較的低くても、平面パターンを細線状やメッシュ状にし、開口部を持たせることによって、その開口部から発光光が透光できるようにしたものをオーミック電極４ｏに用いることもできる。
これにより、オーミック電極４ｏの発光層３からの発光光に対する透過率は、ショットキー電極４ｓの発光層３からの発光光に対する透過率よりも高く設定される。
そして、例えば、オーミック電極４ｏの一部には開口部４ｑが設けられ、この開口部４ｑにおいて、ｐ型半導体層２の上にショットキー電極４ｓが設けられている。ショットキー電極４ｓには、例えば、Ａｌを用いることができる。これにより、ショットキー電極４ｓとｐ型半導体層２とのショットキー接触が得られる。
ただし、本発明はこれに限らず、ショットキー電極４ｓは、ｐ型半導体層２に対してショットキー接触を形成し得る、Ａｌ、Ａｇ及びＲｈよりなる群から選択された少なくとも１つを含むことができる。
ショットキー電極４ｓには発光光に対する高い透過率を有する材料を適用することが望ましい。例えば、ショットキー電極４ｓの発光層３からの発光光に対する反射率は、８０％以上であることが望ましい。例えば、ショットキー電極４ｓとして上記のＡｌ、Ａｇ及びＲｈ等を用いることにより、これが実現できる。
そして、ショットキー電極４ｓの上に設けられるパッド電極４ｐには、例えば、Ｔｉ／Ｐｔ／Ａｕ、または、Ｎｉ／Ａｕを用いることができる。すなわち、パッド電極には、上側（積層構造体１ｓとは反対の側）に電気的接続性の良好な例えばＡｕが配置され、下側（積層構造体１ｓの側）に密着性の高いＮｉやＴｉなどの材料を用いた積層膜を用いることができる。
すなわち、パッド電極４ｐは、第３電極の上に設けられたＮｉ層及び前記Ｎｉ層の上に設けられたＡｕ層を有する積層体、並びに、第３電極の上に設けられたＴｉ層、前記Ｔｉ層の上に設けられたＰｔ層、及び、前記Ｐｔ層の上に設けられたＡｕ層を有する積層体、のいずれかを有することができる。
この時、パッド電極４ｐには、ショットキー電極４ｓに対する密着性と、後に接続される接続配線との電気的接続性と、の両方の観点で適正な材料が選択されるため、発光層３からの発光光に対する反射率は比較的低い。
一方、既に説明したように、ショットキー電極４ｓには、発光光に対する反射率が高い材料が選択される。すなわち、ショットキー電極４ｓの発光層３からの発光光に対する反射率は、パッド電極４ｐ発光層３からの発光光に対する反射率よりも高い。
このため、発光層３で発光した光は、ショットキー電極４ｓにおいて効率良く反射され、透光性のあるオーミック電極４ｏを通して、出射することができる。
そして、本実施形態に係る半導体発光素子１１０においては、反射率の低いパッド電極４ｐは、反射率の高いショットキー電極４ｓと平面形状が同じであるため、発光層３からの発光光はパッド電極４ｐに入射することがないので、光の吸収による効率の低下が抑制される。このとき、オーミック電極４ｏは透光性が高いため、オーミック電極４ｏでの光の吸収は可及的に抑制され、高効率で光が出射することができる。
また、ショットキー電極４ｓはｐ型半導体層２に対してオーミック接触を形成するので、パッド電極４ｐ及びショットキー電極４ｓを通じて流れる電流は、直接ｐ型半導体層２には流入され難く、電流は、ショットキー電極４ｓに接続されているオーミック電極４ｏを介してｐ型半導体層２に流入する。このため、ショットキー電極４ｓに対応した位置の発光層３においては発光が抑制され、オーミック電極４ｏに対応した発光層３で効率的に発光する。すなわち、オーミック電極４ｏよりも透光性の低いショットキー電極４ｓの下では発光し難く、透光性の高いオーミック電極４ｏの部分において、オーミック電極４ｏからｐ型半導体層２に比較的均一に電流が注入され、発光層３に対して均一に電流が注入され、電流注入効率を向上することができる。
そして、既に説明したように、発光光は、高反射率のショットキー電極４ｓで効率的に反射され、オーミック電極４ｏを透過して取り出される。
（比較例）
図２は、比較例の半導体発光素子の構成を例示する模式図である。
すなわち、同図（ｂ）は平面図であり、同図（ａ）は同図（ｂ）のＡ−Ａ’線断面図である。
図２に表したように、比較例の半導体発光素子１１９においては、ショットキー電極４ｓが設けられていない。すなわち、オーミック電極４ｏには開口部４ｑが設けられず、オーミック電極４ｏは、ｐ型半導体層２のほぼ全面に渡って設けられ、その一部の上に、パッド電極４ｐが設けられている。これ以外は、半導体発光素子１１０と同様の構造である。
半導体発光素子１１９においては、ショットキー電極４ｓが設けられていないので、パッド電極４ｐからオーミック電極４ｏに流入する電流は、ｐ型半導体層２を経て発光層３のほぼ全面に流入する。このため、発光層３のほぼ全面で発光する。すなわち、透光性が低いパッド電極４ｐの下の部分の発光層３でも発光し、この光の多くの部分は、光反射率が低いパッド電極４ｐによって吸収されてしまい、外部に取り出すことができない。また、パッド電極４ｐの下以外の部分に対応する発光層３で発光した光の一部は、例えば、基板１０側の界面で反射し、パッド電極４ｐに入射して、吸収される。
このように、比較例の半導体発光素子１１９においては、ショットキー電極４ｓが設けられていないため、電流注入領域が制御できす、電流注入効率が低く、そして、光取り出し効率も低い。
これに対し、半導体発光素子１１０では、パッド電極４ｐと平面形状が同じで、ショットキー接続を形成し高反射率のショットキー電極４ｓを、パッド電極４ｐとｐ型半導体層２との間に挿入することで、電流注入効率を向上しつつ光取り出し効率を向上する半導体発光素子が提供できる。
なお、発光層３からの発光光がパッド電極４ｐに入射しないように、ショットキー電極４ｓの平面形状は、パッド電極４ｐと同じ平面形状を有することが望ましい。すなわち、ショットキー電極４ｓよりもパッド電極４ｐが大きい場合は、発光光が低反射率のパッド電極４ｐに入射し吸収され、効率が低下する。
ここで、平面形状が同じとは、発光層３の側からみたときに、パッド電極４ｐがショットキー電極４ｓによって実質的に遮蔽される状態を言う。ここで、「同じ」とは、厳密に同じである場合の他、例えば製造における加工精度のばらつきや加工の際に形成されるテーパによる差等を含むものであり、実質的に同じであれば良い。
なお、ショットキー電極４ｓよりもパッド電極４ｐが小さい場合にも、高い光取り出し効率が得られる。ただし、半導体発光素子１１０を実用する際に、パッド電極４ｐへの接続配線の接続工程を容易にし、また、接続面積を大きくして接続を安定化させるために、パッド電極４ｐの面積はできるだけ大きい方が好ましく、パッド電極４ｐができるだけ大きく設計される。このため、高い光取り出し効率と、接続工程の容易化及び接続の安定化と、の両方を達成するために、パッド電極４ｐとショットキー電極４ｓとの平面形状は実質的に同じに設定されることが望ましい。
さらに、後述するように、パッド電極４ｐとショットキー電極４ｓとの平面形状を実質的に同じにする場合には、両者の加工を同じ工程で一括して実施することができ、工程が省略できる利点もある。
なお、ショットキー電極４ｓのｐ型半導体層２に対する接触抵抗は、例えば、１．０×１０−２Ωｃｍ２以上とすることができる。一方、オーミック電極４ｓのｐ型半導体層２に対する接触抵抗は、ショットキー電極４ｓとｐ型半導体層２との接触抵抗の１０分の１以下とすることができる。これにより、電流の流路が適正に制御され、電流注入の効率が向上する。すなわち、例えば、半導体発光素子１１０の駆動電圧は、３Ｖ程度であり、このとき、２０ｍＡの電流を通電したときの圧降下は０．０２Ｖ程度となり、適正な駆動条件が維持できる。
以下、本実施形態に係る半導体発光素子１１０における光取り出し効率の向上の効果に関するシミュレーション結果について説明する。
図３は、本発明の第１の実施形態に係る半導体発光素子の効果のシミュレーションモデルを例示する模式図である。
図３に表したように、本シミュレーションにおいては、半導体発光素子１１０を簡単化した１次元モデルを採用した。なお、同図においては、オーミック電極４ｏは省略されている。
本シミュレーションでは、ショットキー電極４ｓの幅ｄ１を１００μｍとし、発光層３の幅ｄ２を１００μｍとし、発光層３とショットキー電極４ｓとの間の距離ｄ３（すなわち、ｐ型半導体層２の厚さ）を１００ｎｍとした。そして、ショットキー電極４ｓの端の位置を原点ｐ０とし、原点ｐ０からの距離を距離ｘとする。そして、発光層３で発光した光が、発光層３からショットキー電極４ｓに直接入射する光Ｉｄと、裏面で反射してショットキー電極４ｓに入射する光Ｉｒと、を、発光層３の幅ｄ２の全体に渡って距離ｘを変えてシミュレーションして求めた。なお、この際、簡単のため、裏面での反射率は１００％とした。
その結果、本モデルにおいては、発光層３からショットキー電極４ｓに直接入射する光Ｉｄの量の比率は全体の０．３５％で、裏面で反射して入射する光Ｉｒの量の比率は全体の８％であることが分かった。すなわち、発光層３からショットキー電極４ｓに８．３５％の光が入射する。
このとき、比較例の半導体発光素子１１９の場合は、ショットキー電極４ｓが設けられていないので、この８．３５％の光が反射率の低いパッド電極４ｐに入射し、相当の量の光がパッド電極４ｐによって吸収されてしまう。
これに対し、本実施形態に係る半導体発光素子１１０においては、この８．３５％の光は、パッド電極４ｐに入射せず、高反射率のショットキー電極４ｓにおいて高い反射率で反射され、例えば裏面で再び反射して効率的に取り出すことができる。
以下、半導体発光素子１１０の製造方法の一例について説明する。
図４は、本発明の第１の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
すなわち、同図（ａ）は最初の工程の図であり、同図（ｂ）は同図（ａ）に続く図である。
図５は、図４に続く工程順模式的断面図である。
図４（ａ）に表したように、例えば、サファイアからなる基板１０の上に、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法やＭＢＥ（Molecular Beam Epitaxy）法等によって、例えば、ノンドープのＧａＮバッファ層１１、及び、ｎ型ＧａＮ層からなるｎ型半導体層１を順次形成する。引き続き、ｎ型半導体層１の上に、例えばＩｎＧａＮ層からなる発光層３を、例えばＭＯＣＶＤ法やＭＢＥ法によって形成する。さらに、発光層３の上に、例えば、ＭＯＣＶＤ法などによって、ｐ型ＡｌＧａＮクラッド層２ａ、ｐ型ＧａＮ層２ｂ、及び、高濃度ドーピングｐ型ＧａＮ層２ｃを順次形成する。これにより、積層構造体１ｓが作製される。
この積層構造体１ｓを、例えば、ＲＴＡ（Rapid Thermal Annealing）炉等で熱処理することにより、ｐ型ＧａＮ層２ｂのｐ型活性化を促進させる。
次に、ｐ型半導体層２の上に、オーミック電極４ｏのためのＩＴＯからなる透明金属酸化膜４ｏｆを、例えば蒸着法等により成膜する。そして、透明金属酸化物を３００℃〜８００℃、より好ましくは７００℃付近の高温熱処理することにより、ｐ型半導体層２に対してオーミック接触が得られる。
この後、図４（ｂ）に表したように、リソグラフィ技術とＲＩＥ（Reactive Ion Etching）法等のエッチング技術により、一部の領域のオーミック電極４ｏ、ｐ型半導体層２及び発光層３、並びに、ｎ型半導体層１の一部を除去し、ｎ型半導体層１の一部を露出させる。なお、上記のエッチングは、ＲＩＥ法のようなドライエッチング法に限らず、例えばウェットエッチングにより行っても良い。
この後、図５（ａ）に表したように、加工物の全面に例えばＣＶＤ（Chemical Vapor Deposition）法等により、例えばシリコン酸化膜等の絶縁膜１２を形成した後、ｎ型半導体層１の上の絶縁膜の一部をリソグラフィ技術とウェットエッチング法等により除去し、例えば真空蒸着法及びリフトオフ法によって、Ｔｉ／Ａｌ／Ｐｔからなるｎ側電極７を形成する。この時、例えば窒素雰囲気中で６５０℃のアニール処理を施すことで、ｎ側電極７とｎ型半導体層１とのオーミック接触性を向上させることができる。なお、このアニール処理の前に絶縁膜１２を除去する。
この後、図５（ｂ）に表したように、別の絶縁膜（図示しない）を形成し、オーミック電極４ｏの上の絶縁膜の一部を除去し、開口部４ｑを形成し、ｐ型半導体層２の一部を露出させ、この上に、ショットキー電極４ｓとなる例えばＡｌ膜、及び、パッド電極４ｐとなる例えばＴｉ／Ｐｔ／Ａｕ積層膜またはＮｉ／Ａｕ積層膜を順次成膜し、これらの膜をフォトリソグラフィ法によって、同じマスクを用いて一括して加工して、ショットキー電極４ｓ及びパッド電極４ｐを形成する。これにより、ショットキー電極４ｓ及びパッド電極４ｐは同じ平面形状に加工される。この加工にはリフトオフ法を用いることができる。この後、上記の絶縁膜を除去し、オーミック電極４ｏの形状を加工する。
この後、リソグラフィ技術と例えばＲＩＥ技術により基板１０まで露出するように素子分離用溝（図示しない）を設けてチップ化が平易になるようにした後、素子分離用溝の側面まで被覆されるように例えばシリコン酸化膜等の絶縁透明膜（図示しない）をＣＶＤ法、スパッタ法、蒸着法等によって成膜し、図１に例示した半導体発光素子１１０が得られる。
なお、オーミック電極４ｏとして透光性のある金属酸化物材料を用いる場合には、ショットキー電極４ｓ及びパッド電極４ｐの形成工程よりも前にオーミック電極４ｏを形成することが望ましい。すなわち、上記のように、オーミック電極４ｏを形成する際に、オーミック接触性を向上させるために、透明金属酸化物４ｏｆを３００℃〜８００℃、より好ましくは７００℃付近の高温で熱処理する。この高温の熱処理が、ショットキー電極４ｓ及びパッド電極４ｐに加えられると、ショットキー電極４ｓ及びパッド電極４ｐにおいてマイグレーションなどの問題が発生する。このため、オーミック電極４ｏの形成の後に、ショットキー電極４ｓ及びパッド電極４ｐを形成することが望ましい。
なお、オーミック電極４ｏの形成の後に、ショットキー電極４ｓ及びパッド電極４ｐを形成する場合には、オーミック電極４ｏよりも上層にショットキー電極４ｓ及びパッド電極４ｐが配置される。そして、このとき、ショットキー電極４ｓとオーミック電極４ｏとの電気的接続を良好に維持するために、ショットキー電極４ｓはオーミック電極４ｏの一部を覆うように設けられていることが望ましい。
ただし、本発明は、これに限らず、ショットキー電極４ｓとオーミック電極４ｏとの電気的接続が得られれば、ショットキー電極４ｓ及びオーミック電極４ｏ（及びパッド電極４ｐ）の形状や配置は任意である。
さらに、本発明は上記に限らず、オーミック電極４ｏ、ショットキー電極４ｓ及びパッド電極４ｐに用いられる材料及び形成方法によっては、オーミック電極４ｏ、ショットキー電極４ｓ及びパッド電極４ｐの形成順序は任意である。
なお、上記の具体例では、オーミック電極４ｏとなる材料の形成の後に、積層構造体１ｓを加工して、ｎ型半導体層１の一部を露出させたが、オーミック電極４ｏとなる材料の形成工程と、積層構造体１ｓの加工工程と、の順序の入れ替えが可能である。さらに、上記は製造方法の一例であり、技術的に可能な範囲で、各工程の順序を入れ替えても良い。
なお、本実施形態に係る半導体発光素子１１０において、ショットキー電極４ｓ（第３電極）の導電率は、オーミック電極４ｏ（第２電極）の導電率よりも低く設定することができる。さらに、パッド電極４ｐ（第４電極）の導電率は、オーミック電極４ｏ（第２電極）の導電率よりも低く設定することができる。すなわち、オーミック電極４ｏの導電率を高く設定することで、オーミック電極４ｏにおける電圧降下を抑制し、効率を上げることができる。
図６は、本発明の第１の実施形態に係る別の半導体発光素子の構成を例示する模式的平面図である。
図６に表したように、本実施形態に係る別の半導体発光素子１１１においては、ショットキー電極４ｓ（及びパッド電極４ｐ）の第１主面１ｓａに垂直な方向からみた時の平面形状が上述の半導体発光素子１１０から変えられている。すなわち、半導体発光素子１１１においては、半導体発光素子１１０の平面形状において、ｎ側電極７に対向する対角及びその対角から延在する２つの辺に沿って、開口部４ｑが設けられ、その形状に沿った形状で、ショットキー電極４ｓ及びパッド電極４ｐが設けられている。これにより、ショットキー電極４ｓによる電流の経路が整形され、電流注入領域をより均一にすることができる。
半導体発光素子１１１により、電流注入効率をより向上し、光取り出し効率を向上する半導体発光素子が提供できる。
（第２の実施の形態）
本発明の第２の実施の形態においては、ｎ型半導体層に接続される電極において、オーミック電極とショットキー電極が設けられる。そして、この場合は、ｎ型半導体層の側から光が取り出される。
図７は、本発明の第２の実施形態に係る半導体発光素子の構成を例示する模式図である。
すなわち、同図（ｂ）は平面図であり、同図（ａ）は同図（ｂ）のＡ−Ａ’線断面図である。そして、同図（ｂ）は、同図（ａ）の矢印Ｂの方からみた時の平面図である。
図７に表したように、本実施形態に係る半導体発光素子１２０は、第１半導体層（ｐ型半導体層５２）と、第２半導体層（ｎ型半導体層５１）と、前記第１半導体層と前記第２半導体層との間に設けられた発光層５３と、を有する積層構造体５１ｓを備える。
ここで、本実施形態においては、ｐ型半導体層５２が第１半導体層であり、ｎ型半導体層５１が第２半導体層となる。
ｐ型半導体層５２は、発光層５３の側から順次配置された、ｐ型ＡｌＧａＮクラッド層５２ａ、ｐ型ＧａＮ層５２ｂ、及び、高濃度ドーピングｐ型ＧａＮ層５２ｃを有する。
そして、具体例では、ｐ型半導体層５２の発光層５３とは反対の側には、例えば、ｐ側コンタクト電極５５ａ、接合層５５ｂ及び導電性の基板５０がこの順で設けられている。ｐ側コンタクト電極５５ａには例えばＡｇが用いられ、接合層５５ｂには例えばＡｕが用いられ、基板５０には例えばＳｉが用いられる。
そして、半導体発光素子１２０は、さらに、第１半導体層に電気的に接続されたｐ側電極５４を備える。本具体例では、ｐ側電極５４は、ｐ側コンタクト電極５５ａ、接合層５５ｂ及び導電性の基板５０を介して、ｐ型半導体層５２に電気的に接続されている。
そして、半導体発光素子１２０は、さらに、オーミック電極５７ｏ、ショットキー電極５７ｓ及びパッド電極５７ｐを備える。
オーミック電極５７ｏは、ｎ型半導体層５１に対してオーミック接触を形成し、発光層５３からの発光光に対して透光性を有する。
ショットキー電極５７ｓは、オーミック電極５７ｏを貫通し、オーミック電極５７ｏに電気的に接続され、ｎ型半導体層５１に対してショットキー接触を形成する。すなわち、オーミック電極５７ｏには開口部５７ｑが設けられ、この開口部５７ｑにおいて、ショットキー電極５７ｓとｎ型半導体層５１とはショットキー接触を形成する。なお、ショットキー電極５７ｓの少なくとも一部が、オーミック電極５７ｏを貫通していれば良い。
パッド電極５７ｐは、ショットキー電極５７ｓのｎ型半導体層５１とは反対の側に形成され、ｐ型半導体層５２、発光層５３及びｎ型半導体層５１の積層方向からみたときにショットキー電極５７ｓと同じ平面形状を有する。
ここで、本実施形態においては、ｐ側電極５４が第１電極であり、オーミック電極５７ｏが第２電極であり、ショットキー電極５７ｓが第３電極であり、パッド電極５７ｐが第４電極である。
すなわち、半導体発光素子１２０においては、第１半導体層はｐ型半導体層５２であり、第２半導体層はｎ型半導体層５１であり、第１電極は、積層構造体５１ｓの第１半導体層の側の第２主面５１ｓｂに設けられ、第２、第３及び第４電極は、積層構造体５１ｓの第２半導体層の側の第３主面５１ｓｃに設けられている。
ｎ型半導体層５１、発光層５３、ｐ型半導体層５２、オーミック電極５７ｏ、ショットキー電極５７ｓ及びパッド電極５７ｐには、それぞれ、第１の実施形態で説明したｎ型半導体層１、発光層３、ｐ型半導体層２、オーミック電極４ｏ、ショットキー電極４ｓ及びパッド電極４ｐと同様の構成及び材料を適用することができる。ただし、半導体発光素子１２０におけるｐ側電極５４には、例えば、Ｔｉ／Ｗ等を用いることができる。
オーミック電極５７ｏ、ショットキー電極５７ｓ及びパッド電極５７ｐは、第１の実施形態と同様の効果を発揮でき、これにより、半導体発光素子１２０によって、電流注入効率を向上しつつ光取り出し効率を向上する半導体発光素子が提供できる。
図８は、本発明の第２の実施形態に係る別の半導体発光素子の構成を例示する模式図である。
すなわち、同図（ｂ）は平面図であり、同図（ａ）は同図（ｂ）のＡ−Ａ’線断面図である。そして、同図（ｂ）は、同図（ａ）の矢印Ｂの方からみた時の平面図である。
図８に表したように、本実施形態に係る別の半導体発光素子１２１においては、ショットキー電極５７ｓ（及びパッド電極５７ｐ）が、複数の細線状の形状を周囲の枠で囲んだ形状を有している。そして、その細線と枠とで取り囲まれた内部、及び、枠の外側にオーミック電極５７ｏが設けられている。
この場合も電流注入効率を向上しつつ光取り出し効率を向上する半導体発光素子が提供できる。
このように、オーミック電極５７ｏ、ショットキー電極５７ｓ及びパッド電極５７ｐは任意の形状を有することができる。
なお、ｎ型半導体層５１の側に、オーミック電極５７ｏを設ける場合には、ｎ型半導体層５１の抵抗が比較的低いのでオーミック電極５７ｏが全面になくても活性層平面に対し均一に電流を注入できる。このため、全面にオーミック電極５７ｏが広がっていなくても良く、さらにオーミック電極５７ｏとして平面パターンが細線状やメッシュ状の金属膜を用いることもできる。
（第３の実施の形態）
本発明の第３の実施の形態は、半導体発光素子の製造方法に係る。以下では、第１の実施形態に係る半導体発光素子１１０の製造方法を例にして説明する。
すなわち、本実施形態に係る半導体発光素子の製造方法は、第１半導体層（ｎ型半導体層１）と、第２半導体層（ｐ型半導体層２）と、第１半導体層と第２半導体層との間に設けられた発光層３と、を有する積層構造体１ｓと、前記第１半導体層に電気的に接続された第１電極（ｎ側電極７）と、前記第２半導体層に対してオーミック接触を形成し、前記発光層からの発光光に対して透光性を有する第２電極（オーミック電極４ｏ）と、前記第２電極を貫通し、前記第２電極に電気的に接続され、前記第２半導体層に対してショットキー接触を形成する第３電極（ショットキー電極４ｓ）と、前記第３電極の前記第２半導体層とは反対の側に形成された第４電極（パッド電極４ｐ）と、を有する半導体発光素子の製造方法である。
以下では、本実施形態に係る半導体発光素子の製造方法の特徴の部分について説明する。
図９は、本発明の第３の実施形態に係る半導体発光素子の製造方法を例示するフォローチャート図である。
図９に表したように、本実施形態に係る半導体発光素子の製造方法においては、前記第１半導体層、前記発光層及び前記第２半導体層を積層する（ステップＳ１１０）。例えば、図４（ａ）に関して説明した方法が採用でき、これにより積層構造体１ｓが形成される。
そして、必要に応じて、第１半導体層を露出させる（ステップＳ１１１）。なお、第２の実施形態に係る半導体発光素子１２０を製造する際には、このステップＳ１１１は省略される。
そして、前記第１半導体層（例えばｎ型半導体層１）の上に前記第１電極（例えばｎ側電極７）を形成する（ステップＳ１２０）。
そして、前記第２半導体層（例えばｐ型半導体層２）の上に前記第２電極（例えばオーミック電極４ｏ）を形成する（ステップＳ１３０）。
この時、上記のステップＳ１２０及びステップＳ１３０の順序は入れ替えが可能であり、例えば、図４（ｂ）及び図５（ｂ）に関して説明した方法を採用することができる。
そして、前記第２電極から露出された前記第２半導層の上に、前記第３電極となる膜及び前記第４電極となる膜を積層する（ステップＳ１４０）。
そして、前記第３電極となる膜及び前記第４電極となる膜を、同一のマスクを用いて一括して加工する（ステップＳ１５０）。
上記のステップＳ１４０及びステップＳ１５０では、例えば、図５（ｂ）に関して説明した方法を採用することができる。
すなわち、例えば、オーミック電極４ｏの上の絶縁膜の一部を除去し、開口部４ｑを形成し、ｐ型半導体層２の一部を露出させ、この上に、ショットキー電極４ｓとなるＡｌ膜、及び、パッド電極４ｐとなるＴｉ／Ｐｔ／Ａｕ積層膜等を順次成膜する。これらの膜は、例えばリフトオフ法によって、同じマスクを用いて一括して加工され、ショットキー電極４ｓ及びパッド電極４ｐが形成される。
これにより、ショットキー電極４ｓ及びパッド電極４ｐは同じ平面形状に加工することができる。
上記のステップＳ１３０において、第２電極（オーミック電極４ｏ）の形成は、前記第２半導体層の上に前記第２電極となる膜を形成した後に実施される熱処理であって、３００℃以上８００℃以下の熱処理を含む。これにより、良好なオーミック接触が得られる。
また、上記のステップＳ１４０（前記第３電極となる膜及び前記第４電極となる膜の積層）は、ステップＳ１３０（前記第２電極の形成）の後に実施されることが望ましい。これにより、ステップＳ１３０における高温の熱処理が、前記第３電極となる膜及び前記第４電極となる膜に加えられることがないため、良好な特性が得られる。
そして、上記のステップＳ１４０及びステップＳ１５０は、ステップＳ１３０（前記第２電極の形成）において加えられる温度よりも低い温度で実施されることが望ましい。
なお、第２の実施形態に係る半導体発光素子１２０及び１２１のように、積層構造体５１ｓの第２主面５１ｓｂにｐ側電極５４が設けられ、第３主面５１ｓｃにオーミック電極５７ｏ、ショットキー電極５７ｓ及びパッド電極５７ｐが設けられる場合は、上記のステップＳ１１１が省略され、ステップＳ１１０の後に、第２主面５１ｓｂにｐ側コンタクト電極５５ａ及び接合層５５ｂを形成し、接合層５５ｂと基板５０とを接合させる。
この時、ｐ側コンタクト電極５５ａには例えばＡｇが用いられ、接合層５５ｂには例えばＡｕが用いられ、基板５０には例えばＳｉが用いられる。
そして、積層構造体５１ｓのｎ型半導体層５１の側の、積層構造体５１ｓを作製する際に用いられた例えばサファイア基板を除去し、その面（３主面５１ｓｃ）に、第２電極（この場合はｎ側のオーミック電極５７ｏ）を形成する（ステップＳ１３０）。
そして、第３電極及び第４電極（この場合は、ショットキー電極５７ｓ及びパッド電極５７ｐ）となる膜を積層し（ステップＳ１４０）、これらの膜を加工する（ステップＳ１５０）。
そして、第１半導体層（この場合はｐ型半導体層５２）の上に前記第１電極（この場合はｐ側電極５４）を形成する工程（ステップＳ１２０）。この時、導電性の基板５０の積層構造体５１ｓとは反対の側の面に前記第１電極（この場合はｐ側電極５４）を形成する。
本実施形態に係る半導体発光素子の製造方法によれば、電流注入効率を向上しつつ光取り出し効率を向上する半導体発光素子の製造方法が提供できる。
（第４の実施の形態）
図１０は、本発明の第４の実施形態に係る半導体発光装置の構成を例示する模式的断面図である。
図１０に表したように、本発明の第４の実施形態に係る半導体発光装置２１０は、上記の実施形態に係る半導体発光素子１１０、１１１、１２０及び１２１及びそれらの変形例のいずれかと、蛍光体と、を組み合わせた白色ＬＥＤである。
すなわち、本実施形態に係る半導体発光装置２１０は、上記のいずれかの半導体発光素子と、前記半導体発光素子から放出された光を吸収し、前記光とは異なる波長の光を放出する波長変換層と、を備える。波長変換層としては、例えば後述する蛍光体を有する層が用いられる。
なお、以下では、上記の半導体発光素子１１０と、波長変換層と、を組み合わせた場合として説明する。
図１０に表したように、本実施形態に係る半導体発光装置２１０においては、セラミック等からなる容器２２の内面に反射膜２３が設けられており、反射膜２３は容器２２の内側面と底面に分離して設けられている。反射膜２３は、例えばアルミニウム等からなるものである。このうち容器２２の底部に設けられた反射膜２３の上に、半導体発光素子１１０がサブマウント２４を介して設置される。
これら半導体発光素子１１０、サブマウント２４及び反射膜２３の固定には、接着剤による接着やハンダ等を用いることが可能である。
サブマウント２４の半導体発光素子側の表面には、図示しない電極が設けられ、これらの電極と半導体発光素子１１０のｐ側のパッド電極４ｐとｎ側電極７とが、それぞれボンディングワイヤ２６によって接続されている。
そして、半導体発光素子１１０を覆うように赤色蛍光体を含む第１蛍光体層２１１（波長変換層）が設けられており、この第１蛍光体層２１１の上には青色、緑色または黄色の蛍光体を含む第２蛍光体層２１２（波長変換層）が形成されている。これらの蛍光体層の上にはシリコン樹脂からなる蓋部２７が設けられている。
第１蛍光体層２１１は、樹脂及びこの樹脂中に分散された赤色蛍光体を含む。
赤色蛍光体としては、例えばＹ2Ｏ3、ＹＶＯ4、Ｙ2（Ｐ,Ｖ）Ｏ4等を母材として用いることができ、これに３価のＥｕ（Ｅｕ3+）を付活物質として含ませる。すなわち、Ｙ2Ｏ3:Ｅｕ3+、ＹＶＯ4:Ｅｕ3+等を赤色蛍光体として用いることができる。Ｅｕ3+の濃度は、モル濃度で１％〜１０％とすることができる。赤色蛍光体の母材としては、Ｙ2Ｏ3、ＹＶＯ4の他に、ＬａＯＳやＹ2（Ｐ, Ｖ）Ｏ4等を用いることができる。また、Ｅｕ3+の他にＭｎ4+等を利用することもできる。特に、ＹＶＯ4母体に、３価のＥｕと共に少量のＢｉを添加することにより、３８０ｎｍの吸収が増大するので、さらに発光効率を高くすることができる。また、樹脂としては、例えば、シリコン樹脂等を用いることができる。
また、第２蛍光体層２１２は、樹脂、並びに、この樹脂中に分散された青色、緑色及び黄色の少なくともいずれかの蛍光体、を含む。例えば、青色蛍光体と緑色蛍光体を組み合わせた蛍光体を用いても良く、また、青色蛍光体と黄色蛍光体とを組み合わせた蛍光体を用いても良く、青色蛍光体、緑色蛍光体及び黄色蛍光体を組み合わせた蛍光体を用いても良い。
青色蛍光体としては、例えば（Ｓｒ，Ｃａ）10（ＰＯ4）6Ｃｌ2：Ｅｕ2+やＢａＭｇ2Ａｌ16Ｏ27:Ｅｕ2+等を用いることができる。
緑色蛍光体としては、例えば３価のＴｂを発光中心とするＹ2ＳｉＯ5:Ｃｅ3+，Ｔｂ3+を用いることができる。この場合、ＣｅイオンからＴｂイオンへエネルギーが伝達されることにより励起効率が向上する。緑色蛍光体としては、例えば、Ｓｒ4Ａｌ14Ｏ25:Ｅｕ2+等を用いることができる。
黄色蛍光体としては、例えばＹ3Ａｌ5:Ｃｅ3+等を用いることができる。
また、樹脂として、例えば、シリコン樹脂等を用いることができる。
特に、３価のＴｂは、視感度が最大となる５５０ｎｍ付近に鋭い発光を示すので、３価のＥｕの鋭い赤色発光と組み合わせると発光効率が著しく向上する。
本実施形態に係る半導体発光装置２１０によれば、半導体発光素子１１０から発生した例えば３８０ｎｍの紫外光は、各蛍光体層に含まれる上記蛍光体を効率良く励起することができる。なお、これらの光は反射膜２３において反射し、効率良く蓋部２７から出射できる。
例えば、第１蛍光体層２１１に含まれる３価のＥｕ等を発光中心とする上記蛍光体は、６２０ｎｍ付近の波長分布の狭い光に変換され、赤色可視光を効率良く得ることが可能である。
また、第２蛍光体層２１２に含まれる青色、緑色、黄色の蛍光体が、効率良く励起され、青色、緑色、黄色の可視光を効率良く得ることができる。
これらの混色として、白色光やその他様々な色の光を、高効率でかつ演色性良く得ることが可能である。
次に、本実施形態に係る半導体発光装置２１０の製造方法について説明する。
なお、半導体発光素子１１０を作製する工程は、既に説明した方法を用いることができるので、以下では、半導体発光素子１１０が出来上がった後の工程について説明する。
まず、容器２２の内面に反射膜２３となる金属膜を、例えばスパッタリング法により形成し、この金属膜をパターニングして容器２２の内側面と底面にそれぞれ反射膜２３を残す。
次に、半導体発光素子１１０をサブマウント２４の上に固定し、ｐ側のパッド電極４ｐ及びｎ側電極７とサブマウント２４の電極どうしをボンディングワイヤ２６で接続する。そして、サブマウント２４を容器２２の底面の反射膜２３上に設置して固定する。
さらに、半導体発光素子１１０及びボンディングワイヤ２６を覆うように赤色蛍光体を含む第１蛍光体層２１１を形成し、この第１蛍光体層２１１上に青色、緑色或いは黄色の蛍光体を含む第２蛍光体層２１２を形成する。
蛍光体層のそれぞれの形成方法は、例えば各蛍光体を樹脂原料混合液に分散させたものを滴下し、さらに熱処理を行うことにより熱重合させて樹脂を硬化させる方法が採用できる。なお、各蛍光体を含有する樹脂原料混合液を滴下してしばらく放置した後に硬化させることにより、各蛍光体の微粒子が沈降し、第１、第２蛍光体層２１１、２１２の下層に各蛍光体の微粒子を偏在させることができ、各蛍光体の発光効率を適宜制御することが可能である。その後、蛍光体層上に蓋部２７を設け、本実施形態に係る半導体発光装置２１０、すなわち、白色ＬＥＤが作製される。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子を構成する半導体層、電極及び絶縁層など各要素の形状、サイズ、材質、配置関係などに関して、また製造方法に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子及び半導体発光装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子及び半導体発光装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
１ ｎ型半導体層（第１半導体層）
１ａ 下部ｎ型半導体層
１ｂ 上部ｎ型半導体層
１ｓ 積層構造体
１ｓａ 第１主面
２ ｐ型半導体層（第２半導体層）
２ａ ｐ型ＡｌＧａＮクラッド層
２ｂ ｐ型ＧａＮ層
２ｃ 高濃度ドーピングｐ型ＧａＮ層
３ 発光層
４ｏ オーミック電極（第２電極）
４ｏｆ 透明金属酸化膜
４ｐ パッド電極（第４電極）
４ｑ 開口部
４ｓ ショットキー電極（第３電極）
７ ｎ側電極（第１電極）
１０ 基板
１１ バッファ層
１２ 絶縁膜
２２ 容器
２３ 反射膜
２４ サブマウント
２６ ボンディングワイヤ
２７ 蓋部
５０ 基板
５１ ｎ型半導体層（第２半導体層）
５１ｓ 積層構造体
５１ｓｂ 第２主面
５１ｓｃ 第３主面
５２ ｐ型半導体層（第１半導体層）
５２ａ ｐ型ＡｌＧａＮクラッド層
５２ｂ ｐ型ＧａＮ層
５２ｃ 高濃度ドーピングｐ型ＧａＮ層
５３ 発光層
５４ ｐ側電極（第１電極）
５５ａ ｐ側コンタクト電極
５５ｂ 接合層
５７ｏ オーミック電極（第２電極）
５７ｐ パッド電極（第４電極）
５７ｑ 開口部
５７ｓ ショットキー電極（第３電極）
１１０、１１１、１１９、１２０、１２１ 半導体発光素子
２１０ 半導体発光装置
２１１ 第１蛍光体層
２１２ 第２蛍光体層

Claims (17)

  1. 第１半導体層と、第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、を有する積層構造体と、
    前記第１半導体層に電気的に接続された第１電極と、
    前記第２半導体層に対してオーミック接触を形成し、前記発光層からの発光光に対して透光性を有し、Ｉｎ、Ｚｎ、Ｓｎ、Ｎｉ、Ｍｇ、Ｃｕ、Ａｕ、Ｐｄ、Ｒｈ及びＧａよりなる群から選択された少なくとも１つの酸化物を含む第２電極と、
    前記第２電極を貫通し、前記第２電極に電気的に接続され、前記第２半導体層に対してショットキー接触を形成し、Ａｌ、Ａｇ及びＲｈの少なくとも１つを含む第３電極と、
    前記第３電極の前記第２半導体層とは反対の側に形成され、前記第１半導体層、前記発光層及び前記第２半導体層の積層方向からみたときに前記第３電極と同じ形状を有する第４電極と、
    を備え、
    前記第３電極の前記発光光に対する反射率は、前記第４電極の前記発光光に対する反射率よりも高いことを特徴とする半導体発光素子。
  2. 前記第３電極は、Ａｇ及びＲｈの少なくとも１つを含むことを特徴とする請求項１記載の半導体発光素子。
  3. 前記第２電極の前記発光光に対する透過率は、前記第３電極の前記発光光に対する透過率よりも高いことを特徴とする請求項１または２に記載の半導体発光素子。
  4. 前記第１半導体層は、ｎ型半導体からなり、
    前記第２半導体層は、ｐ型半導体からなり、
    前記第２半導体層と前記発光層とが選択的に除去されて前記第２半導体層の側の第１主面に前記第１半導体層の一部が露出しており、
    前記第１、第２、第３及び第４電極は、前記積層構造体の前記第１主面側に設けられていることを特徴とする請求項１〜３のいずれか１つに記載の半導体発光素子。
  5. 前記第１半導体層は、ｐ型半導体からなり、
    前記第２半導体層は、ｎ型半導体からなり、
    前記第１電極は、前記積層構造体の前記第１半導体層の側の第２主面に設けられ、
    前記第２、第３及び第４電極は、前記積層構造体の前記第２半導体層の側の第３主面に設けられていることを特徴とする請求項１〜３のいずれか１つに記載の半導体発光素子。
  6. 前記第３電極は、前記第２電極の一部を覆うように設けられていることを特徴とする請求項１〜５のいずれか１つに記載の半導体発光素子。
  7. 前記第４電極は、パッド電極であることを特徴とする請求項１〜６のいずれか１つに記載の半導体発光素子。
  8. 前記第１及び第２半導体層は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）を含むことを特徴とする請求項１〜７のいずれか１つに記載の半導体発光素子。
  9. 前記第３電極の導電率は、前記第２電極の導電率よりも低いことを特徴とする請求項１〜８のいずれか１つに記載の半導体発光素子。
  10. 前記第４電極は、前記第３電極の上に設けられたＮｉ層及び前記Ｎｉ層の上に設けられたＡｕ層を有する積層体、並びに、前記第３電極の上に設けられたＴｉ層、前記Ｔｉ層の上に設けられたＰｔ層、及び、前記Ｐｔ層の上に設けられたＡｕ層を有する積層体、のいずれかを有することを特徴とする請求項１〜９のいずれか１つに記載の半導体発光素子。
  11. 第１半導体層と、第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、を有する積層構造体と、
    前記第１半導体層に接する第１電極であって、前記第１電極と前記第２半導体層との間に前記第１半導体層が配置され、銀を含む第１電極と、
    前記第２半導体層に対してオーミック接触を形成し、前記発光層からの発光光に対して透光性を有し、Ｉｎ、Ｚｎ、Ｓｎ、Ｎｉ、Ｍｇ、Ｃｕ、Ａｕ、Ｐｄ、Ｒｈ及びＧａよりなる群から選択された少なくとも１つの酸化物を含む第２電極と、
    前記第２電極を貫通し、前記第２電極に電気的に接続され、前記第２半導体層に対してショットキー接触を形成し、Ａｌ、Ａｇ及びＲｈの少なくとも１つを含む第３電極と、
    前記第３電極の前記第２半導体層とは反対の側に形成され、前記第１半導体層、前記発光層及び前記第２半導体層の積層方向からみたときに前記第３電極と同じ形状を有する第４電極と、
    を備え、
    前記第２電極、前記第３電極及び前記第４電極と、前記第１半導体層と、の間に前記第２半導体層が配置され、
    前記第３電極の前記発光光に対する反射率は、前記第４電極の前記発光光に対する反射率よりも高いことを特徴とする半導体発光素子。
  12. 前記積層構造体の前記第２電極が設けられる側から前記発光光が出射することを特徴とする請求項１〜１１のいずれか１つに記載の半導体発光素子。
  13. 請求項１〜１２のいずれか１つに記載の半導体発光素子と、
    前記半導体発光素子から放出された光を吸収し、前記光とは異なる波長の光を放出する波長変換層と、
    を備えたことを特徴とする半導体発光装置。
  14. 第１半導体層と、第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、を有する積層構造体と、前記第１半導体層に電気的に接続された第１電極と、前記第２半導体層に対してオーミック接触を形成し、前記発光層からの発光光に対して透光性を有し、Ｉｎ、Ｚｎ、Ｓｎ、Ｎｉ、Ｍｇ、Ｃｕ、Ａｕ、Ｐｄ、Ｒｈ及びＧａよりなる群から選択された少なくとも１つの酸化物を含む第２電極と、前記第２電極を貫通し、前記第２電極に電気的に接続され、前記第２半導体層に対してショットキー接触を形成し、Ａｌ、Ａｇ及びＲｈの少なくとも１つを含む第３電極と、前記第３電極の前記第２半導体層とは反対の側に形成された第４電極と、を有し、前記第３電極の前記発光光に対する反射率は、前記第４電極の前記発光光に対する反射率よりも高い半導体発光素子の製造方法であって、
    前記第１半導体層、前記発光層及び前記第２半導体層を積層し、
    前記第１半導体層の上に前記第１電極を形成し、
    前記第２半導体層の上に前記第２電極を形成し、
    前記第２電極の形成の後に、前記第２電極から露出された前記第２半導層の上に、前記第３電極となる膜及び前記第４電極となる膜を積層し、
    前記第３電極となる膜及び前記第４電極となる膜を加工し、
    前記第３電極及び前記第４電極の形成は、前記第２電極の形成において加えられる温度よりも低い温度で実施されることを特徴とする半導体発光素子の製造方法。
  15. 前記第２電極の形成は、前記第２半導体層の上に前記第２電極となる膜を形成した後に実施される熱処理であって、３００℃以上８００℃以下の熱処理を含むことを特徴とする請求項１４記載の半導体発光素子の製造方法。
  16. 前記第３電極は、Ａｇ及びＲｈの少なくとも１つを含むことを特徴とする請求項１４または１５に記載の半導体発光素子の製造方法。
  17. 前記第３電極となる膜及び前記第４電極となる膜は、同一のマスクを用いて一括して加工されることを特徴とする請求項１４〜１６のいずれか１つに記載の半導体発光素子の製造方法。
JP2009038591A 2009-02-20 2009-02-20 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法 Active JP5350833B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009038591A JP5350833B2 (ja) 2009-02-20 2009-02-20 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
KR1020117019337A KR101302324B1 (ko) 2009-02-20 2009-11-09 반도체 발광 소자, 반도체 발광 장치 및 반도체 발광 소자의 제조 방법
CN200980157138.XA CN102326265B (zh) 2009-02-20 2009-11-09 半导体发光器件、半导体发光装置以及制造半导体发光器件的方法
PCT/JP2009/005955 WO2010095192A1 (ja) 2009-02-20 2009-11-09 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
KR1020137013942A KR101361392B1 (ko) 2009-02-20 2009-11-09 반도체 발광 소자, 반도체 발광 장치 및 반도체 발광 소자의 제조 방법
US13/195,926 US8994054B2 (en) 2009-02-20 2011-08-02 Nitride LED with a schottky electrode penetrating a transparent electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009038591A JP5350833B2 (ja) 2009-02-20 2009-02-20 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2010192859A JP2010192859A (ja) 2010-09-02
JP5350833B2 true JP5350833B2 (ja) 2013-11-27

Family

ID=42633494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009038591A Active JP5350833B2 (ja) 2009-02-20 2009-02-20 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法

Country Status (5)

Country Link
US (1) US8994054B2 (ja)
JP (1) JP5350833B2 (ja)
KR (2) KR101302324B1 (ja)
CN (1) CN102326265B (ja)
WO (1) WO2010095192A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162744A (en) * 1998-02-28 2000-12-19 Micron Technology, Inc. Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
JP5095785B2 (ja) 2010-08-09 2012-12-12 株式会社東芝 半導体発光素子及びその製造方法
KR20120042500A (ko) * 2010-10-25 2012-05-03 삼성엘이디 주식회사 반도체 발광 소자 및 그 제조방법
JP4989773B1 (ja) 2011-05-16 2012-08-01 株式会社東芝 半導体発光素子
JP5863291B2 (ja) * 2011-06-28 2016-02-16 株式会社小糸製作所 平面発光モジュール
KR101883842B1 (ko) * 2011-12-26 2018-08-01 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명시스템
CN103325905B (zh) * 2012-03-20 2016-01-06 山东浪潮华光光电子股份有限公司 一种具有电流阻挡结构的GaN基发光二极管芯片及其制作方法
JP5715593B2 (ja) * 2012-04-25 2015-05-07 株式会社東芝 半導体発光素子
WO2013169032A1 (ko) * 2012-05-09 2013-11-14 서울옵토디바이스주식회사 광추출 효율이 향상된 발광다이오드들
KR102070088B1 (ko) * 2013-06-17 2020-01-29 삼성전자주식회사 반도체 발광소자
US9847457B2 (en) 2013-07-29 2017-12-19 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and LED module having the same
WO2015016561A1 (en) * 2013-07-29 2015-02-05 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and led module having the same
JP6684541B2 (ja) * 2014-01-20 2020-04-22 ローム株式会社 発光素子
JP6256235B2 (ja) 2014-07-18 2018-01-10 日亜化学工業株式会社 半導体発光素子の製造方法
KR102224245B1 (ko) * 2015-01-26 2021-03-08 엘지이노텍 주식회사 발광소자, 발광소자 패키지, 및 이를 포함하는 조명시스템
US10615308B2 (en) * 2015-06-01 2020-04-07 Nichia Corporation Light emitting device
JP6039026B1 (ja) * 2015-09-04 2016-12-07 Ｄｏｗａエレクトロニクス株式会社 ｎ型オーミック電極の製造方法、ならびにｎ型オーミック電極、ｎ型電極およびＩＩＩ族窒化物半導体発光素子
US10797137B2 (en) * 2017-06-30 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for reducing Schottky barrier height and semiconductor device with reduced Schottky barrier height
JP7245101B2 (ja) * 2019-04-02 2023-03-23 キヤノン株式会社 半導体発光装置、露光ヘッド及び画像形成装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2837580B2 (ja) * 1992-06-17 1998-12-16 シャープ株式会社 発光ダイオード
US5309001A (en) 1991-11-25 1994-05-03 Sharp Kabushiki Kaisha Light-emitting diode having a surface electrode of a tree-like form
JP3916011B2 (ja) * 1997-02-21 2007-05-16 シャープ株式会社 窒化ガリウム系化合物半導体発光素子及びその製造方法
JPH11135834A (ja) * 1997-10-27 1999-05-21 Matsushita Electric Ind Co Ltd 発光ダイオード装置及びその製造方法
JP2000174339A (ja) * 1998-12-04 2000-06-23 Mitsubishi Cable Ind Ltd ＧａＮ系半導体発光素子およびＧａＮ系半導体受光素子
JP3975388B2 (ja) * 2000-04-07 2007-09-12 サンケン電気株式会社 半導体発光素子
CN1158714C (zh) * 2000-06-20 2004-07-21 晶元光电股份有限公司 具有分布式接触层的高亮度发光二极管
US6420736B1 (en) * 2000-07-26 2002-07-16 Axt, Inc. Window for gallium nitride light emitting diode
JP4159865B2 (ja) * 2002-12-11 2008-10-01 シャープ株式会社 窒化物系化合物半導体発光素子の製造方法
JP2004200303A (ja) 2002-12-17 2004-07-15 Sharp Corp 発光ダイオード
JP2004296979A (ja) * 2003-03-28 2004-10-21 Stanley Electric Co Ltd 発光ダイオード
US7173311B2 (en) * 2004-02-02 2007-02-06 Sanken Electric Co., Ltd. Light-emitting semiconductor device with a built-in overvoltage protector
JP2006066903A (ja) 2004-07-29 2006-03-09 Showa Denko Kk 半導体発光素子用正極
CN100590898C (zh) * 2004-07-29 2010-02-17 昭和电工株式会社 用于半导体发光器件的正电极
JP2006237574A (ja) * 2005-01-31 2006-09-07 Mitsubishi Cable Ind Ltd ＧａＮ系発光ダイオード
CN100375303C (zh) * 2005-10-27 2008-03-12 晶能光电（江西）有限公司 含有金锗镍的欧姆电极、铟镓铝氮半导体发光元件及制造方法
US8174025B2 (en) * 2006-06-09 2012-05-08 Philips Lumileds Lighting Company, Llc Semiconductor light emitting device including porous layer
US7754514B2 (en) * 2006-08-22 2010-07-13 Toyoda Gosei Co., Ltd. Method of making a light emitting element
JP2008060331A (ja) * 2006-08-31 2008-03-13 Rohm Co Ltd 半導体発光素子
JP2008182069A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 半導体発光素子
TWI362765B (en) * 2007-09-07 2012-04-21 Epistar Corp Light emitting diode device and manufacturing method therof

Also Published As

Publication number Publication date
WO2010095192A1 (ja) 2010-08-26
KR101302324B1 (ko) 2013-08-30
US20110284908A1 (en) 2011-11-24
CN102326265A (zh) 2012-01-18
KR101361392B1 (ko) 2014-02-11
JP2010192859A (ja) 2010-09-02
KR20130080478A (ko) 2013-07-12
US8994054B2 (en) 2015-03-31
KR20110106453A (ko) 2011-09-28
CN102326265B (zh) 2014-01-15

Similar Documents

Publication Publication Date Title
JP5350833B2 (ja) 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
JP4899825B2 (ja) 半導体発光素子、発光装置
TWI463699B (zh) Semiconductor light emitting element
US9368682B2 (en) Semiconductor light emitting device
JP5634003B2 (ja) 発光装置
WO2007102534A1 (ja) チップ型半導体発光素子
TW200937683A (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP2010171142A (ja) 半導体発光素子及び半導体発光装置
JP2014140067A (ja) 半導体発光素子
JP5514283B2 (ja) 半導体発光素子及び半導体発光装置
TW200421636A (en) Semiconductor light emitting device
KR20120002130A (ko) 플립칩형 발광 소자 및 그 제조 방법
US9559270B2 (en) Light-emitting device and method of producing the same
US8217566B2 (en) Electroluminescent device and method for producing an electroluminescent device
JP2013211598A (ja) 半導体発光ダイオード素子及び半導体発光装置
JP5983068B2 (ja) 半導体発光素子及び発光装置
JP5319820B2 (ja) 半導体発光ダイオード素子及び半導体発光装置
JP2012227289A (ja) 半導体発光装置
KR101722623B1 (ko) 발광소자 및 발광소자 패키지
JP2011061246A (ja) 窒化物半導体発光素子およびその製造方法
JP2006352038A (ja) 白色半導体発光素子およびその製法
JP5602916B2 (ja) 半導体発光素子
JP5368609B2 (ja) 半導体発光素子の製造方法
JP4110198B2 (ja) 半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130822

R151 Written notification of patent or utility model registration

Ref document number: 5350833

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250