CN109742143A - 集成增强型和耗尽型的hemt及其制造方法 - Google Patents

集成增强型和耗尽型的hemt及其制造方法 Download PDF

Info

Publication number
CN109742143A
CN109742143A CN201811632766.6A CN201811632766A CN109742143A CN 109742143 A CN109742143 A CN 109742143A CN 201811632766 A CN201811632766 A CN 201811632766A CN 109742143 A CN109742143 A CN 109742143A
Authority
CN
China
Prior art keywords
barrier layer
layer
depletion type
grid
enhanced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811632766.6A
Other languages
English (en)
Inventor
倪贤锋
范谦
何伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Han Hua Semiconductors Co Ltd
Original Assignee
Suzhou Han Hua Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Han Hua Semiconductors Co Ltd filed Critical Suzhou Han Hua Semiconductors Co Ltd
Priority to CN201811632766.6A priority Critical patent/CN109742143A/zh
Priority to US16/398,271 priority patent/US10784366B2/en
Publication of CN109742143A publication Critical patent/CN109742143A/zh
Priority to US16/984,487 priority patent/US11532739B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明所提出的集成增强型和耗尽型的HEMT及其制造方法，可以将增强型和耗尽型晶体管集成在一起，有利于增加氮化镓HEMT器件的用途，提高电路的特性，并且为实现单片集成高速数字/模拟混合信号射频电路奠定了基础。同时，利用势垒层的再生长技术，将杂质产生的电子变为导电沟道的一部分，增加二维电子气的浓度，提高导电性能同时防止多余的电子对器件的干扰。

Description

集成增强型和耗尽型的HEMT及其制造方法
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种集成增强型和耗尽型的HEMT及其制造方法。
背景技术
作为第三代半导体材料的代表，氮化镓(GaN)具有许多优良的特性，高临界击穿电场、高电子迁移率、高二维电子气浓度和良好的高温工作能力等。基于氮化镓的第三代半导体结构，如高电子迁移率晶体管(HEMT)、异质结构场效应晶体管(HFET)等已经得到了应用，尤其在射频、微波等需要大功率和高频率的领域具有明显优势。
GaN HEMT主要是应用于通讯行业和电力电子行业，但它在高速数字电路和混合信号领域也有独特的优势。GaN HEMT具有出色的高温稳定性，可以大幅度降低电路在热源和温场控制方面的成本。而GaN的宽禁带特征使得它同时具备高电子饱和速度和高击穿电压，使器件可以在更高的电压之下工作，而这可以提高电路的驱动能力。因此，与传统的硅技术相比，使用GaN HEMT基的数字电路能够满足在大电流电压摆幅和在严酷环境下工作的能力，使得其在相应的领域有潜在的巨大应用。
要实现GaN HEMT基的数字电路，就必须实现高性能的氮化镓基的E/D HEMT单片集成。相对于常规的D-mode(耗尽型)GaN HEMT,E-mode(增强型)GaN HEMT比较难以制造。而E-mod GaN HEMT不仅仅是实现DCFL逻辑的需要，而且其性能对电路的特性也起着至关重要的作用。因此，在E-mod GaN HEMT难以制造的基础上，实现增强型和耗尽型HEMT的单片集成就更加困难。
发明内容
本发明提出一种集成增强型和耗尽型HEMT的制造方法，包括：
提供衬底，并在所述衬底上依次形成缓冲层和第一势垒层；
在所述第一势垒层上形成介质层，并选择性的刻蚀所述介质层，以暴露出部分第一势垒层；
在暴露出的部分第一势垒层上进行再生长，形成第二势垒层，其中，所述第一势垒层的厚度为1nm-30nm；
去除所述介质层，并在所述第一势垒层上形成第一源极、第一漏极和第一栅极，在所述第二势垒层上形成第二源极、第二漏极和第二栅极。
在一个实施例中，所述第一势垒层和第二势垒层的总厚度不超过100nm。
在一个实施例中，所述第二势垒层的厚度为1nm-99nm。
在一个实施例中，所述在选择性的刻蚀所述介质层之前，在所述介质层上形成光刻胶层，并在所述光刻胶层上定义出要刻蚀的区域。
在一个实施例中，其特征在于，所述再生长过程中，所述暴露出的第一势垒层表面存在杂质诱导产生的n型掺杂，所述第二势垒层形成之后，所述n型掺杂产生的电子成为导电沟道的一部分。
在一个实施例中，所述介质层材料为氮化硅、二氧化硅和氮氧化硅中的任意一种。
相应的，本发明还提出一种集成增强型和耗尽型的HEMT，其特征在于，包括：
衬底；
位于所述衬底上的缓冲层；
位于所述缓冲层上的第一势垒层和位于第一势垒层上并覆盖部分第一势垒层的第二势垒层，其中，所述第一势垒层的厚度为1nm-30nm；
位于所述第一势垒层上的第一源极、第一漏极和第一栅极以及位于所述第二势垒层上的第二源极、第二漏极和第二栅极。
本发明所提出的集成增强型和耗尽型的HEMT及其制造方法，可以将增强型和耗尽型晶体管集成在一起，有利于增加氮化镓HEMT器件的用途，提高电路的特性，并且为实现单片集成高速数字/模拟混合信号射频电路奠定了基础。同时，利用势垒层的再生长技术，将杂质产生的电子变为导电沟道的一部分，增加二维电子气的浓度，提高导电性能同时防止多余的电子对器件的干扰。
附图说明
图1为一个实施例所提出的集成增强型和耗尽型HEMT的结构图；
图2为一个实施所提出的集成增强型和耗尽型HEMT的制造方法流程图。
图3-图6为制造一个实施例的集成增强型和耗尽型HEMT的示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的集成增强型和耗尽型的HEMT及其制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明中，在“形成在另一层上的层”中，可以意味着在另一层上方形成层，但不一定层与另一层直接物理或电接触(例如，可以存在一个或多个其他层在两层之间)。然而，在一些实施例中，“在......上形成”可以表示层与另一层的顶面的至少一部分直接物理接触。
本实施例所述的提出的集成增强型和耗尽型HEMT的结构如图1所示，包括：
衬底1，位于所述衬底1上的缓冲层2、位于所述缓冲层2上的第一势垒层3和位于所述第一势垒层3上并覆盖部分第一势垒层3的第二势垒层5。所述衬底1材料包括但不限于Si、Sic、GaN或蓝宝石等。所述缓冲层2材料可以为GaN、InN、AlN、AlGaN,InGaN等三族金属氮化物。所述缓冲层2为金属面极性。例如所述缓冲层材料为GaN，则为Ga极性的GaN缓冲层。所述缓冲层2与所述第一势垒层3相接触的表面形成有二维电子气，具有高电子迁移率和高电子密度，作为导电沟道使器件导通。所述第一势垒层3可以是三元或者四元的氮化物化合物半导体合金，例如AlGaN、InGaN等，厚度为1nm-30nm，具体厚度取决于三元或者四元金属材料所占组份，例如AlGaN中Al的组份。所述第二势垒层5可以是三元或者四元的氮化物化合物半导体合金，可以与所述第一势垒层3材料相同，也可以不同。在一个实施例中，所述第一势垒层材料可以是AlGaN，所述第二势垒层材料可以是InGaN。所述第二势垒层的厚度为1nm-99nm。所示第一势垒层3与所述第二势垒层5的厚度之和不超过100nm。
所述第一势垒层3上设有第一源极6、第一漏极7和第一栅极8，所述第一栅极8位于所述第一源极6和第一漏极7之间。所述第一源极6和第一漏极7可以为Ti，Pt，Au，W，Ni中的任意一种或多种金属的组合。所述第一栅极8可以是镍/金或者铂/金构成的金属叠层。所述第二势垒层5上设有第二源极9、第二漏极10和第二栅极11，所述第二栅极11位于所述第二源极9和第二漏极10之间。所述第二源极9和第二漏极10可以为Ti，Pt，Au，W，Ni中的任意一种或多种金属的组合。所述第二栅极11可以是镍/金或者铂/金构成的金属叠层。在势垒层比较薄时，在栅极不施加电压的情况下，也可以将沟道里的二维电子气截断，而当栅极施加正向电压的时候，沟道才开始导通，这样就可以实现增强型场效应管。因此，所述第一栅极8、第一源极6和第一漏极7以及对应下方的第一势垒层3、缓冲层2和衬底1构成增强型晶体管。所述第二栅极11、第二源极9和第二漏极10以及对应下方的第二势垒层5、第一势垒层3、缓冲层2和衬底1构成耗尽型晶体管。在本实施例中，所述第一势垒层的厚度需要满足增强型晶体管的要求，所述第二势垒层与第一势垒层的厚度之和需要满足耗尽型晶体管的要求。
本实施例所提供的集成增强型和耗尽型的HEMT，可以将增强型和耗尽型晶体管集成在一起，有利于增加氮化镓HEMT器件的用途，提高电路的特性，并且为实现单片集成高速数字/模拟混合信号射频电路奠定了基础。
相应的，本申请还提出一种集成增强型和耗尽型HEMT的制造方法，请参考图2-图6，所述方法包括：
S10：提供衬底，并在所述衬底上依次形成缓冲层和第一势垒层。
具体的，如图3所示，所述衬底1材料包括但不限于Si、SiC、GaN或蓝宝石等。所述缓冲层2材料可以为GaN、InN、AlN、AlGaN,InGaN等金属氮化物。所述缓冲层2为金属面极性。例如所述缓冲层2材料为GaN，则为Ga极性的GaN缓冲层。所述缓冲层2与所述第一势垒层3相接触的表面形成有二维电子气，具有高电子迁移率和高电子密度，作为导电沟道使器件导通。所述第一势垒层3可以是三元或者四元的氮化物化合物半导体合金，例如AlGaN、InGaN等，厚度为1nm-30nm。
为了生长外延层，可以先用化学试剂如丙酮和甲醇清洗所述衬底表面，然后利用氮气干燥，再通过金属有机化学气相沉积或者分子束外延或者直流溅射的方法，在气体环境(氢气或者氮气或者氢气氮气混合气体)或者真空将衬底加热到一定温度(可以是100℃-120℃)，通过控制通入不同元素的气体源，以分别生长形成缓冲层和势垒层。例如，在上述过程中，先通入包含镓源的气体和氨气形成缓冲层，再在此基础上，通入包含铝源的气体，形成第一势垒层。可以通过控制生长的时间控制所述第一势垒层的厚度。所述第一势垒层的具体厚度取决于AlGaN中Al的组份以及晶体管的阀值电压。
S20：在所述第一势垒层上形成介质层，并选择性的刻蚀所述介质层，以暴露出部分第一势垒层。
具体的，可以通过化学气相沉积的方法形成所述介质层4，所述介质层4材料包括但不限于氧化硅、氮化硅和氮氧化硅。所述介质层4厚度为1nm-1000nm。在刻蚀所述介质层4之前，可以先在所述介质层上涂覆一层光刻胶，然后通过曝光、显影等方示，在所述光刻胶层上定义出需要刻蚀的区域，再通过干法或或湿法刻蚀，将需要刻蚀的区域的光刻胶以及对应位置的介质层去除，以暴露出部分第一势垒层3。刻蚀完成后，将剩余的光刻胶去除。所述暴露出部分第一势垒层3可以是连续的，也可以是不连续的，图4中仅示出了连续的情况，可以理解的是，这不会妨碍本领域技术人员对本方案的理解。
S30：在暴露出的部分第一势垒层上进行再生长，形成第二势垒层。
具体的，请参考图5，所述第一势垒层3暴露出之后，在暴露出的第一势垒层3上进行再生长，以形成第二势垒层5。并且由于介质层4材料的性质，重生长无法在介质层上4进行，因此，介质层4上不会形成第二势垒层5。在一些情况下，在上述过程中所述介质层4上会形成多晶材料，形成的多晶材料可以通过lift-off(剥离)工艺去除。所述第二势垒层5的形成方法与所示第一势垒层3相同。所述再生长界面处存在杂质(硅离子或者氧离子)诱导而产生的n型掺杂，掺杂浓度为1*1015/cm3-2*1019/cm3。再生长进行之后，所述第二势垒层会形成调制掺杂，但由于势垒层与缓冲层之间的能带差异，在势垒层和缓冲层的界面会使杂质和电子产生分离，电子进入沟道中，成为二维电子气的一部分，增加二维电子气的浓度同时防止再生长界面产生电子而影响器件的截断。
S40：去除所述介质层，并在所述第一势垒层上形成第一源极、第一漏极和第一栅极，在所述第二势垒层上形成第二源极、第二漏极和第二栅极。
具体的，可以通过干法或者湿法刻蚀的方式去除介质层4，然后利用金属蒸镀的方法在所述第一势垒层3上形成第一源极6、第一漏极7和第一栅极8，在所述第二势垒层5上形成第二源极9、第二漏极10和第二栅极11，形成的器件结构如图6所示。形成所述源极、漏极和栅极的工艺是本领域的公知技术，此处不再进行更多的阐述。
在势垒层比较薄时，在栅极不施加电压的情况下，也可以将沟道里的二维电子气截断，而当栅极施加正向电压的时候，沟道才开始导通，这样就可以实现增强型场效应管。因此，所述第一栅极、第一源极和第一漏极以及对应下方的第一势垒层、缓冲层和衬底构成增强型晶体管。所述第二栅极、第二源极和第二漏极以及对应下方的第二势垒层、第一势垒层、缓冲层和衬底构成耗尽型晶体管。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (7)

1.一种集成增强型和耗尽型HEMT的制造方法，其特征在于，包括：
提供衬底，并在所述衬底上依次形成缓冲层和第一势垒层；
在所述第一势垒层上形成介质层，并选择性的刻蚀所述介质层，以暴露出部分第一势垒层；
在暴露出的部分第一势垒层上进行再生长，形成第二势垒层，其中，所述第一势垒层的厚度为1nm-30nm；
去除所述介质层，并在所述第一势垒层上形成第一源极、第一漏极和第一栅极，在所述第二势垒层上形成第二源极、第二漏极和第二栅极。
2.根据权利要求1所述的集成增强型和耗尽型HEMT的制造方法，其特征在于，所述第一势垒层和第二势垒层的总厚度不超过100nm。
3.根据权利要求2所述的集成增强型和耗尽型HEMT的制造方法，其特征在于，所述第二势垒层的厚度为1nm-99nm。
4.根据权利要求1所述的集成增强型和耗尽型HEMT的制造方法，其特征在于，所述在选择性的刻蚀所述介质层之前，在所述介质层上形成光刻胶层，并在所述光刻胶层上定义出要刻蚀的区域。
5.根据权利要求1所述的集成增强型和耗尽型HEMT的制造方法，其特征在于，所述再生长过程中，暴露出的第一势垒层表面存在杂质诱导产生的n型掺杂，第二势垒层形成之后，所述n型掺杂产生的电子成为导电沟道的一部分。
6.根据权利要求1所述的集成增强型和耗尽型HEMT的制造方法，其特征在于，所述介质层材料为氮化硅、二氧化硅和氮氧化硅中的任意一种。
7.一种集成增强型和耗尽型的HEMT，其特征在于，包括：
衬底；
位于所述衬底上的缓冲层；
位于所述缓冲层上的第一势垒层和位于第一势垒层上并覆盖部分第一势垒层的第二势垒层，其中，所述第一势垒层的厚度为1nm-30nm；
位于所述第一势垒层上的第一源极、第一漏极和第一栅极以及位于所述第二势垒层上的第二源极、第二漏极和第二栅极。
CN201811632766.6A 2018-12-29 2018-12-29 集成增强型和耗尽型的hemt及其制造方法 Pending CN109742143A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811632766.6A CN109742143A (zh) 2018-12-29 2018-12-29 集成增强型和耗尽型的hemt及其制造方法
US16/398,271 US10784366B2 (en) 2018-12-29 2019-04-30 Integrated enhancement/depletion mode HEMT and method for manufacturing the same
US16/984,487 US11532739B2 (en) 2018-12-29 2020-08-04 Integrated enhancement/depletion mode HEMT and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811632766.6A CN109742143A (zh) 2018-12-29 2018-12-29 集成增强型和耗尽型的hemt及其制造方法

Publications (1)

Publication Number Publication Date
CN109742143A true CN109742143A (zh) 2019-05-10

Family

ID=66362167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811632766.6A Pending CN109742143A (zh) 2018-12-29 2018-12-29 集成增强型和耗尽型的hemt及其制造方法

Country Status (2)

Country Link
US (2) US10784366B2 (zh)
CN (1) CN109742143A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466941A (zh) * 2020-11-27 2021-03-09 南方科技大学 一种E/D-mode GaN HEMT集成器件的制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1909240A (zh) * 2005-08-04 2007-02-07 中国科学院微电子研究所 铟镓磷增强/耗尽型应变高电子迁移率晶体管材料结构
CN101027776A (zh) * 2004-09-24 2007-08-29 皇家飞利浦电子股份有限公司 增强－耗尽场效应晶体管结构及其制造方法
CN101978489A (zh) * 2008-03-19 2011-02-16 克里公司 集成的基于氮化物和碳化硅的器件以及制造集成的基于氮化物的器件的方法
CN102543871A (zh) * 2012-01-09 2012-07-04 无锡晶凯科技有限公司 氮化镓基GaN功率集成电路制造工艺
US20130082278A1 (en) * 2011-09-29 2013-04-04 Sumitomo Electric Industries, Ltd. Nitride semiconductor device and method for producing the same
CN104134690A (zh) * 2014-07-22 2014-11-05 华为技术有限公司 一种高电子迁移率晶体管及其制备方法
WO2015009249A1 (en) * 2013-07-17 2015-01-22 Elektrotechnicky Ustav Sav Enhancement-mode iii-n transistor with n-polarity and method of fabricating the same
CN105428314A (zh) * 2015-12-26 2016-03-23 中国电子科技集团公司第十三研究所 GaN基HEMT器件制备方法
CN107210323A (zh) * 2015-03-30 2017-09-26 德州仪器公司 常关型iii族氮化物晶体管

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379619B1 (ko) * 2000-10-13 2003-04-10 광주과학기술원 단일집적 ｅ／ｄ 모드 ｈｅｍｔ 및 그 제조방법
JP4889203B2 (ja) * 2004-04-21 2012-03-07 新日本無線株式会社 窒化物半導体装置及びその製造方法
US8748244B1 (en) * 2010-01-13 2014-06-10 Hrl Laboratories, Llc Enhancement and depletion mode GaN HMETs on the same substrate
US20110210377A1 (en) * 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
US8470652B1 (en) * 2011-05-11 2013-06-25 Hrl Laboratories, Llc Monolithic integration of group III nitride enhancement layers
US9184243B2 (en) * 2013-07-12 2015-11-10 Infineon Technologies Americas Corp. Monolithic composite III-nitride transistor with high voltage group IV enable switch
US9536984B2 (en) * 2015-04-10 2017-01-03 Cambridge Electronics, Inc. Semiconductor structure with a spacer layer
US9570297B1 (en) * 2015-12-09 2017-02-14 International Business Machines Corporation Elimination of defects in long aspect ratio trapping trench structures

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101027776A (zh) * 2004-09-24 2007-08-29 皇家飞利浦电子股份有限公司 增强－耗尽场效应晶体管结构及其制造方法
CN1909240A (zh) * 2005-08-04 2007-02-07 中国科学院微电子研究所 铟镓磷增强/耗尽型应变高电子迁移率晶体管材料结构
CN101978489A (zh) * 2008-03-19 2011-02-16 克里公司 集成的基于氮化物和碳化硅的器件以及制造集成的基于氮化物的器件的方法
US20130082278A1 (en) * 2011-09-29 2013-04-04 Sumitomo Electric Industries, Ltd. Nitride semiconductor device and method for producing the same
CN102543871A (zh) * 2012-01-09 2012-07-04 无锡晶凯科技有限公司 氮化镓基GaN功率集成电路制造工艺
WO2015009249A1 (en) * 2013-07-17 2015-01-22 Elektrotechnicky Ustav Sav Enhancement-mode iii-n transistor with n-polarity and method of fabricating the same
CN104134690A (zh) * 2014-07-22 2014-11-05 华为技术有限公司 一种高电子迁移率晶体管及其制备方法
CN107210323A (zh) * 2015-03-30 2017-09-26 德州仪器公司 常关型iii族氮化物晶体管
CN105428314A (zh) * 2015-12-26 2016-03-23 中国电子科技集团公司第十三研究所 GaN基HEMT器件制备方法

Also Published As

Publication number Publication date
US20190259865A1 (en) 2019-08-22
US11532739B2 (en) 2022-12-20
US10784366B2 (en) 2020-09-22
US20200381543A1 (en) 2020-12-03

Similar Documents

Publication Publication Date Title
CN101477951B (zh) 一种增强型AlGaN/GaN场效应管及其制作方法
JP4474292B2 (ja) 半導体装置
CN108649071A (zh) 半导体器件及其制造方法
CN108538723A (zh) 基于金刚石的氮面极性氮化镓器件及其制造方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
JP2011040597A (ja) 半導体装置およびその製造方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN109742072B (zh) 集成增强型和耗尽型的hemt及其制造方法
CN113745331A (zh) Iii族氮化物凹槽栅常关型p沟道hemt器件及其制作方法
CN109950324A (zh) p型阳极的Ⅲ族氮化物二极管器件及其制作方法
CN113555429B (zh) 高击穿电压和低导通电阻的常开hfet器件及其制备方法
CN209266407U (zh) 集成增强型和耗尽型的hemt
CN210897283U (zh) 一种半导体器件
KR20140112272A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
CN109742143A (zh) 集成增强型和耗尽型的hemt及其制造方法
CN108831932B (zh) 一种氮化镓横向mis-肖特基混合阳极二极管
CN112820648B (zh) 一种氮化镓金属氧化物半导体晶体管及其制备方法
CN106449406B (zh) 一种垂直结构GaN基增强型场效应晶体管及其制造方法
CN114937597A (zh) 一种双层钝化耗尽型mis-hemt器件及其制备方法
CN114725214A (zh) 一种多层钝化凹槽栅mis-hemt器件及其制备方法
CN210073863U (zh) 一种增强型异质金属栅AlGaN/GaN MOS-HEMT器件
CN108493111B (zh) 半导体器件制造方法
CN111739800A (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CN112838006B (zh) 一种氮化镓pin二极管及其制备方法
CN114823850B (zh) P型混合欧姆接触的氮化镓晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 215000 west side of b0-1f, Zhongyuan industrial building, No. 259, Changyang street, Suzhou Industrial Park, Suzhou area, China (Jiangsu) pilot Free Trade Zone, Suzhou City, Jiangsu Province

Applicant after: Suzhou Han Hua Semiconductor Co.,Ltd.

Address before: Room 303, building 11, Northwest District, Suzhou nano City, 99 Jinjihu Avenue, Suzhou Industrial Park, 215000, Jiangsu Province

Applicant before: Suzhou Han Hua Semiconductor Co.,Ltd.