KR20050118684A - 반도체 다이 내 전압 의존도가 낮은 고밀도 합성 ｍｉｍ커패시터 - Google Patents
반도체 다이 내 전압 의존도가 낮은 고밀도 합성 ｍｉｍ커패시터 Download PDFInfo
- Publication number
- KR20050118684A KR20050118684A KR1020057018026A KR20057018026A KR20050118684A KR 20050118684 A KR20050118684 A KR 20050118684A KR 1020057018026 A KR1020057018026 A KR 1020057018026A KR 20057018026 A KR20057018026 A KR 20057018026A KR 20050118684 A KR20050118684 A KR 20050118684A
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- electrode
- mim capacitor
- metal layer
- dielectric
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 218
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 171
- 239000002184 metal Substances 0.000 claims abstract description 171
- 239000010410 layer Substances 0.000 claims abstract description 97
- 239000011229 interlayer Substances 0.000 claims abstract description 51
- 239000002131 composite material Substances 0.000 claims abstract description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 22
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 9
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 claims description 8
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- VYBYZVVRYQDCGQ-UHFFFAOYSA-N alumane;hafnium Chemical compound [AlH3].[Hf] VYBYZVVRYQDCGQ-UHFFFAOYSA-N 0.000 claims description 7
- DNXNYEBMOSARMM-UHFFFAOYSA-N alumane;zirconium Chemical compound [AlH3].[Zr] DNXNYEBMOSARMM-UHFFFAOYSA-N 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 229910052735 hafnium Inorganic materials 0.000 claims description 7
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 7
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 7
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 7
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 7
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 229920002313 fluoropolymer Polymers 0.000 claims description 4
- 239000004811 fluoropolymer Substances 0.000 claims description 4
- 229920000052 poly(p-xylylene) Polymers 0.000 claims description 4
- 229920000412 polyarylene Polymers 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 238000003786 synthesis reaction Methods 0.000 claims 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
공개된 실시에에 따른, 합성 MIM 커패시터는 반도체 다이의 하부 상호연결 금속층 내에 배치된 하부 MIM 커패시터의 하부 전극을 포함한다. 합성 MIM 커패시터는 또한 하부 층간 유전체 내에 배치된 하부 MIM 커패시터의 상부 전극을 포함하며, 상기 하부 층간 유전체는 상기 하부 상호연결 금속층을 상부 상호연결 금속층으로부터 분리한다. 상부 MIM 커패시터의 하부 전극은 상부 상호연결 금속층 내에 배치된다. 상기 상부 MIM 커패시터의 상부 전극은 차례로 상기 상부 상호연결 금속층 위에 배치된 상부 층간 유전체 내에 배치된다. 상기 하부 MIM 커패시터의 상부 전극은 상부 MIM 커패시터의 하부 전극에 연결되는 반면 하부 MIM 커패시터의 하부 전극은 상부 MIM 커패시터의 상부 전극에 연결된다.
Description
본 발명은 전체적으로 반도체 제조 분야에 관한 것이다. 보다 상세하게, 본 발명은 반도체 다이의 커패시시터의 제조 분야에 관한 것이다.
고성능 혼성 신호 및 RF 회로는 고밀도 집적 커패시터를 요구한다. MIM(Metal-Insulator-Metal) 커패시터는 반도체 다이 상에서 집적 혼성 신호 및 RF 회로의 제조시 사용이 고려될 수 있다. 불리하게도, 전형적인 MIM 커패시터는 낮은 커패시턴스 밀도를 갖고 RF 및 혼성 신호 어플리케이션이 높은 커패시턴스 값을 요구하기 때문에 전형적인 MIM 커패시터에 의해 소모되는 다이 영역이 너무 커서 제조업자와 사용자에게 다이 비용을 증가시킨다.
인가된 전압에서 전형적인 MIM 커패시터의 커패시턴스 값은 다음 방정식(1)에 의해 표현될 수 있다:
(방정식 1)
여기서 C0는 커패시터 전극 양단의 전압이 0일 때 커패시터의 커패시턴스 값이고, V는 커패시터의 두개의 전극 양단 전압이고, a는 1차 전압 계수이고 b는 2차 전압 계수이다. 방정식(1)에서 보여지듯이, 인가된 전압에서 커패시턴스 값은 자체 "전압 계수", 즉, 1차 및 2차 전압 계수에 종속한다. 전압 계수가 크면 커패시턴스에서 바람직하지 않은 변화가 야기된다. 종래의 MIM 커패시터에서, 유전체 두께가 커패시턴스 밀도를 증가시키기 위해 감소하면, MIM 커패시터의 전압 계수가 바람직하지 않게 증가한다. 따라서, 유전체 두께가 감소할 때 종래 MIM 커패시터의 전압 계수의 바람직하지 않은 증가 및 MIM 커패시터 플레이트에 의한 상당한 다이 영역의 소모는 혼성 신호 및 RF 어플리케이션에서 MIM 커패시터의 사용시 큰 단점이 된다.
그러므로, MIM 커패시터의 커패시턴스 값이 커패시터 전극에 인가된 전압에 대해 의존도가 낮은 혼성 신호 및 RF 어플리케이션에서 사용되기 위한 고밀도 MIM 커패시터에 대한 필요성이 요구된다.
도 1은 본 발명의 일실시예에 따른 예시적인 합성 MIM 커패시터를 포함하는 예시적인 구조물의 단면도이다.
도 2는 본 발명의 일실시예에 따른 도 1의 예시적인 합성 MIM 커패시터의 개략도이다.
도 3은 본 발명의 일실시예를 수행하는 단계를 도시한 흐름도이다.
본 발명은 반도체 다이 내 전압 의존도가 감소된 고밀도 합성 MIM 커패시터에 관한 것이다. 본 발명은 MIM 커패시터의 커패시턴스 값이 커패시터 전극에 인가된 전압에 대해 의존도가 낮은 혼성 신호 및 RF 어플리케이션에서 사용되기 위한 고밀도 MIM 커패시터에 대한 기술 분야에서의 필요성을 제기하고 이를 해결한다.
본 발명의 일실시예에 따라, 합성 MIM 커패시터는 반도체 다이의 하부 상호연결 금속층에 배치된 하부 MIM 커패시터의 하부 전극을 포함한다. 합성 MIM 커패시터는 또한 하부 층간 유전체 내에 배치된 하부 MIM 커패시터의 상부 전극을 포함하며, 여기서 하부 층간 유전체는 하부 상호연결 금속층을 상부 상호연결 금속층으로부터 분리한다. 상부 MIM 커패시터의 하부 전극은 상부 상호연결 금속층 내에 배치된다. 상부 MIM 커패시터의 상부 전극은 차례로 상부 상호연결 금속층 위에 배치된 상부 층간 유전체 내에 배치된다.
하부 MIM 커패시터의 상부 전극은 상부 MIM 커패시터의 하부 전극에 연결되고 하부 MIM 커패시터의 하부 전극은 상부 MIM 커패시터의 상부 전극에 연결되어, 본 발명의 전압 의존도가 감소된 고밀도 합성 MIM 커패시터 실시예를 형성한다. 본 발명의 다른 특징 및 이점은 다음의 상세한 설명 및 첨부된 도면을 검토한 후 당업자에게 보다 용이하게 명백해질 것이다.
본 발명은 반도체 다이 내 전압 의존도가 감소된 고밀도 합성 MIM 커패시터에 관한 것이다. 본 발명이 특정 실시예에 관해 기술되어 있으나, 본 발명의 원리는 청구항에 의해 규정되고, 이하 기술된 본 발명의 특히 기술된 실시예를 넘어 명백히 적용될 수 있다. 또한, 본 발명의 기술에서, 특정 설명은 본 발명의 발명적 관점을 명확하게 하도록 생략되었다. 생략된 설명은 당업자의 지식 범위내이다.
본 출원서에서 도면과 상세한 설명은 단순히 본 발명의 예시적인 실시예에 관한 것이다. 간결을 위해, 본 발명의 원리를 사용하는 본 발명의 다른 실시예는 본 출원서에 구체적으로 기술되지 않았고 도면에 의해 구체적으로 도시되지 않았다.
도 1은 본 발명의 일실시예에 따라 상부 MIM 커패시터와 병렬로 접속된 하부 MIM 커패시터를 구비한 예시적인 합성 MIM 커패시터를 포함하는 반도체 다이의 일부의 단면도이다. 도 1에 도시된 바와 같이, 구조물(100)은 금속 플레이트(124), 금속 플레이트(120), 금속 플레이트(122), 금속 플레이트(130)을 포함하며, 이들은 두개의 MIM 커패시터에 대해 전극을 형성한다. 구조물(100)에서, 금속 플레이트(124)와 금속 플레이트(120)는 "하부" MIM 커패시터의 두개의 전극을 형성하고 금속 플레이트(122)와 금속 플레이트(130)는 "상부" MIM 커패시터의 두개의 전극을 형성한다. 본 발명의 목적을 위해, "하부" MIM 커패시터는 층간 유전체(108)에 보다 가까운(즉, 도시되지 않은 기판 표면에 보다 가까운) MIM 커패시터로서 정의되고 반면 "상부" MIM 커패시터는 층간 유전체(108)로부터 보다 멀리 이격된(즉, 도시되지 않은 기판 표면으로부터 보다 멀리 떨어진) MIM 커패시터로서 정의된다.
또한 도 1에서 보여지는 바와 같이, 금속 플레이트(124)는 상호연결 금속층(107) 내에 층간 유전체(108) 상에 배치되고 금속 플레이트(124)는 알루미늄, 구리, 또는 다른 적절한 금속을 포함할 수 있다. 금속 플레이트(124)는 당분야에서 공지의 방법으로 상호연결 금속의 한층을 증착하고 패턴화하여 형성될 수 있다. 일실시예에서, 금속 플레이트(124)는 예를 들어 알루미늄의 코어부 위에 예를 들어, 티타늄 질화물, 탄탈륨 질화물, 티타늄, 및/또는 탄탈륨의 적층된 층들을 포함하는 "금속 스택"이다. 또한, 스택의 상부층은 산소, 질소, 또는 수소 화학에 좌우될 수 있다. 예로서, 금속 플레이트(124)는 약 0.3 미크론 내지 약 0.9 미크론 사이의 두께를 가질수 있다. 상기 실시예에서, 상호연결 금속층(107)은 반도체 다이에서 제2의 상호연결 금속층일 수 있다. 다른 실시예에서, 상호연결 금속층(107)은 반도체 다이에서 제1, 제3, 제4, 또는 보다 상층의 상호연결 금속층일 수 있다. 금속 플레이트(124)는 하부 MIM 커패시터의 "하부" 전극을 형성한다. 본 발명의 목적을 위해, "하부" 전극은 층간 유전체(108)에 보다 가까운(즉, 도시되지 않은 기판 표면에 보다 가까운) 전극으로서 정의된다.
또한 도 1에 도시된 바와 같이, 유전체 세그먼트(132)는 금속 플레이트(124) 상에 배치된다. MIM 커패시턴스를 증가시키기 위해, 유전체 세그먼트(132)는 실리콘 산화물, 실리콘 질화물, 탄탈륨 5산화물, 알루미늄 산화물, 하프늄 산화물, 지르코늄 산화물, 지르코늄 알루미늄 실리케이트, 하프늄 실리케이트, 하프늄 알루미늄 실리케이트 또는 비교적 높은 유전 상수를 갖는 다른 유전체를 포함할 수 있다. 예로서, 유전체 세그먼트(132)는 약 200.0 Å 내지 약 600.0 Å 사이의 두께를 가질 수 있고 당분야에서 공지의 방법으로 하이-케이 유전체(high-k dielectric) 재료층을 증착하고 패턴화하여 형성될 수 있다.
또한 도 1에 도시된 바와 같이, 금속 플레이트(120)는 유전체 세그먼트(132) 위에 배치되고 예를 들어, 티타늄 질화물 또는 탄탈륨 질화물을 포함할 수 있다. 예로서, 금속 플레이트(120)는 약 1000.0 Å 내지 약 3000.0 Å 사이의 두께를 가질 수 있다. 금속 플레이트(120)는 당분야에서 공지의 방법으로 티타늄 질화물 또는 탄탈륨 질화물의 층을 증착하고 패턴화하여 형성될 수 있다. 티타늄 질화물 또는 탄탈륨 질화물의 층은 예를 들어, 물리적 증기 증착법("PVD") 또는 화학적 증기 증착법("CVD")을 사용하여 증착될 수 있다. 금속 플레이트(120)는 하부 MIM 커패시터의 "상부" 전극을 형성한다. 본 발명의 목적을 위해, 상기 "상부" 전극은 층간 유전체(108)로부터 보다 멀리 이격된(즉, 도시되지 않은 기판 표면으로부터 보다 멀리 떨어진) 전극으로서 정의된다. 또한, 금속 플레이트(124)와 달리, 금속 플레이트(120)는 상호연결 금속층 내에 형성되지 않는다. 즉, 금속 플레이트(120)는 종래에는 어떤 금속 플레이트도 존재하지 않던 층간 유전체(110) 내에 형성된다.
도 1에 도시된 바와 같이, 층간 유전체(110)는 상호연결 금속층(107) 위에 배치된다. 기생 층간 커패시턴스를 감소시키기 위해, 층간 유전체(110)는 낮은 유전 상수를 갖는 유전체, 즉, 다공성 실리카, 불소첨가 비정질 탄소, 플루로폴리머, 파릴렌, 폴리아릴렌 에테르, 실세스퀴옥산, 불소첨가 실리콘 이산화물, 또는 다이아몬드성 탄소 등의 "로-케이 유전체(low-k dielectric)"를 포함할 수 있다. 대안으로, 층간 유전체(110)는 당분야에서 공지된 바와 같이 실리콘 산화물을 포함할 수 있다. 층간 유전체(110)는 당분야에서 공지의 방법, 예를 들어 CVD 프로세스를 이용하여 형성될 수 있다. 층간 유전체(110)는 약 0.5 미크론 내지 약 2.0 미크론 사이의 두께를 가질 수 있다.
또한 도 1에 도시된 바와 같이, 비아(114 및 118)는 층간 유전체(110) 내에 배치된다. 특히, 비아(114)는 금속 플레이트(120) 위에 그리고 이와 접촉하여 배치되는 반면, 비아(118)는 금속 플레이트(124) 위에 그리고 이와 접촉하여 배치된다. 비아(114 및 118)는 표준 비아 에칭 프로세스에 의해 층간 유전체(110)를 에칭함으로써 형성될 수 있고 텅스텐 또는 구리 등의 적절한 전기적 도전성 재료에 의해 채워질 수 있다.
또한 도 1에 도시된 바와 같이, 금속 플레이트(122) 및 금속 세그먼트(128) 각각은 비아(114) 및 비아(118) 위에 상호연결 금속층(115) 내에 배치된다. 상기 실시예에서, 상호연결 금속층(115)은 반도체 다이 내 제3 상호연결 금속층일 수 있다. 다른 실시예에서, 상호연결 금속층(115)은 반도체 다이 내에서 제2, 제4, 제5 또는 보다 상층의 상호연결 금속층일 수 있다. 금속 플레이트(122) 및 금속 세그먼트(128)는 알루미늄, 구리 또는 다른 적절한 금속을 포함할 수 있다. 금속 플레이트(122) 및 금속 세그먼트(128)는 당분야에서 공지의 방법으로 상호연결 금속의 한층을 증착하고 패턴화함으로서 형성될 수 있다. 일실시예에서, 금속 플레이트(122)는 예를 들어 알루미늄의 코어부 위에 예를 들어, 티타늄 질화물, 탄탈륨 질화물, 티타늄, 및/또는 탄탈륨의 적층된 층들을 포함하는 "금속 스택"이다. 또한, 스택의 상부층은 산소, 질소, 또는 수소 화학에 좌우될 수 있다. 금속 플레이트(122), 즉, 상부 MIM 커패시터의 하부 전극은 비아(114)에 의해 금속 플레이트(120), 즉 하부 MIM 커패시터의 상부 전극에 전기적으로 연결되고 금속 세그먼트(128)는 비아(118)에 의해 금속 플레이트(124), 즉 하부 MIM 커패시터의 하부 전극에 전기적으로 연결된다. 금속 플레이트(124)는 하부 MIM 커패시터의 하부 전극이고, 또한 이하 상술되듯이 합성 MIM 커패시터의 하나의 터미널로서 역할을 할 수 있다.
또한 도 1에 도시된 바와 같이, 유전체 세그먼트(134)는 금속 플레이트(122) 상에 배치되고 유전체 세그먼트(134)는 유전체 세그먼트(132)와 구성물, 두께 및 구성이 실질적으로 유사할 수 있다. 또한 도 1에 도시된 바와 같이, 금속 플레이트(130)는 유전체 세그먼트(134) 상에 배치되고 금속 플레이트(130)는 금속 플레이트(120)와 구성물, 두께 및 구성이 실질적으로 유사할 수 있다. 금속 플레이트(130)는 상부 MIM 커패시터의 상부 전극을 형성한다. 유리하게, 금속 플레이트(130)는 종래에는 어떤 금속층도 존재하지 않던 층간 유전체(112) 내에 형성된다.
또한 도 1에 도시된 바와 같이, 층간 유전체(112)는 상호연결 금속층(115) 위에 배치되고 층간 유전체(112)는 층간 유전체(110)와 구성물, 두께 및 구성이 실질적으로 유사하다. 또한 도 1에 도시된 바와 같이, 비아(116) 및 비아(119)는 층간 유전체(112) 내에 배치된다. 특히, 비아(116)는 금속 플레이트(130) 위에 그리고 이와 접촉하여 배치되는 반면, 비아(119)는 금속 세그먼트(128) 위에 그리고 이와 접촉하여 배치된다. 비아(116 및 119)는 비아(114 및 118)와 구성물 및 구성이 실질적으로 유사하다.
또한 도 1에 도시된 바와 같이, 금속 세그먼트(126)는 비아(116) 및 비아(119) 위에 상호연결 금속층(121) 내에 배치된다. 상기 실시예에서, 상호연결 금속층(121)은 반도체 다이에서 제4 상호연결 금속층일 수 있다. 다른 실시예에서, 상호연결 금속층(121)은 반도체 다이 내에서 제3, 제5, 제6 또는 보다 상층의 상호연결 금속층일 수 있다. 금속 세그먼트(126)는 알루미늄, 구리 또는 다른 적절한 금속일 수 있고 당분야에서 공지의 방법으로 상호연결 금속의 한층을 증착하고 패턴화함으로써 형성될 수 있다. 금속 세그먼트(126)는 비아(116)에 의해 금속 플레이트(130), 즉 상부 MIM 커패시터의 상부 전극에 전기적으로 연결되고 비아(119)에 의해 금속 세그먼트(128), 즉 합성 MIM 커패시터의 하나의 터미널에 전기적으로 연결된다. 따라서, 금속 플레이트(130), 즉 상부 MIM 커패시터의 상부 전극은 비아(116), 금속 세그먼트(126), 비아(119), 금속 세그먼트(128) 및 비아(118)를 통해, 금속 플레이트(124), 즉 하부 MIM 커패시터의 하부 전극에 전기적으로 연결된다. 다른 실시예에서, 하나 이상의 MIM 커패시터가 상호연결 금속층(121) 위에 형성될 수 있고 상호연결 금속층(121) 아래에 형성된 MIM 커패시터에 적절하게 연결될 수 있다.
전술된 바와 같이, 하부 MIM 커패시터의 하부 전극, 즉 금속 플레이트(124)는 상부 MIM 커패시터의 상부 전극, 즉 금속 플레이트(130)에 전기적으로 연결되고 하부 MIM 커패시터의 상부 전극, 즉 금속 플레이트(120)는 상부 MIM 커패시터의 하부 전극, 즉 금속 플레이트(122)에 전기적으로 연결된다. 따라서, 하부 MIM 커패시터는 상부 MIM 커패시터와 병렬로 연결되어 금속 플레이트(120)에 전기적으로 연결된 금속 플레이트(122)가 합성 MIM 커패시터의 제1 터미널로서 역할을 할 수 있는 합성 MIM 커패시터를 형성한다. 유사하게, 금속 세그먼트(128)는 금속 플레이트(124 및 130)에 전기적으로 연결되고, 합성 MIM 커패시터의 제2 터미널로서 역할을 할 수 있다. 대안으로, 금속 플레이트(124) 자체 또는 금속 플레이트(124 및 130)에 전기적으로 연결된 금속 세그먼트(126) 중의 하나가 합성 MIM 커패시터의 제2 터미널로서 역할을 할 수 있다.
따라서, 상부 및 하부 MIM 커패시터의 병렬 조합으로부터 합성 MIM 커패시터를 형성하고, 다이의 표면에 수직하게 상부 및 하부 MIM 커패시터 모두를 형성함으로써, 본 발명은 상호연결 금속층 사이의 충분히 사용가능한 공간을 이용함으로써 유리하게 증가된 커패시턴스 값을 갖는 합성 MIM 커패시터를 달성한다.
그러므로, 전술된 바와 같이, 본 발명은 다이의 측면 공간만을 사용한 MIM 커패시터와 비교하여 상당히 개선된 밀도를 갖는 합성 MIM 커패시터를 유리하게 달성한다. 본 발명은 또한 후술되는 바와 같이, 전압 의존도가 감소된 커패시턴스 값을 갖는 합성 MIM 커패시터를 유리하게 달성한다.
도 2는 도 1의 구조물(100)의 예시적인 합성 MIM 커패시터에 대응하는 개략도이다. 도 2에 도시된 바와 같이, 다이어그램(200)은 병렬로 구성된 MIM 커패시터(236) 및 MIM 커패시터(238)를 구비한다. MIM 커패시터(236)는 상부 전극(220) 및 하부 전극(224)을 구비하고, 이들은 도 1의 구조물(100)의 금속 플레이트(120) 및 금속 플레이트(124) 각각과 유사하다. MIM 커패시터(238)는 상부 전극(230) 및 하부 전극(222)을 구비하고, 이들은 도 1의 구조물(100)의 금속 플레이트(130) 및 금속 플레이트(122) 각각과 유사하다.
MIM 커패시터(236)의 상부 전극(220)은 노드(234)에서 MIM 커패시터(238)의 하부 전극(222)에 전기적으로 연결되어 합성 MIM 커패시터의 제1 터미널을 형성한다. 유사하게, MIM 커패시터(236)의 하부 전극(224)은 노드(232)에서 MIM 커패시터(238)의 상부 전극(230)에 전기적으로 연결되어 합성 MIM 커패시터의 제2 터미널을 형성한다. 예를 들어, 전압 "Va"가 MIM 커패시터(236)의 상부 전극(220)에 인가되면, 전압 "Va"는 또한 MIM 커패시터(238)의 하부 전극(222)에 인가된다. 유사하게, 전압 "Vb"가 MIM 커패시터(236)의 하부 전극(224)에 인가되면, 전압 "Vb"는 또한 MIM 커패시터(238)의 상부 전극(230)에 인가된다. 그 결과, 상기 예에서, MIM 커패시터(236) 양단 전압은 "(Va-Vb)"이고 MIM 커패시터(238) 양단 전압은 "(Vb-Va)"이다. 따라서, MIM 커패시터(236 및 238) 양단 전압은 값은 같으나 극성이 반대이다.
전술된 바와 같이, 도 2의 MIM 커패시터(236) 등의 MIM 커패시터의 커패시턴스 값은 다음의 방정식에 의해 결정될 수 있다:
방정식(1)
여기서, "C0"는 커패시터 전극 양단 전압이 0일 때 커패시터의 커패시턴스 값이고, "V"는 커패시터 전극 양단에 인가된 전압이고, "a"는 1차 계수이고, "b"는 2차 계수이고, "C(V)"는 전압 "V"가 커패시터 전극 양단에 인가될 때 커패시터의 커패시턴스 값이다.
도 2의 MIM 커패시터(236 및 238) 등과 같이 두개의 커패시터를 전술된 바와 같이 병렬로 구성하여 연결함으로써, 각 커패시터 양단 전압은 값은 같으나 극성이 반대이다. 따라서, 전압 "V"에서, MIM 커패시터(236 및 238) 등과 같은 두개의 커패시터의 전체 커패시턴스는 다음 방정식에 의해 결정될 수 있다:
방정식(2)
상기 방정식의 의미를 간략히 하기 위해, 방정식(2)는 C1 및 C2를 구하기 위해 이용된 그러한 물질들의 재료 및 두께가 C1 및 C2가 실질적으로 동일한 커패시턴스 값을 갖도록 선택된다고 가정함으로써 간략화될 수 있다. 그 경우, 방정식(2)는 간략화되어 다음 방정식을 형성한다:
방정식(3)
따라서, C1 및 C2는 실질적으로 동일한 커패시턴스 값을 갖는 C1 및 C2를 구함으로써, 방정식 (2)에서 1차 계수 항 "C1 aV - C2 aV"은 사실상 제거될 수 있다. 그 결과, 본 발명은 유리하게 전압에 대한 의존도가 상당히 감소된 전체 커패시턴스 값을 갖는 합성 MIM 커패시터, 즉 C2와 병렬로 연결된 C1이 유리하게 달성된다.
본 발명의 다른 실시예에서는, 실질적으로 동일한 커패시턴스 값을 갖는 두개 이상의 MIM 커패시터가 병렬로 연결되고, 병렬 연결된 MIM 커패시터의 전체 커패시턴스의 전압 의존도의 감소량은 병렬 연결된 MIM 커패시터의 수가 짝수인지 홀수인지 여부에 의해 결정된다. 짝수개의 병렬 연결된 MIM 커패시터를 포함하는 일실시예에서는, 짝수개의 병렬 연결된 MIM 커패시터가 형성되어 각 MIM 커패시터는 실질적으로 동일한 커패시턴스 값을 갖고, 인가된 전압 "V"에서 병렬 연결된 MIM 커패시터의 전체 커패시턴스 값은 다음 방정식에 의해 결정될 수 있다:
방정식 (4)
여기서 "n"은 병렬 연결된 MIM 커패시터의 수를 나타내는 짝수이다.
홀수개의 병렬 연결된 MIM 커패시터를 포함하는 본 발명의 일실시예에서는, 홀수개의 MIM 커패시터가 형성되어 각 MIM 커패시터가 실질적으로 동일한 커패시턴스 값을 갖고, 인가된 전압 "V"에서 병렬 연결된 MIM 커패시터의 전체 커패시턴스 값은 다음 방정식에 의해 결정될 수 있다:
방정식(5)
여기서, m은 병렬 연결된 MIM 커패시터의 수를 나타내는 홀수이다. 따라서, 방정식 (4 및 5)에 의해 보여지는 바와 같이, 본 발명은 병렬로 짝수개의 MIM 커패시터 또는 병렬로 홀수개의 MIM 커패시터를 연결함으로써 커패시턴스의 전압 의존도가 상당히 감소된 합성 MIM 커패시터를 달성한다. 그러나, 전압 의존도의 감소는 짝수개로 병렬 연결된 MIM 커패시터를 이용하는 실시예에서 더 크다.
도 3은 본 발명의 일실시예에 따른, 도 1의 구조물(100)의 합성 MIM 커패시터를 제조하는 프로세스의 단계를 설명하는 흐름도(300)이다. 당업자에게 명백한 일부 상세한 설명 및 특징들은 흐름도(300)에서 생략되었다. 예를 들어, 한 단계는 당분야에서 공지된, 하나 이상의 하부단계로 구성될 수 있거나 전문 장비 또는 도구를 포함할 수 있다. 흐름도(300)에 표시된 단계(302) 내지 단계(318)는 본 발명의 일실시예를 설명하기 충분하고, 본 발명의 다른 실시예들은 흐름도(300)에 도시된 단계와 다른 단계를 이용할 수 있다. 흐름도(300)에 도시된 처리 단계는 단계(302)에 앞서, 제1 층간 유전체층, 예를 들어 도 1의 층간 유전체(108)를 포함하는 웨이퍼 상에서 수행된다.
흐름도(300)의 단계(302)에서, 제1 상호연결 금속층은 제1 층간 유전체층, 즉 층간 유전체(108) 위에 증착된다. 제1 상호연결 금속층, 즉 상호연결 금속층(107)은 예를 들어, 반도체 다이의 두번째 상호연결 금속층일 수 있다. 하부 MIM 커패시터 유전체층은 실리콘 산화물, 실리콘 질화물, 탄탈륨 5산화물, 알루미늄 산화물, 하프늄 산화물, 지르코늄 산화물, 지르코늄 알루미늄 실리케이트, 하프늄 실리케이트, 하프늄 알루미늄 실리케이트 등 비교적 하이-케이 유전체 재료를 포함하고 제1 상호연결 금속층 위에 증착된다. 단계(304)에서, 예를 들어 티타늄 질화물 또는 탄탈륨 질화물을 포함하는 하부 MIM 커패시터 금속은 하부 MIM 커패시터 유전체층 위에 증착되고 패턴화되어 하부 MIM 커패시터의 상부 전극, 즉 금속 플레이트(120)를 형성한다. 하부 MIM 커패시터 유전체층은 또한 패턴화되어 유전체 세그먼트(132)를 형성한다.
단계(306)에서, 제1 상호연결 금속층은 패턴화되어 하부 MIM 커패시터의 하부 전극, 즉 금속 플레이트(124)를 형성한다. 단계(308)에서, 제2 층간 유전체층, 즉 층간 유전체(110)는 하부 MIM 커패시터의 상부 및 하부 전극, 즉 금속 플레이트(120 및 124) 각각 위에 증착된다. 제2 층간 유전체층은 다공성 실리카, 불소첨가 비정질 탄소, 플루로폴리머, 파릴렌, 폴리아릴렌 에테르, 실세스퀴옥산, 불소첨가 실리콘 이산화물, 다이아몬드성 탄소 또는 다른 적절한 로-케이 유전체 재료를 포함할 수 있다. 대안으로, 층간 유전체(110)는 당분야에서 공지된 실리콘 산화물을 포함할 수 있다. 비아(114)는 하부 MIM 커패시터의 상부 전극, 즉 금속 플레이트(120) 위에 그리고 이와 접촉하여 제2 층간 유전체층, 즉 층간 유전체(110) 내에 형성된다. 비아(118)는 MIM 하부 커패시터의 하부 전극, 즉 금속 플레이트(124) 위에 그리고 이와 접촉하여 제2 층간 유전체층, 즉 층간 유전체(110) 내에 형성된다. 비아(114) 및 비아(118)는 표준 비아 에칭 프로세스에 의해 제2 층간 유전체층을 에칭함으로써 형성될 수 있고 예를 들어, 텅스텐 또는 구리 등의 전기적 도전성 재료로 채워질 수 있다.
단계(310)에서, 제2 상호연결 금속층, 즉 상호연결 금속층(115)은 제2 층간 유전체층 위에 증착되고 상부 MIM 커패시터 유전체층은 제2 상호연결 금속층 위에 증착된다. 상기 제2 상호연결 금속층은 예를 들어 알루미늄을 포함할 수 있고, 상부 MIM 커패시터 유전체층은 실리콘 산화물, 실리콘 질화물, 탄탈륨 5산화물, 알루미늄 산화물, 하프늄 산화물, 지르코늄 산화물, 지르코늄 알루미늄 실리케이트, 하프늄 실리케이트, 하프늄 알루미늄 실리케이트 또는 다른 비교적 하이-케이 유전체 재료를 포함할 수 있다. 제2 상호연결 금속층은 예를 들어 반도체 다이의 세번째 상호연결 금속층일 수 있다. 단계(312)에서, 예를 들어 티타늄 질화물 또는 탄탈륨 질화물을 포함하는 상부 MIM 커패시터 금속층은 상부 MIM 커패시터 유전체층 위에 증착되고 패턴화되어 상부 MIM 커패시터의 상부 전극, 즉 금속 플레이트(130)를 형성한다. 상부 MIM 커패시터 유전체층은 또한 패턴화되어 유전체 세그먼트(134)를 형성한다.
단계(314)에서, 제2 상호연결 금속층은 패턴화되어 금속 세그먼트(128) 및 상부 MIM 커패시터의 하부 전극, 즉 금속 플레이트(122)를 형성한다. 상부 MIM 커패시터의 하부 전극, 즉 금속 플레이트(122)는 비아(114)에 의해 하부 MIM 커패시터의 상부 전극, 즉 금속 플레이트(120)에 전기적으로 연결된다. 금속 세그먼트(128)는 비아(118)에 의해 하부 MIM 커패시터의 하부 전극, 즉 금속 플레이트(124)에 전기적으로 연결된다.
단계(316)에서, 제3 층간 유전체층, 즉 층간 유전체(112)는 금속 플레이트(130), 금속 플레이트(122) 및 금속 세그먼트(128) 위에 증착된다. 제3 층간 유전체층은 다공성 실리카, 불소첨가 비정질 탄소, 플루로폴리머, 파릴렌, 폴리아릴렌 에테르, 실세스퀴옥산, 불소첨가 실리콘 이산화물, 다이아몬드성 탄소 또는 다른 적절한 로-케이 유전체 재료를 포함할 수 있다. 비아(116)는 다음으로 상부 MIM 커패시터의 상부 전극, 즉 금속 플레이트(130) 위에 그리고 이와 접촉하여 제3 층간 유전체층 내에 형성되고, 비아(119)는 금속 세그먼트(128) 위에 그리고 이와 접촉하여 제3 층간 유전체층 내에 형성된다. 비아(116) 및 비아(119)는 표준 비아 에칭 프로세스에 의해 제3 층간 유전체층을 에칭함으로써 형성될 수 있고 예를 들어, 텅스텐 또는 구리 등의 전기적 도전성 재료로 채워질 수 있다.
단계(318)에서, 제3 상호연결 금속층, 즉 상호연결 금속층(121)은 제3 층간 유전체층, 즉 층간 유전체(112) 위에 증착되고 패턴화되어 금속 세그먼트(126)를 형성한다. 상기 제3 상호연결 금속층은 예를 들어 반도체 다이의 네번째 상호연결 금속층일 수 있다. 금속 세그먼트(126)는 비아(116) 및 비아(119) 위에 그리고 이와 접촉하여 형성된다. 따라서, 금속 세그먼트(126)는 상부 MIM 커패시터의 상부 전극, 즉 금속 플레이트(130)를 하부 MIM 커패시터의 하부 전극, 즉 금속 플레이트(124)에 비아(116), 비아(119), 금속 세그먼트(128) 및 비아(118)를 통해 전기적으로 연결한다. 흐름도(300)에 기술된 예시적인 프로세스의 결과, 합성 MIM 커패시터는 하부 MIM 커패시터가 상부 MIM 커패시터와 병렬로 연결되어 형성되고 다이의 표면에 수직으로 배치된다.
따라서, 전술된 바와 같이, 본 발명은 다이의 측면 공간만을 사용하는 MIM 커패시터와 비교할 때 상당히 개선된 밀도를 갖는 합성 MIM 커패시터를 유리하게 달성한다. 또한 본 발명은 전술된 바와 같이 전압 의존도가 감소된 커패시턴스 값을 갖는 합성 MIM 커패시터를 유리하게 달성한다. 본 발명의 예시적인 실시예의 전술된 설명으로부터 본 발명의 범위를 벗어나지 않고 본 발명의 개념을 수행하는데 다양한 기법이 사용될 수 있음은 명백하다. 예를 들어, 금속 플레이트(120) 및 금속 플레이트(130)는 동일한 "풋프린트" 또는 치수를 가질 수 있고, 이는 마스크 제조 비용을 감소시키기 위해 금속 플레이트(120) 및 금속 플레이트(130) 모두를 제조하는데 일반적인 마스크가 사용될 수 있게 한다. 또한, 본 발명이 특정 실시예를 특히 참고하여 기술되었으나, 당업자는 본 발명의 범위 및 정신을 벗어나지 않고 형태 및 상세에서 변경이 있을 수 있음을 인지할 것이다. 이로써, 기술된 실시예는 기술된 바와 같이 모든 점에서 고려되고 제한되지 않는다. 본 발명은 여기서 기술된 특정 실시예에 제한되지 않고 본 발명의 범위를 벗어나지 않고 많은 재구성, 수정, 및 대체가 가능함도 또한 이해해야 한다.
따라서, 반도체 다이 내 감소된 전압 의존도를 갖는 고밀도 합성 MIM 커패시터가 설명되었다.
Claims (22)
- 반도체 다이 내 합성 커패시터에 있어서,상기 반도체 다이 내 하부 상호연결 금속층에 배치된 하부 커패시터의 하부 전극;상기 하부 상호연결 금속층을 상부 상호연결 금속층과 분리하는 하부 층간 유전체층 내에 배치된 상기 하부 커패시터의 상부 전극;상기 반도체 다이 내 상기 상부 상호연결 금속층에 배치된 상부 커패시터의 하부 전극;상기 상부 상호연결 금속층 위에 배치된 상부 층간 유전체층 내에 배치된 상기 상부 커패시터의 상부 전극;을 포함하며,상기 하부 커패시터의 상기 상부 전극은 상기 상부 커패시터의 상기 하부 전극에 연결되고,상기 하부 커패시터의 상기 하부 전극이 상기 상부 커패시터의 상기 상부 전극에 연결되어, 상기 합성 커패시터는 상기 하부 커패시터 및 상기 상부 커패시터의 병렬 조합인 것을 특징으로 하는 합성 커패시터.
- 제1항에 있어서, 상기 하부 커패시터의 상기 상부 전극은 적어도 하나의 비아에 의해 상기 상부 커패시터의 상기 하부 전극에 연결된 것을 특징으로 하는 합성 커패시터.
- 제1항에 있어서, 상기 하부 커패시터의 상기 하부 전극은 적어도 하나의 비아에 의해 상기 상부 커패시터의 상기 상부 전극에 연결된 것을 특징으로 하는 합성 커패시터.
- 제1항에 있어서, 상기 하부 커패시터의 상기 하부 및 상부 전극 사이에 배치된 하이-케이 유전체를 더 포함하는 것을 특징으로 하는 합성 커패시터.
- 제4항에 있어서, 상기 하이-케이 유전체는 실리콘 산화물, 실리콘 질화물, 탄탈륨 5산화물, 알루미늄 산화물, 하프늄 산화물, 지르코늄 산화물, 지르코늄 알루미늄 실리케이트, 하프늄 실리케이트, 및 하프늄 알루미늄 실리케이트로 구성된 그룹으로부터 선택된 것을 특징으로 하는 합성 커패시터.
- 제1항에 있어서, 상기 상부 커패시터의 상기 하부 및 상부 전극 사이에 배치된 하이-케이 유전체를 더 포함하는 것을 특징으로 하는 합성 커패시터.
- 제6항에 있어서, 상기 하이-케이 유전체는 실리콘 산화물, 실리콘 질화물, 탄탈륨 5산화물, 알루미늄 산화물, 하프늄 산화물, 지르코늄 산화물, 지르코늄 알루미늄 실리케이트, 하프늄 실리케이트, 및 하프늄 알루미늄 실리케이트로 구성된 그룹으로부터 선택된 것을 특징으로 하는 합성 커패시터.
- 제1항에 있어서, 상기 하부 및 상부 층간 유전체층은 로-케이 유전체를 포함하는 것을 특징으로 하는 합성 커패시터.
- 제8항에 있어서, 상기 로-케이 유전체는 다공성 실리카, 불소첨가 비정질 탄소, 플루로폴리머, 파릴렌, 폴리아릴렌 에테르, 실세스퀴옥산, 불소첨가 실리콘 이산화물, 및 다이아몬드성 탄소로부터 선택된 것을 특징으로 하는 합성 커패시터.
- 제1항에 있어서, 상기 상부 상호연결 금속층 내에 배치되고, 상기 하부 커패티서의 상기 하부 전극 및 상기 상부 커패시터의 상기 상부 전극에 연결된 제1 금속 세그먼트를 더 포함하는 것을 특징으로 하는 합성 커패시터.
- 제10항에 있어서, 상기 제1 금속 세그먼트는 적어도 하나의 비아에 의해 상기 하부 커패시터의 상기 하부 전극에 연결된 것을 특징으로 하는 합성 커패시터.
- 제10항에 있어서, 상기 제1 금속 세그먼트는 복수의 비아 및 제2 금속 세그먼트에 의해 상기 상부 커패시터의 상기 상부 전극에 연결되고, 상기 제2 금속 세그먼트가 상기 상부 층간 유전체층 위에 배치된 것을 특징으로 하는 합성 커패시터.
- 제1항에 있어서, 상기 하부 커패시터의 상기 상부 전극 및 상기 상부 커패시터의 상기 상부 전극은 티타늄 질화물 및 탄탈륨 질화물로 구성된 그룹으로부터 선택된 것을 특징으로 하는 합성 커패시터.
- 반도체 다이 내 합성 커패시터를 제조하는 방법에 있어서,하부 상호연결 금속층을 증착하는 단계;상기 하부 상호연결 금속층 위에 하부 커패시터의 상부 전극을 형성하는 단계;상기 하부 상호연결 금속층을 패턴화하여 상기 하부 커패시터의 하부 전극을 형성하는 단계;상부 상호연결 금속층을 증착하는 단계;상기 상부 상호연결 금속층 위에 상부 커패시터의 상부 전극을 형성하는 단계;상기 상부 상호연결 금속층을 패턴화하여 상기 상부 커패시터의 하부 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 합성 커패시터 제조 방법.
- 제14항에 있어서, 상기 하부 커패시터의 상기 상부 전극을 적어도 하나의 비아에 의해 상기 상부 커패시터의 상기 하부 전극에 연결하는 단계를 더 포함하는 것을 특징으로 하는 합성 커패시터 제조 방법.
- 제14항에 있어서, 상기 하부 커패시터의 상기 하부 전극을 적어도 하나의 비아에 의해 상기 상부 커패시터의 상기 상부 전극에 연결하는 단계를 더 포함하는 것을 특징으로 하는 합성 커패시터 제조 방법.
- 제14항에 있어서, 상기 하부 커패시터의 상기 하부 및 상부 전극 사이에 하이-케이 유전체를 형성하는 단계를 더 포함하는 것을 특징으로 하는 합성 커패시터 제조 방법.
- 제17항에 있어서, 상기 하이-케이 유전체는 실리콘 산화물, 실리콘 질화물, 탄탈륨 5산화물, 알루미늄 산화물, 하프늄 산화물, 지르코늄 산화물, 지르코늄 알루미늄 실리케이트, 하프늄 실리케이트, 및 하프늄 알루미늄 실리케이트로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 합성 커패시터 제조 방법.
- 제14항에 있어서, 상기 상부 커패시터의 상기 하부 및 상부 전극 사이에 하이-케이 유전체를 형성하는 단계를 더 포함하는 것을 특징으로 하는 합성 커패시터 제조 방법.
- 제19항에 있어서, 상기 하이-케이 유전체는 실리콘 산화물, 실리콘 질화물, 탄탈륨 5산화물, 알루미늄 산화물, 하프늄 산화물, 지르코늄 산화물, 지르코늄 알루미늄 실리케이트, 하프늄 실리케이트, 및 하프늄 알루미늄 실리케이트로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 합성 커패시터 제조 방법.
- 제14항에 있어서, 상기 하부 커패시터의 상기 상부 전극 및 상기 상부 커패시터의 상기 상부 전극은 티타늄 질화물 및 탄탈륨 질화물로 구성된 그룹으로부터 선택된 금속을 포함하는 것을 특징으로 하는 합성 커패시터 제조 방법.
- 제14항에 있어서, 상기 하부 커패시터의 상기 상부 전극 및 상기 상부 커패시터의 상기 상부 전극은 일반적인 마스크를 이용하여 제조되는 것을 특징으로 하는 합성 커패시터 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/410,937 US6680521B1 (en) | 2003-04-09 | 2003-04-09 | High density composite MIM capacitor with reduced voltage dependence in semiconductor dies |
| US10/410,937 | 2003-04-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050118684A true KR20050118684A (ko) | 2005-12-19 |
| KR100873542B1 KR100873542B1 (ko) | 2008-12-11 |
Family
ID=30001014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020057018026A KR100873542B1 (ko) | 2003-04-09 | 2004-01-24 | 반도체 다이 내 전압 의존도가 낮은 고밀도 합성 ｍｉｍ커패시터 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6680521B1 (ko) |
| JP (2) | JP2006522464A (ko) |
| KR (1) | KR100873542B1 (ko) |
| CN (1) | CN100449775C (ko) |
| HK (1) | HK1088440A1 (ko) |
| TW (1) | TWI230464B (ko) |
| WO (1) | WO2004095582A1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100957881B1 (ko) * | 2007-12-28 | 2010-05-13 | 매그나칩 반도체 유한회사 | 엠아이엠 캐패시터 |
| KR20170122346A (ko) * | 2016-04-26 | 2017-11-06 | 삼성전자주식회사 | 커패시터를 포함하는 반도체 소자 |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7291897B2 (en) * | 2003-10-30 | 2007-11-06 | Texas Instruments Incorporated | One mask high density capacitor for integrated circuits |
| KR100549002B1 (ko) * | 2004-02-04 | 2006-02-02 | 삼성전자주식회사 | 복층 엠아이엠 커패시터를 갖는 반도체소자 및 그것을제조하는 방법 |
| CN100359689C (zh) * | 2004-08-13 | 2008-01-02 | 上海华虹Nec电子有限公司 | Cmos器件上的金属-绝缘体-金属电容的制造方法 |
| KR100640628B1 (ko) * | 2005-01-10 | 2006-10-31 | 삼성전자주식회사 | 반도체 소자의 자기정렬 콘택 플러그 형성 방법 |
| KR100809321B1 (ko) * | 2005-02-01 | 2008-03-05 | 삼성전자주식회사 | 다중 ｍｉｍ 캐패시터 및 이의 제조 방법 |
| US7508062B2 (en) * | 2005-03-11 | 2009-03-24 | Lsi Corporation | Package configuration and manufacturing method enabling the addition of decoupling capacitors to standard package designs |
| FR2890783B1 (fr) * | 2005-09-12 | 2007-11-30 | St Microelectronics | Circuit electronique integre incorporant un condensateur |
| US7371677B2 (en) * | 2005-09-30 | 2008-05-13 | Freescale Semiconductor, Inc. | Laterally grown nanotubes and method of formation |
| US7483258B2 (en) * | 2005-12-13 | 2009-01-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | MIM capacitor in a copper damascene interconnect |
| US7763923B2 (en) * | 2005-12-29 | 2010-07-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal-insulator-metal capacitor structure having low voltage dependence |
| US8169014B2 (en) * | 2006-01-09 | 2012-05-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interdigitated capacitive structure for an integrated circuit |
| JP2007266500A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | タッチアップｃｍｐ用スラリーおよび半導体装置の製造方法 |
| JP2008171886A (ja) * | 2007-01-09 | 2008-07-24 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| KR100815969B1 (ko) * | 2007-06-26 | 2008-03-24 | 주식회사 동부하이텍 | 엠아이엠(ｍｉｍ) 캐패시터와 그의 제조방법 |
| US20090014832A1 (en) * | 2007-07-09 | 2009-01-15 | Peter Baumgartner | Semiconductor Device with Reduced Capacitance Tolerance Value |
| GB0714065D0 (en) * | 2007-07-20 | 2007-08-29 | X Fab Uk Ltd | A capacitor, and a method of manufacturing a capacitor |
| KR100902581B1 (ko) | 2007-10-16 | 2009-06-11 | 주식회사 동부하이텍 | 반도체 소자의 스택 커패시터 및 그의 형성방법 |
| JP2009111013A (ja) * | 2007-10-26 | 2009-05-21 | Rohm Co Ltd | 半導体装置 |
| US8445913B2 (en) * | 2007-10-30 | 2013-05-21 | Spansion Llc | Metal-insulator-metal (MIM) device and method of formation thereof |
| US8101495B2 (en) * | 2008-03-13 | 2012-01-24 | Infineon Technologies Ag | MIM capacitors in semiconductor components |
| US8008162B2 (en) * | 2008-11-19 | 2011-08-30 | Micron Technology, Inc. | Select devices including an open volume, memory devices and systems including same, and methods for forming same |
| US9245881B2 (en) * | 2009-03-17 | 2016-01-26 | Qualcomm Incorporated | Selective fabrication of high-capacitance insulator for a metal-oxide-metal capacitor |
| WO2012007060A1 (en) | 2010-07-16 | 2012-01-19 | X-Fab Semiconductor Foundries Ag | Capacitor structures for semiconductor device |
| CN102570994A (zh) * | 2010-12-28 | 2012-07-11 | 沈阳中科微电子有限公司 | 射频功率放大器 |
| CN102437023B (zh) * | 2011-11-30 | 2014-04-09 | 上海华力微电子有限公司 | 一种多层金属-氧化物-金属电容的制作方法 |
| US8759947B2 (en) * | 2012-03-27 | 2014-06-24 | Globalfoundries Singapore Pte. Ltd. | Back-side MOM/MIM devices |
| US8980708B2 (en) | 2013-02-19 | 2015-03-17 | Qualcomm Incorporated | Complementary back end of line (BEOL) capacitor |
| US10515949B2 (en) * | 2013-10-17 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit and manufacturing method thereof |
| CN104103636B (zh) * | 2014-07-07 | 2016-08-24 | 武汉芯泰科技有限公司 | 一种片上变压器 |
| US9478490B2 (en) * | 2014-09-10 | 2016-10-25 | Qualcomm Incorporated | Capacitor from second level middle-of-line layer in combination with decoupling capacitors |
| CN107591388A (zh) * | 2017-09-01 | 2018-01-16 | 格科微电子（上海）有限公司 | 金属层‑绝缘层‑金属层电容器及其形成方法 |
| US11222945B2 (en) * | 2017-12-29 | 2022-01-11 | Texas Instruments Incorporated | High voltage isolation structure and method |
| US10964778B2 (en) | 2018-02-22 | 2021-03-30 | Texas Instruments Incorporated | Precision capacitor |
| JP6711375B2 (ja) * | 2018-07-30 | 2020-06-17 | セイコーエプソン株式会社 | 回路装置、電気光学装置及び電子機器 |
| CN110137156B (zh) * | 2019-04-12 | 2024-09-13 | 西交利物浦大学 | 一种基于硅酸铪的金属氧化物半导体电容器件及制备方法 |
| CN114586159A (zh) * | 2019-11-19 | 2022-06-03 | 索尼半导体解决方案公司 | 半导体装置、固态摄像装置和电子设备 |
| US11908888B2 (en) | 2021-09-23 | 2024-02-20 | International Business Machines Corporation | Metal-insulator-metal capacitor structure supporting different voltage applications |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH118354A (ja) * | 1997-06-13 | 1999-01-12 | Nec Corp | 強誘電体容量および強誘電体メモリ |
| US6200629B1 (en) * | 1999-01-12 | 2001-03-13 | United Microelectronics Corp. | Method of manufacturing multi-layer metal capacitor |
| KR100587662B1 (ko) * | 1999-05-27 | 2006-06-08 | 삼성전자주식회사 | 반도체 소자의 커패시터 및 그 제조방법 |
| JP3967544B2 (ja) * | 1999-12-14 | 2007-08-29 | 株式会社東芝 | Ｍｉｍキャパシタ |
| EP1182708A3 (en) * | 2000-08-18 | 2002-03-27 | Texas Instruments Incorporated | High capacitance damascene capacitor |
| US6838717B1 (en) * | 2000-08-31 | 2005-01-04 | Agere Systems Inc. | Stacked structure for parallel capacitors and method of fabrication |
| EP1328973A2 (en) * | 2000-10-03 | 2003-07-23 | Broadcom Corporation | High-density metal capacitor using dual-damascene copper interconnect |
| JP3586638B2 (ja) * | 2000-11-13 | 2004-11-10 | シャープ株式会社 | 半導体容量装置 |
| JP3895126B2 (ja) * | 2001-04-23 | 2007-03-22 | 株式会社東芝 | 半導体装置の製造方法 |
| US6710425B2 (en) * | 2001-04-26 | 2004-03-23 | Zeevo, Inc. | Structure to increase density of MIM capacitors between adjacent metal layers in an integrated circuit |
| JP2003051501A (ja) * | 2001-05-30 | 2003-02-21 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6897164B2 (en) * | 2002-02-14 | 2005-05-24 | 3M Innovative Properties Company | Aperture masks for circuit fabrication |
| US6746914B2 (en) * | 2002-05-07 | 2004-06-08 | Chartered Semiconductor Manufacturing Ltd. | Metal sandwich structure for MIM capacitor onto dual damascene |
| KR100480469B1 (ko) * | 2002-10-17 | 2005-04-07 | 동부아남반도체 주식회사 | 반도체 소자내 커패시터 제조방법 |
| US6919233B2 (en) * | 2002-12-31 | 2005-07-19 | Texas Instruments Incorporated | MIM capacitors and methods for fabricating same |
-
2003
- 2003-04-09 US US10/410,937 patent/US6680521B1/en not_active Expired - Lifetime
- 2003-11-13 US US10/712,067 patent/US7041569B1/en not_active Expired - Lifetime
-
2004
- 2004-01-24 WO PCT/US2004/001878 patent/WO2004095582A1/en active Application Filing
- 2004-01-24 KR KR1020057018026A patent/KR100873542B1/ko active IP Right Grant
- 2004-01-24 CN CNB2004800095190A patent/CN100449775C/zh not_active Expired - Lifetime
- 2004-01-24 JP JP2006501114A patent/JP2006522464A/ja active Pending
- 2004-02-16 TW TW093103649A patent/TWI230464B/zh not_active IP Right Cessation
-
2006
- 2006-08-10 HK HK06108865.9A patent/HK1088440A1/xx not_active IP Right Cessation
-
2009
- 2009-01-21 JP JP2009011105A patent/JP2009152618A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100957881B1 (ko) * | 2007-12-28 | 2010-05-13 | 매그나칩 반도체 유한회사 | 엠아이엠 캐패시터 |
| KR20170122346A (ko) * | 2016-04-26 | 2017-11-06 | 삼성전자주식회사 | 커패시터를 포함하는 반도체 소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6680521B1 (en) | 2004-01-20 |
| CN100449775C (zh) | 2009-01-07 |
| JP2006522464A (ja) | 2006-09-28 |
| TW200425529A (en) | 2004-11-16 |
| KR100873542B1 (ko) | 2008-12-11 |
| CN1771603A (zh) | 2006-05-10 |
| US7041569B1 (en) | 2006-05-09 |
| TWI230464B (en) | 2005-04-01 |
| WO2004095582A1 (en) | 2004-11-04 |
| JP2009152618A (ja) | 2009-07-09 |
| HK1088440A1 (en) | 2006-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100873542B1 (ko) | 반도체 다이 내 전압 의존도가 낮은 고밀도 합성 ｍｉｍ커패시터 | |
| US6777777B1 (en) | High density composite MIM capacitor with flexible routing in semiconductor dies | |
| US7202126B2 (en) | Semiconductor device and method of manufacturing same | |
| US7808077B2 (en) | Semiconductor device and method for fabricating the same | |
| US20030011043A1 (en) | MIM capacitor structure and process for making the same | |
| US7687867B2 (en) | Inexpensive method of fabricating a higher performance capacitance density MIMcap integrable into a copper interconnect scheme | |
| US20020066919A1 (en) | BEOL decoupling capacitor | |
| US6885056B1 (en) | High-k dielectric stack in a MIM capacitor and method for its fabrication | |
| US20050221575A1 (en) | Novel method to fabricate high reliable metal capacitor within copper back-end process | |
| US20040135189A1 (en) | Semiconductor device | |
| US6992368B2 (en) | Production of metal insulator metal (MIM) structures using anodizing process | |
| WO2006057775A2 (en) | Method for fabricating a mim capacitor having increased capacitance density and related structure | |
| EP1263027A2 (en) | Method of making stacked MIMCap between Cu dual-damascene levels | |
| TW201721882A (zh) | Ｍｉｍ電容之結構及其製造方法 | |
| US11887889B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20070096253A1 (en) | Integrated capacitor with a high breakdown voltage | |
| CN117393545A (zh) | 电容器及其形成方法 | |
| CN117116919A (zh) | 半导体结构及其形成方法 | |
| KR20060017023A (ko) | 고 커패시턴스를 지니는 금속-절연체-금속 커패시터 및 그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121130 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20131129 Year of fee payment: 6 |