CN100452292C - 形成金属-绝缘体-金属电容器的方法及所形成器件 - Google Patents
形成金属-绝缘体-金属电容器的方法及所形成器件 Download PDFInfo
- Publication number
- CN100452292C CN100452292C CNB2006101285723A CN200610128572A CN100452292C CN 100452292 C CN100452292 C CN 100452292C CN B2006101285723 A CNB2006101285723 A CN B2006101285723A CN 200610128572 A CN200610128572 A CN 200610128572A CN 100452292 C CN100452292 C CN 100452292C
- Authority
- CN
- China
- Prior art keywords
- layer
- capacitor
- dielectric layer
- top electrode
- cap insulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开一种形成MIM电容器的电介质层的方法,其包括在MIM电容器的电介质层上形成钝化层,以防止电介质层直接接触叠加的光敏抗蚀剂图案。还公开了有关的电容器结构。
Description
技术领域
本发明涉及在集成电路中形成结构的方法,更具体地,涉及使用双镶嵌工艺(dual damascene processes)在集成电路中形成结构的方法。
背景技术
随着集成电路密度的增加,需要缩小例如在动态随机存取存储器(DRAM)中的相关电容器的尺寸。然而,也需要增加这种电容器单位面积的电容量,这给用于高密度集成电路中的电容器总体尺寸的缩小带来了困难。开发了一种类型的电容器,以解决上述在金属-绝缘体-金属(Metal-Insulator-Metal,MIM)型电容器中的问题。
图1-3是说明制造MIM电容器的常规方法的横截面视图。特别地,图1示出了集成电路衬底的芯片区(C)和划线区(scribe region)(S)。根据图1,在芯片和划线区中的集成电路衬底上形成层间电介质(interlay dielectric,ILD)层3。ILD层3包括在芯片区中的下金属层5a和在划线区中的金属层5b。在芯片区中的下金属层5a可以提供MIM电容器的下电极,而在划线区中的金属层5b可以提供第一对准键(alignment key)(K1)。下金属层5a和金属层5b可以包括铜。
在包括在下金属层5a和金属层5b上的ILD层3上形成电介质层7。在电介质层7上形成光敏抗蚀剂材料(photo-resist material)并构图,以在电介质层7上提供其中包括开口9k的第一光敏抗蚀剂图案(photo-resist pattern)9。
根据图2,利用第一光敏抗蚀剂图案9蚀刻在划线区中的ILD层3的一部分,以在划线区中形成第二对准键(K2)。如图2更进一步所示,金属层11和硬掩模层13形成在电介质层7上并且在第二对准键K2中是保形的。在硬掩模层13上形成第二光敏抗蚀剂材料并构图,以提供第二光敏抗蚀剂图案15。
根据图3,利用第二光敏抗蚀剂图案15以除去硬掩模层13和上金属层11在第二光敏抗蚀剂图案15以外(即,不在第二光敏抗蚀剂图案15之下)的部分,由此在其上形成上金属电极11a和硬掩模图案13a,以提供如图3所示的MIM型电容器结构。
例如,在美国专利No.5,926,359、美国专利No.6,180,976和韩国专利申请no.KR 2004-86682中也论述了MIM型电容器。
发明内容
根据本发明的实施例可以提供利用在电介质层上的钝化层形成金属-绝缘体-金属(MIM)电容器的方法,以及如此形成的器件。依据这些实施例,形成MIM电容器的电介质层的方法可以包括在MIM电容器的电介质层上形成钝化层,以将电介质层与直接接触的叠加的光敏抗蚀剂图案分开。
在根据本发明的一些实施例中,在电介质层上形成上电极之后形成钝化层。在根据本发明的一些实施例中,在形成钝化层之前还在位于所述钝化层下面的上电极上形成帽盖绝缘层。
在根据本发明的一些实施例中,在电介质层上形成上电极层还包括在帽盖绝缘层上形成光敏抗蚀剂图案,以露出帽盖绝缘层和上电极的在光敏抗蚀剂图案外面的部分。在根据本发明的一些实施例中,方法还包括除去帽盖绝缘层和上电极层的在光敏抗蚀剂图案外面的部分,以形成MIM电容器的上电极,露出电介质层的在MIM电容器的下导电栓塞之上的部分,并且从帽盖绝缘层上除去光敏抗蚀剂图案。
在根据本发明的一些实施例中,在帽盖绝缘层上形成光敏抗蚀剂图案包括在集成电路衬底的芯片区中以及在集成电路衬底的划线区中形成光敏抗蚀剂图案,并且除去帽盖绝缘层和上电极层在光敏抗蚀剂图案外面的部分包括除去在芯片区中和在划线区中的帽盖绝缘层和上电极层在光敏抗蚀剂图案外面的部分,以在划线区中形成对准键。
在根据本发明的一些实施例中,方法还包括除去帽盖绝缘层的在光敏抗蚀剂图案外面的部分,以形成构图的帽盖绝缘层。从帽盖绝缘层中去掉光敏抗蚀剂图案并且除去上电极的在构图的帽盖绝缘层外面的部分,以露出电介质层在电容器的下导电栓塞之上的部分。在根据本发明的一些实施例中,直接在电介质层的露出部分上形成钝化层。
在根据本发明的一些实施例中,在MIM电容器的电介质层上形成钝化层还包括在在电容器的下导电栓塞与电容器的下电极之间的界面的直接上方的电容器部分处直接在电介质层上形成钝化层,并且在位于偏离(off-set)界面的电容器的部分处的上电极和电介质层之上形成钝化层。
在根据本发明的一些实施例中,方法还包括在钝化层上形成光敏抗蚀剂图案,该光敏抗蚀剂图案露出在该钝化层上的光敏抗蚀剂图案外面的钝化层的部分,除去电容器的钝化层的露出部分以及在下面的电介质层和下电极的部分,以形成电容器,其中下电极横向延伸超过上电极,以与偏离上电极的在下面的导电栓塞接触,在电容器上形成第一层间电介质(ILD)层,在ILD层上形成蚀刻停止层;
在蚀刻停止层上形成第二层间电介质(ILD)层,在第一ILD层、蚀刻停止层、第二ILD层、钝化层和帽盖绝缘层中形成凹槽,以露出上电极,在凹槽中使用双镶嵌工艺形成上导电互连。
在根据本发明的一些实施例中,形成金属-绝缘体-金属(MIM)电容器的方法包括直接在MIM型电容器的电介质层上形成钝化层,然后直接在与电介质层相对的钝化层上形成叠加的光敏抗蚀剂材料。
在根据本发明的一些实施例中,形成金属-绝缘体-金属(MIM)电容器的方法包括在层间电介质层(ILD)中形成铜互连层,顺序地形成在铜互连上的下电极层、电介质层、上电极层和在其上的帽盖绝缘层,在偏离下电极层与铜互连层之间的界面的帽盖绝缘层上形成第一光敏抗蚀剂图案,利用第一光敏抗蚀剂材料作为蚀刻掩模除去上电极层和帽盖绝缘层的在光敏抗蚀剂材料外面的部分,以在光敏抗蚀剂之下形成上电极并且露出电介质材料的在所述界面直接上方的部分,直接在露出的介电材料和上电极上形成钝化层,以及在覆盖所述界面和上电极的钝化层上形成第二光敏抗蚀剂材料。
在根据本发明的一些实施例中,金属-绝缘体-金属(MIM)电容器的中间结构包括在MIM电容器的电介质层上的钝化层,该钝化层位于所述电介质层与叠加的光敏抗蚀剂图案之间。在根据本发明的一些实施例中,钝化层直接在电介质层上。在根据本发明的一些实施例中,钝化层从在下面的导电栓塞与下电极之间的界面的直接上方延伸,以超过偏离界面的上电极的边缘,并且在其之上。
在根据本发明的一些实施例中,MIM电容器包括直接在MIM电容器的下导电栓塞上面的MIM电容器的部分的MIM电容器的电介质层上的钝化层,并且与直接在MIM电容器的上电极下面的电介质层分离。
根据本发明的一个方面,提供一种形成包括MIM型电容器的半导体器件的方法,该方法包括:在所述MIM型电容器的电介质层上形成上电极,使得该上电极偏离所述MIM型电容器的下导电栓塞和下电极层之间的界面。其中,在所述形成上电极之前:在一下层间电介质层中形成所述下导电栓塞;在所述下导电栓塞上形成所述下电极层;以及在所述下电极层上形成所述电介质层。其中,所述形成上电极包括:在所述电介质层上形成上电极层;在所述上电极层上形成帽盖绝缘层,该帽盖绝缘层相对于所述上电极层具有高蚀刻选择性;在偏离所述下电极层与所述下导电栓塞之间的界面的所述帽盖绝缘层上形成第一光敏抗蚀剂图案;以及使用第一光敏抗蚀剂材料作为蚀刻掩模,以除去所述上电极层和所述帽盖绝缘层的在所述光敏抗蚀剂材料外面的部分,从而在所述光敏抗蚀剂材料之下形成上电极并且露出所述电介质材料的位于所述界面正上方的部分。并且其中,所述方法还包括:直接在所述露出的电介质材料上以及在所述上电极上形成钝化层;以及在覆盖所述界面和所述上电极的钝化层上形成第二光敏抗蚀剂材料。
根据本发明的另一个方面,提供一种包括MIM电容器的半导体器件,其中MIM电容器包括:形成在MIM电容器的电介质层上的上电极,该上电极偏离MIM电容器的下导电栓塞和下电极之间的界面,并且所述下电极横向延伸超出所述上电极而与所述下导电栓塞接触;钝化层,其直接在位于所述MIM电容器的下导电栓塞正上方的所述MIM电容器的电介质层上,并且与直接在所述MIM电容器的上电极下面的电介质层分离;以及位于所述上电极与所述钝化层之间并且不在所述下导电栓塞上方的帽盖绝缘层,其中所述帽盖绝缘层相对于所述上电极具有高蚀刻选择性。
附图说明
图1-3是说明常规形成MIM型电容器的横截面视图。
图4是根据本发明的一些实施例的MIM电容器的平面图。
图5-10是说明根据本发明的一些实施例形成MIM电容器的方法的横截面视图。
具体实施方式
在下文中参考附图更充分地描述本发明,其中介绍了本发明的实施例。然而,本发明可以以许多不同的形式实施,并且不应该理解为限于此处阐述的实施例。更确切地,提供这些实施例以便本公开将是彻底的和完全的,并且将向本领域的技术人员充分地表达本发明的范围。在附图中,为了清楚起见,可能夸大了层和区域的尺寸和相对尺寸。
应当理解,当一个元件或层“在另一个元件或层上”或者“连接到”、“耦合到”另一元件或层时,它可能直接在其它元件或层上或者直接连接或耦合到到其它元件或层,也可能存在插入的元件或层。相反,当元件“直接在另一个元件或层上”或者“直接连接到”或者“直接耦合到”另一个元件或层时,则不存在插入元件或层。相同的数字指的是相同的元件。如在此使用的,术语“和/或”包括一个或多个与开列的项目相关的任意组合。
应当理解,虽然在此可以使用术语第一、第二、第三等等描述各种部件、元件、区域、层和/或部分,但是这些部件、元件、区域、层和/或部分不应该由这些术语限定。这些术语仅仅用来将一个部件、元件、区域、层或部分与另一个区域、层或部分相区别。因此,以下论述的第一部件、元件、区域、层或部分可以称为第二部件、元件、区域、层或部分而不脱离本发明的教导。
在此可以使用空间相对术语,例如“在...之下”、“在...下面”、“下”、“在...之上”、“上”等,以便于描述如附图中所示的一个部件或构造与别一个部件或构造的关系。应当理解,空间相对术语是用来包含器件除在图中描述的方向之外使用或操作的不同方向的。例如,在图中的器件翻转过来,则描述为在其它部件或器件“下面”或“之下”的部件将在其它部件或器件“之上”。因此,示例性术语“在下面”可以包含上面和下面两个方向。器件可以是另外的取向(旋转90度或在其它方向),并且相应地解释在此使用的空间相对描述符。
应当进一步理解,术语“在外面”包括没有被诸如光敏抗蚀剂图案之类的叠加的结构所覆盖的一部分在下面的层,例如,电介质层。
在此使用的术语仅仅是为了描述特定的实施例,而不是打算限定本发明。如在此所使用的,单数形式也用来包括复数形式,除非上下文清楚地表明。还应当理解,当在本说明书中使用术语“包括”时,表示所述特征、整体、步骤、操作、部件和/或元件的存在,但不排除一个或多个其它特征、整体、步骤、操作、部件、元件和/或其组合的存在或加入。
在此参考本发明的理想化实施例(和中间结构)的示意图的横截面图描述本发明的实施例。因而,例如,生产技术和/或公差导致附图形状的偏离是是可能发生的。因此,本发明的实施例不应该理解为限于在此所示区域的特定形状,而是包括,例如,制造产生的外形上的偏差。例如,所示矩形的注入区域一般在其边缘具有圆形或曲线特征和/或注入浓度的梯度,而不是从注入到非注入区的二元变化。因此,在附图中说明的区域本质上是示意的,并且它们的形状不是想说明器件的区域的实际形状,并且不是试图限定本发明的范围。
除非另外的定义,在此使用的全部术语(包括技术和科学名词)具有与本发明所属领域的普通技术人员通常理解的相同的意思。还应当理解,例如在常用词典中定义的术语应当解释为按照它们在有关技术的上下文中具有的意思,并且不会以理想化或过分正式的意义,除非在此这样明白地定义。
如在下文中更多的细节所描述的,如本发明人所理解的,如果允许光敏抗蚀剂图案直接接触电容器电介质(例如,在图1-3所示的结构中),则光敏抗蚀剂可能污染电容器电介质。此外,如本发明人所理解的,如果形成的电容器的下电极包括小丘,则如果在电介质层中形成裂缝(由于小丘),小丘可能导致漏电流的增加。因此,在根据本发明的一些实施例中,形成钝化层以将电介质层与用来形成MIM电容器的光敏抗蚀剂图案分开。因此,可以避免光敏抗蚀剂与电介质层之间的直接接触,减小光敏抗蚀剂污染电介质层的可能性。在根据本发明的另外的实施例中,形成的MIM电容器的上电极偏离下导电栓塞与下电极之间的界面。通过形成偏离界面的上下电极的相对表面,上电极偏离界面可以减小漏电流(在形成小丘的情况下)。因此,例如,如果在下导电栓塞中的小丘导致在电介质层中的裂缝直接超过界面,则由于形成的上下电极的相对表面远离(即,偏离)界面,所以不会观察到增加的漏电流。
图4是根据本发明的一些实施例的MIM电容器61的平面图。根据图4,在集成电路衬底的芯片区中形成MIM电容器61。在集成电路的划线区中形成沟槽(T)和对准键(K)。MIM电容器61包括与下导电电极31a连接在一起的下导电栓塞28a和接触29h。上导电电极35a形成于在通孔45v下面的下导电电极31a之上,所述通孔45v与上互连54电连接在一起。
如图5所示,在集成电路的芯片区和划线区中的衬底21上形成下层间电介质(ILD)层23。在芯片区的ILD层23中形成下导电栓塞28a,并且在划线区中的ILD层23中形成金属图案28b。应当理解,下导电栓塞28a可以包括扩散阻挡层25a和金属栓塞27a,以填充ILD层23中的凹槽。应当理解,金属图案28b可以包括扩散阻挡层25b和金属栓塞27b。还应当理解,可以使用镶嵌工艺形成导电栓塞28a。在划线区中包括在下连接栓塞28a和金属图案28b上的ILD上形成下帽盖绝缘层29。
仍如图5所示,在集成电路的芯片和划线区中的帽盖绝缘层29上形成第一光敏抗蚀剂材料。构图第一光敏抗蚀剂材料,以形成在芯片区中的下导电栓塞28a之上具有第一开口30h并且在划线区中的具有第二开口30k的第一光敏抗蚀剂图案30。
根据图6,通过第一和第二开口30h和30k除去下帽盖绝缘层29的一部分,于是可以从下帽盖绝缘层29上去掉第一光敏抗蚀剂图案30。如图6所示,在芯片区中,除去下帽盖绝缘层29以露出在芯片区中的导电栓塞28a的表面,在划线区中除去帽盖绝缘层29的一部分和ILD层23的下层部分,以在其中产生凹槽K。
根据图7,在芯片区中的导电栓塞28a上的下帽盖绝缘层29上和在划线区中的凹槽K中顺序地形成下金属层31、电容器电介质层33和上金属层35。应当理解,下金属层31可以是氮化钛(TiN)、氮化钽(TaN)等。还应当理解,电容器电介质层33可以是,例如,氮化硅(SiN)、ONO、高K电介质材料等。还应当理解,上金属层35可以是金属氮化物层,例如,TiN、TaN等。
还如图7所示,在芯片和划线区中的上金属层35上形成上帽盖绝缘层37。应当理解,上帽盖绝缘层37可以选择相对于上金属层35具有高蚀刻选择性的材料,例如,氮化硅。在上帽盖绝缘层37上形成第二光敏抗蚀剂材料并且构图,以产生包括芯片区中的部分39a和划线区中的部分39b的第二光敏抗蚀剂图案39。
如图7所示,第二光敏抗蚀剂图案39a的部分偏离导电栓塞28a与下金属层31之间的界面。因此,如果在导电栓塞28a与下金属层31之间的界面形成小丘,则由于下和上金属层31、35(随后形成,以提供下和上金属电极)偏离界面,由此将电容器的电极与可能产生裂缝的电介质层33的部分分开,所以在电介质层33中的裂缝不会影响漏电流到现有技术所示的程度。
参考图8,在根据本发明的一些实施例中,除去位于第二光敏抗蚀剂图案39a外面(即,不直接在第二光敏抗蚀剂图案39之下)的上帽盖绝缘层37的部分和在下面的上金属层35的部分,以露出在芯片区中的第二光敏抗蚀剂图案39a外面的电介质层33的表面。同样,除去位于第二光敏抗蚀剂图案39a外面的上帽盖绝缘层37以及在下面的上金属层35的部分,以露出在划线区中的第二光敏抗蚀剂图案39b外面的电介质层33的表面。然后可除去第二光敏抗蚀剂图案39。
在根据本发明的其它实施例中,第二光敏抗蚀剂图案39用作掩模,以在芯片区和划线区中除去上帽盖绝缘层37位于第二光敏抗蚀剂图案39外面的部分,由此分别形成第一和第二上帽盖绝缘图案37a和37b。其后,可以除去第二光敏抗蚀剂图案39,于是第一和第二上帽盖绝缘图案37a、37b可用来除去上金属层35在第一和第二上帽盖绝缘图案37a、37b外面的部分,以在芯片区中形成上金属电极35a,在划线区中形成上对准键35b。
仍如图8所示,在芯片区和划线区中的电介质层33的露出部分上形成钝化层41,钝化层41在芯片区中自导电栓塞28a的直接上方延伸到并越过上金属电极35a和上帽盖绝缘图案37a。同样,钝化层41自划线区中的金属图案28b的直接上方延伸,并保形在位于划线区的凹槽K中的第二上帽盖绝缘图案37b和上对准键35b上。
因此,如图8所示,钝化层41可以隔离在下面的电介质层33与随后在其上形成的光敏抗蚀剂图案的直接接触,由此减小了电介质被光敏抗蚀剂图案污染的可能性。钝化层41还可以减小上下金属电极之间由蚀刻损坏上金属电极的侧面和电容器电介质引起的漏电流。在根据本发明的一些实施例中,钝化层41是氮化硅层。
还如图8所示,在钝化层41上形成第三光敏抗蚀剂材料并构图,以形成包括在芯片区中的下电极图案43a和在划线区中的下对准键图案43b的第三光敏抗蚀剂图案43。
根据图8-9,用第三光敏抗蚀剂图案43除去钝化层41、电介质层33和下电极31位于第三光敏抗蚀剂图案43A外面的部分,由此形成包括上电极35a、电介质层33a和下电极31a的MIM电容器。在根据本发明的一些实施例中,上和下电极的相对表面形成为与导电栓塞28a和直接位于导电栓塞28a上方(并且直接与之接触)的下电极的一部分之间的界面间隔开。
在芯片区中的MIM电容器上以及划线区中的对准键K上形成包括第一上ILD层45、蚀刻停止层47和第二上ILD层49的上ILD层50。
如图10所示,穿过上ILD层50、钝化层41a和上帽盖绝缘图案37a而形成通孔45v和沟槽区49t,以利用,例如,双镶嵌工艺,露出上电极35a的一部分。在根据本发明的一些实施例中,如果能够充分地控制沟槽区49t的形成,则可以消除蚀刻停止层47,否则使用,例如,时间控制的蚀刻。在通孔45v和沟槽区49t中形成包括上金属互连材料53和衬在沟槽区49t和通孔45v中的上扩散阻挡层51的上互连54,由此完成根据本发明一些实施例的结构。
如上所述,正如本发明人所理解的,如果允许光敏抗蚀剂图案直接接触电容器电介质(例如,在图1-3所示的结构中),则光敏抗蚀剂可能污染电容器电介质。此外,如本发明人所理解的,如果形成的电容器的下电极包括小丘,则如果在电介质层中形成裂缝(由于小丘)小丘可能导致漏电流的增加。因此,在根据本发明的一些实施例中,形成钝化层以将电介质层与用来形成MIM电容器的光敏抗蚀剂图案分开。因此,可以避免光敏抗蚀剂与电介质层之间的直接接触,减小光敏抗蚀剂污染电介质层的可能性。
在根据本发明的另外的实施例中,形成的MIM电容器的上电极偏离下导电栓塞与下电极之间的界面。通过形成偏离界面的上下电极的相对表面,上电极偏离界面可以减小漏电流(在形成小丘的情况下)。因此,例如,如果在下导电栓塞中的小丘导致在电介质层中的裂缝直接超过界面,则由于形成的上下电极的相对表面远离(即,偏离)界面,所以不会观察到增加的漏电流。
虽然参考本发明的示例性实施例详细地展示和描述了本发明,但是本领域的技术人员应当理解,在其中可以进行形式和细节方面的各种变化而不脱离由附带的权利要求书所定义的本发明的精神和范围。
Claims (19)
1.一种形成包括MIM型电容器的半导体器件的方法,包括:在所述MIM型电容器的电介质层上形成上电极,使得该上电极偏离所述MIM型电容器的下导电栓塞和下电极层之间的界面,
其中,在所述形成上电极之前:
在一下层间电介质层中形成所述下导电栓塞;
在所述下导电栓塞上形成所述下电极层;以及
在所述下电极层上形成所述电介质层,
其中,所述形成上电极包括:
在所述电介质层上形成上电极层;
在所述上电极层上形成帽盖绝缘层,该帽盖绝缘层相对于所述上电极层具有高蚀刻选择性;
在偏离所述下电极层与所述下导电栓塞之间的界面的所述帽盖绝缘层上形成第一光敏抗蚀剂图案;以及
使用第一光敏抗蚀剂材料作为蚀刻掩模,以除去所述上电极层和所述帽盖绝缘层的在所述光敏抗蚀剂材料外面的部分,从而在所述光敏抗蚀剂材料之下形成上电极并且露出所述电介质材料的位于所述界面正上方的部分,
其中,所述方法还包括:
直接在所述露出的电介质材料上以及在所述上电极上形成钝化层;以及
在覆盖所述界面和所述上电极的钝化层上形成第二光敏抗蚀剂材料。
2.根据权利要求1所述的方法,还包括:
在形成所述上电极之后,直接在半导体器件的电介质层上形成一钝化层;然后
直接在与所述电介质层相对的钝化层上形成叠加的光敏抗蚀剂材料。
3.根据权利要求2所述的方法,其中在电介质层上形成上电极包括:在所述电介质层上形成上电极层以及在所述上电极层上形成帽盖绝缘层。
4.根据权利要求3所述的方法,其中在所述电介质层上形成上电极层还包括:
在所述帽盖绝缘层的偏离所述下导电栓塞的部分上形成第一光敏抗蚀剂图案。
5.根据权利要求4所述的方法,其中在所述电介质层上形成上电极还包括:
除去所述帽盖绝缘层和上电极层的在所述第一光敏抗蚀剂图案外面的部分,以形成所述半导体器件的所述上电极,从而露出所述电介质层的在所述半导体器件的下导电栓塞之上的部分;以及
从所述帽盖绝缘层上除去所述第一光敏抗蚀剂图案。
6.根据权利要求1或5所述的方法,其中在所述帽盖绝缘层上形成第一光敏抗蚀剂图案包括在集成电路衬底的芯片区中和在集成电路衬底的划线区中形成光敏抗蚀剂图案;以及
其中除去所述帽盖绝缘层和上电极层的在第一光敏抗蚀剂图案外面的部分包括在所述芯片区和划线区中除去所述帽盖绝缘层和上电极层在所述光敏抗蚀剂图案外面的部分,从而在所述划线区中形成对准键。
7.根据权利要求5所述的方法,其中除去所述帽盖绝缘层和上电极层的在所述第一光敏抗蚀剂图案外面的部分还包括:
除去所述帽盖绝缘层的在所述第一光敏抗蚀剂图案外面的部分,以形成构图的帽盖绝缘层;
从该帽盖绝缘层上除去第一光敏抗蚀剂图案;以及
除去所述上电极的在所述构图的帽盖绝缘层外面的部分,以露出所述电介质层的在所述电容器的下导电栓塞之上的部分。
8.根据权利要求7所述的方法,其中直接在所述电介质层的露出部分上形成所述钝化层。
9.根据权利要求1或3所述的方法,其中在半导体器件的电介质层上形成钝化层包括:
直接在位于所述电容器的一部分处的电介质层上形成所述钝化层,所述电容器的一部分是位于所述电容器的下导电栓塞与所述电容器的下电极之间的界面的正上方的所述电容器的一部分;以及
在位于所述电容器的偏离所述界面的一部分处的上电极和电介质层之上形成所述钝化层。
10.根据权利要求9所述的方法,其中还包括:
在所述钝化层上形成第二光敏抗蚀剂图案,该第二光敏抗蚀剂图案露出所述钝化层的在位于所述钝化层上的该第二光敏抗蚀剂图案外面的部分;
除去所述钝化层的露出部分以及所述电介质层和所述电容器下电极的位于该钝化层的露出部分下面的部分,其中所述下电极横向延伸超过所述上电极,以与所述下导电栓塞接触;
在所述电容器上形成第一上ILD层;
在所述第一上ILD层上形成蚀刻停止层;
在所述蚀刻停止层上形成第二上ILD层;
在所述第一上ILD层、蚀刻停止层、第二上ILD层、钝化层和帽盖绝缘层中形成凹槽,以露出所述上电极;以及
在所述凹槽中使用双镶嵌工艺形成上导电互连。
11.根据权利要求1所述的方法,其中,所述半导体器件具有芯片区和划线区,所述MIM型电容器形成在所述芯片区中,并且
所述方法还包括在所述划线区中在下电介质层上形成金属图案。
12.根据权利要求11所述的方法,还包括:在所述划线区形成对准键。
13.根据权利要求12所述的方法,其中形成对准键包括:
在所述下层间电介质层上形成凹槽;以及
用对准键材料填充所述凹槽。
14.一种包括MIM电容器的半导体器件,其中MIM电容器包括:
形成在MIM电容器的电介质层上的上电极,该上电极偏离MIM电容器的下导电栓塞和下电极之间的界面,并且所述下电极横向延伸超出所述上电极而与所述下导电栓塞接触;
钝化层,其直接在位于所述MIM电容器的下导电栓塞正上方的所述MIM电容器的电介质层上,并且与直接在所述MIM电容器的上电极下面的电介质层分离;以及
位于所述上电极与所述钝化层之间并且不在所述下导电栓塞上方的帽盖绝缘层,
其中所述帽盖绝缘层相对于所述上电极具有高蚀刻选择性。
15.根据权利要求14所述的半导体器件,其中所述MIM电容器的在下导电栓塞正上方的部分是在所述MIM电容器的下导电栓塞与所述MIM电容器的下电极之间的界面的正上方,其中所述钝化层横向延伸而离开所述界面,进而在位于所述电容器的偏离所述界面的部分处的所述上电极和所述电介质层之上横向延伸。
16.根据权利要求14所述的半导体器件,其中在所述下导电栓塞与所述下电极之间的所述界面限定包括在所述下导电栓塞与所述下电极之间的下帽盖绝缘层的接触。
17.根据权利要求14所述的半导体器件,还包括芯片区和划线区,其中所述MIM电容器形成在所述芯片区中,并且在划线区中还包括形成在所述下电介质层中的金属图案。
18.根据权利要求14所述的半导体器件,还包括位于所述划线区中的对准键。
19.根据权利要求18所述的半导体器件,其中所述对准键包括位于所述下层间电介质中的凹槽,该凹槽被用对准键材料填充。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050073498A KR100870178B1 (ko) | 2005-08-10 | 2005-08-10 | 엠아이엠 커패시터를 구비하는 반도체 소자들 및 그제조방법들 |
KR73498/05 | 2005-08-10 | ||
US11/413,282 | 2006-04-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1913103A CN1913103A (zh) | 2007-02-14 |
CN100452292C true CN100452292C (zh) | 2009-01-14 |
Family
ID=37721988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006101285723A Expired - Fee Related CN100452292C (zh) | 2005-08-10 | 2006-08-10 | 形成金属-绝缘体-金属电容器的方法及所形成器件 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7749852B2 (zh) |
KR (1) | KR100870178B1 (zh) |
CN (1) | CN100452292C (zh) |
TW (1) | TWI320973B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100870178B1 (ko) | 2005-08-10 | 2008-11-25 | 삼성전자주식회사 | 엠아이엠 커패시터를 구비하는 반도체 소자들 및 그제조방법들 |
US7635634B2 (en) * | 2007-04-16 | 2009-12-22 | Infineon Technologies Ag | Dielectric apparatus and associated methods |
US20100224960A1 (en) * | 2009-03-04 | 2010-09-09 | Kevin John Fischer | Embedded capacitor device and methods of fabrication |
US9343588B2 (en) * | 2011-02-22 | 2016-05-17 | Infineon Technologies Austria Ag | Normally-off semiconductor switches and normally-off JFETs |
CN102420174B (zh) * | 2011-06-07 | 2013-09-11 | 上海华力微电子有限公司 | 一种双大马士革工艺中通孔填充的方法 |
CN102420108B (zh) * | 2011-06-15 | 2013-06-05 | 上海华力微电子有限公司 | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 |
TWI473226B (zh) * | 2012-01-09 | 2015-02-11 | Win Semiconductors Corp | 具有三維元件之化合物半導體積體電路 |
CN103208472B (zh) * | 2012-01-12 | 2016-03-02 | 稳懋半导体股份有限公司 | 具有三维元件的复合物半导体集成电路 |
KR102008840B1 (ko) | 2013-08-30 | 2019-08-08 | 삼성전자 주식회사 | 캐패시터를 포함하는 반도체 소자 및 그 제조 방법 |
CN105321886B (zh) * | 2014-05-29 | 2019-07-05 | 联华电子股份有限公司 | 电容器结构及其制造方法 |
EP3174094B1 (en) * | 2015-11-25 | 2018-09-26 | IMEC vzw | Integrated circuit comprising a metal-insulator-metal capacitor and fabrication method thereof |
US9806032B1 (en) * | 2016-12-20 | 2017-10-31 | Globalfoundries Inc. | Integrated circuit structure with refractory metal alignment marker and methods of forming same |
US10546915B2 (en) * | 2017-12-26 | 2020-01-28 | International Business Machines Corporation | Buried MIM capacitor structure with landing pads |
TWI800698B (zh) * | 2019-12-02 | 2023-05-01 | 聯華電子股份有限公司 | 半導體元件結構及其製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1158007A (zh) * | 1995-12-08 | 1997-08-27 | 株式会社日立制作所 | 半导体集成电路器件及其制造方法 |
CN1244730A (zh) * | 1998-08-07 | 2000-02-16 | 松下电子工业株式会社 | 半导体器件及其制造方法 |
US6746914B2 (en) * | 2002-05-07 | 2004-06-08 | Chartered Semiconductor Manufacturing Ltd. | Metal sandwich structure for MIM capacitor onto dual damascene |
US20040110355A1 (en) * | 2002-12-09 | 2004-06-10 | Taiwan Semiconductor Manufacturing Company | Embedded MIM capacitor and zigzag inductor scheme |
CN1624869A (zh) * | 2003-04-17 | 2005-06-08 | 国际商业机器公司 | 半导体器件及其形成方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03241864A (ja) | 1990-02-20 | 1991-10-29 | Mitsubishi Electric Corp | マイクロ波集積回路用キャパシタ |
JPH0430568A (ja) | 1990-05-28 | 1992-02-03 | Nec Kyushu Ltd | 半導体装置 |
JPH06334137A (ja) | 1993-05-20 | 1994-12-02 | Hitachi Ltd | ハイブリッド集積回路およびその製造方法 |
US5926359A (en) * | 1996-04-01 | 1999-07-20 | International Business Machines Corporation | Metal-insulator-metal capacitor |
US6180976B1 (en) * | 1999-02-02 | 2001-01-30 | Conexant Systems, Inc. | Thin-film capacitors and methods for forming the same |
JP4432207B2 (ja) | 2000-05-25 | 2010-03-17 | パナソニック株式会社 | コンデンサ |
US6461914B1 (en) | 2001-08-29 | 2002-10-08 | Motorola, Inc. | Process for making a MIM capacitor |
DE10161285A1 (de) | 2001-12-13 | 2003-07-03 | Infineon Technologies Ag | Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator |
US6812088B1 (en) * | 2002-06-11 | 2004-11-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for making a new metal-insulator-metal (MIM) capacitor structure in copper-CMOS circuits using a pad protect layer |
KR100456829B1 (ko) | 2002-06-17 | 2004-11-10 | 삼성전자주식회사 | 듀얼다마신공정에 적합한 엠아이엠 캐패시터 및 그의제조방법 |
US6822283B2 (en) * | 2002-07-11 | 2004-11-23 | Taiwan Semiconductor Manufacturing Co., Ltd | Low temperature MIM capacitor for mixed-signal/RF applications |
US6709918B1 (en) | 2002-12-02 | 2004-03-23 | Chartered Semiconductor Manufacturing Ltd. | Method for making a metal-insulator-metal (MIM) capacitor and metal resistor for a copper back-end-of-line (BEOL) technology |
KR100505682B1 (ko) * | 2003-04-03 | 2005-08-03 | 삼성전자주식회사 | 금속-절연체-금속 커패시터를 포함하는 이중 다마신 배선구조 및 그 제조방법 |
JP4376030B2 (ja) | 2003-10-27 | 2009-12-02 | 株式会社リコー | Mim容量素子を備えた半導体装置の製造方法 |
KR100605101B1 (ko) * | 2003-12-24 | 2006-07-26 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그 제조 방법 |
KR100642633B1 (ko) * | 2004-06-11 | 2006-11-10 | 삼성전자주식회사 | 엠아이엠 캐패시터들 및 그의 제조 방법 |
KR100870178B1 (ko) | 2005-08-10 | 2008-11-25 | 삼성전자주식회사 | 엠아이엠 커패시터를 구비하는 반도체 소자들 및 그제조방법들 |
-
2005
- 2005-08-10 KR KR1020050073498A patent/KR100870178B1/ko not_active IP Right Cessation
-
2006
- 2006-04-28 US US11/413,282 patent/US7749852B2/en not_active Expired - Fee Related
- 2006-08-08 TW TW095129020A patent/TWI320973B/zh not_active IP Right Cessation
- 2006-08-10 CN CNB2006101285723A patent/CN100452292C/zh not_active Expired - Fee Related
-
2010
- 2010-05-20 US US12/784,104 patent/US8017490B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1158007A (zh) * | 1995-12-08 | 1997-08-27 | 株式会社日立制作所 | 半导体集成电路器件及其制造方法 |
CN1244730A (zh) * | 1998-08-07 | 2000-02-16 | 松下电子工业株式会社 | 半导体器件及其制造方法 |
US6746914B2 (en) * | 2002-05-07 | 2004-06-08 | Chartered Semiconductor Manufacturing Ltd. | Metal sandwich structure for MIM capacitor onto dual damascene |
US20040110355A1 (en) * | 2002-12-09 | 2004-06-10 | Taiwan Semiconductor Manufacturing Company | Embedded MIM capacitor and zigzag inductor scheme |
CN1624869A (zh) * | 2003-04-17 | 2005-06-08 | 国际商业机器公司 | 半导体器件及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
US8017490B2 (en) | 2011-09-13 |
CN1913103A (zh) | 2007-02-14 |
KR20070018639A (ko) | 2007-02-14 |
TWI320973B (en) | 2010-02-21 |
US20100224588A1 (en) | 2010-09-09 |
TW200707767A (en) | 2007-02-16 |
KR100870178B1 (ko) | 2008-11-25 |
US20070037405A1 (en) | 2007-02-15 |
US7749852B2 (en) | 2010-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100452292C (zh) | 形成金属-绝缘体-金属电容器的方法及所形成器件 | |
KR100505658B1 (ko) | MIM(Metal-Insulator-Metal)커패시터를 갖는 반도체 소자 | |
US8895400B2 (en) | Methods of fabricating semiconductor devices having buried word line interconnects | |
US7786520B2 (en) | Embedded semiconductor device including planarization resistance patterns and method of manufacturing the same | |
CN100521185C (zh) | 用于半导体器件的互连结构及其形成方法 | |
US7638830B2 (en) | Vertical metal-insulator-metal (MIM) capacitors | |
US7439130B2 (en) | Semiconductor device with capacitor and method for fabricating the same | |
CN108511440B (zh) | 具有电容连接垫的半导体结构与电容连接垫的制作方法 | |
US8395200B2 (en) | Method and system for manufacturing copper-based capacitor | |
CN101740545A (zh) | 半导体装置的配线结构及形成配线结构的方法 | |
US20210035980A1 (en) | Memory structure | |
US6255224B1 (en) | Method of forming contact for semiconductor device | |
US7105882B2 (en) | Semiconductor device memory cell | |
JP2005026641A (ja) | 半導体装置およびその製造方法 | |
KR20100112901A (ko) | 돌출형 소자 분리막을 가지는 반도체 소자 | |
US7189613B2 (en) | Method and structure for metal-insulator-metal capacitor based memory device | |
KR20040033773A (ko) | 스토리지 전극을 포함하는 반도체 소자 및 그 제조 방법 | |
US7994642B2 (en) | Semiconductor device which includes contact plug and embedded interconnection connected to contact plug | |
US20120070950A1 (en) | Method of Manufacturing a Semiconductor Device | |
US8460995B2 (en) | Method of forming a MIM capacitor | |
US6284619B1 (en) | Integration scheme for multilevel metallization structures | |
KR20100112669A (ko) | 반도체 소자 및 이의 제조방법 | |
US7084057B2 (en) | Bit line contact structure and fabrication method thereof | |
KR100660552B1 (ko) | 반도체 장치의 배선 구조체 및 그 형성 방법 | |
KR101044612B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090114 Termination date: 20140810 |
|
EXPY | Termination of patent right or utility model |