CN116723762A - Mim电容及其制备方法 - Google Patents
Mim电容及其制备方法 Download PDFInfo
- Publication number
- CN116723762A CN116723762A CN202310988889.8A CN202310988889A CN116723762A CN 116723762 A CN116723762 A CN 116723762A CN 202310988889 A CN202310988889 A CN 202310988889A CN 116723762 A CN116723762 A CN 116723762A
- Authority
- CN
- China
- Prior art keywords
- electrode layer
- layer
- sub
- deposition
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 44
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims description 66
- 230000008021 deposition Effects 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 239000013078 crystal Substances 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 213
- 229910052751 metal Inorganic materials 0.000 description 44
- 239000002184 metal Substances 0.000 description 44
- 238000005240 physical vapour deposition Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000001000 micrograph Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- 230000036962 time dependent Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- PMTRSEDNJGMXLN-UHFFFAOYSA-N titanium zirconium Chemical compound [Ti].[Zr] PMTRSEDNJGMXLN-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种MIM电容及其制备方法，所述方法包括：提供基底，所述基底上形成有第一电极层和覆盖所述第一电极层的绝缘层；在所述绝缘层上沉积形成第二电极层，所述第二电极层包括覆盖所述绝缘层的种子层和位于所述种子层上的第一子电极层。通过本发明的方法，可以使得种子层与绝缘层接触的面更加平整，减少绝缘层接触的第二电极层中的尖端晶粒。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种MIM电容及其制备方法。
背景技术
随着半导体芯片集成度和芯片性能要求的提高，对大容量电容的需求也随之增加，然而要得到大电容主要采用的方法有：增大电容面积和厚度、双层或多层MIM电容并联的复合结构，以及采用具有高介电常数k的中绝缘层。第一种方法则会增大的芯片的面积。第二种方法工艺复杂，需要多层光罩，成本高。第三种方法对制备的设备、制备工艺要求较高，设备成本高。
金属-绝缘体-金属（Metal-Insulator-Metal，简称MIM）电容通常由三层组成：上层金属层、下层金属层和位于上层金属层和下层金属层之间的绝缘层，上层金属层通常通过物理气相沉积（Physical Vapor Deposition，简称PVD）沉积制备获得。
然而目前常规的采用物理气相沉积方法制备上层金属层例如TiN时，其与绝缘层接触的下表面晶粒尖端明显，这部分晶粒容易嵌入下层的绝缘层中。在经时击穿（timedependent dielectric breakdown，简称TDDB）测试过程中电子容易集中在晶粒尖端，长时间会导致绝缘层被击穿，电子进入下层金属层，上层金属和下层金属导通，电容失效。
因此，为解决现有技术中的上述技术问题，有必要提出一种新的MIM电容及其制备方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明提供一种MIM电容的制备方法，所述方法包括：提供基底，所述基底上形成有第一电极层和覆盖所述第一电极层的绝缘层；在所述绝缘层上沉积形成第二电极层，所述第二电极层包括覆盖所述绝缘层的种子层和位于所述种子层上的第一子电极层。
在一个实施例中，沉积所述种子层时所采用的第一沉积功率低于沉积所述第一子电极层时所采用的第二沉积功率。
在一个实施例中，所述第二电极层还包括覆盖所述第一子电极层的第二子电极层，其中，沉积所述第二子电极层时所采用的第三沉积功率低于沉积所述第一子电极层时所采用的第二沉积功率。
在一个实施例中，所述第一沉积功率范围为3000 W -5000W，所述第二沉积功率范围为11000W-13000W。
在一个实施例中，所述第三沉积功率范围为3000 W -5000W。
在一个实施例中，所述种子层的厚度小于所述第一子电极层的厚度，所述第二子电极层的厚度小于所述第一子电极层的厚度。
在一个实施例中，所述种子层的厚度低于100埃，所述第一子电极层的厚度大于1300埃且低于1500埃，所述第二子电极层的厚度低于100埃。
在一个实施例中，所述方法还包括：
在所述种子层沉积完成后，等待第一预定缓冲时间，再沉积所述第一子电极层。
在一个实施例中，所述方法还包括：
在所述第一子电极层沉积完成后，等待第二预定缓冲时间，再沉积所述第二子电极层。
在一个实施例中，所述第一电极层的材料包括金属铝，所述第二电极层的材料包括TiN。
本申请还提供一种采用前述的制备方法制备获得的MIM电容。
综上所述，通过先进行种子层的沉积，可以使得种子层与绝缘层接触的面更加平整，减少绝缘层接触的第二电极层中的尖端晶粒，从而减少后续TDDB测试过程中电子容易集中在晶粒尖端，长时间会导致绝缘层被击穿，上层金属和下层金属导通，电容失效的问题出现，提高电容的稳定性和可靠性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了常规的一种MIM电容的剖面示意图；
图2A示出了图1中MIM电容的局部放大示意图；
图2B示出了图1中MIM电容的上层金属层的局部放大示意图；
图3示出了本发明的一实施例中的MIM电容的剖面示意图；
图4示出了图3中MIM电容的第二电极层的局部放大示意图；
图5示出了常规的MIM电容的透射电镜图（左图）和本发明的MIM电容的透射电镜图（右图）；
图6示出了本发明的一个实施例的MIM电容的制备方法的示意性流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、 第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
铝线互连MIM电容结构通常如图1所示由三层组成：上层金属层103、下层金属层101和位于上层金属层103和下层金属层101之间的绝缘层102，在上层金属层103的表面上还具有涂层SiON 104，上层金属层103的材料为物理气相沉积（Physical VaporDeposition，简称PVD）沉积的TiN，绝缘层102可以包括氮化硅。上层金属层103和下层金属层101分别与外部电极105、106相连，电流通过上金属层和下金属层得到导通；绝缘层102则把上层金属层103和下层金属层101隔离开，以使他们的电势分开，从而产生电容。
目前常规的采用物理气相沉积方法制备上层金属层TiN时，其与绝缘层接触的下表面晶粒尖端明显201，如图2A所示，这部分晶粒容易嵌入下层的绝缘层中。在经时击穿（time dependent dielectric breakdown，简称TDDB）测试过程中电子202容易集中在晶粒尖端，长时间会导致绝缘层被击穿，电子203进入下层金属层，上层金属和下层金属导通，电容失效。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
下面，参照图3至图6来描述本发明实施例提出的MIM电容的制备方法一个示例性方法的详细步骤。其中，图3示出了本发明的一实施例中的MIM电容的剖面示意图；图4示出了图3中MIM电容的第二电极层的局部放大示意图；图5示出了常规的MIM电容的透射电镜图（左图）和本发明的MIM电容的透射电镜图（右图）；图6示出了本发明的一个实施例的MIM电容的制备方法的示意性流程图
作为示例，本实施例的MIM电容的制备方法600，具体包括如下步骤：
首先，执行步骤S610，提供基底，所述基底上形成有第一电极层和覆盖所述第一电极层的绝缘层。
具体地，如图3所示，基底（未示出）的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。作为示例，在本实施例中，基底的构成材料选用单晶硅。基底中还形成有各种阱(well)结构，为了简化，图示中予以省略。所述基底上还可以形成有有源器件或者无源器件，所述有源器件以及无源器件的种类以及形成方法在此不再赘述。
第一电极层301的材料可以为任何适合的金属材料，例如可选自铝、铜或其组合。可采用本领域技术人员所熟知的任何方法进行第一电极层的沉积，例如化学气相沉积法(CVD)、物理气相沉积（PVD）、原子层沉积等方法，本实施例中，较佳地使用物理气相沉积形成所述第一电极层301。较佳地，第一电极层301的材料可以包括铝。第一电极层301可以称为下金属层，而后续的第二电极层303可以称为上金属层。
可根据实际工艺设定形成的第一电极层301的厚度，例如，所述第一电极层301的厚度可以为1000~6000埃。
在一些实施例中，可选地，基底还可以包括半导体衬底以及形成在半导体衬底上的半导体器件例如晶体管等，其中，还可以在半导体衬底上形成有介电层，该介电层覆盖半导体器件，并且在介电层中还可以形成插塞以与半导体器件连接，以及还可以再介电层中形成金属互连结构，金属互连结构可以包括多个金属层和多个导电通孔，导电通孔可以用于电连接不同层的金属层。第一电极层301还可以是形成在基底中的用于和基底中的器件电连接的金属互连结构中的一层金属层，例如顶部金属层，中间金属层等，其中，金属互连结构可以为铝互连结构。
可以在第一电极层301上沉积形成绝缘层302，该绝缘层302可以作为MIM电容器的电介质层。绝缘层302可使用诸如氧化硅、氮化硅、或氮氧化硅的无机绝缘材料或者多层绝缘材料的叠层等，本实施例中，绝缘层302可以为氮化硅。可通过化学气相沉积、等离子体增强化学气相沉积(PECVD)等沉积工艺形成。示例性地，绝缘层302的厚度范围可以为100~800埃，上述厚度范围仅是示例性地，其他适合的厚度也可适用于本发明。
之后，在步骤S620中，在所述绝缘层上沉积形成第二电极层303，所述第二电极层303包括覆盖所述绝缘层的种子层3031和位于所述种子层3031上的第一子电极层3032。
在一些实施例中，沉积所述种子层3031时所采用的第一沉积功率低于沉积所述第一子电极层3032时所采用的第二沉积功率。
通过使用较低的沉积功率先进行种子层3031的沉积，可以降低沉积速率，使得种子层3031与绝缘层接触的面更加平整，减少绝缘层接触的第二电极层303中的尖端晶粒，从而减少后续TDDB测试过程中电子容易集中在晶粒尖端，长时间会导致绝缘层被击穿，上层金属和下层金属导通，电容失效的问题出现，提高电容的稳定性和可靠性。并且通过使用较大的沉积功率进行第一子电极层3032沉积，可以提升第二电极层303的主体部分的沉积速率，从而保证膜层沉积的时间效率。
第二电极层303的材料可以为金属材料，例如可选用钽、氮化钽、钛、氮化钛、氮化锆、氮化钛锆、钨、氮化钨、其合金或其组成物。可通过任何适合的沉积方法形成该第二电极层303，本实施例中，较佳地，使用物理气相沉积法沉积形成第二电极层303，可选地，第二电极层303的材料可以包括TiN。示例性地，采用物理气相沉积法沉积形成例如TiN的第二电极层303。
在一些实施例中，如图4所示，第二电极层303包括覆盖所述绝缘层的种子层3031和位于所述种子层3031上的第一子电极层3032，以及覆盖所述第一子电极层3032的第二子电极层3033。可选地，所述种子层3031的厚度小于所述第一子电极层3032的厚度，所述第二子电极层3033的厚度小于所述第一子电极层3032的厚度。示例性地，所述种子层3031的厚度低于100埃，例如种子层3031的厚度在5-100埃之间或者还可以是20-100埃之间，所述第一子电极层3032的厚度大于1300埃且低于1500埃，所述第二子电极层3033的厚度低于100埃，第二子电极层3033的厚度在5-100埃之间，或者还可以是20-100埃之间。
其中，种子层3031和第二子电极层3033可以具有大体相同的厚度，或者也可以具有不同的厚度，具体可以根据实际工艺需要合理选择。
示例性地，沉积所述种子层3031时所采用的第一沉积功率低于沉积所述第一子电极层3032时所采用的第二沉积功率，可选地，所述第一沉积功率范围为3000 W -5000W，所述第二沉积功率范围为11000W-13000W，该些数值范围仅作为示例，还可以根据实际工艺需求进行合理的调整。例如，使用较低的沉积功率先进行TiN种子层3031的沉积，可以降低Ti靶材氮化后TiN的离化率，从而降低沉积速率，使得种子层3031与绝缘层接触的面更加平整，减少绝缘层接触的第二电极层303中的尖端晶粒。
示例性地，沉积所述第二子电极层3033时所采用的第三沉积功率低于所述第二沉积功率，例如所述第三沉积功率范围为3000 W -5000W。第三沉积功率可以和第一沉积功率相同，或者也可以不同。与沉积种子层3031类似，通过使用较低的第三沉积功率沉积第二子电极层3033，以TiN为例，可以降低Ti靶材氮化后TiN的离化率，从而降低沉积速率，使得第二子电极层3033与第一子电极层3032接触的面更加平整，还可以使得第二子电极层3033远离第一子电极层3032的表面更加平整，减少第二子电极层3033中的尖端晶粒。
为了进一步提高种子层3031的平整度，在一些实施例中，在所述种子层3031沉积完成后，等待第一预定缓冲时间，再沉积所述第一子电极层3032，在该第一预定缓冲时间内，基底可以保持静置，不进行任何的工艺，从而可以有利于种子层3031的晶粒排布，提高种子层3031与绝缘层的接触面的平整度，减少尖端晶粒。第一预定缓冲时间可以是任意适合的时间，例如第一预定缓冲时间可以在20s-120s之间，例如20s、30s、40s、50s、60s、70s、80s、90s，100s、110s、或120s等。
为了进一步提高第二子电极层3033的平整度，在一些实施例中，在所述第一子电极层3032沉积完成后，等待第二预定缓冲时间，再沉积所述第二子电极层3033。在该第二预定缓冲时间内，基底可以保持静置，不进行任何的工艺，从而可以有利于第一子电极层3032的晶粒排布，提高第二子电极层3033与第一子电极层3032的接触面的平整度和第二子电极层3033的顶表面的平整度，减少尖端晶粒。第二预定缓冲时间可以是任意适合的时间，例如第二预定缓冲时间可以在20s-120s之间，例如20s、30s、40s、50s、60s、70s、80s、90s，100s、110s、或120s等。
如图4和图5所示，通过图4和图2B对比，以及图5中的左图和右图对比，均可以发现，通过本申请的方法，可以获得表面更加平整，尖端晶粒更少的第二电极层303。
在一些实施例中，本申请的方法还可以包括：对第二电极层303进行刻蚀，以露出部分绝缘层302，之后形成层间介电层304覆盖第二电极层303和露出部分绝缘层302，随后还可以在层间介电层304中形成与第二电极层303电连接的第一外部电极305，和与第一电极层301电连接的第二外部电极306，其中，第二外部电极306贯穿层间介电层304以及绝缘层。通过第一外部电极305和第二外部电极306可以将MIM电容引出和其他器件电连接。
层间介电层304可以使用例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、SiON或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。层间介电层还可以使用例如掺碳氧化硅(SiOC)等多孔质构造。例如，层间介电层304可以为通过涂覆的方法形成的SiON。
至此完成了对本申请的MIM电容的制备方法的主要步骤的描述，但应该想到的是，对于完整的器件，其还可以包括其他的步骤，在此不再一一描述。
综上所述，通过使用较低的沉积功率先进行种子层的沉积，可以降低沉积速率，使得种子层与绝缘层接触的面更加平整，减少绝缘层接触的第二电极层303中的尖端晶粒，从而减少后续TDDB测试过程中电子容易集中在晶粒尖端，长时间会导致绝缘层被击穿，上层金属和下层金属导通，电容失效的问题出现，提高电容的稳定性和可靠性。并且通过使用较大的沉积功率进行第一子电极层沉积，可以提升第二电极层303的主体部分的沉积速率，从而保证膜层沉积的时间效率。
进一步，本申请还提供一种采用前述的制备方法获得的MIM电容，MIM电容的一些细节可以参考前文的描述，在此不再重复。
由于本申请的MIM电容采用前述的方法制备获得，因此具有和前述的制备方法相同的优点。
金属-绝缘体-金属(MIM)电容器可以应用于各种功能电路中，例如混合信号电路、模拟电路、射频(RF)电路、动态随机存取记忆体(DRAM)、嵌入式DRAM和逻辑运算电路等电路中。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (11)
1.一种MIM电容的制备方法，其特征在于，所述方法包括：
提供基底，所述基底上形成有第一电极层和覆盖所述第一电极层的绝缘层；
在所述绝缘层上沉积形成第二电极层，所述第二电极层包括覆盖所述绝缘层的种子层和位于所述种子层上的第一子电极层。
2.如权利要求1所述的制备方法，其特征在于，沉积所述种子层时所采用的第一沉积功率低于沉积所述第一子电极层时所采用的第二沉积功率。
3.如权利要求1所述的制备方法，其特征在于，所述第二电极层还包括覆盖所述第一子电极层的第二子电极层，其中，沉积所述第二子电极层时所采用的第三沉积功率低于沉积所述第一子电极层时所采用的第二沉积功率。
4.如权利要求2所述的制备方法，其特征在于，所述第一沉积功率范围为3000 W -5000W，所述第二沉积功率范围为11000W-13000W。
5.如权利要求3所述的制备方法，其特征在于，所述第三沉积功率范围为3000 W -5000W。
6.如权利要求3所述的制备方法，其特征在于，所述种子层的厚度小于所述第一子电极层的厚度，所述第二子电极层的厚度小于所述第一子电极层的厚度。
7.如权利要求3所述的制备方法，其特征在于，所述种子层的厚度低于100埃，所述第一子电极层的厚度大于1300埃且低于1500埃，所述第二子电极层的厚度低于100埃。
8.如权利要求1至7中任一项所述的制备方法，其特征在于，所述方法还包括：
在所述种子层沉积完成后，等待第一预定缓冲时间，再沉积所述第一子电极层。
9.如权利要求3所述的制备方法，其特征在于，所述方法还包括：
在所述第一子电极层沉积完成后，等待第二预定缓冲时间，再沉积所述第二子电极层。
10.如权利要求1至7中任一项所述的制备方法，其特征在于，所述第一电极层的材料包括金属铝，所述第二电极层的材料包括TiN。
11.一种采用如权利要求1至10任一项所述的制备方法制备获得的MIM电容。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310988889.8A CN116723762A (zh) | 2023-08-08 | 2023-08-08 | Mim电容及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310988889.8A CN116723762A (zh) | 2023-08-08 | 2023-08-08 | Mim电容及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116723762A true CN116723762A (zh) | 2023-09-08 |
Family
ID=87866441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310988889.8A Pending CN116723762A (zh) | 2023-08-08 | 2023-08-08 | Mim电容及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116723762A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5925225A (en) * | 1997-03-27 | 1999-07-20 | Applied Materials, Inc. | Method of producing smooth titanium nitride films having low resistivity |
| CN1466157A (zh) * | 2002-06-28 | 2004-01-07 | ����ʿ�뵼������˾ | Mim电容器之形成方法 |
| CN1487588A (zh) * | 2002-07-03 | 2004-04-07 | 瑞创国际公司 | 用于制备取向的pzt电容器的晶体构造电极的方法 |
| CN104465608A (zh) * | 2013-09-23 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | Mim电容器及其制造方法 |
| CN110137135A (zh) * | 2019-05-30 | 2019-08-16 | 上海华虹宏力半导体制造有限公司 | 形成导电层的方法 |
| CN112018241A (zh) * | 2019-05-31 | 2020-12-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US20210104397A1 (en) * | 2019-10-08 | 2021-04-08 | Eugenus, Inc. | Smooth titanium nitride layers and methods of forming the same |
| CN115666218A (zh) * | 2022-10-14 | 2023-01-31 | 华虹半导体(无锡)有限公司 | Mim电容、mim电容极板及其制备方法 |
-
2023
- 2023-08-08 CN CN202310988889.8A patent/CN116723762A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5925225A (en) * | 1997-03-27 | 1999-07-20 | Applied Materials, Inc. | Method of producing smooth titanium nitride films having low resistivity |
| CN1466157A (zh) * | 2002-06-28 | 2004-01-07 | ����ʿ�뵼������˾ | Mim电容器之形成方法 |
| CN1487588A (zh) * | 2002-07-03 | 2004-04-07 | 瑞创国际公司 | 用于制备取向的pzt电容器的晶体构造电极的方法 |
| CN104465608A (zh) * | 2013-09-23 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | Mim电容器及其制造方法 |
| CN110137135A (zh) * | 2019-05-30 | 2019-08-16 | 上海华虹宏力半导体制造有限公司 | 形成导电层的方法 |
| CN112018241A (zh) * | 2019-05-31 | 2020-12-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US20210104397A1 (en) * | 2019-10-08 | 2021-04-08 | Eugenus, Inc. | Smooth titanium nitride layers and methods of forming the same |
| CN115666218A (zh) * | 2022-10-14 | 2023-01-31 | 华虹半导体(无锡)有限公司 | Mim电容、mim电容极板及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100721690B1 (ko) | 이중 다마신 상호 연결 구조와 금속 전극 캐패시터를 가지는 집적 회로 장치 및 연관된 제조 방법 | |
| US6320244B1 (en) | Integrated circuit device having dual damascene capacitor | |
| US6259128B1 (en) | Metal-insulator-metal capacitor for copper damascene process and method of forming the same | |
| US7560795B2 (en) | Semiconductor device with a capacitor | |
| US20050118780A1 (en) | High K artificial lattices for capacitor applications to use in Cu or Al BEOL | |
| US20050205918A1 (en) | Semiconductor device and method for manufacturing the same | |
| US7586142B2 (en) | Semiconductor device having metal-insulator-metal capacitor and method of fabricating the same | |
| JP2004247559A (ja) | 半導体装置及びその製造方法 | |
| US8609530B2 (en) | Method for forming a three-dimensional structure of metal-insulator-metal type | |
| US7745280B2 (en) | Metal-insulator-metal capacitor structure | |
| WO2006057775A2 (en) | Method for fabricating a mim capacitor having increased capacitance density and related structure | |
| US20040089891A1 (en) | Semiconductor device including electrode or the like having opening closed and method of manufacturing the same | |
| US6677635B2 (en) | Stacked MIMCap between Cu dual damascene levels | |
| CN116723762A (zh) | Mim电容及其制备方法 | |
| CN212676255U (zh) | 半导体器件 | |
| JP2000208743A (ja) | ジュアルダマシ―ンコンデンサを備えた集積回路デバイスおよびこれを製造するための関連する方法 | |
| US20090051034A1 (en) | Semiconductor device and method for the same | |
| KR100364818B1 (ko) | 반도체 소자의 제조 방법 | |
| US20070075395A1 (en) | Capacitor of a semiconductor device | |
| CN113517273B (zh) | 电容器阵列结构及其制备方法和半导体存储器件 | |
| KR100755627B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| US11887889B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN115835775A (zh) | 一种隔离电容及其制备方法 | |
| CN118591278A (zh) | 半导体结构的制备方法及半导体结构 | |
| CN117393545A (zh) | 电容器及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230908 |