CN1466157A - Mim电容器之形成方法 - Google Patents

Mim电容器之形成方法 Download PDF

Info

Publication number
CN1466157A
CN1466157A CNA02160889XA CN02160889A CN1466157A CN 1466157 A CN1466157 A CN 1466157A CN A02160889X A CNA02160889X A CN A02160889XA CN 02160889 A CN02160889 A CN 02160889A CN 1466157 A CN1466157 A CN 1466157A
Authority
CN
China
Prior art keywords
layer
mim capacitor
formation method
metal
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA02160889XA
Other languages
English (en)
Other versions
CN100383898C (zh
Inventor
֣����
郑贰善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Key Foundry Co Ltd
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1466157A publication Critical patent/CN1466157A/zh
Application granted granted Critical
Publication of CN100383898C publication Critical patent/CN100383898C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种MIM电容器的形成方法,用于改善泄漏电流特性。本发明之MIM电容器之形成方法,其包含下列之步骤:提供形成有包含金属图样之基层之半导体基板;将用于下部电极之第1金属层沉积在基层上;为了改进第1金属层之表面粗糙度并防止其氧化,将第1中间层沉积在第1金属层上;将高介电常数之电介质层沉积在第1中间层之上;为了增加带隙能量将一第2中间层沉积在所述高介电常数的电介质层之上;将用于上部电极之第2金属层沉积在第2中间层之上;藉由对所述第2金属层、第2氮化物层、电介质层及第1中间层刻画图样,完成上部电极;并且藉由对第1金属层刻画图样完成下部电极。

Description

MIM电容器之形成方法
技术领域
本发明是关于一种MIM电容器之形成方法,并更特别地是,关于一种改进MIM电容器泄漏电流特性之方法。
背景技术
一般来说,模拟式电容器已从PIP(Po1y-Insulator-Poly:聚合物-绝缘体-聚合物)构造转变为MIM(Metal-Insulator-Metal:金属-绝缘体-金属)构造。这是因为一为了在模拟式电路中使用一RF波段之电容器,需要一高品质系数值。为了要达成此目的,电极必须要使用低消耗和低阻抗之金属电极材料。
第1图表示一MIM电容器之构造。和现有电容器相似,MIM电容器具有包括一下部电极11、一上部电极13和一介于其间之电介质层12,之构造。在此构造中,TiN被使用于下部电极11,而高介电常数之材料,例如Ta2O5,被使用于电介质层12。
更特殊地,下部电极11包括一金属电极,例如一铜层或一铝层,和金属阻隔层,例如一TiN、TaN、Ta或Ti层(以TiN层较佳),形成在电极金属层之表面上。
在第1图中,一半导体基板1以11表示、一基层以10表示、一MIM电容器以14表示、一层间之绝缘层以15表示,而金属配线为16和17。
然而,传统之MIM电容器具有数个问题,其极性之特性不良,且其泄漏电流特性极度不良。这是因为用以作为下部电极材料之TiN层相对于本身圆柱构造,所具有之表面粗糙度并不足,其特别如第1图所示。同样地,这是因为在后处理期间,下部电极被氧化所致。在为了确保诱电材料,例如Ta2O5之泄漏电流特性,后处理,例如氧气等离子体处理(O2-plasma)或臭氧退火处理(O3-annealing),在沉积之后应该被执行。
换言之,当一正偏压适用于上部电极时,一集中电场因下部电极之表面粗糙度而发生。因此,其泄漏电流特性相较于负偏压施加于上部电极之场合,为恶化。
有鉴于现有之MIM电容器之形成方法有上述之缺点,发明人乃针对该些缺点研究改进之道,终于有本发明的产生。
发明内容
因此,本发明乃被发明出来以解决发生在现有技艺之上述问题,并且本发明之一目的为提供一种MIM电容器之形成方法,其能够防止在O2处理期间,因下部电极之表面粗糙度不良和表面氧化所造成之不良极性和阻碍泄漏电流之能力。
为了要达成此目的,乃提供一种MIM电容器之形成方法,此一方法包含如下之步骤:提供一和一含有金属图样之基层一起被形成之半导体基板;将一用于一下部电极之第1金属层沉积在基层上;为了改进第1金属层之表面粗糙度并防止其氧化,将一第1中间层沉积在第1金属层上;将一高介电常数之电介质层沉积在第1中间层之上;为了要增加带隙能量(band gap energy),将一第2中间层沉积在电介质层上;将用于上部电极之第2金属层沉积在第2中间层上;藉由对所述第2金属层、第2氮化物层、电介质层及第1中间层刻画图样,完成上部电极;并且对第1金属层刻画图样,以藉此完成下部电极。
在此,第1和第2中间层为被从包括氮化物层、硅氧化物层和铝氧化物层中选择之一种。更好的是,第1和第2中间层为氮化物层。
而且,所述氮化物层系在300℃~500℃间之温度以PECVD程序,沉积10~200间之厚度。
附图说明
第1图为根据现有技艺之MIM电容器之截面图;
第2A图到第2D图为说明根据本发明一实施例MIM电容器之形成方法之截断面说明图;
第3图为说明根据本发明MIM电容器之能量带隙之说明图;
第4图为本发明MIM电容器中IV特性的说明图。
具体实施方式
以下,本发明之目的以及其它特征参照下列依附图所作之较佳实施例的说明,将会更为明白。在接着的描述和图示中,相同标号被使用以标示相同或相似组件,并因此对相同或相似组件描述之重复,将被省略。
第2A图到第2D图为说明根据本发明一实施例的MIM电容器形成方法之按工序分的截断面说明图。
参照第2A图,在半导体基板21上形成一基层22,其包括藉由一双重刻纹(dual damascene)工序,所形成之一铜图样或一铝图样(图未示)。之后,一第1金属层,也就是,一TiN、TaN、Ti或Ta之阻隔层23沉积在基层22上,而然后藉由在300~500℃之温度范围进行的PECVD(plasmaenhanced chemical vapor deposition)(等离子体触发之化学蒸汽沉积)工序,一第1氮化物层24以厚度范围为10~200沉积到阻隔层23上。
此处,阻隔层具有不好之表面粗糙度,其乃和材质为TiN、TaN、Ti或Ta等之阻隔层具有圆柱构造有关。第1氮化物层24乃为了减轻这种表面粗糙度而被形成。在这方面,硅氧化物(SiO2)层或铝氧化物(Al2O3)可被使用以代替氮化物层。
参照第2B图,一具有高介电常数之Ta2O5薄层,作为电介质层沉积在第1氮化物层24之上。Ta2O5层具有范围约在30到1000之厚度。然后,为了要确保Ta2O5层之材料特性,进行例如氧气等离子体处理(O2-plasma)或臭氧退火处理(O3-annealing)等后处理工序。此处,氧气等离子体处理(O2-plasma)以在200~300瓦特(watt)间之能量,花费10~300秒间之时间,使用氧气、氮气、氩气而被执行。臭氧退火处理(O3-annealing)在200~500℃间之温度中,花费10~300分钟间之时间进行。
在这种后处理中,本发明金属阻隔层23之表面将不会被氧化,因为第1氮化物层24被形成在金属阻隔层23的表面上,而现有技艺之金属阻隔层之表面则被氧化。
另外,具有高介电常数的材料,也可用HfO2、HfON、BST、ZrO2、CeO2、TiO2、Y2O3或三元金属氧化物(ternary metallic oxide),取代Ta2O5薄层25。
参照第2C图,藉由在300~500℃间温度中被执行之PECVD工序,第2氮化物层26以厚度在10~200间被沉积在Ta2O5层25之上。
此处,第2氮化物层26被形成,以便提供对称性。特别地,第2氮化物层26之带隙能量(band gap energy)较Ta2O5薄层25之带隙能量为大,以致使电子和空穴之移动被遮断。因此,第2氮化物层26改进电容器防止泄漏电流之能力。
在第2氮化物层26沉积在Ta2O5层25上的情况下,确保了由于带隙效应的泄漏电流的减少,Ta2O5层25沉积后的后处理程序可被省略。
参照第2D图,一第2金属层,其用于上部电极并由TiN、TaN、Ti或Ta制成,藉由CVD或喷溅(sputtering)工序而沉积在第2氮化物层26之上。之后,上部电极27藉由对上部电极用金属层、第2氮化物层、Ta2O5薄层和第1氮化物层刻画图样,而被形成。然后,对金属阻隔层刻画图样形成下部电极23a,如此,本发明之MIM电容器30乃被形成。
接着,虽然于附图中未示,进行配线工序,藉由配线程序而形成与电容器的下部电极和上部电极分别连接的金属配线,并由此完成MIM电容器之形成。
如上所述,本发明MIM电容器藉由将氮化物层插入下部电极和上部电极间,可减轻所述下部电极的表面粗糙度。更进一步,可由电介质层之后处理程序防止所述下部电极之表面氧化层,不仅可改进极性特性,也可改进电容器泄漏电流之特性。
另外,因为本发明之MIM电容器在下部电极和电介质层之间及电介质层和上部电极之间均具有氮化物层,故如第3图所示,可通过带隙能量效应进一步改进电容器防止漏电之能力。换言之,在Ta2O5薄层之带隙能量为4.5eV时,藉由PECVD工序所沉积之氮化物层之带隙能量为5.1eV。因此,电子和空穴可通过绝缘膜之阻碍相对地高,以致使其能得到减少泄漏电流之效果。
另外,氮化物层不但被插入于下部电极和电介质层之间,也被插入电介质层和上部电极之间,可改进电容器防止漏电之能力,可省略电介质层即Ta2O5薄层的后处理。
第4图为MIM电容器中的IV特性说明图。其表示了施加正偏压于上部电极时,对施加负偏压于上部电极时之IV特性曲线的对照。
首先,仅应用高介电常数的电介质层的情况A相互间存在有一巨大之差异。而当氮化物层只被插入下部电极和电介质层之间时,以曲线B表示差异被减少。当氮化物层不但被插入下部电极和电介质层之间,也被插入电介质层和上部电极之间时,以曲线C表示,几乎相似。
因此,根据本发明之MIM电容器藉由以PECVD工序将氮化物层以PECVD工序插到电介质层之上方和下方。
如之前所述,本发明改进了极性,并藉由以PECVD工序将氮化物层不但插入下部电极和电介质层之间,也插入电介质层和上部电极之间,而改进电容器极性特性,提高防止漏电之能力,藉此改进了MIM电容器之执行状况,和其可靠程度。
以上所述者乃是本发明较佳具体的实施例,若依本发明之构想所作之改变,其产生之功能作用,仍未超出说明书与图示所涵盖之精神时,均应在本发明之范图内。

Claims (7)

1、一种MIM电容器的形成方法,其特征在于,其包含下列步骤:
提供一形成有含有金属图样之基层的半导体基板;
将被用为下部电极之一第1金属层沉积在所述基层上;
为了改进所述第1金属层之表面粗糙度并防止其氧化,将一第1中间层沉积在所述第1金属层上;
将高介电常数之电介质层沉积在所述第1中间层上;
为了增加带隙能量,将一第2中间层沉积在所述高介电常数之电介质层上;
将用为上部电极之一第2金属层沉积在所述第2中间层上;
藉由对所述第2金属层、第2氮化物层、电介质层及第1中间层刻画图样,完成上部电极;以及
藉由对所述第1金属层刻画图样,完成下部电极。
2、如权利要求1所述之MIM电容器的形成方法,其特征在于,所述第1和第2金属层由包括TiN、TaN、Ti和Ta之群体中选择出来之任一种所形成。
3、如权利要求1所述之MIM电容器的形成方法,其特征在于,所述第1和第2中间层由包括氮化物层、硅氧化层和铝氧化物层之群体中选择出来之任一种所形成。
4、如权利要求3所述之MIM电容器的形成方法,其特征在于,所述第1和第2中间层为氮化物层。
5、如权利要求4所述之MIM电容器的形成方法,其特征在于,所述氮化物层藉由在300~500℃间之温度中所执行之PECVD工序,以10~200间之厚度沉积。
6、如权利要求1所述之MIM电容器的形成方法,其特征在于,所述电介质层由包括Ta2O5、HfO2、HfON、BST、ZrO2、CeO2、TiO2、Y2O3和三元金属氧化物层之群体中选择出来之任一种所形成。
7、如权利要求6所述之MIM电容器的形成方法,其特征在于,所述电介质层在其沉积之后,执行氧气等离子体处理或臭氧退火处理。
CNB02160889XA 2002-06-28 2002-12-31 Mim电容器之形成方法 Expired - Lifetime CN100383898C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020020036703A KR100818058B1 (ko) 2002-06-28 2002-06-28 엠아이엠 캐패시터 형성방법
KR36703/02 2002-06-28
KR36703/2002 2002-06-28

Publications (2)

Publication Number Publication Date
CN1466157A true CN1466157A (zh) 2004-01-07
CN100383898C CN100383898C (zh) 2008-04-23

Family

ID=29774969

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB02160889XA Expired - Lifetime CN100383898C (zh) 2002-06-28 2002-12-31 Mim电容器之形成方法

Country Status (4)

Country Link
US (1) US6821839B2 (zh)
KR (1) KR100818058B1 (zh)
CN (1) CN100383898C (zh)
TW (1) TWI248214B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101160663B (zh) * 2003-09-23 2010-10-27 飞思卡尔半导体公司 半导体器件
CN102623173A (zh) * 2012-04-17 2012-08-01 电子科技大学 一种基于氧化铝有序纳米孔结构的电容器的制备方法
CN102760775A (zh) * 2011-04-25 2012-10-31 南亚科技股份有限公司 电容器及其制作方法
CN103390542A (zh) * 2013-07-25 2013-11-13 上海宏力半导体制造有限公司 Mim电容器的形成方法
CN103972044A (zh) * 2013-02-01 2014-08-06 中芯国际集成电路制造(上海)有限公司 Mim电容器的制备方法以及半导体器件的制备方法
CN105122401A (zh) * 2013-02-06 2015-12-02 罗姆股份有限公司 多层结构体、电容器元件及其制造方法
CN112909171A (zh) * 2021-02-24 2021-06-04 上海华虹宏力半导体制造有限公司 一种改善mim电容的击穿电压的方法
CN114038832A (zh) * 2022-01-07 2022-02-11 广州粤芯半导体技术有限公司 金属-绝缘体-金属电容器结构及形成方法
CN116723762A (zh) * 2023-08-08 2023-09-08 荣芯半导体(淮安)有限公司 Mim电容及其制备方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562493B1 (ko) * 2002-12-10 2006-03-21 삼성전자주식회사 커패시터 유전막을 갖는 반도체 소자 및 그 제조방법
JP3822569B2 (ja) * 2003-02-28 2006-09-20 株式会社東芝 半導体装置およびその製造方法
KR101044382B1 (ko) * 2004-01-09 2011-06-27 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
KR101026475B1 (ko) * 2004-01-09 2011-04-01 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
KR101044381B1 (ko) * 2004-01-09 2011-06-29 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
KR100630687B1 (ko) 2004-07-05 2006-10-02 삼성전자주식회사 다층 유전막을 갖는 아날로그 반도체 소자의 커패시터 및그 형성방법
US7679124B2 (en) * 2004-07-28 2010-03-16 Samsung Electronics Co., Ltd. Analog capacitor and method of manufacturing the same
KR100688499B1 (ko) 2004-08-26 2007-03-02 삼성전자주식회사 결정화 방지막을 갖는 유전막을 포함하는 mim 캐패시터및 그 제조방법
JP4461386B2 (ja) * 2005-10-31 2010-05-12 Tdk株式会社 薄膜デバイスおよびその製造方法
KR20090017040A (ko) * 2007-08-13 2009-02-18 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
KR20090070447A (ko) * 2007-12-27 2009-07-01 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
US7977200B2 (en) * 2008-03-12 2011-07-12 International Business Machines Corporation Charge breakdown avoidance for MIM elements in SOI base technology and method
US10565065B2 (en) 2009-04-28 2020-02-18 Getac Technology Corporation Data backup and transfer across multiple cloud computing providers
US9760573B2 (en) 2009-04-28 2017-09-12 Whp Workflow Solutions, Llc Situational awareness
US10419722B2 (en) 2009-04-28 2019-09-17 Whp Workflow Solutions, Inc. Correlated media source management and response control
US8363379B2 (en) 2010-08-18 2013-01-29 International Business Machines Corporation Altering capacitance of MIM capacitor having reactive layer therein
JP5956106B2 (ja) * 2010-08-27 2016-07-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101895421B1 (ko) * 2011-02-24 2018-09-07 삼성디스플레이 주식회사 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법들
CN103346067B (zh) * 2013-06-26 2017-02-22 上海华虹宏力半导体制造有限公司 半导体器件的形成方法、mim电容的形成方法
US10497773B2 (en) * 2014-03-31 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method to improve MIM device performance
US9548349B2 (en) 2014-06-25 2017-01-17 International Business Machines Corporation Semiconductor device with metal extrusion formation
US9257498B1 (en) 2014-08-04 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Process to improve performance for metal-insulator-metal (MIM) capacitors
US9793339B2 (en) 2015-01-08 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing copper contamination in metal-insulator-metal (MIM) capacitors
US10607779B2 (en) * 2016-04-22 2020-03-31 Rohm Co., Ltd. Chip capacitor having capacitor region directly below external electrode

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60124396A (ja) * 1983-12-09 1985-07-03 松下電器産業株式会社 薄膜発光素子
KR100275727B1 (ko) * 1998-01-06 2001-01-15 윤종용 반도체 장치의 커패시터 형성방법
CN1087871C (zh) * 1998-09-16 2002-07-17 张国飙 集成电路中的似电容元件
US6504202B1 (en) * 2000-02-02 2003-01-07 Lsi Logic Corporation Interconnect-embedded metal-insulator-metal capacitor
US6566186B1 (en) * 2000-05-17 2003-05-20 Lsi Logic Corporation Capacitor with stoichiometrically adjusted dielectric and method of fabricating same
US6341056B1 (en) * 2000-05-17 2002-01-22 Lsi Logic Corporation Capacitor with multiple-component dielectric and method of fabricating same
US6451667B1 (en) 2000-12-21 2002-09-17 Infineon Technologies Ag Self-aligned double-sided vertical MIMcap
KR100422597B1 (ko) * 2001-11-27 2004-03-16 주식회사 하이닉스반도체 다마신 공정에 의해 형성된 캐패시터와 금속배선을 가지는반도체소자

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101160663B (zh) * 2003-09-23 2010-10-27 飞思卡尔半导体公司 半导体器件
CN102760775A (zh) * 2011-04-25 2012-10-31 南亚科技股份有限公司 电容器及其制作方法
CN102623173A (zh) * 2012-04-17 2012-08-01 电子科技大学 一种基于氧化铝有序纳米孔结构的电容器的制备方法
CN102623173B (zh) * 2012-04-17 2014-05-28 电子科技大学 一种基于氧化铝有序纳米孔结构的电容器的制备方法
CN103972044A (zh) * 2013-02-01 2014-08-06 中芯国际集成电路制造(上海)有限公司 Mim电容器的制备方法以及半导体器件的制备方法
CN105122401A (zh) * 2013-02-06 2015-12-02 罗姆股份有限公司 多层结构体、电容器元件及其制造方法
CN103390542A (zh) * 2013-07-25 2013-11-13 上海宏力半导体制造有限公司 Mim电容器的形成方法
CN112909171A (zh) * 2021-02-24 2021-06-04 上海华虹宏力半导体制造有限公司 一种改善mim电容的击穿电压的方法
CN114038832A (zh) * 2022-01-07 2022-02-11 广州粤芯半导体技术有限公司 金属-绝缘体-金属电容器结构及形成方法
CN114038832B (zh) * 2022-01-07 2022-04-05 广州粤芯半导体技术有限公司 金属-绝缘体-金属电容器结构及形成方法
CN116723762A (zh) * 2023-08-08 2023-09-08 荣芯半导体(淮安)有限公司 Mim电容及其制备方法

Also Published As

Publication number Publication date
KR20040001486A (ko) 2004-01-07
TWI248214B (en) 2006-01-21
US20040002188A1 (en) 2004-01-01
TW200421625A (en) 2004-10-16
CN100383898C (zh) 2008-04-23
US6821839B2 (en) 2004-11-23
KR100818058B1 (ko) 2008-03-31

Similar Documents

Publication Publication Date Title
CN1466157A (zh) Mim电容器之形成方法
US7078785B2 (en) Semiconductor device and making thereof
US5973911A (en) Ferroelectric thin-film capacitor
KR100292707B1 (ko) 박막산화탄탈커패시터의제조방법및이에의해제조된제품
CN1130801A (zh) 电容器制造方法
KR100883139B1 (ko) 루테늄계 전극을 구비한 캐패시터 및 그 제조 방법
US6555456B2 (en) Method of forming iridium conductive electrode/barrier structure
CN1159763C (zh) 具有高介电常数介质层的半导体器件电容器的制造方法
KR100499429B1 (ko) 마이크로일렉트로닉 구조물과 그의 제조 방법 및 용도
US7122419B2 (en) Capacitor and fabrication method thereof
US6559000B2 (en) Method of manufacturing a capacitor in a semiconductor device
US6818522B2 (en) Method for forming capacitor of semiconductor device with RuTiN and RuTiO diffusion barrier
CN1630085A (zh) 半导体器件的电容器及其制造方法
US7501291B2 (en) Process for fabricating an integrated circuit including a capacitor with a copper electrode
US7268038B2 (en) Method for fabricating a MIM capacitor having increased capacitance density and related structure
CN1624869A (zh) 半导体器件及其形成方法
CN1237606C (zh) 金属电容器的制造方法
KR100600283B1 (ko) 커패시터의 합금 전극 및 그의 형성 방법
KR100274748B1 (ko) 반도체소자의 장벽 금속막 형성방법
Aoyama et al. Ru electrode deposited by sputtering in Ar/O2 mixture ambient
Ahn et al. Pt/RuO2 hybrid bottom electrodes and their effects on the electrical properties of (Ba, Sr) TiO3 thin films
KR100268792B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100376987B1 (ko) 반도체소자의 캐패시터 제조방법
KR20030052099A (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR20040061848A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: MAGNACHIP CO., LTD.

Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC.

Effective date: 20070615

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070615

Address after: North Chungcheong Province

Applicant after: Magnachip Semiconductor, Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: HYNIX SEMICONDUCTOR Inc.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201022

Address after: Han Guozhongqingbeidao

Patentee after: Key Foundry Co.,Ltd.

Address before: Han Guozhongqingbeidao

Patentee before: MagnaChip Semiconductor, Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20080423