KR100499429B1 - 마이크로일렉트로닉 구조물과 그의 제조 방법 및 용도 - Google Patents

마이크로일렉트로닉 구조물과 그의 제조 방법 및 용도 Download PDF

Info

Publication number
KR100499429B1
KR100499429B1 KR10-2001-7002709A KR20017002709A KR100499429B1 KR 100499429 B1 KR100499429 B1 KR 100499429B1 KR 20017002709 A KR20017002709 A KR 20017002709A KR 100499429 B1 KR100499429 B1 KR 100499429B1
Authority
KR
South Korea
Prior art keywords
layer
titanium nitride
titanium
platinum
nitride layer
Prior art date
Application number
KR10-2001-7002709A
Other languages
English (en)
Other versions
KR20010074912A (ko
Inventor
헤르만 벤트
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20010074912A publication Critical patent/KR20010074912A/ko
Application granted granted Critical
Publication of KR100499429B1 publication Critical patent/KR100499429B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 특히 메모리 커패시터의 일부분으로서 적합하고, 반도체 구조물(10), 배리어 구조물(11), 전극 구조물(5) 및 고유전율 물질로 이루어진 유전성 구조물(6)을 포함하는 마이크로일렉트로닉 구조물에 관한 것이다. 상기 전극 구조물(5)은 기계적 인장성 층 응력을 갖는다. 상기 마이크로일렉트로닉 구조물은 특히 최소 200℃의 스퍼터링 온도에서 전극 구조물(5)을 형성하기 위한 백금을 스퍼터링함으로써 제조된다.

Description

마이크로일렉트로닉 구조물과 그의 제조 방법 및 용도{MICROELECTRONIC STRUCTURE, PRODUCTION METHOD AND UTILIZATION OF THE SAME}
본 발명은 반도체 구조물, 배리어 구조물, 전극 구조물 및 고유전율 물질로 이루어진 유전성 구조물을 포함하는 마이크로일렉트로닉 구조물에 관한 것이다. 상기 구조물은 특히 커패시터의 일부분으로서 사용된다.
반도체 회로 장치, 특히 메모리 셀 장치의 소형화가 점점 증대됨에 따라 커패시터 구조물의 유전체로서 고유전율 물질이 사용되고 있다. 상기 커패시터는 특히 메모리 커패시터로서 또는 센서 부품의 일부로서 사용된다. 유전 상수(ε)가 10보다 큰 유전 물질을 고유전율 물질이라고 한다. 고유전율 물질에는 특히 상유전성 및 강유전성 물질이 속한다. 특히 바륨-스트론튬-티탄산염(BST) 및 스트론튬-비스무트-탄탈산염(SBT)은 메모리 커패시터내에서 메모리 유전체로서 사용된다는 관점에서 분석된다.
고유전율 물질의 증착은 대부분 산소 함유 분위기 및 고온에서 실행되는 MOCVD(금속 유기물 화학기상증착: metal organic chemical vapor deposition) 프로세스 또는 MOD(금속 유기물 증착: metal organic deposition) 프로세스에서 금속 유기 증착에 의해 실시된다. 메모리 용도에 적합한, 10-8 A/cm2 이하의 누설 전류를 달성하기 위해, 산소내에서의 재템퍼링이 필요하며, 상기 재템퍼링은 BST의 경우 550℃에서 실시된다.
집적 회로내 커패시터의 제조시, 고유전율 물질의 하부에 배치되는 반도체 구조물을 보호하기 위해 티탄/질화티탄으로 이루어진 배리어층을 사용하는 것이 제안된 바 있다(US-PS 5 005 102 참조).
여러 실험들(예 : J. Appl. Phys. 제 73권, No. 4, 1993, J. O. Olowolafe 외, 1764내지1772 쪽 참조)을 통해 고유전율 물질의 증착 프로세스시 티탄/질화티탄으로 이루어진 배리어를 사용하면 상기 배리어가 쉽게 산화되고, 절연체로서 전극 구조물의 전도성을 손상시키는 TiO2가 형성된다는 것이 밝혀졌다. 또한, 질화티탄은 고온에서 분리되고, 이와 같은 특성은 메모리 커패시터의 파괴를 야기할 수 있다.
그 때문에 배리어층으로서 예컨대 TaSiN과 같이 3 성분으로 구성된 물질을 사용하는 것이 제안되었다(J. Appl. Phys. 제 36권(1997), 일본, T. Hara 외, L893내지L895 쪽 참조). 그러나 상기 물질을 증착하기 위해서는 고가의 타깃(target)을 갖춘 추가 장비가 필요하다.
도 1은 반도체 구조물, 배리어 구조물, 전극 구조물 및 유전성 구조물로 구성된 마이크로일렉트로닉 구조물을 포함하는 메모리 커패시터를 갖는 메모리 셀의 단면도.
도 2는 백금층의 스퍼터링 온도 및 기계적 층 응력 사이의 상관관계.
도 3은 Pt/TiN/Ti-스택의 기계적 층 응력 및 스퍼터링 온도 사이의 상관관계.
본 발명의 목적은 반도체 구조물, 배리어 구조물, 전극 구조물 및 고유전율 물질로 이루어진 유전성 구조물을 포함하며, 메모리 커패시터의 제조시 조건을 충족시키고, 고가의 장비를 필요로 하지 않는 마이크로일렉트로닉 구조물을 제공하는 것이다. 더 나아가, 상기와 같은 유형의 구조물은 제조하기 위한 방법이 게시되어야 한다.
상기 목적은 본 발명에 의해 청구항 제 1항에 따른 마이크로일렉트로닉 구조물 및 청구항 제9항에 따른 그의 제조 방법을 통해 달성된다. 본 발명의 추가 실시예들은 종속항에 제시되어있다.
마이크로일렉트로닉 구조물은 기계적 인장성 층 응력을 갖는 전극 구조물을 포함한다. 상기 기계적 층 응력의 경우 전문 분야에서는 통상 스트레스(stress) 개념을 의미하기도 한다. 본 발명은 고온에서 증착되는 고유전율 물질이 인장성 층 응력을 갖는다는 사실을 이용한다. 또한 본 발명은 전극 구조물의 층 응력이 전극 구조물 및 배리어 구조물의 전체 층 응력을 결정한다는 사실을 이용한다. 본 발명에 따른 구조에서 전극 구조물이 인장성 층 응력을 가짐으로써, 즉 층 응력이 0 Pa보다 크고 상기 구조물이 그 지지부의 가장자리에서 바깥쪽으로 휨으로써, 유전성 구조물 및, 상부에 상기 유전성 구조물이 형성된 지지부는 비슷한 층 응력을 갖게 된다. 그로 인해 유전성 구조물의 제공으로 인한 층 응력의 변동이 방지된다. 층 응력의 변동은 공지된 방법으로 배리어 구조물로부터 전극 구조물을 분리시키고, 상기 배리어 구조물을 산화시키는 원인이 될 수 있다.
유전성 구조물은 임의의 고유전율 물질로 형성될 수 있다. 특히 유전성 물질은 바륨-스트론튬-티탄산염(BST), 스트론튬-비스무트- 탄탈산염 (SBT), 납-지르코늄-티탄산염(PZT) 또는 그와 유사한 물질을 포함한다.
본 발명의 한 실시예에 따르면 전극 구조물에는 그 반응 특성 때문에 고유전율 물질과 함께 전극 물질로서 다양하게 사용되는 백금이 함유되어있다.
바람직하게는 10.5 내지 13 μΩ㎝의 비저항을 갖는 백금으로 이루어진 전극 구조물이 사용된다. 상기 범위의 비저항을 갖는 백금이 산소에 대한 확산 배리어 효과를 나타낸다는 것이 밝혀졌다. 이는 백금의 높은 밀도 때문인 것으로 추측된다. 상기 확산 배리어 효과에 의해 유전성 구조물의 증착시 그 아래에 놓이는 배리어 구조물이 산화에 대해 부가적으로 보호된다.
바람직하게는 전극 구조물내 백금이 60 내지 100 nm 사이의 평균 입자 크기를 갖는다. 상기 범위의 평균 입자 크기에서 백금은 상부에 증착되는 유전성 구조물의 품질을 위해 바람직한 것으로 밝혀진 뚜렷한 [111]-텍스쳐를 갖는다.
상기 배리어 구조물은 티탄층 및 질화티탄층을 포함하도록 제공되는 것이 특히 바람직한데, 그 이유는 상기 물질들이 반도체 기술에서 통상 배리어 물질로서 쓰이고, 분석하기가 용이하기 때문이다. 바람직하게는 상기 질화티탄층이 70 내지 200 μΩ㎝의 비저항을 갖는다. 그로 인해 상기 배리어 구조물 및 전극 구조물의 층저항이 감소된다.
상기 질화티탄층은 TiNX, (x>1)인 것이 매우 바람직하다. 그렇게 되면 배리어 구조물의 산화 가능성이 감소되기 때문이다.
바람직하게는 배리어 구조물이 -200 ㎫보다 큰 층 응력을 가짐으로써 배리어 구조물과 전극 구조물의 결합이 인장성 층 응력을 갖는다. 배리어 구조물의 층 응력은 200 ㎫보다 큰 것이 아주 바람직하다. 그렇게 되면 배리어 구조물이 인장성 층 응력을 갖게 되기 때문이다.
바람직하게는 반도체 구조물이 실리콘을 함유하고, 배리어 구조물이 질화티탄 및 티탄을 함유하며, 이 때 상기 티탄층의 두께는 10 내지 40 nm이고 질화티탄층의 두께는 80 내지 200 nm이다. 전극 구조물은 백금을 함유하며, 10 내지 200 nm의 두께를 갖는다. 유전성 구조물은 BST를 함유하고, 8 내지 50 nm의 두께를 갖는다.
대안으로는 상기 유전성 구조물이 특히 납-지르코늄-티탄산염이나 스트론튬=비스무트-탄탈산염과 같은 다른 고유전율 물질을 함유한다. 이 경우 배리어 구조물 및 전극 구조물의 물질은 각각의 유전성 구조물의 물질에 매칭된다.
마이크로일렉트로닉 구조물을 제조하기 위해서는 지지체상에 반도체 구조물, 배리어 구조물, 전극 구조물 및 유전성 구조물을 포함하는 층 스택을 형성시키는 것이 바람직하다. 상기 전극 구조물은 최소 200℃의 스퍼터링 온도에서 백금을 스퍼터링함으로써 형성된다. 전극 구조물의 기계적 층 응력이 증착 온도의 함수라는 것이 입증되었다. 전문 서적에서 스트레스(stress)의 개념으로도 자주 사용되는 기계적 층 응력은 최소 200℃의 스퍼터링 온도에서 스퍼터링에 의해 백금이 증착되는 경우의 인장력이다.
바람직하게는 백금으로 이루어진 전극 구조물의 증착을 위한 스퍼터링 온도가 450 내지 550℃ 사이에서 선택된다. 이러한 높은 증착 온도에서는 백금의 층저항의 감소, 백금의 평균 입자 크기의 증대 및 뚜렷한 [111]-층 텍스쳐가 부가적으로 달성된다는 것이 입증되었다. 또한 고온에서 스퍼터링된 백금은 산소에 대해 더 나은 확산 배리어 효과를 나타냄으로써 그 하부에 놓인 배리어 구조물이 유전성 구조물의 증착시 산화로부터 더 효과적으로 보호될 수 있다는 것도 밝혀졌다.
스퍼터링시 선택된 출력 및 압력은 전극 구조물의 백금의 특성에 단지 미세한 영향을 미치는 것으로 밝혀졌다. 스퍼터링 출력은 0.5 내지 2 ㎾ 사이의 범위에서 설정되고, 스퍼터링 압력은 1 내지 5 mtorr 사이의 범위에서 설정된다.
바람직하게는 배리어 구조물이 티탄층 및 질화티탄층으로 형성된다. 상기 질화티탄층은 질소 함량이 최소 70%인 분위기에서 스퍼터링에 의해 형성된다. 질소 함량은 기체 흐름의 비율로서 표준 입방센티미터(sccm)로 측정된다. 바람직하게는 질화티탄의 스퍼터링을 위해 아르곤과 질소의 혼합 기체가 사용된다. 압력은 바람직하게는 5 내지 15 mtorr 사이에 놓인다. 스퍼터링 분위기에서의 높은 질소 함량에 의해 배리어 구조물의 산화 가능성이 감소되는 것으로 알려져있다.
바람직하게는 온도가 400 내지 500℃ 사이일 때 및 스퍼터링 분위기에서의 질소 함량이 80%일 때 질화티탄층이 증착된다. 그로 인해 배리어 구조물의 산화 가능성이 더욱 감소된다. 또한 배리어 구조물내 기계적 층 응력이 0이거나 약간의 인장력을 갖는다.
마이크로일렉트로닉 구조물이 바람직하게는 메모리셀내 메모리 커패시터의 일부분으로서 사용될 수 있으며, 이 때 전극 구조물이 메모리 커패시터의 제 1 전극이 된다. 또한 상기 메모리 커패시터는 상기 제 1 전극의 반대편에 위치한 유전성 구조물 쪽에 제 2 전극을 갖는다.
대안으로는 상기 마이크로일렉트로닉 구조물이 센서 또는 액추에이터의 일부분으로서 사용될 수 있다.
본 발명은 실시예 및 도면에 따라 하기에 더 자세히 설명된다.
반도체 기판(1)은 다수의 메모리 셀로 이루어진 메모리 셀 장치를 포함한다. 각각의 메모리 셀은 2 개의 소스-/드레인-영역(2), 게이트 산화물 영역(3), 게이트 전극(4)을 포함하는 선택트랜지스터, 및 전극 구조물(5), 유전성 구조물(6) 및 상부 전극 구조물(7)을 갖는 메모리 커패시터를 포함한다(도 1 참조). 상기 게이트 전극(4)이 워드선에 연결되고, 상기 소스-/드레인-영역(2) 중 한 영역이 비트선(8)에 연결된다. 중간 산화막(9)이 선택 트랜지스터를 덮는다. 상기 중간 산화막(9)내에 콘택홀이 제공되며, 상기 콘택홀은 비트선(8)에 연결되지 않는 다른 소스-/드레인-영역(2)에 이르고 반도체 구조물(10)로 채워진다. 상기 반도체 구조물(10)은 도핑된 폴리실리콘을 포함하고 있다. 상기 반도체 구조물(10)의 표면에는 상기 반도체 구조물(10)의 표면을 완전히 덮는 배리어 구조물(11)이 배치된다. 상기 배리어 구조물(11)은 티탄층(111) 및 그 위에 놓이는 질화티탄층(112)을 포함한다. 상기 티탄층(111)의 두께는 20 nm이고, 상기 질화티탄층(112)의 두께는 100 nm이다.
상기 배리어 구조물(11)은 도전성을 가진다. 상기 배리어 구조물(11)은 5 x 1019 내지 5 x 1020/㎤의 도펀트 농도를 갖는, n+-도핑된 폴리실리콘으로 이루어진 반도체 구조물(10)과 함께 소스-/드레인-영역(2)과 메모리 커패시터의 하부 전극 구조물(5) 사이에서 전기적으로 연결된다.
메모리 커패시터의 하부 전극 구조물(5)의 두께는 100 nm이며, 상기 구조물(5)에는 백금이 함유되어있다. 유전성 구조물(6)은 BST를 함유하고, 50nm의 두께를 갖는다.
상부 전극 구조물(7)은 백금을 함유하고 있으며, 두께는 100 nm이다.
배리어 구조물(11) 및 하부 전극 구조물(5)을 제조하기 위해 먼저 압력이 1 내지 5 mtorr이고, 스퍼터링 출력이 1 내지 5 ㎾인 상태에서 아르곤(Ar)내에 20 nm 두께의 티탄층(111)을 증착한다. 이어서 반응성 스퍼터링 프로세스에서 압력이 5 내지 15 mtorr이고, 스퍼터링 출력이 6.5 ㎾이며, 스퍼터링 분위기내 질소 비율이 약 80%인 상태에서 아르곤 및 질소의 혼합 가스내에 100 nm 두께의 질화티탄층(112)을 증착한다. 증착시 온도는 400 내지 500℃이다. 상기 증착 조건에서 배리어 구조물(11)의 기계적 층 응력은 0이거나 약간의 인장력을 갖는다. 상기 층 응력은 -200 ㎫보다 더 크다. 또한 상기 증착 조건은 질화티탄층(112)이 TiNX, (x>1)인 것을 전제로 한다. 상기 배리어 구조물(11)은 90 μΩ㎝의 특정한 층저항을 갖는다.
이어서 스퍼터링 프로세스시 450 내지 550℃의 온도, 3.5 mtorr의 압력, 0.5 ㎾의 스퍼터링 출력에서 백금으로 이루어진 하부 전극 구조물(5)이 증착된다. 상기 증착 매개변수에서 하부 전극 구조물(5)은 인장성 층 응력을 갖는다. 또한 상기 하부 전극 구조물(5)은 11 μΩ㎝의 비저항 및 뚜렷한 [111]-텍스쳐를 갖는다. 또한 상기 증착 조건에 의해 상기 하부 전극 구조물(5)이 산소에 대한 높은 확산 배리어 효과를 나타낸다.
도 2에는 0.5 ㎾의 스퍼터링 출력, 65 sccm 아르곤의 기체 흐름 및 3.5 mtorr의 스퍼터링 압력에서 증착된, 100 nm 두께의 백금층의 기계적 층 응력의 의존도가 온도(T[℃])에 따라 도시되어있다. 도 2를 통해 증착 온도가 약 200℃가 되는 지점부터 기계적 층 응력(S)이 0보다 커짐을 알 수 있다. 즉, 층이 인장성 층 응력을 갖게 되는 것이다. 상기 층 응력(S)은 다음과 같은 방식으로 결정된다. : 웨이퍼의 상이한 위치에서 용량성으로 또는 레이저를 사용하여 커패시터 플레이트 사이에 웨이퍼의 형태 또는 위치가 결정된다. 평평한 웨이퍼와의 비교를 통해 웨이퍼의 휨(비틀림)이 측정됨으로써 R. Glang(Rev. of Sci. Instr., 36(1965), 7쪽)에 따른 응력이 산출된다.
도 3에는 20 nm 두께의 티탄층, 그 위에 놓인 100 nm 두께의 질화티탄층 및 그 위에 놓인 100 nm 두께의 백금층을 포함하는 스택의 기계적 층 응력(S)과 스퍼터링 온도(T) 사이의 상관관계가 도시되어있다. 곡선(3a)은 백금층의 증착 온도가 변화하는 동안 티탄층 및 질화티탄층이 450℃의 스퍼터링 온도에서 증착된 경우의 상관관계를 나타낸다. 곡선(3b)은 백금층이 500℃에서 증착되고, 질화티탄층 및 티탄층의 증착 온도가 변화하는 경우의 상관관계를 나타낸다.
상기 곡선(3a)은 백금의 증착 온도가 점점 상승함에 따라 스택의 기계적 층 응력이 점차 증대됨을 보여준다. 상기 곡선(3b)은 질화티탄층 및 티탄층의 증착 온도가 점점 상승되어도 스택의 층 응력(S)이 전혀 영향을 받지 않음을 보여준다. 상기 곡선 (3a)와 (3b)의 비교를 통해 스택의 층 응력은 백금의 증착 온도에 의해 영향을 받는다는 사실을 알 수 있다.
도 2에 제시된 바와 같이, 백금층의 기계적 층 응력(S)은 백금층의 증착 온도의 함수이다. 즉, 스택의 층 응력(도 3 참조)은 백금층의 층 응력에 의해 결정된다.

Claims (15)

  1. 전극(2)을 구비한 트랜지스터, 및 하부 전극 구조물(5), 상부 전극 구조물(7), 유전성 구조물(6) 및 배리어 구조물(11)을 구비한 커패시터;
    상기 트랜지스터를 커버링하는 절연층(9); 및
    상기 절연층을 통해 연장하며 도핑된 실리콘으로 충전된 콘택홀을 포함하며, 상기 콘택홀의 도핑된 실리콘 충전물은 상기 트랜지스터의 전극(2)과 접촉하고,
    상기 배리어 구조물(11)은 티탄층(111) 및 질화티탄층(112) - 상기 질화티탄층은 x>1인 TiNX 임- 을 포함하며,
    상기 티탄층(111)은 상기 콘택홀을 충전한 상기 도핑된 실리콘 상에 배치되며,
    상기 질화티탄층(112)은 상기 티탄층(111) 상에 배치되며,
    상기 하부 전극 구조물(5)은 백금을 포함하고 상기 질화티탄층(112) 상에 배치되는데, 상기 백금은 [111] 텍스쳐, 및 60-100nm의 입자 크기를 가지며,
    상기 유전성 구조물(6)은 고유전율 물질로 구성되고 상기 하부 전극 구조물(5) 상에 배치되며,
    상기 상부 전극 구조물(7)은 상기 유전성 구조물(6) 상에 배치된 마이크로일렉트로닉 구조물.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1항에 있어서,
    상기 배리어 구조물(11)이 -200 ㎫보다 큰 기계적 층 응력을 갖는 것을 특징으로 하는 마이크로일렉트로닉 구조물.
  6. 제 1항에 있어서,
    - 상기 반도체 구조물(10)이 실리콘을 함유하고,
    - 상기 티탄층(111)이 10 내지 40 nm의 두께를 가지며,
    - 상기 질화티탄층(112)이 80 내지 200 nm의 두께를 가지고,
    - 상기 하부 전극 구조물(5)이 50 내지 200 nm 두께의 백금을 함유하고,
    - 상기 유전성 구조물(6)이 바륨-스트론튬-티탄산염을 함유하는 것을 특징으로 하는 마이크로일렉트로닉 구조물.
  7. 제 1항에 있어서,
    상기 하부 전극 구조물(5)이 10.5 내지 13 μΩ㎝ 범위의 비저항을 갖는 것을 특징으로 하는 마이크로일렉트로닉 구조물.
  8. 제 1항에 있어서,
    상기 질화티탄층(112)이 70 내지 200 μΩ㎝ 범위의 비저항을 갖는 것을 특징으로 하는 마이크로일렉트로닉 구조물.
  9. 마이크로일렉트로닉 구조물의 제조 방법에 있어서,
    - 반도체 구조물(10), 배리어 구조물(11), 하부 전극 구조물(5) 및 고유전율 물질로 이루어진 유전성 구조물(6)로 구성된 층 스택을 형성하고,
    - 최소 200℃의 스퍼터링 온도에서 백금 - 상기 백금은 [111] 텍스쳐를 가짐 - 을 스퍼터링함으로써 상기 하부 전극 구조물(5)을 형성하며,
    - 상기 배리어 구조물(11)을 형성하기 위해 우선 티탄층(111)이 형성되고, 이어 질화티탄층(112)이 형성되며,
    - 상기 질화티탄층(112)은 x>1인 TiNX가 되도록 400-500℃ 사이의 온도, 및 질소 함량이 최소 80%인 분위기에서 스퍼터링에 의해 형성되는 방법.
  10. 제 9항에 있어서,
    상기 스퍼터링 온도가 450 내지 550℃인 것을 특징으로 하는 방법.
  11. 삭제
  12. 제 9항 또는 10항에 있어서,
    - 상기 반도체 구조물은 실리콘으로 형성되며,
    - 상기 티탄층(111)은 10 내지 40 nm 두께로, 상기 질화티탄층(112)은 80 내지 200 nm 두께로 형성되며,
    - 상기 하부 전극 구조물(5)은 50 내지 200 nm 두께 이내로 형성되며,
    - 상기 유전성 구조물(6)은 바륨-스트론튬-티탄산염으로 형성된 것을 특징으로 하는 방법.
  13. 제 1항에 있어서,
    상기 마이크로일렉트로닉 구조물이 메모리 셀의 메모리 커패시터의 일부로서 사용되고, 상기 전극 구조물은 메모리 커패시터의 제 1 전극이며, 상기 메모리 커패시터는 상기 제 1 전극의 반대편에 위치한 상기 유전성 구조물(6)의 측면에 제 2 전극(7)을 갖는 것을 특징으로 하는 마이크로일렉트로닉 구조물.
  14. 삭제
  15. 삭제
KR10-2001-7002709A 1998-08-31 1999-08-02 마이크로일렉트로닉 구조물과 그의 제조 방법 및 용도 KR100499429B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19839605 1998-08-31
DE19839605.8 1998-08-31

Publications (2)

Publication Number Publication Date
KR20010074912A KR20010074912A (ko) 2001-08-09
KR100499429B1 true KR100499429B1 (ko) 2005-07-07

Family

ID=7879295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7002709A KR100499429B1 (ko) 1998-08-31 1999-08-02 마이크로일렉트로닉 구조물과 그의 제조 방법 및 용도

Country Status (7)

Country Link
US (1) US6670668B2 (ko)
EP (1) EP1114451A1 (ko)
JP (1) JP2002524850A (ko)
KR (1) KR100499429B1 (ko)
CN (1) CN1165974C (ko)
TW (1) TW457703B (ko)
WO (1) WO2000013224A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872669B1 (en) 2003-12-19 2005-03-29 Texas Instruments Incorporated PZT (111) texture through Ir texture improvement
US20110151617A1 (en) * 2009-12-18 2011-06-23 Unity Semiconductor Corporation Memory and methods of forming the same to enhance scalability of non-volatile two-terminal memory cells
EP2402982B1 (en) * 2010-07-01 2021-04-21 Mitsubishi Materials Corporation Method for manufacturing thin film capacitor and thin film capacitor obtained by the same
CN104011254B (zh) 2011-12-27 2016-04-20 佳能安内华股份有限公司 贵金属膜的连续成膜方法和电子零件的连续制造方法
US9842984B2 (en) * 2012-05-01 2017-12-12 Konica Minolta, Inc. Piezoelectric element
EP3067946B1 (en) * 2013-10-29 2021-11-10 Konica Minolta, Inc. Piezoelectric device, inkjet head, inkjet printer and method for producing piezoelectric device
DE20168827T1 (de) 2017-06-30 2021-01-21 Gtx Medical B.V. System zur neuromodulierung
DE18205821T1 (de) 2018-11-13 2020-12-24 Gtx Medical B.V. Steuerungssystem zur bewegungsrekonstruktion und/oder wiederherstellung für einen patienten
EP3695878B1 (en) 2019-02-12 2023-04-19 ONWARD Medical N.V. A system for neuromodulation
DE19211698T1 (de) 2019-11-27 2021-09-02 Onward Medical B.V. Neuromodulation system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0697720A1 (en) * 1994-08-01 1996-02-21 Texas Instruments Incorporated A conductive amorphous-nitride barrier layer for high dielectric-constant material electrodes
EP0766319A2 (en) * 1995-09-29 1997-04-02 Sony Corporation Capacitor having ferroelectric film for nonvolatile memory cell, and method of manufacturing the same
JPH09246082A (ja) * 1996-03-13 1997-09-19 Matsushita Electron Corp 容量素子およびその製造方法
KR980005630A (ko) * 1996-06-29 1998-03-30 김광호 반도체 장치의 백금전극 제조방법
KR19990054560A (ko) * 1997-12-26 1999-07-15 구본준 반도체 메모리 장치 및 그 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2542617B2 (ja) * 1987-04-30 1996-10-09 株式会社東芝 半導体装置の製造方法
US5005102A (en) 1989-06-20 1991-04-02 Ramtron Corporation Multilayer electrodes for integrated circuit capacitors
JP2948836B2 (ja) * 1989-09-22 1999-09-13 オリンパス光学工業株式会社 強誘電体素子
JPH03135018A (ja) * 1989-10-20 1991-06-10 Hitachi Ltd 半導体装置の製造方法およびその装置
JPH065947A (ja) * 1992-06-22 1994-01-14 Rohm Co Ltd 強誘電体薄膜の製造方法
JP3244311B2 (ja) * 1992-09-28 2002-01-07 ローム株式会社 半導体装置の製造方法
JP3989027B2 (ja) * 1994-07-12 2007-10-10 テキサス インスツルメンツ インコーポレイテツド キャパシタ及びその製造方法
KR960009013A (ko) 1994-08-18 1996-03-22 김광호 타이타늄 나이트라이드(TiN) 게이트전극 형성방법
US5464786A (en) 1994-10-24 1995-11-07 Micron Technology, Inc. Method for forming a capacitor having recessed lateral reaction barrier layer edges
US5728603A (en) 1994-11-28 1998-03-17 Northern Telecom Limited Method of forming a crystalline ferroelectric dielectric material for an integrated circuit
JP2959493B2 (ja) * 1996-10-25 1999-10-06 サンケン電気株式会社 半導体発光素子
US6054331A (en) 1997-01-15 2000-04-25 Tong Yang Cement Corporation Apparatus and methods of depositing a platinum film with anti-oxidizing function over a substrate
US6204525B1 (en) * 1997-09-22 2001-03-20 Murata Manufacturing Co., Ltd. Ferroelectric thin film device and method of producing the same
US6078072A (en) * 1997-10-01 2000-06-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a capacitor
JP3419665B2 (ja) * 1997-10-27 2003-06-23 沖電気工業株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0697720A1 (en) * 1994-08-01 1996-02-21 Texas Instruments Incorporated A conductive amorphous-nitride barrier layer for high dielectric-constant material electrodes
EP0766319A2 (en) * 1995-09-29 1997-04-02 Sony Corporation Capacitor having ferroelectric film for nonvolatile memory cell, and method of manufacturing the same
JPH09246082A (ja) * 1996-03-13 1997-09-19 Matsushita Electron Corp 容量素子およびその製造方法
KR980005630A (ko) * 1996-06-29 1998-03-30 김광호 반도체 장치의 백금전극 제조방법
KR19990054560A (ko) * 1997-12-26 1999-07-15 구본준 반도체 메모리 장치 및 그 제조방법

Also Published As

Publication number Publication date
EP1114451A1 (de) 2001-07-11
US20010032992A1 (en) 2001-10-25
US6670668B2 (en) 2003-12-30
CN1317151A (zh) 2001-10-10
JP2002524850A (ja) 2002-08-06
TW457703B (en) 2001-10-01
KR20010074912A (ko) 2001-08-09
CN1165974C (zh) 2004-09-08
WO2000013224A1 (de) 2000-03-09

Similar Documents

Publication Publication Date Title
US6750500B1 (en) Capacitor electrode for integrating high K materials
US5489548A (en) Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
EP0609081B1 (en) Improved electrical connections to dielectric materials
EP0697720B1 (en) A conductive amorphous-nitride barrier layer for high dielectric-constant material electrodes
US6017791A (en) Multi-layer silicon nitride deposition method for forming low oxidation temperature thermally oxidized silicon nitride/silicon oxide (no) layer
US6184550B1 (en) Ternary nitride-carbide barrier layers
US6451658B2 (en) Graded layer for use in semiconductor circuits and method for making same
US20070069270A1 (en) Top electrode in a strongly oxidizing environment
US5440174A (en) Plurality of passive elements in a semiconductor integrated circuit and semiconductor integrated circuit in which passive elements are arranged
US6117689A (en) Stable high-dielectric-constant material electrode and method
KR100499429B1 (ko) 마이크로일렉트로닉 구조물과 그의 제조 방법 및 용도
US6682995B2 (en) Iridium conductive electrode/barrier structure and method for same
KR100590536B1 (ko) 반도체 장치의 커패시터, 이를 포함하는 메모리 소자 및커패시터 제조 방법
US20030059959A1 (en) Method for fabricating capacitor
US6762476B2 (en) Dielectric element including oxide dielectric film and method of manufacturing the same
KR100304285B1 (ko) 확산장벽이 구비된 적층 캐패시터
US7170736B2 (en) Capacitor having low resistance electrode including a thin silicon layer
US6232131B1 (en) Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps
KR100235955B1 (ko) 반도체 소자의 캐패시터 제조방법
KR0161451B1 (ko) 반도체 기억장치 및 그 제조방법
KR20000048523A (ko) 메모리 커패시터의 백금 및 비금속으로 이루어진 다층 전극
KR19980060624A (ko) 반도체 소자의 캐패시터 제조방법
KR19980060612A (ko) 반도체의 캐패시터 제조방법
KR100376257B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20000042398A (ko) 캐패시터 하부전극의 특성 저하를 방지할 수 있는 반도체 소자제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E801 Decision on dismissal of amendment
E801 Decision on dismissal of amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080528

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee