CN1317151A - 微电子结构,其制法及其在存储单元内的应用 - Google Patents

微电子结构,其制法及其在存储单元内的应用 Download PDF

Info

Publication number
CN1317151A
CN1317151A CN99810508A CN99810508A CN1317151A CN 1317151 A CN1317151 A CN 1317151A CN 99810508 A CN99810508 A CN 99810508A CN 99810508 A CN99810508 A CN 99810508A CN 1317151 A CN1317151 A CN 1317151A
Authority
CN
China
Prior art keywords
electrode
microelectronic
barrier
titanium nitride
platinum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99810508A
Other languages
English (en)
Other versions
CN1165974C (zh
Inventor
H·温德特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1317151A publication Critical patent/CN1317151A/zh
Application granted granted Critical
Publication of CN1165974C publication Critical patent/CN1165974C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

微电子结构，尤其是适用作存储电容器部件的微电子结构，包含半导体结构(10)，壁垒结构(11)，电极结构(5)和由高ε材料构成的介电结构(6)。电极结构(5)具有拉伸机械的层应力微电子结构的制造。尤其是在溅射温度至少为200℃时，通过铂的溅射形成电极结构(5)。

Description

微电子结构，其制法及其在存储单元内的应用
本发明涉及具有半导体结构、壁垒结构、电极结构和由高ε材料构成的介电结构的微电子结构。这种结构尤其作为电容器部件被使用。
随着半导体电路装置的微型化的发展，尤其是存储单元阵列的发展，高ε材料作为电容器介质被使用。这种电容器尤其用作存储电容或传感器元件部件。具有介电常数ε＞10的介电材料称作高ε材料。尤其是顺电体和铁电体材料属于高ε材料。尤其是钡锶钛酸盐(BST)和锶铋钛酸盐(SBT)，考虑到其作为在存储电容器内存储介质的应用，进行了研究。
高ε材料的淀积大多通过在MOCVD(金属有机物化学汽相淀积)或MOD(金属有机物淀积)的金属有机沉积工艺实现，该工艺在高温下含氧气氛内进行。此外，为了达到存储器应用所希望的小于10-8A/cm2的漏电流，也必须在氧气内附加退火，对BST在550℃下进行。
曾提出建议(参照US-PS 5 005 102)，在集成电路的电容器制造时，为了保护安排在高ε材料之下的半导体结构，应采用Ti/氮化钛壁垒层。
研究(参照例如J.O.Olowolafe等J.Appl.Phys.73卷，第4期，93年1764～1772页)表明：在高ε材料淀积时在应用Ti/氮化钛壁垒的情况下该壁垒容易氧化形成TiO2，这是一种绝缘体，并损害电极结构的传导性。此外，氮化钛在高温下分离，这可能导致存储电容器的毁坏。
因此曾提出建议(参照T.Hara等，Jpn.J.Appl.Phys.36卷(1997)，L893～L895页)，应用由三种成分，例如TaSiN组成的材料作壁垒。然而为了淀积这种材料需要具有高价格靶的附加设备。
作为本发明基础的问题是：提供具有半导体结构、壁垒结构、电极结构和高ε材料构成的介电结构的微电子结构，它满足在制造存储电容器时的要求并且无须昂贵设备就可以制造。此外，应提供这种结构的制法。
根据本发明此问题通过权利要求1所述的微电子结构以及权利要求10所述的其制法解决。本发明的进一步扩展由从属权利要求给出。
微电子结构具有电极结构，该电极结构具有拉伸力的机械的层应力。对该机械的层应力(Schichtspannung)在学术界也常用应力(stress)这个慨念。本发明利用这一认识，即在高温下淀积的高ε材料具有拉伸力的层应力。此外，本发明利用这一认识，即电极结构的层应力决定电极结构和壁垒结构的总的层应力。由于在本发明的结构内具有拉伸力的层应力，即层应力大于0Pa以及该结构在结构的边缘上拱起偏离底层，其上产生该结构的介电结构和底层具有类似的层应力。因此通过淀积介电结构避免层应力的变化。在已知方法中这种层应力的变化对于从壁垒结构分离电极结构负有责任，以及在已知方法中对壁垒结构的氧化负有责任。
介电结构可以由任意的高ε材料形成。尤其是介质结构具有钡锶钛酸盐(BST)，锶铋钽酸盐(SBT)，铅锆钛酸盐(PZT)或类似物。
根据本发明的扩展，电极结构包含铂，铂作为电极材料由于其反应特性常常与高ε材料一起使用。
主要应用比电阻在10.5和13μΩcm范围的铂制电极结构。必须指出具有比电阻在这个范围内的铂具有对氧的扩散壁垒作用。这也许归因于铂的较高的密度。通过这种扩散壁垒作用，在淀积介电层时位于其下的壁垒结构起着额外的对氧化的保护。
在电极结构中的铂主要具有60～100nm之间的平均颗粒大小。在这平均颗粒大小范围内铂具有清晰的[111]纹理，这表明对淀积其上的介电结构的品质是有利的。
特别有利的是这样提供壁垒结构，使其包含钛层和氮化钛层，因为这种材料作为半导体工艺中作为壁垒材料是常用的和已经很好地进行了研究。氮化钛层主要具有70～200μΩcm范围的比电阻。因此，降低了壁垒结构和电极结构的薄层电阻。
提供具有化学计量比N∶Ti＞1的氮化钛层是特别有利的，因为由此减少了壁垒结构的可氧化性。
壁垒结构优先具有层应力＞-200MPa，使得由壁垒结构和电极结构的组合具有抗张能力的层应力。当壁垒结构的层应力是＞200MPa时，这是特别有利的，因为这时壁垒结构也具有拉伸力的层应力。
首先半导体结构包含硅，壁垒结构包含氮化钛和钛，其中钛层具有10～40nm之间的厚度，氮化钛层具有80～200nm之间的厚度。电极结构包含铂并具有50～200nm之间的厚度。介电结构具有BST和8～50nm之间的厚度。
另可选择地，介电结构包含另一高ε材料，尤其是铅-锆-钛酸盐或锶-铋-钽酸盐。壁垒结构和电极结构的材料在这种情况下与各介电结构的材料匹配。
为了制造微电子结构，在载体上产生具有半导体结构、壁垒结构、电极结构和介电结构的叠层是有利的。电极结构通过溅射温度至少200℃的铂溅射形成。实验表明：电极结构的机械的层应力主要是淀积温度的函数。在通过溅射温度至少200℃时溅射铂淀积时，机械的层应力是拉伸力，在专业文献中也常常把概念Stress(应力)用于层应力。
优先对淀积铂电极结构的溅射温度选择在450～550℃之间。实验表明：在该较高淀积温度下除了铂的较小层电阻之外，达到铂的较大平均颗粒大小和明显的[111]层纹理。此外，观察到在较高温度下溅射的铂显示对氧较好的扩散壁垒作用，并因此在介电结构淀积期间处于其下的壁垒结构可更有效地防护氧化。
实验表明：在溅射时选择的功率和压力只对电极结构铂的特性有较小影响。溅射功率调整在0.5～2kW之间范围内而溅射压力调整在1～5mTorr范围内。
壁垒层主要由钛层和氮化钛层形成。氮化钛层通过在至少70％氮成分的气体内溅射形成。氮成分作为按标准立方厘米(sccm)的气流量之比来决定。为了溅射氮化钛主要应用氩和氮的气体混合物。压力主要处于5～15mTorr之间。结果表明：通过在溅射气氛内高的氮成分减少了壁垒结构的可氧化性。
氮化钛层优先在温度400～500℃之间，在溅射气氛中氮占80％情况下淀积。因此，进一步减少了壁垒结构的可氧化性。此外，在壁垒结构内的机械的层应力成为零或有轻微的拉伸。
微电子结构可有利地作为在存储单元内的存储电容器部件使用，其中电极结构表示存储电容器的第1电极。此外存储电容器具有第2电极，它安排在与第一电极对置的介电结构一侧。
另外，微电子结构可作为传感器或调节器(Aktuaor)部件使用。
本发明依靠实施例和附图详细说明如下：
图1示出通过具有存储电容器的存储单元的剖面，该存储电容器包含具有半导体结构、壁垒结构、电极结构和介电结构的微电子结构。
图2示出在铂层的溅射温度和其机械的层应力之间的关系。
图3示出在Pt/TiN/Ti叠层的机械的层应力和溅射温度之间的关系。
半导体衬底1包含具有多个存储单元的存储单元阵列。每一存储单元具有包含两个源/漏极区2，栅氧化物区3，栅电极4的一个选择晶体管和具有包含电极结构5，介电结构6和上电极结构7的一个存储电容器(参看图1)。栅电极4与字线连接，源/漏极区2之一与位线8连接。中间氧化物层9复盖选择晶体管。在中间氧化物层9内提供一接触孔，该接触孔伸展到未与位线8连接的另一源/漏极区2并被半导体结构10填满。半导体结构10包含掺杂的多晶硅。在半导体结构10的表面上安排一壁垒结构11，该结构完全复盖半导体结构10的表面。壁垒结构11包含钛层111和安排在其上的氮化钛层112。钛层111具有20nm的厚度。氮化钛层112具有100nm的厚度。
壁垒结构11是导电的。与由具有掺杂物浓度5×1019～5×1020/cm3的n+掺杂多晶硅构成的半导体结构10一起，它在源/漏极区2和存储电容器下电极结构5之间产生电学连接。
存储电容器的下电极结构5具有100nm厚度。它包含铂。
介电结构6包含BST，并具有50nm的厚度。
上电极结构7包含铂，并具有100nm的厚度。
为了制造壁垒结构11和下电极结构5，首先在压力1～5mTorr的Ar中和溅射功率在1～5kW之间淀积20nm厚的钛层111。接着在反应性溅射工艺中在压力5～15mTorr之间的氩、氮气体混合物内，在溅射功率6.5kW，氮成分80％的溅射气体内淀积100nm厚的氮化钛层112。在淀积时的温度为400～500℃。在这种淀积条件下壁垒层11的机械的层应力为零到轻微拉伸。它大于-200MPa。此外该淀积的条件为：在氮化钛层112内的氮成分用化学计量比表示N∶Ti＞1。壁垒结构11具有比层电阻90μΩcm。
之后，在淀积温度在450～550℃，压力3.5mTorr和溅射功率0.5kW的溅射工艺中淀积铂制的下电极结构5。在此淀积参数下，下电极结构5具有拉伸层应力。此外，下电极结构5具有11μΩcm的比电阻。它具有明晰的[111]纹理。此外，通过淀积条件显示下电极结构5对氧的良好扩散壁垒作用。
图2示出，在溅射功率0.5kW，气体流量65sccm氩和溅射压力3.5mTorr下淀积的100nm厚铂层的机械的层应力，也称应力，与温度T℃的关系。结果表明：从淀积温度约200℃开始机械的层应力S变得＞0。即：该层具有拉伸的层应力。层应力S按以下方式决定：电容性的或借助激光器在晶片的许多位置上决定电容器极板之间晶片的形状或位置。通过与平面圆片的比较可以求出圆片弯曲，并且借此按R.Glang(Rev.of Sci.Instr.,36(1965)第7页)计算应力。
图3示出在具有20nm厚钛层，其上安排100nm厚氮化钛层和其上安排100nm厚铂层的叠层的机械的层应力S和溅射温度T之间的关系。曲线3a表示在淀积温度450℃下淀积钛层和氮化钛层而改变铂层的淀积温度情况下的关系。曲线3b表示在500℃淀积铂层，而改变钛层和氮化钛层淀积温度情况下的关系。
从曲线3a应获悉：随着铂的淀积温度的提高，叠层的机械的层应力将增加拉伸力。从曲线3b应获，通过提高的氮化钛层和钛层淀积温度几乎不影响叠层的层应力S。曲线3a和3b的比较表明，叠层的层应力主要受铂淀积温度的影响。
正如图2可获悉的那样，铂层的机械的层应力是铂层的淀积温度的函数。即：产生的叠层层应力(看图3)主要由铂层层应力决定。

Claims (15)

1．微电子结构，具有以下结构：
-具有半导体结构(10)，
-具有壁垒结构(11)，
-具有电极结构(5)，
-具有由高ε材料构成的介电结构(6)，
-其中电极结构(5)具有拉伸的机械的层应力。
2．根据权利要求1的微电子结构，
其中，电极结构(5)含有铂。
3．根据权利要求1的微电子结构，
其中，电极结构具有比电阻在10.5～13μΩcm之间的范围内。
4．根据权利要求2或3的微电子结构，
其中，电极结构(5)内的铂具有平均颗粒大小在60～100nm之间。
5．根据权利要求1到4之一的微电子结构，
其中，壁垒层(11)包含钛层(111)和氮化钛层(112)。
6．根据权利要求5的微电子结构，
其中，氮化钛层(112)具有比电阻在70到200μΩcm之间的范围内。
7．根据权利要求5或6的微电子结构，
其中，氮化钛层(112)具有化学计量比N∶Ti＞1。
8．根据权利要求5到7之一的微电子结构，
其中，壁垒结构(11)具有机械的层应力＞-200MPa。
9．根据权利要求1到8之一的微电子结构，
-其中，半导体结构(10)含有硅，
-其中，壁垒结构(11)含有厚度在80～200nm之间的氮化钛和厚度在10～40nm的钛，
-其中，电极结构(5)含有厚度在50～200nm之间的铂，
-其中，介电结构(6)含有BST。
10．微电子结构的制法，
-其中，产生叠层，它由半导体结构(10)，壁垒结构(11)，电极结构(5)和由高ε材料构成的介电结构(6)产生，
-其中，电极结构(5)通过在溅射温度至少200℃下铂的溅射形成。
11．根据权利要求10的方法，
其中，溅射温度在450～550℃之间。
12．根据权利要求10或11的方法，
-其中，为形成壁垒结构(11)，将产生钛层(111)和氮化钛层(112)，
-其中，通过在具有至少70％的氮百分率的气氛内的溅射形成氮化钛层(112)。
13．根据权利要求12的方法，
其中，温度在400～500℃之间，氮百分率至少80％下溅射氮化钛层(112)。
14．根据权利要求10到13之一的制法，
-其中，半导体结构由硅形成，
-其中，壁垒结构(11)由厚度在10～40nm之间的钛和厚度在80～200nm之间的氮化钛形成，
-其中，电极结构(5)在厚度为50～200nm之间形成，
-其中，介电结构(6)由钡-锶-钛酸盐形成。
15．根据权利要求1到9之一的微电子结构作为存储单元的存储电容器部件的应用，其中，电极结构制成存储电容器的第1电极，并在与第1电极对置的介电结构(6)一侧上存储电容器具有第2电极(7)。
CNB998105082A 1998-08-31 1999-08-02 微电子结构,其制法及其在存储单元内的应用 Expired - Fee Related CN1165974C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19839605.8 1998-08-31
DE19839605 1998-08-31

Publications (2)

Publication Number Publication Date
CN1317151A true CN1317151A (zh) 2001-10-10
CN1165974C CN1165974C (zh) 2004-09-08

Family

ID=7879295

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998105082A Expired - Fee Related CN1165974C (zh) 1998-08-31 1999-08-02 微电子结构,其制法及其在存储单元内的应用

Country Status (7)

Country Link
US (1) US6670668B2 (zh)
EP (1) EP1114451A1 (zh)
JP (1) JP2002524850A (zh)
KR (1) KR100499429B1 (zh)
CN (1) CN1165974C (zh)
TW (1) TW457703B (zh)
WO (1) WO2000013224A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872669B1 (en) 2003-12-19 2005-03-29 Texas Instruments Incorporated PZT (111) texture through Ir texture improvement
US20110151617A1 (en) * 2009-12-18 2011-06-23 Unity Semiconductor Corporation Memory and methods of forming the same to enhance scalability of non-volatile two-terminal memory cells
EP2402982B1 (en) 2010-07-01 2021-04-21 Mitsubishi Materials Corporation Method for manufacturing thin film capacitor and thin film capacitor obtained by the same
WO2013099570A1 (ja) 2011-12-27 2013-07-04 キヤノンアネルバ株式会社 貴金属膜の連続成膜方法及び電子部品の連続製造方法
EP2846370B1 (en) * 2012-05-01 2016-07-06 Konica Minolta, Inc. Piezoelectric element
EP3067946B1 (en) * 2013-10-29 2021-11-10 Konica Minolta, Inc. Piezoelectric device, inkjet head, inkjet printer and method for producing piezoelectric device
DE20168827T1 (de) 2017-06-30 2021-01-21 Gtx Medical B.V. System zur neuromodulierung
EP3720338A1 (en) 2017-12-05 2020-10-14 Ecole Polytechnique Federale de Lausanne (EPFL) A system for planning and/or providing neuromodulation
ES2911465T3 (es) 2018-11-13 2022-05-19 Onward Medical N V Sistema de control para la reconstrucción y/o restauración del movimiento de un paciente
EP3695878B1 (en) 2019-02-12 2023-04-19 ONWARD Medical N.V. A system for neuromodulation
DE19211698T1 (de) 2019-11-27 2021-09-02 Onward Medical B.V. Neuromodulation system

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2542617B2 (ja) * 1987-04-30 1996-10-09 株式会社東芝 半導体装置の製造方法
US5005102A (en) 1989-06-20 1991-04-02 Ramtron Corporation Multilayer electrodes for integrated circuit capacitors
JP2948836B2 (ja) * 1989-09-22 1999-09-13 オリンパス光学工業株式会社 強誘電体素子
JPH03135018A (ja) * 1989-10-20 1991-06-10 Hitachi Ltd 半導体装置の製造方法およびその装置
JPH065947A (ja) * 1992-06-22 1994-01-14 Rohm Co Ltd 強誘電体薄膜の製造方法
JP3244311B2 (ja) * 1992-09-28 2002-01-07 ローム株式会社 半導体装置の製造方法
JP3989027B2 (ja) * 1994-07-12 2007-10-10 テキサス インスツルメンツ インコーポレイテツド キャパシタ及びその製造方法
US5585300A (en) * 1994-08-01 1996-12-17 Texas Instruments Incorporated Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes
KR960009013A (ko) 1994-08-18 1996-03-22 김광호 타이타늄 나이트라이드(TiN) 게이트전극 형성방법
US5464786A (en) 1994-10-24 1995-11-07 Micron Technology, Inc. Method for forming a capacitor having recessed lateral reaction barrier layer edges
US5728603A (en) 1994-11-28 1998-03-17 Northern Telecom Limited Method of forming a crystalline ferroelectric dielectric material for an integrated circuit
JP3417167B2 (ja) * 1995-09-29 2003-06-16 ソニー株式会社 半導体メモリ素子のキャパシタ構造及びその形成方法
JPH09246082A (ja) * 1996-03-13 1997-09-19 Matsushita Electron Corp 容量素子およびその製造方法
KR100190055B1 (ko) * 1996-06-29 1999-06-01 윤종용 반도체 장치의 백금전극 제조방법
JP2959493B2 (ja) * 1996-10-25 1999-10-06 サンケン電気株式会社 半導体発光素子
US6054331A (en) 1997-01-15 2000-04-25 Tong Yang Cement Corporation Apparatus and methods of depositing a platinum film with anti-oxidizing function over a substrate
US6204525B1 (en) * 1997-09-22 2001-03-20 Murata Manufacturing Co., Ltd. Ferroelectric thin film device and method of producing the same
US6078072A (en) * 1997-10-01 2000-06-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a capacitor
JP3419665B2 (ja) * 1997-10-27 2003-06-23 沖電気工業株式会社 半導体装置の製造方法
KR100252854B1 (ko) * 1997-12-26 2000-04-15 김영환 반도체 메모리 장치 및 그 제조방법

Also Published As

Publication number Publication date
WO2000013224A1 (de) 2000-03-09
EP1114451A1 (de) 2001-07-11
US20010032992A1 (en) 2001-10-25
KR100499429B1 (ko) 2005-07-07
KR20010074912A (ko) 2001-08-09
US6670668B2 (en) 2003-12-30
TW457703B (en) 2001-10-01
JP2002524850A (ja) 2002-08-06
CN1165974C (zh) 2004-09-08

Similar Documents

Publication Publication Date Title
KR100707201B1 (ko) 강유전체 캐패시터, 그 제조 방법 및 강유전체 메모리 소자
US6153898A (en) Ferroelectric capacitor, method of manufacturing same and memory cell using same
US6759250B2 (en) Deposition method for lead germanate ferroelectric structure with multi-layered electrode
US6288420B1 (en) Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier
KR100355585B1 (ko) 박막커패시터
KR100737636B1 (ko) 금속 박막 및 그 형성 방법, 유전체 캐패시터 및 그 제조방법과 반도체 장치
US7271054B2 (en) Method of manufacturing a ferroelectric capacitor having RU1-XOX electrode
CN1317151A (zh) 微电子结构,其制法及其在存储单元内的应用
US20050245023A1 (en) Semiconductor device and method of manufacturing the same
CN1447416A (zh) 半导体器件的制造方法
US7514272B2 (en) Method of manufacturing ferroelectric memory device
US20010013637A1 (en) Iridium conductive electrode/barrier structure and method for same
US7179705B2 (en) Ferroelectric capacitor and its manufacturing method, and ferroelectric memory device
KR100358430B1 (ko) 이리듐 복합 배리어 구조 및 그의 제조 방법
CN1156905C (zh) 结构化的含金属氧化物层的制法
US20080019075A1 (en) Dielectric capacitor
US7198959B2 (en) Process for fabrication of a ferrocapacitor
KR100490174B1 (ko) Pzt박막의 강유전 특성이 향상된 반도체 소자와 그 제조방법
KR20010061110A (ko) 비휘발성 강유전체 메모리 소자의 제조 방법
KR20020005218A (ko) 비파괴판독형 불휘발성 기억소자의 메모리 셀 소자 및 그제조 방법
KR20000042863A (ko) 반도체 메모리 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040908