CN1630085A - 半导体器件的电容器及其制造方法 - Google Patents

半导体器件的电容器及其制造方法 Download PDF

Info

Publication number
CN1630085A
CN1630085A CNA2004101021853A CN200410102185A CN1630085A CN 1630085 A CN1630085 A CN 1630085A CN A2004101021853 A CNA2004101021853 A CN A2004101021853A CN 200410102185 A CN200410102185 A CN 200410102185A CN 1630085 A CN1630085 A CN 1630085A
Authority
CN
China
Prior art keywords
layer
capacitor
oxide layer
tantalum oxide
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004101021853A
Other languages
English (en)
Other versions
CN100466262C (zh
Inventor
朴星昊
李正贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1630085A publication Critical patent/CN1630085A/zh
Application granted granted Critical
Publication of CN100466262C publication Critical patent/CN100466262C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31637—Deposition of Tantalum oxides, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

提供一种半导体器件的电容器和制造该半导体器件电容器的方法。该电容器含下电极层、介电层和上电极层，介电层由钽氧化物和周期表第5族元素的氧化物如铌氧化物或钒氧化物形成。因此，能够通过在低的温度下热处理介电层而使介电层具有电特性，并保证整个电容的结构稳定性。

Description

半导体器件的电容器及其制造方法
技术领域
本发明涉及一种半导体器件的电容器及其制造方法，更特别地，涉及这样一种半导体器件的电容器和制造该半导体器件电容器的方法，通过形成Nb基Ta2O5层的介电层，该电容器甚至在低温下也可以使该半导体器件电容器的介电层结晶，并可以提高该半导体器件的性能。
背景技术
由于半导体加工工艺的精密化(sophistication)，所以半导体集成电路的集成密度和配有这种半导体集成电路的半导体器件的运行速度显著提高。已经对许多方式进行了大量的研究以增加具有电容器的半导体存储器设备(semiconductor memory devices)如动态随机存取存储器(DRAMs)的存储容量，同时降低半导体存储器设备的尺寸。此外，为了获得至少最低限度所需的有效电容，同时提高半导体器件的集成密度，已经开发了许多形状的电容器，例如叠层形(stack-type)、圆筒形和针型电容器。而且，即使当使用高介电材料以提高半导体器件的集成密度时，也付出了许多努力来降低数据存储用半导体器件的氧化物厚度(TOX)。
图1是具有由高介电材料形成的电容器的常规半导体器件的截面图。参考图1，半导体器件包括半导体基片11如硅基片和在半导体基片11上形成的多晶硅层12。在常规半导体器件的电容器中，在多晶硅层12上顺序堆叠下电极层、介电层和上电极层16。下电极层是由TiN层13和Ru层14的双层形成的。这里，TiN层13作为防止来自基片11的杂质扩散到上层中的阻挡层。介电层是由Ta2O5层15形成的。在Ta2O5层15上形成上电极层16。
可以通过使用化学气相沉积(CVD)法或原子层沉积(ALD)法将高介电材料Ta2O5涂覆在基片11上而形成典型的DRAM。使Ta2O5层结晶，从而使其具有电特性(electrical characteristics)。为了使Ta2O5层15具有电特性，必须通过在约700℃或更高的温度下对Ta2O5层15进行热处理过程而使Ta2O5层15结晶。然而，在热处理Ta2O5层15的过程中，Ru层14中所含的氧自由基可以扩散到位于Ru层14下面的TiN层13中，在这种情况下，TiN层14会不希望地被氧化或变形。为了防止TiN层14氧化或变形，应该在低温下热处理Ta2O5层15。然而，当在低温下进行热处理时，不能使Ta2O5层15结晶，因而使其电特性变差。
发明内容
本发明提供一种具有电容器的半导体器件和制造该半导体器件的电容器的方法，该电容器可以防止下电极氧化，同时保证电容器介电层(例如，Ta2O5层)优异的电特性。
根据本发明的一个方面，提供一种半导体器件的电容器。该电容器包括下电极层、介电层和上电极层。该介电层含钽氧化物和周期表第5族元素的氧化物。
周期表第5族元素可以是Nb或V。
介电层可以含TaO和NbO。
下电极层可以包括TiN层和在该TiN层上形成的Ru层。
上电极层可以包括TiN或Ru层。
根据本发明的另一个方面，提供一种制造半导体器件的电容器的方法，该电容器含下电极层、介电层和上电极层。该方法包括(a)在半导体基片上形成下电极层；(b)在该下电极层上形成介电层，该介电层含钽氧化物层和周期表第5族元素的氧化物层；和(c)在该介电层上形成上电极层。
(a)可以包括在半导体基片上形成TiN层，因此可以防止来自半导体基片的杂质扩散到上层中；和在TiN层上形成Ru层。
(b)可以包括在下电极层上形成铌氧化物层；在该铌氧化物层上形成钽氧化物层；和在约600℃的温度下热处理该铌氧化物层和该钽氧化物层。
(b)可以包括在下电极层上形成钽氧化物层；在该钽氧化物层上形成铌氧化物层；和在约600℃的温度下热处理该钽氧化物层和该铌氧化物层。
(b)可以包括在下电极层上顺序形成钽氧化物层、铌氧化物层和另一钽氧化物层；和在约600℃的温度下热处理钽氧化物层、铌氧化物层和钽氧化物层的叠层。
在(c)中，可以通过将TiN或Ru沉积在介电层上形成上电极。
附图说明
参考附图，通过详细描述本发明示范性的实施方案，本发明的上述和其它特点和优点将变得更明显，其中：
图1是常规半导体器件的截面图；
图2是本发明示范性实施方案的半导体器件的电容器的截面图；
图3A-3E是说明制造本发明示范性实施方案的半导体器件的电容器的方法的截面图；
图4A和4B是本发明示范性实施方案的半导体器件的电容器的介电层变化的截面图；
图5A是说明本发明示范性实施方案的半导体器件的电容器的X-射线衍射图的图；和
图5B是说明本发明示范性实施方案的半导体器件的电容器的氧化物厚度(TOX)相对于势能的变化的图。
具体实施方式
现在将参考附图更充分地描述本发明示范性实施方案的具有电容器的半导体器件和制造该半导体器件的方法。
图2是本发明示范性实施方案的半导体器件的电容器的截面图。参考图2，半导体器件包括半导体基片21如硅基片和在半导体基片21上形成的多晶硅层22。在多晶硅层22上顺序形成下电极层、介电层25和上电极层26。下电极层由TiN层23和Ru层24的双层形成，并作为防止来自基片21的杂质扩散到上层中的阻挡层。介电层25由Ta2O3层形成，并且在介电层25上形成上电极层26。
在本发明中，介电层25含钽氧化物和铌(Nb)氧化物。这里，可以用周期表第5族中的另一种元素如钒(V)替代Nb。通过形成具有钽氧化物和铌氧化物组合的介电层25，可以甚至在约650℃的低温下热处理介电层25，然后使其结晶。
图3A-3E是制造本发明示范性实施方案的半导体器件的电容器的方法的截面图。
参考图3A，在半导体基片21如硅基片上形成多晶硅层22。通过溅射过程在多晶硅层22上形成TiN层23。TiN层23作为防止来自半导体基片21的杂质扩散到上层中的阻挡层。
参考图3B，与现有技术一样，可以通过汽相沉积工艺在TiN层23上形成Ru层24。
参考图3C，通过CVD法或ALD法，通过在Ru层24上顺序形成铌氧化物层25a和钽氧化物层25b，由铌氧化物层25a(例如，Nb2O5层)和钽氧化物层25b(例如，Ta2O5层)的双层形成介电层25。优选但不必须地，形成的钽氧化物层25b比铌氧化物层25a厚。可以用周期表第5族中的任意元素的氧化物层替换铌氧化物层25a。可以通过蒸发乙醇铌和乙醇钽至能够与氧气(O2)反应，并在约250-400℃的温度下将反应产物，即铌氧化物和钽氧化物沉积在Ru层24上来形成铌氧化物层25a和钽氧化物层25b。
这里，可以通过在Ru层24上顺序形成钽氧化物层25b和铌氧化物层25a来形成介电层25。或者，可以通过在Ru层24上顺序形成钽氧化物层25b、铌氧化物层25a和另一钽氧化物层25b来形成介电层25。在图4A和4B中说明了介电层25的这些变化。更具体地说，图4A说明了这样一种介电层25的实例，该介电层含有在Ru层24上形成的钽氧化物层25b和在该钽氧化物层25b上形成的铌氧化物层25a；图4B说明了这样一种介电层25的实例，该介电层含有在Ru层24上形成的钽氧化物层25b、在该钽氧化物层25b上形成的铌氧化物层25a和在该铌氧化物层25a上形成的另一钽氧化物层25b。换句话说，可以通过顺序形成铌氧化物层25a，然后钽氧化物层25b，顺序形成钽氧化物层25b和铌氧化物层25a或顺序形成钽氧化物层25b、铌氧化物层25a和另一钽氧化物层25b来形成介电层25。
此后，为了使铌氧化物层25a和钽氧化物层25b具有电特性，通过在高温下对介电层25进行热处理过程而使介电层25结晶。优选但不必须地，在约600℃或更低的温度下热处理介电层25以防止Ru层24中所含的氧自由基扩散到TiN层23中。因为可以在约550℃的温度下使铌氧化物层25a结晶，所以可以在相对低的温度，例如600℃下使与铌氧化物层25a接触的钽氧化物层25b结晶，尽管钽氧化物层25b如Ta2O3层通常在约700℃的温度下结晶。一旦通过使用氮气(N2)作为气氛气体而在600℃的温度下热处理介电层25，介电层25就逐渐被冷却下来。热处理介电层25能够使铌氧化物层25a中的铌和钽氧化物层25b中的钽分别扩散到钽氧化物层25b和铌氧化物层25a中。
参考图3E，在介电层25上形成上电极层26。可以通过将高电导率的材料如TiN或Ru沉积在介电层25上形成上电极层26。
图5A是说明本发明示范性实施方案的半导体器件的电容器的X-射线衍射(XRD)图的图。参考图5A，通过形成厚度为约60的Nb2O5层25a，形成厚度为约120的Ta2O5层25b，以及在约600℃的温度下热处理Nb2O5层25a和Ta2O5层25b来形成本发明示范性实施方案的半导体器件的电容器。本发明示范性实施方案的半导体器件的电容器的XRD分析表明，Nb2O5层25a和Ta2O5层25b全都结晶，因为在23°检测到Nb2O5层25a的[001]晶面的峰，在46°检测到Ta2O5层25b的[002]晶面的峰。在33°和42°处检测到的峰是Ru层的晶面峰，Ru层作为本发明示范性实施方案的半导体器件的电容器的电极。
图5B是说明本发明示范性实施方案的半导体器件的电容器的氧化物厚度(TOX)相对于向其施加的势能的变化的图。参考图5B，本发明示范性实施方案的半导体器件的电容器的TOX在-2至2V的势能范围内达到7.8，这非常低。
如上所述，根据本发明，通过在低温下热处理介电层以使介电层具有电特性可保证电容器的结构稳定性，并使用该电容器获得高密度的半导体器件。
虽然已经参考其示范性的实施方案对本发明进行了详细的说明和描述，但本领域普通技术人员可以理解：在形式和细节方面可以进行各种不背离如以下权利要求所限定的本发明精神和范围的变化。

Claims (11)

1.一种半导体器件的电容器，其包含：
下电极层；
介电层；和
上电极层，
其中，所述介电层含钽氧化物和周期表第5族元素的氧化物。
2.权利要求1的电容器，其中周期表第5族元素是Nb或V。
3.权利要求1的电容器，其中介电层含TaO和NbO。
4.权利要求1的电容器，其中下电极层含TiN层和在该TiN层上形成的Ru层。
5.权利要求1的电容器，其中上电极层含TiN层或Ru层。
6.一种制造半导体器件的电容器的方法，该电容器含下电极层、介电层和上电极层，所述方法包括：
(a)在半导体基片上形成下电极层；
(b)在该下电极层上形成介电层，该介电层含钽氧化物层和周期表第5族元素的氧化物层；和
(c)在该介电层上形成上电极层。
7.权利要求6的方法，其中(a)包括：
在该半导体基片上形成TiN层，由此可以防止来自半导体基片的杂质扩散到上层中；和
在该TiN层上形成Ru层。
8.权利要求6的方法，其中(b)包括：
在该下电极层上形成铌氧化物层；
在该铌氧化物层上形成钽氧化物层；和
在约600℃的温度下热处理该铌氧化物层和该钽氧化物层。
9.权利要求6的方法，其中(b)包括：
在该下电极层上形成钽氧化物层；
在该钽氧化物层上形成铌氧化物层；和
在约600℃的温度下热处理该钽氧化物层和该铌氧化物层。
10.权利要求6的方法，其中(b)包括：
在下电极层上顺序形成钽氧化物层、铌氧化物层和另一钽氧化物层；和
在约600℃的温度下热处理钽氧化物层、铌氧化物层和钽氧化物层的叠层。
11.权利要求6的方法，其中在(c)中，通过将TiN或Ru沉积在介电层上形成上电极。
CNB2004101021853A 2003-12-15 2004-12-15 半导体器件的电容器及其制造方法 Active CN100466262C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2003-0091170A KR100519777B1 (ko) 2003-12-15 2003-12-15 반도체 소자의 캐패시터 및 그 제조 방법
JP91170/03 2003-12-15
JP91170/2003 2003-12-15

Publications (2)

Publication Number Publication Date
CN1630085A true CN1630085A (zh) 2005-06-22
CN100466262C CN100466262C (zh) 2009-03-04

Family

ID=34709223

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101021853A Active CN100466262C (zh) 2003-12-15 2004-12-15 半导体器件的电容器及其制造方法

Country Status (4)

Country Link
US (1) US8159016B2 (zh)
JP (1) JP4031791B2 (zh)
KR (1) KR100519777B1 (zh)
CN (1) CN100466262C (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5266632B2 (ja) * 2006-11-29 2013-08-21 富士通株式会社 Ｍｉｍ素子および電子装置、電子装置の製造方法
JP4252110B2 (ja) * 2007-03-29 2009-04-08 パナソニック株式会社 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ
US20080272421A1 (en) * 2007-05-02 2008-11-06 Micron Technology, Inc. Methods, constructions, and devices including tantalum oxide layers
US8012532B2 (en) 2007-12-18 2011-09-06 Micron Technology, Inc. Methods of making crystalline tantalum pentoxide
US8344438B2 (en) * 2008-01-31 2013-01-01 Qimonda Ag Electrode of an integrated circuit
KR100971415B1 (ko) * 2008-04-21 2010-07-21 주식회사 하이닉스반도체 결정화도움막을 구비하는 캐패시터 및 그 제조 방법
US8208241B2 (en) * 2008-06-04 2012-06-26 Micron Technology, Inc. Crystallographically orientated tantalum pentoxide and methods of making same
KR101895398B1 (ko) * 2011-04-28 2018-10-25 삼성전자 주식회사 산화물 층의 형성 방법 및 이를 포함하는 반도체 소자의 제조 방법
US9918073B2 (en) 2014-12-22 2018-03-13 Google Llc Integrated camera system having two dimensional image capture and three dimensional time-of-flight capture with movable illuminated region of interest
KR20210103671A (ko) 2020-02-14 2021-08-24 삼성전자주식회사 반도체 메모리 소자

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2764472B2 (ja) 1991-03-25 1998-06-11 東京エレクトロン株式会社 半導体の成膜方法
EP0865052A3 (en) * 1997-02-25 2000-01-05 TDK Corporation High dielectric-constant ceramic composition, and its fabrication process
TW345742B (en) * 1997-11-27 1998-11-21 United Microelectronics Corp Method for producing integrated circuit capacitor
US6432793B1 (en) * 1997-12-12 2002-08-13 Micron Technology, Inc. Oxidative conditioning method for metal oxide layer and applications thereof
US6320244B1 (en) * 1999-01-12 2001-11-20 Agere Systems Guardian Corp. Integrated circuit device having dual damascene capacitor
US6495878B1 (en) * 1999-08-02 2002-12-17 Symetrix Corporation Interlayer oxide containing thin films for high dielectric constant application
DE10009762B4 (de) 2000-03-01 2004-06-03 Infineon Technologies Ag Herstellungsverfahren für einen Speicherkondensator mit einem Dielektrikum auf der Basis von Strontium-Wismut-Tantalat
US6617206B1 (en) * 2000-06-07 2003-09-09 Micron Technology, Inc. Method of forming a capacitor structure
US6548368B1 (en) * 2000-08-23 2003-04-15 Applied Materials, Inc. Method of forming a MIS capacitor
JP3624822B2 (ja) * 2000-11-22 2005-03-02 株式会社日立製作所 半導体装置およびその製造方法
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
JP2002314072A (ja) * 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
US6495428B1 (en) * 2001-07-11 2002-12-17 Micron Technology, Inc. Method of making a capacitor with oxygenated metal electrodes and high dielectric constant materials
JP2003174092A (ja) * 2001-12-04 2003-06-20 Toshiba Corp 半導体装置及びその製造方法
KR100444603B1 (ko) * 2001-12-22 2004-08-16 주식회사 하이닉스반도체 탄탈륨 펜타 옥사이드-알루미늄 옥사이드 유전체막 제조방법 및 이를 적용한 반도체 소자
JP4012411B2 (ja) * 2002-02-14 2007-11-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6693321B1 (en) * 2002-05-15 2004-02-17 Advanced Micro Devices, Inc. Replacing layers of an intergate dielectric layer with high-K material for improved scalability
US20040087081A1 (en) * 2002-11-01 2004-05-06 Aitchison Bradley J. Capacitor fabrication methods and capacitor structures including niobium oxide
US6992344B2 (en) * 2002-12-13 2006-01-31 International Business Machines Corporation Damascene integration scheme for developing metal-insulator-metal capacitors
US6885056B1 (en) * 2003-10-22 2005-04-26 Newport Fab, Llc High-k dielectric stack in a MIM capacitor and method for its fabrication

Also Published As

Publication number Publication date
US8159016B2 (en) 2012-04-17
KR20050059540A (ko) 2005-06-21
CN100466262C (zh) 2009-03-04
JP4031791B2 (ja) 2008-01-09
JP2005183968A (ja) 2005-07-07
US20050145916A1 (en) 2005-07-07
KR100519777B1 (ko) 2005-10-07

Similar Documents

Publication Publication Date Title
US9281357B2 (en) DRAM MIM capacitor using non-noble electrodes
US6911402B2 (en) Deposition method of a dielectric layer
EP1368822B1 (en) Rhodium-rich oxygen barriers
US8847397B2 (en) High work function, manufacturable top electrode
US8542523B2 (en) Method for fabricating a DRAM capacitor having increased thermal and chemical stability
CN102132367B (zh) 电容器及其制造方法
US8574983B2 (en) Method for fabricating a DRAM capacitor having increased thermal and chemical stability
US8741712B2 (en) Leakage reduction in DRAM MIM capacitors
US9178006B2 (en) Methods to improve electrical performance of ZrO2 based high-K dielectric materials for DRAM applications
US8647943B2 (en) Enhanced non-noble electrode layers for DRAM capacitor cell
WO2013070439A1 (en) Top electrode templating for dram capacitor
US20160099304A1 (en) MoNx as a Top Electrode for TiOx Based DRAM Applications
US20070004164A1 (en) Capacitor in semiconductor device and method of manufacturing the same
US8652927B2 (en) Integration of non-noble DRAM electrode
CN1630085A (zh) 半导体器件的电容器及其制造方法
CN1624869A (zh) 半导体器件及其形成方法
KR0150985B1 (ko) 산화물 전극을 이용한 커패시터 제조방법
KR100365102B1 (ko) 유전체 조성물 및 이를 이용한 ｄｒａｍ셀의 캐패시터제조방법
Teng et al. Effect of TiN treated by rapid thermal annealing on properties of BST capacitors prepared by RF magnetron co-sputter system at low substrate temperature
KR20040051933A (ko) 강유전막을 갖는 반도체 메모리 장치 및 그 제조방법
CN1438689A (zh) 具有五氧化二钽介电层的电容器制造方法
KR20110013037A (ko) 유전막 및 이를 포함하는 캐패시터 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant