CN104465608A - Mim电容器及其制造方法 - Google Patents

Abstract

本发明提供一种MIM电容器及其制造方法，所述MIM电容器包括作为MIM电容器的下电极层、极间电介质以及上电极层，所述上电极层包括钛、氮化钛、钽、氮化钽中的至少两种。本发明的MIM电容器及其制造方法，通过钛、氮化钛、钽、氮化钽中的至少两种形成的新的上电极层来取代现有技术中的铝层或者铝和氮化钛双层结构，避免了上电极层沉积过程中由于铝本身物理特性以及铝层平整性等引起的电弧放电缺陷，进而提高半导体集成电路的成品率。

Description

MIM电容器及其制造方法

技术领域

本发明涉及半导体器件制造技术领域，尤其涉及一种MIM电容器及其制造方法。 

背景技术

电阻、电容等无源器件被广泛地应用于集成电路制作技术中，这些器件通常采用标准的集成电路工艺，利用掺杂单晶硅、掺杂多晶硅等导电材质及氧化膜或氮氧化膜等绝缘材质制成，例如PIP（Poly-Insulator-Poly）电容。这些器件比较接近硅衬底，器件与衬底之间的寄生电容会影响器件的性能，尤其在射频（RF）电路中，随着频率的上升，器件的性能下降较快。 

MIM（Metal-Insulator-Metal，金属-绝缘体-金属）电容技术的提出为解决这一问题提供了有效途径。这是因为：MIM电容一般制作在金属互连层，即后段制程（back-end-of-line，BEOL），使得无源器件与硅衬底之间的距离得以拉开，克服了寄生电容大、性能随频率升高而明显下降的弊端。此外，MIM电容的制作与现有集成电路工艺兼容，这些使得MIM电容逐渐成为RF集成电路制作过程中无源器件的主流。 

图1所示为现有技术中配合铜制程制造的一种MIM电容器的结构示意图，该MIM电容器包括：作为MIM电容器的下电极层(或下极板)的第二互连金属层141、极间电介质(PEOX或SiN)以及上电极层(或上极板)142。该电容器的形成过程包括：首先，在第一互连金属层(即M1)10上方形成金属层间介质层(IMD)11，在金属层间介质层11中形成光刻标记沟槽(即V1)12，如ZeroMark(零-标记)、SPM mark(精细对准标记)、OVL mark(overlay mark，叠对精准测量标记)、套刻测量标记以及其他光刻工艺中的常用标记，在光刻标记沟槽12中一般采用金属钨来形成标记填充层13；然后，在金属层间介质层11和光刻标记沟槽12上方通过铜电镀(ECP)形成第二互连金属层(即M2)141，第二互连金属层141作为MIM电容器的下电极层(或下极板)；接着，以诸如电浆增强化学气相沉积法(PECVD)，在第二互连金属层141表面上，沉积绝缘介电层143（PEOX）以作为MIM电容器的极间电介质；然后，以物理气相沉积法(PVD) 在绝缘介电层143上沉积铝，以作为MIM电容器的上电极层(或上极板)142，从而形成所需的金属-绝缘体-金属电容器。 

由于上述的MIM电容器的有些部分是在SPM mark、OVL mark等光刻标记沟槽结构上形成的，而SPM/OVL mark等光刻标记沟槽的宽度远大于正常的通孔(Via)，采用金属钨向光刻标记沟槽淀积过程中，无法将该光刻标记沟槽填满，出现带有尖角15的结构。 

同时由于随着器件特征尺寸不断缩小，上述的MIM电容器的绝缘介电层143也变得较薄，甚至其厚度已小于所以在PVD淀积铝时形成上电极层(或上极板)142(MIM top metal)的过程中极易在尖角15处发生尖端放电，破坏绝缘介电层143形成如图2所示电弧放电缺陷(arcing defect)。 

实验表明MIM电容器的电弧放电缺陷产生率(MIM arcing suffer ratio)为10～15％，一批晶圆生产中，具有电弧放电缺陷的晶圆比(wafer hit ratio)为5％～8％，此类晶圆的失败率(kill ratio)为30％～50％。由此可见，MIM电容器的电弧放电缺陷严重影响了半导体集成电路的良率。 

因此，需要一种新的MIM电容器及其制造方法，以避免上述缺陷。 

发明内容

本发明的目的在于提供一种MIM电容器及其制造方法，能够改善现有技术中的MIM电容器的电弧放电缺陷，提高半导体集成电路的成品率。 

为解决上述问题，本发明提出一种MIM电容器，包括：作为MIM电容器的下电极层、极间电介质以及上电极层，所述上电极层包括钛、氮化钛、钽、氮化钽中的至少两种。 

进一步的，所述MIM电容器位于光刻标记沟槽表面，所述光刻标记沟槽预填充导电层。 

进一步的，所述光刻标记沟槽为Zero Mark、SPM mark、OVL mark或套刻测量标记；所述导电层为钨。 

进一步的，所述下电极层为互连金属层。 

进一步的，所述互连金属层为三层复合层结构，包括两层金属氮化物及其内夹的一层金属铜或铝。 

进一步的，所述上电极层为三层结构，所述三层结构为氮化钽和/或氮化钛 形成的两层及这两层内夹的一层钛或钽。 

进一步的，所述上电极层为钛层和其上方的氮化钛层，所述钛层厚度为 ～，氮化钛层厚度为～。 

进一步的，所述极间电介质层为等离子体强化氧化物。 

本发明还提供一种上述之一的MIM电容器的制造方法，包括以下步骤：提供半导体衬底，在所述半导体衬底上方依次沉积下电极层、极间电介质层以及上电极层，所述上电极层包括钛、氮化钛、钽、氮化钽中的至少两种，进而形成MIM电容器。 

进一步的，提供半导体衬底的步骤包括： 

提供半导体基底，在所述半导体基底上沉积金属层间介质层； 

在所述金属层间介质层中形成光刻标记沟槽； 

在所述光刻标记沟槽中依次沉积光刻标记层和导电层并顶部平坦化至所述金属层间介质层。 

与现有技术相比，本发明提供的MIM电容器，包括作为MIM电容器的下电极层、极间电介质以及上电极层，所述上电极层包括钛、氮化钛、钽、氮化钽中的至少两种。本发明的MIM电容器及其制造方法，通过钛、氮化钛、钽、氮化钽中的至少两种形成的新的上电极层来取代现有技术中的铝层或者铝和氮化钛双层结构，避免了上电极层沉积过程中由于铝本身物理特性以及铝层平整性等引起的电弧放电缺陷，进而提高半导体集成电路的成品率。 

附图说明

图1是现有技术中一种MIM电容器的剖面结构示意图； 

图2是现有技术中一种MIM电容器的电弧放电缺陷电镜图； 

图3是本发明具体实施例的MIM电容器的剖面结构示意图； 

图4是本发明具体实施例的MIM电容器的制造流程图； 

图5A至5C是图4所示的MIM电容器的制造流程中的器件剖面结构示意图； 

图6A和6B分别是现有技术的MIM电容器和本发明的电容器的失效分析图。 

具体实施方式

以下结合附图和具体实施例对本发明提出的MIM电容器及其制造方法作进一步详细说明。 

请参考图3，本发明提供一种MIM电容器，包括：作为MIM电容器的下电极层31、极间电介质32以及上电极层33，所述上电极层33包括钛、氮化钛、钽、氮化钽中的至少两种。本实施例中，所述上电极层33为钛层331和其上方的氮化钛层332，所述钛层331厚度为，氮化钛层332厚度为。所述下电极层31为互连金属层，该金属互连层为三层复合层结构，包括两层金属氮化物311、312及其内夹的一层金属铜或铝313；所述极间电介质层为等离子体强化氧化物。在本发明的其他实施例中，所述钛层厚度可以为～，氮化钛层厚度可以为～。 

在本发明的其他实施例中，所述上电极层还可以为三层结构，所述三层结构为氮化钽和/或氮化钛形成的两层及这两层内夹的一层钛或钽。 

请参考图4，本实施例还提供一种MIM电容器的制造方法，包括以下步骤: 

S41，提供半导体衬底，在所述半导体衬底上沉积金属层间介质层； 

S42，在所述金属层间介质层中形成光刻标记沟槽； 

S43，在所述光刻标记沟槽中依次沉积光刻标记层和导电层并顶部平坦化至所述金属层间介质层，使所述光刻标记层和导电层的顶部与所述金属层间介质层顶部齐平； 

S44，在所述金属层间介质层和光刻标记层上方依次沉积下电极层、极间介电质层以及上电极层，所述上电极层包括钛、氮化钛、钽、氮化钽中的至少两种，进而形成MIM电容器。 

下面结合附图5A至5C详细本实施例的MIM电容器的制造方法。 

请参考图5A，本实施例中，步骤S41提供的半导体衬底50为多层金属互连结构，包含互连金属层Mx-1（未图示），因此本实施例制造的MIM电容器的结构为配合铜互连制程制造的电容器结构，其后续制得的所述下电极层可以为Mx互连金属层结构；然后，在所述半导体衬底50上沉积金属层间介质层(IMD)51，金属层间介质层51可以为氧化硅、氮化硅、氮氧化硅及低K介质材料等。 

请继续参考图5A，步骤S42中，采用刻蚀工艺在金属层间介质层51中形成光刻标记沟槽52，该光刻标记沟槽52可以为Zero Mark、SPM mark、OVL mark及套刻测量标记等常用光刻标记，其宽度通常为0.8μm～1.5μm。通常光刻工艺中，第一次作图曝光用零-标记做整片对准，刻蚀工艺后，SPM mark用于第二次曝光精细对准，该标记是在第一次作图时产生的；对于套刻测量，用条纹套条纹型标记。 

请参考图5B，在步骤S43中，先采用金属钨在所述光刻标记沟槽52中沉积光刻标记层53，即相应形成了Zero Mark、SPM mark、OVL mark及套刻测量标记等填充层，其最大宽度为0.8μm～1.5μm；然后，在所述光刻标记沟槽52中采用金属钨再沉积一层导电层54，将光刻标记层53和导电层54顶部平坦化至金属层间介质层51顶部，金属层间介质层51和光刻标记沟槽52的填充表面是齐平的，避免了尖角结构的形成。优选的，所述导电层54的厚度与所述光刻标记层53最大宽度的一半相比，至少大，本实施例中，所述导电层54的厚度为以实现光刻标记沟槽52良好的填充性能。由于SPM/OVL mark等光刻标记沟槽52的宽度远大于正常的通孔(Via)，采用金属钨向光刻标记沟槽淀积形成光刻标记层53过程中，无法将该光刻标记沟槽52填满，容易出现带有尖角的结构；然后采用金属钨向光刻标记沟槽52在淀积一层导电层54时，可以不填满光刻标记沟槽52，也可以完全填满光刻标记沟槽52，将光刻标记层53导致的尖角结构填平，从而消除了尖端放电的产生的条件，即避免了后续在其上形成的MIM电容器的上电极层形成过程中的尖角处尖端放电导致的电弧放电缺陷。 

请参考图5C，在步骤S44中，在所述金属层间介质层51、填充的导电层54以及光刻标记层53的上方依次沉积下电极层55、极间介电质层56以及上电极层57，形成MIM电容器5。本实施例中，极间介电质层56可以为PEOX(等离子体强化氧化物)或者SiN（氮化硅）；下电极层55为Mx互连层结构，包括两层金属氮化物551、552及其内夹的一层金属铜553；所述上电极层57为两层结构，包括钛Ti571及其上方的氮化钛TiN572。 

采用电镜观察发现，采用本发明的MIM电容器及其制造方法，MIM电容器上没有出现现有技术中的电弧放电缺陷，而且具有采用钛、氮化钛、钽、氮化钽中的至少两种形成的新的上极板结构的MIM电容器，与现有技术中的具有 铝Al上极板的MIM电容器的击穿电压没有变化。请参考图6A、6B，经过晶圆电镜失效分析发现，现有技术的MIM电容器的铝上极板与本发明的MIM电容器的上极板相比，其平整度和凸角等都差很多，结合Al本身的物理特性，导致了电弧放电缺陷。 

由此可见，本发明的MIM电容器及其制造方法，避免了铝层的沉积，从而避免了由于铝本身的物理特性而造成的尖端放电条件的形成，从而避免了在形成MIM电容器的上电极层之后光刻标记沟槽尖角处等尖端放电导致的电弧放电缺陷。 

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。 

Claims (10)

1.一种MIM电容器，其特征在于，包括：作为MIM电容器的下电极层、极间电介质以及上电极层，所述上电极层包括钛、氮化钛、钽、氮化钽中的至少两种。

2.如权利要求1所述的MIM电容器，其特征在于，所述MIM电容器位于光刻标记沟槽表面，所述光刻标记沟槽内预填充有导电层。

3.如权利要求1所述的MIM电容器，其特征在于，所述光刻标记沟槽为Zero Mark、SPM mark、OVL mark或套刻测量标记；所述导电层为钨。

4.如权利要求1所述的MIM电容器，其特征在于，所述下电极层为互连金属层。

5.如权利要求4所述的MIM电容器，其特征在于，所述互连金属层为三层复合层结构，包括两层金属氮化物及其内夹的一层金属铜或铝。

6.如权利要求1所述的MIM电容器，其特征在于，所述上电极层为三层结构，所述三层结构为氮化钽和/或氮化钛形成的两层及这两层内夹的一层钛或钽。

7.如权利要求6所述的MIM电容器，其特征在于，所述上电极层为钛层和其上方的氮化钛层，所述钛层厚度为氮化钛层厚度为

8.如权利要求1所述的MIM电容器，其特征在于，所述极间电介质层为等离子体强化氧化物或氮化硅。

9.如权利要求1至8中任一项所述的MIM电容器的制造方法，其特征在于，包括：

提供半导体衬底，在所述半导体衬底上方依次沉积下电极层、极间电介质层以及上电极层，所述上电极层包括钛、氮化钛、钽、氮化钽中的至少两种，进而形成MIM电容器。

10.如权利要求9所述的制造方法，其特征在于，提供半导体衬底的步骤包括：

提供半导体基底，在所述半导体基底上沉积金属层间介质层；

在所述金属层间介质层中形成光刻标记沟槽；

在所述光刻标记沟槽中依次沉积光刻标记层和导电层并顶部平坦化至所述金属层间介质层。