CN115666218A - Mim电容、mim电容极板及其制备方法 - Google Patents
Mim电容、mim电容极板及其制备方法 Download PDFInfo
- Publication number
- CN115666218A CN115666218A CN202211260433.1A CN202211260433A CN115666218A CN 115666218 A CN115666218 A CN 115666218A CN 202211260433 A CN202211260433 A CN 202211260433A CN 115666218 A CN115666218 A CN 115666218A
- Authority
- CN
- China
- Prior art keywords
- layer
- titanium
- titanium nitride
- nitride layer
- reaction cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种MIM电容、MIM电容极板及其制备方法,所述电容极板包括:第一氮化钛层、金属层及第二氮化钛层,所述第一氮化钛层形成于半导体结构的表面,且所述半导体结构至少包括半导体衬底,所述金属层形成于所述第一氮化钛层与所述第二氮化钛层之间,用于改善所述电容极板的平整度及应力。通过本发明解决了现有MIM电容极板平整性较差及应力偏大的问题。
Description
技术领域
本发明涉及半导体制造领域,特别是涉及一种MIM电容、MIM电容极板及其制备方法。
背景技术
氮化钛(TiN)是一种优异的高阻材料,具有阻值高、性能稳定、沉积速度快等优点,因此,其作为MIM(Metal insulator Metal,金属-绝缘层-金属)结构的上下极板(电容极板)而得到广泛应用。但是,氮化钛(TiN)因具有金属化合物的属性,存在晶格起伏,而晶格起伏会造成氮化钛平板表面平整性较差;同时,氮化钛的应力较大,在进行多层膜叠代形成电容极板时,会造成电容极板的应力偏大,从而导致电容极板存在剥离(peeling)的风险。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种MIM电容、MIM电容极板及其制备方法,用于解决现有的MIM电容极板平整性较差及应力偏大的问题。
为实现上述目的及其他相关目的,本发明提供一种MIM电容极板,所述电容极板包括:
第一氮化钛层、金属层及第二氮化钛层,所述第一氮化钛层形成于半导体结构的表面,且所述半导体结构至少包括半导体衬底,所述金属层形成于所述第一氮化钛层与所述第二氮化钛层之间,用于改善所述电容极板的平整度及应力。
可选地,所述金属层包括钛层或底部钛层-中间氮化钛层-顶部钛层形成的层叠结构。
本发明还提供一种MIM电容极板的制备方法,所述方法包括:
在反应腔内,通过控制氮气以于所述半导体结构的表面依次形成第一氮化钛层、金属层及第二氮化钛层,其中,所述半导体结构至少包括半导体衬底。
可选地,所述金属层包括钛层或底部钛层-中间氮化钛层-顶部钛层形成的层叠结构。
可选地,当所述金属层为钛层时,于所述半导体结构的表面依次形成所述第一氮化钛层、所述金属层及所述第二氮化钛层的方法包括:
步骤11)于反应腔内通入氮气,使其与所述反应腔内的金属钛反应以于所述半导体结构的表面形成所述第一氮化钛层;
步骤12)停止通入氮气,使得所述反应腔内的金属钛于所述第一氮化钛层的表面形成钛层;
步骤13)再次于所述反应腔内通入氮气,使其与所述反应腔内的金属钛反应以于所述钛层的表面形成第二氮化钛层。
可选地,在执行步骤11)之后且执行步骤12)之前,所述方法包括将所述反应腔进行冷却的步骤。
可选地,在执行步骤12)时,所述方法包括将所述反应腔内的氮气进行清除的步骤。
可选地,在执行步骤12)之后且执行步骤13)之前,所述方法包括对步骤12)所形成的结构进行降温的步骤。
可选地,当所述金属层为底部钛层-中间氮化钛层-顶部钛层形成的层叠结构时,于所述半导体结构的表面依次形成所述第一氮化钛层、所述金属层及所述第二氮化钛层的方法包括:
步骤21)于所述反应腔内通入氮气,使其与所述反应腔内的金属钛反应以于所述半导体结构的表面形成所述第一氮化钛层;
步骤22)停止通入氮气,使得所述反应腔内的金属钛于所述第一氮化钛层的表面形成所述底部钛层;
步骤23)于所述反应腔内通入氮气,使其与所述反应腔内的金属钛反应以于所述底部钛层的表面形成所述中间氮化钛层;
步骤24)停止通入氮气,使得所述反应腔内的金属钛于所述中间氮化钛层的表面形成所述顶部钛层;
步骤25)于所述反应腔内通过氮气,于所述顶部钛层的表面形成所述第二氮化钛层。
可选地,在执行步骤21)之后且执行步骤22)之前及执行步骤23)之后且执行步骤24)之前,所述方法包括将所述反应腔进行冷却的步骤。
可选地,在执行步骤22)及执行步骤24)时,所述方法包括将所述反应腔内的氮气进行清除的步骤。
可选地,在执行步骤22)之后且执行步骤23)之前,所述方法包括对步骤22)所形成的结构进行降温的步骤。
可选地,在执行步骤24)之后且执行步骤25)之前,所述方法包括对步骤24)所形成的结构进行降温的步骤。
本发明还提供一种MIM电容,所述电容包括:
下极板、电介质层和上极板,其中,所述上极板及所述下极板为如上所述的电容极板,所述下极板形成于半导体结构的表面,且所述半导体结构至少包括半导体衬底,所述电介质层形成于所述上极板及所述下极板之间。
如上所述,本发明的MIM电容、MIM电容极板及其制备方法,通过在利用氮化钛形成的电容极板中引入金属层来达到在不增加成本的情况下,降低电容极板的表面起伏,改善电容极板的表面平整度的目的;而且,从晶圆翘曲的角度看,在引入金属层之后,电容极板整体膜质的应力显著下降,而应力的下降使得电容极板在整体后段制程中翘曲度得到改善。
附图说明
图1显示为本发明的MIM电容极板剖面结构示意图。
图2显示为本发明的MIM电容极板与现有的电容极板的翘曲度实验结果示意图。
图3显示为现有的MIM电容极板的扫描电镜图。
图4显示为本发明的MIM电容极板的扫描电镜图。
图5显示为本发明的MIM电容的剖面结构示意图。
附图标号说明
100 第一氮化钛层
200 金属层
300 第二氮化钛层
400 半导体结构
10 下极板
20 电介质层
30 上极板
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图5。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的形态、数量及比例可为一种随意的改变,且其组件布局形态也可能更为复杂。
如图1所示,本实施提供一种MIM电容极板,所述电容极板包括:
第一氮化钛层100、金属层200及第二氮化钛层300,所述第一氮化钛层100形成于半导体结构400的表面,且所述半导体结构400至少包括半导体衬底,所述金属层200形成于所述第一氮化钛层100与所述第二氮化钛层300之间,用于改善电容极板的平整度及应力。
本实施例中,所述半导体结构400还可以包括氧化层,所述氧化层形成于所述半导体衬底的表面,其材质包括氧化硅。
具体的,所述金属层200包括钛层或底部钛层-中间氮化钛层-顶部钛层形成的层叠结构。
本实施例中,所述金属层200所利用的金属钛的结合力更好,晶格更均匀,应力也更小,从而能够实现电容极板的平整度及应力的优化;而且,所述第一氮化钛层100与所述第二氮化钛层300还能够起到阻挡的作用,从而保证电容极板的电阻不受影响。
图3示出了材质为氮化钛的电容极板的扫描电镜图(厚度为),图4示出了本实施例所提供的电容极板的扫描电镜图(第一氮化钛金属钛层及第二氮化钛层)。从图中可以看出,采用氮化钛制备的电容极板与本实施例提供的电容极板相比,其颗粒尺寸(Grain Size)要大,且表面起伏较大,可见,引入金属钛可以明显改善表面平整度。
相应的,本实施提供一种MIM电容极板的制备方法,所述方法包括:
在反应腔内,通过控制氮气以于半导体结构400的表面依次形成第一氮化钛层100、金属层200及第二氮化钛层300,其中,所述半导体结构400至少包括半导体衬底。
本实施例中,在物理气相沉积形成氮化钛(SiN)膜的过程中,通过控制氮气(N2)来形成所述三明治结构(第一氮化钛层100-金属层200-第二氮化钛层300)极板。
具体的,所述金属层200包括钛层或底部钛层-中间氮化钛层-顶部钛层形成的层叠结构。
更具体的,当所述金属层200为钛层时,于所述半导体结构400的表面依次形成所述第一氮化钛层100、所述金属层200及所述第二氮化钛层300的方法包括:步骤11)于反应腔内通入氮气,使其与所述反应腔内的金属钛反应以于所述半导体结构400的表面形成所述第一氮化钛层100;步骤12)停止通入氮气,使得所述反应腔内的金属钛于所述第一氮化钛层100的表面形成钛层;步骤13)再次于所述反应腔内通入氮气,使其与所述反应腔内的金属钛反应以于所述钛层的表面形成第二氮化钛层300。
本实施例中,在步骤11)中,在氮气的流量为100sccm的条件下,生成的所述第一氮化钛薄膜,且射频功率的范围为8000W~15000W,其目的是在保障生长速度的情况下,控制所述第一氮化钛层100的生长速率,防止其生长过快。在步骤12)中,以2000W~4000W射频功率来生长的所述钛层。在步骤13)中,以8000W~15000W的射频功率的来生长厚度不超过的所述第二氮化钛层300,这是由于所述第二氮化钛层300的Grain Size与其厚度成正比,将其厚度控制在以内可防止因厚度过厚导致晶格过大,从而造成薄膜表面平整度较差的问题。
作为示例,在执行步骤11)之后且执行步骤12)之前,所述方法包括将所述反应腔进行冷却的步骤。
本实施例中,将所述反应腔进行冷却,且冷却的时间为30s~60s,由此可防止所述半导体结构400表面温度升高造成钛层生长过快。
作为示例,在执行步骤12)时,所述方法包括将所述反应腔内的氮气进行清除的步骤。
本实施例中,对所述反应腔中的氮气进行清除,以避免其影响所述钛层的生长。
作为示例,在执行步骤12)之后且执行步骤13)之前,所述方法包括对步骤12)所形成的结构进行降温的步骤。
本实施例中,在所述反应腔内通入氮气,用于给步骤12)所形成的结构进行降温,也为生长所述第二氮化钛层300做准备。
更具体的,当所述金属层200为底部钛层-中间氮化钛层-顶部钛层形成的层叠结构时,于所述半导体结构400的表面依次形成所述第一氮化钛层100、所述金属层200及所述第二氮化钛层300的方法包括:步骤21)于所述反应腔内通入氮气,使其与所述反应腔内的金属钛反应以于所述半导体结构400的表面形成所述第一氮化钛层100;步骤22)停止通入氮气,使得所述反应腔内的金属钛于所述第一氮化钛层100的表面形成所述底部钛层;步骤23)于所述反应腔内通入氮气,使其与所述反应腔内的金属钛反应以于所述底部钛层的表面形成所述中间氮化钛层;步骤24)停止通入氮气,使得所述反应腔内的金属钛于所述中间氮化钛层的表面形成所述顶部钛层;步骤25)于所述反应腔内通过氮气,于所述顶部钛层的表面形成所述第二氮化钛层300。
作为示例,在执行步骤21)之后且执行步骤22)之前及执行步骤23)之后且执行步骤24)之前,所述方法包括将所述反应腔进行冷却的步骤。
本实施例中,将所述反应腔进行冷却,且冷却时间为30s~60s,由此可防止所述半导体结构400表面温度升高造成钛层生长过快。
作为示例,在执行步骤22)及执行步骤24)时,所述方法包括将所述反应腔内的氮气进行清除的步骤。
本实施例中,对所述反应腔中的氮气进行清除,以避免其影响所述钛层的生长。
作为示例,在执行步骤22)之后且执行步骤23)之前,所述方法包括对步骤22)所形成的结构进行降温的步骤。
本实施例中,在所述反应腔内通入氮气,用于给步骤22)所形成的结构进行降温,也为生长所述中间氮化钛层做准备。
作为示例,在执行步骤24)之后且执行步骤25)之前,所述方法包括对步骤24)所形成的结构进行降温的步骤。
本实施例中,在所述反应腔内通入氮气,用于给步骤24)所形成的结构进行降温,也为生长所述第二氮化钛层300做准备。
相应的,本实施例还提供一种MIM电容,所述电容包括:
下极板10、电介质层20和上极板30,其中,所述上极板10及所述下极板30为如上所述的电容极板,所述下极板30形成于半导体结构400的表面,且所述半导体结构400至少包括半导体衬底,所述电介质层20形成于所述上极板10及所述下极板20之间。
综上所述,本发明的MIM电容、MIM电容极板及其制备方法,通过在利用氮化钛形成的电容极板中引入金属层来达到在不增加成本的情况下,降低电容极板的表面起伏,改善电容极板的表面平整度的目的;而且,从晶圆翘曲度的角度看,在引入金属层之后,电容极板整体膜质的应力显著下降,而应力的下降使得电容极板在整体后段制程中翘曲度得到改善。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (15)
1.一种MIM电容极板,其特征在于,所述电容极板包括:
第一氮化钛层、金属层及第二氮化钛层,所述第一氮化钛层形成于半导体结构的表面,且所述半导体结构至少包括半导体衬底,所述金属层形成于所述第一氮化钛层与所述第二氮化钛层之间,用于改善所述电容极板的平整度及应力。
2.根据权利要求1所述的MIM电容极板,其特征在于,所述金属层包括钛层或底部钛层-中间氮化钛层-顶部钛层形成的层叠结构。
4.一种MIM电容极板的制备方法,其特征在于,所述方法包括:
在反应腔内,通过控制氮气以于所述半导体结构的表面依次形成第一氮化钛层、金属层及第二氮化钛层,其中,所述半导体结构至少包括半导体衬底。
5.根据权利要求4所述的MIM电容极板的制备方法,其特征在于,所述金属层包括钛层或底部钛层-中间氮化钛层-顶部钛层形成的层叠结构。
6.根据权利要求5所述的MIM电容极板的制备方法,其特征在于,当所述金属层为钛层时,于所述半导体结构的表面依次形成所述第一氮化钛层、所述金属层及所述第二氮化钛层的方法包括:
步骤11)于反应腔内通入氮气,使其与所述反应腔内的金属钛反应以于所述半导体结构的表面形成所述第一氮化钛层;
步骤12)停止通入氮气,使得所述反应腔内的金属钛于所述第一氮化钛层的表面形成钛层;
步骤13)再次于所述反应腔内通入氮气,使其与所述反应腔内的金属钛反应以于所述钛层的表面形成第二氮化钛层。
7.根据权利要求6所述的MIM电容极板的制备方法,其特征在于,在执行步骤11)之后且执行步骤12)之前,所述方法包括将所述反应腔进行冷却的步骤。
8.根据权利要求6所述的MIM电容极板的制备方法,其特征在于,在执行步骤12)时,所述方法包括将所述反应腔内的氮气进行清除的步骤。
9.根据权利要求6所述的MIM电容极板的制备方法,其特征在于,在执行步骤12)之后且执行步骤13)之前,所述方法包括对步骤12)所形成的结构进行降温的步骤。
10.根据权利要求5所述的MIM电容极板的制备方法,其特征在于,当所述金属层为底部钛层-中间氮化钛层-顶部钛层形成的层叠结构时,于所述半导体结构的表面依次形成所述第一氮化钛层、所述金属层及所述第二氮化钛层的方法包括:
步骤21)于所述反应腔内通入氮气,使其与所述反应腔内的金属钛反应以于所述半导体结构的表面形成所述第一氮化钛层;
步骤22)停止通入氮气,使得所述反应腔内的金属钛于所述第一氮化钛层的表面形成所述底部钛层;
步骤23)于所述反应腔内通入氮气,使其与所述反应腔内的金属钛反应以于所述底部钛层的表面形成所述中间氮化钛层;
步骤24)停止通入氮气,使得所述反应腔内的金属钛于所述中间氮化钛层的表面形成所述顶部钛层;
步骤25)于所述反应腔内通过氮气,于所述顶部钛层的表面形成所述第二氮化钛层。
11.根据权利要求10所述的MIM电容极板的制备方法,其特征在于,在执行步骤21)之后且执行步骤22)之前及执行步骤23)之后且执行步骤24)之前,所述方法包括将所述反应腔进行冷却的步骤。
12.根据权利要求10所述的MIM电容极板的制备方法,其特征在于,在执行步骤22)及执行步骤24)时,所述方法包括将所述反应腔内的氮气进行清除的步骤。
13.根据权利要求10所述的MIM电容极板的制备方法,其特征在于,在执行步骤22)之后且执行步骤23)之前,所述方法包括对步骤22)所形成的结构进行降温的步骤。
14.根据权利要求10所述的MIM电容极板的制备方法,其特征在于,在执行步骤24)之后且执行步骤25)之前,所述方法包括对步骤24)所形成的结构进行降温的步骤。
15.一种MIM电容,其特征在于,所述电容包括:
下极板、电介质层和上极板,其中,所述上极板及所述下极板为权利要求1~3任一项所述的电容极板,所述下极板形成于半导体结构的表面,且所述半导体结构至少包括半导体衬底,所述电介质层形成于所述上极板及所述下极板之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211260433.1A CN115666218A (zh) | 2022-10-14 | 2022-10-14 | Mim电容、mim电容极板及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211260433.1A CN115666218A (zh) | 2022-10-14 | 2022-10-14 | Mim电容、mim电容极板及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115666218A true CN115666218A (zh) | 2023-01-31 |
Family
ID=84988192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211260433.1A Pending CN115666218A (zh) | 2022-10-14 | 2022-10-14 | Mim电容、mim电容极板及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115666218A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116723762A (zh) * | 2023-08-08 | 2023-09-08 | 荣芯半导体(淮安)有限公司 | Mim电容及其制备方法 |
-
2022
- 2022-10-14 CN CN202211260433.1A patent/CN115666218A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116723762A (zh) * | 2023-08-08 | 2023-09-08 | 荣芯半导体(淮安)有限公司 | Mim电容及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100750978B1 (ko) | 휨과 구부러짐이 적은 층 구조의 반도체 웨이퍼 및 그 제조방법 | |
JP2875945B2 (ja) | Cvdにより大面積のガラス基板上に高堆積速度でシリコン窒化薄膜を堆積する方法 | |
US7835134B2 (en) | Capacitor and method for fabricating the same | |
JP2981102B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3092659B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
US20060024866A1 (en) | Thin film transistor and method for fabricating same | |
TWI587516B (zh) | 半導體裝置及其形成方法 | |
KR20200111244A (ko) | 휨-방지 층을 갖는 반도체 장치 | |
CN115666218A (zh) | Mim电容、mim电容极板及其制备方法 | |
CN112080732B (zh) | 一种硅集成的bt-bmz薄膜、电容器及其制造方法 | |
WO2017056243A1 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
US6964880B2 (en) | Methods for the control of flatness and electron mobility of diamond coated silicon and structures formed thereby | |
JP3730840B2 (ja) | 誘電体膜及びその製造方法 | |
CN111987006B (zh) | 一种半导体结构及其制造方法 | |
US9443721B2 (en) | Wafer back side processing structure and apparatus | |
JP2007234726A (ja) | 半導体装置および半導体装置の製造方法 | |
CN103633012A (zh) | 改善硅片翘曲度的方法 | |
US11658061B2 (en) | Semiconductor substrate and method of fabricating the same | |
CN115943760A (zh) | 用于约瑟夫逊结的超导薄膜材料的晶粒尺寸控制 | |
KR102549542B1 (ko) | 금속 하드마스크 및 반도체 소자의 제조 방법 | |
CN117153672B (zh) | 一种介电层及其制作方法 | |
KR20020034710A (ko) | 하프늄 산화막과 전도층의 반응을 억제할 수 있는 반도체장치 제조 방법 | |
US11651960B2 (en) | Method for forming amorphous silicon thin film, method for manufacturing semiconductor device including same, and semiconductor manufactured thereby | |
TWI747387B (zh) | 薄膜電晶體的製造方法 | |
JPH0917781A (ja) | Bpsg膜の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |