CN108257942B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN108257942B
CN108257942B CN201611239029.0A CN201611239029A CN108257942B CN 108257942 B CN108257942 B CN 108257942B CN 201611239029 A CN201611239029 A CN 201611239029A CN 108257942 B CN108257942 B CN 108257942B
Authority
CN
China
Prior art keywords
layer
barrier layer
semiconductor structure
metal
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611239029.0A
Other languages
English (en)
Other versions
CN108257942A (zh
Inventor
林静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201611239029.0A priority Critical patent/CN108257942B/zh
Publication of CN108257942A publication Critical patent/CN108257942A/zh
Application granted granted Critical
Publication of CN108257942B publication Critical patent/CN108257942B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体结构及其形成方法，半导体结构包括：基底；位于所述基底上的第一金属层；位于所述第一金属层上的第一阻挡层；位于所述第一阻挡层上的中间介质层；位于所述中间介质层上的第二阻挡层；位于所述第二阻挡层上的第二金属层。本发明改善了半导体结构中MIM电容器的漏电问题。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体结构及其形成方法。
背景技术
电容器是在超大规模集成电路中常用的无源元件。电容器主要包括多晶硅-绝缘体-多晶硅(PIP，Polysilicon-Insulator-Polysilicon)电容器、金属-绝缘体-硅(MIS，Metal–Insulator-Silicon)电容器和金属-绝缘体-金属(MIM，Metal-Insulator-Metal)电容器等。
随着无线通讯技术的快速发展，人们强烈希望将适合于芯上系统(SoC)的高性能解耦和旁路电容植入到集成电路的铜互连末端工艺中，以获得功能强劲的射频系统。这就进一步要求植入的电容应具有高电容密度、理想的电压线性值、精确的电容值控制以及高可靠性等；传统的PIP结构、MIS结构以及MOS结构已经难以满足性能需求。
由于MIM电容器对晶体管造成的干扰小，且可以提供较好的线性度(Linearity)和对称度(Symmetry)，因此采用MIM电容器将是射频和模拟/混合信号集成电路发展趋势。
然而，现有技术形成的MIM电容器的电学性能有待提高。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，改善半导体结构中的MIM电容器的电学性能。
为解决上述问题，本发明提供一种半导体结构，包括：基底；位于所述基底上的第一金属层；位于所述第一金属层上的第一阻挡层；位于所述第一阻挡层上的中间介质层；位于所述中间介质层上的第二阻挡层；位于所述第二阻挡层上的第二金属层。
可选的，所述第一阻挡层材料的相对介电常数小于所述中间介质层材料的相对介电常数；所述第二阻挡层材料的相对介电常数小于所述中间介质层材料的相对介电常数。
可选的，所述第一阻挡层的材料为含氮材料；所述第二阻挡层的材料为含氮材料。
可选的，所述第一阻挡层的材料为SiN、AlN或者所述中间介质层材料的掺氮材料；所述第二阻挡层的材料为SiN、AlN或者所述中间介质层材料的掺氮材料。
可选的，所述中间介质层材料的相对介电常数大于或等于20。
可选的，所述中间介质层的材料为ZrO2。
可选的，所述中间介质层的材料具有四角晶相或者立方晶相。
可选的，所述第一阻挡层的材料为ZrON；所述第二阻挡层的材料为ZrON。
可选的，所述第一阻挡层的厚度为2埃～100埃；所述第二阻挡层的材料为2埃～100埃。
可选的，所述中间介质层的材料为HfO2。
可选的，所述第一阻挡层的材料为HfON；所述第二阻挡层的材料为HfON。
可选的，所述中间介质层的材料为TiO2。
可选的，所述第一阻挡层的材料为TiON；所述第二阻挡层的材料为TiON。
可选的，所述第一阻挡层的材料与所述第二阻挡层的材料相同。
可选的，所述第一阻挡层的材料与所述第二阻挡层的材料不同。
可选的，所述第一金属层的材料为Ti、Ta、TiN或者TaN；所述第二金属层的材料为Ti、Ta、TiN或者TaN。
本发明还提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成第一金属层；在所述第一金属层上形成第一阻挡层；在所述第一阻挡层上形成中间介质层；在所述中间介质层上形成第二阻挡层；在所述第二阻挡层上形成第二金属层
可选的，所述第一阻挡层的材料与所述第二阻挡层的材料相同。
可选的，采用原子层沉积工艺、化学气相沉积工艺、物理气相沉积工艺或者炉管工艺，形成所述第一阻挡层。
可选的，采用原子层沉积工艺、化学气相沉积工艺、物理气相沉积工艺或者炉管工艺，形成所述第二阻挡层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供一种结构性能优越的半导体结构，其中，第一金属层以及第二金属层分别作为半导体结构中MIM电容器的上电极以及下电极；且在第一金属层与中间介质层之间设置有第一阻挡层，所述第一阻挡层起到阻挡所述第一金属层中金属离子扩散至中间介质层内的作用；且在第二金属层与中间介质层之间设置有第二阻挡层，所述第二阻挡层起到阻挡所述第二金属层中金属离子扩散至中间介质层内的作用。因此，本发明可以有效的抑制金属离子向中间介质层内扩散，从而改善所述半导体结构中MIM电容器的漏电问题。
可选方案中，所述第一阻挡层材料的相对介电常数小于中间介质层材料的相对介电常数，所述第二阻挡层材料的相对介电常数小于中间介质层材料的相对介电常数，从而在起到阻挡金属离子向中间介质层内扩散作用的同时，避免增加MIM电容器上电极与下电极之间的等效介电损耗。
可选方案中，所述中间介质层的材料为ZrO2，且所述第一阻挡层的材料为ZrON，所述第二阻挡层的材料为ZrON。由于所述第一阻挡层与中间介质层的材料相接近，所述第二阻挡层与所述中间介质层的材料相接近，使得所述第一阻挡层与中间介质层之间的晶格匹配效果好，且所述第二阻挡层与中间介质层之间的晶格匹配效果好，进而使得所述第一阻挡层与中间介质层之间、第二阻挡层与中间介质层之间具有良好的界面性能，进一步的改善半导体结构中的MIM电容器的漏电。
附图说明
图1为一种半导体结构的剖面结构示意图；
图2为本发明一实施例提供的半导体结构的剖面结构示意图；
图3为本发明另一实施例提供的半导体结构的剖面结构示意图；
图4至图9为本发明实施例提供的半导体结构形成方法各步骤对应的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术形成具有MIM电容器的半导体结构的性能有待提高。
现结合一种半导体结构进行分析。图1为一种半导体结构的剖面结构示意图，参考图1，所述半导体结构包括：第一衬底101以及位于所述第一衬底101上的第二衬底102；位于所述第二衬底102上的第一金属层103；位于所述第一金属层103上的中间介质层104；位于所述中间介质层104上的第二金属层105。
其中，所述第一金属层103、中间介质层104以及第二金属层105构成MIM电容器，所述MIM电容器为大面积平板电容(large area plate capacitor)，所述大面积平板电容与后端工艺(BEOL)具有兼容性。为了提高所述MIM电容器的电容密度，通常采用具有较高相对介电常数的材料(high k material)作为绝缘层104的材料。
经研究发现，ZrO2具有单斜晶相、四角晶相以及立方晶相三种晶相，其中四角晶相的ZrO2以及立方晶相的ZrO2具有较高的相对介电常数。为此，可以采用ZrO2作为所述中间介质层104的材料，以提高MIM电容器的电容密度。
采用ZrO2作为所述中间介质层104的材料后，所述MIM电容器的介电常数和电容密度增加，然而所述MIM电容器具有漏电(leakage)问题。进一步分析发现，导致上述漏电问题的原因包括：所述中间介质层104材料的相对介电常数越大，所述中间介质层104材料的介电损耗越严重，所述介电损耗将影响MIM电容器的漏电问题；且所述第一金属层103和第二金属层105中具有金属离子，所述金属离子易扩散至所述中间介质层104内，从而造成MIM电容器漏电的问题，进一步的导致MIM电容器的漏电问题更为严重。
为解决上述问题，本发明提供一种半导体结构，基底；位于所述基底上的第一金属层；位于所述第一金属层上的第一阻挡层；位于所述第一阻挡层上的中间介质层；位于所述中间介质层上的第二阻挡层；位于所述第二阻挡层上的第二金属层。本发明改善了半导体结构中的MIM电容器漏电问题。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2为本发明一实施例提供的半导体结构的剖面结构示意图。
参考图2，所述半导体结构包括：
基底；
位于所述基底上的第一金属层203；
位于所述第一金属层203上的第一阻挡层204；
位于所述第一阻挡层204上的绝缘层205；
位于所述绝缘层205上的第二阻挡层206；
位于所述第二阻挡层206上的第二金属层207。
以下将结合附图对本发明实施例提供的半导体结构进行详细说明。
所述基底为单层结构或者叠层结构。本实施例中，以所述基底为双层结构为例，所述基底包括第一基底201以及位于所述第一基底201上的第二基底202。
其中，所述第一基底201为硅衬底、锗衬底、锗化硅衬底、碳化硅衬底或者砷化镓衬底，所述第一基底201内还可以形成有半导体器件，所述半导体器件为NMOS器件、PMOS器件、CMOS器件、电阻器、电感器或者电容器等；所述第二基底202的材料为金属材料，例如为铜、铝或者钨。
所述第一金属层203为半导体结构中MIM电容器的下电极。本实施例中，所述第一金属层203的材料为TiN。在其他实施例中，所述第一金属层的材料还可以为Ti、Ta或者TaN。
所述第一阻挡层204位于所述第一金属层203与所述中间介质层205之间，起到阻止所述第一金属层203中的金属离子向中间介质层205中扩散的作用。
材料的相对介电常数的增加通常伴随着介电损耗的增加，且介电损耗的增加会导致漏电流的增加。为此，为了保证所述第一阻挡层204具有阻挡金属离子扩散作用的同时，避免所述第一阻挡层204对所述半导体结构中MIM电容器的漏电流造成不良影响，所述第一阻挡层204材料的相对介电常数小于所述中间介质层205材料的相对介电常数。
所述第一阻挡层204的材料为含氮材料，使得所述第一阻挡层204具有较高的致密度，从而使得所述第一阻挡层204阻挡第一金属层203中金属离子向中间介质层205中扩散的能力强。所述第一阻挡层204的材料还为与所述中间介质层205的材料结合性强的材料，防止所述第一阻挡层204与所述中间介质层205之间出现分层问题。并且，所述第一阻挡层204的材料晶格常数与所述中间介质层205的材料晶格常数相差较小，从而减小所述第一阻挡层204与所述中间介质层205之间的晶格失配问题，保证所述第一阻挡层204与所述中间介质层205之间具有良好的晶格匹配能力。
综合上述分析，所述第一阻挡层204的材料为SiN、AlN或者所述中间介质层205材料的掺氮材料。
本实施例中，所述中间介质层205的材料为ZrO2，相应的，所述中间介质层205材料的掺氮材料为ZrON，为了提高所述中间介质层205与所述第一阻挡层204之间的晶格匹配能力，所述第一阻挡层204的材料为ZrON。
所述第一阻挡层204的厚度不宜过薄，也不宜过厚。若所述第一阻挡层204的厚度过薄，则所述第一阻挡层204阻挡第一金属层203中的金属离子扩散能力弱，所述第一金属层203中的金属离子易经由所述第一阻挡层204扩散进入所述中间介质层205中；若所述第一阻挡层204的厚度过厚，则所述第一阻挡层204会所述半导体结构中的MIM电容器的电容密度造成的不良影响。为此，本实施例中，所述第一阻挡层204的厚度为2埃～100埃，例如为2埃、10埃、20埃、50埃、70埃、100埃。
需要说明的是，在其他实施例中，所述第一阻挡层的材料还可以为SiN或者AlN。
为了使得半导体结构中的MIM电容器具有高电容密度，采用具有高相对介电常数的材料作为中间介质层205的材料。为此，所述中间介质层205材料的相对介电常数大于或等于20。
本实施例中，所述中间介质层205的材料为ZrO2，且所述中间介质层205的材料具有四角晶相或者立方晶相。本实施例中，所述中间介质层205材料的相对介电常数为22～45。
所述中间介质层205的材料为相对介电常数较高的材料，从而有利于提高半导体结构中MIM电容器的电容密度。
所述第二阻挡层206位于所述中间介质层205与所述第二金属层207之间，起到阻挡所述第二金属层207中的金属离子向中间介质层205中扩散的作用。
材料的相对介电常数的增加通常伴随着介电损耗的增加，且介电损耗的增加会导致漏电流的增加。为此，为了保证所述第二阻挡层206具有阻挡金属离子扩散作用的同时，避免所述第二阻挡层206对所述半导体结构中的MIM电容器的漏电流造成不良影响，所述第二阻挡层206材料的相对介电常数小于所述中间介质层205材料的相对介电常数。
所述第二阻挡层206的材料为含氮材料，使得所述第二阻挡层206具有较高的致密度，从而使得所述第二阻挡层206阻挡第二金属层207中金属离子向中间介质层205中扩散的能力强。
所述第二阻挡层206的材料还为与所述中间介质层205的材料结合性强的材料，防止所述第二阻挡层206与所述中间介质层205之间出现分层问题。并且，所述第二阻挡层206的材料晶格常数与所述中间介质层205的材料晶格常数相差较小，从而减小所述第二阻挡层206与所述中间介质层205之间的晶格失配问题，保证所述第二阻挡层206与所述中间介质层205之间具有良好的晶格匹配能力。
综合上述分析，所述第二阻挡层206的材料为SiN、AlN或者所述中间介质层205材料的掺氮材料。
本实施例中，所述中间介质层205的材料ZrO2，相应的，所述中间介质层205材料的掺氮材料为ZrON，为了提高所述中间介质层205与所述第二阻挡层206之间的晶格匹配能力，所述第二阻挡层206的材料为ZrON。
所述第二阻挡层206的厚度不宜过薄，也不宜过厚。若所述第二阻挡层206的厚度过薄，则所述第二阻挡层206阻挡第二金属层207中的金属离子扩散能力弱，所述第二金属层207中的金属离子易经由所述第二阻挡层206扩散进入所述中间介质层205中；若所述第二阻挡层206的厚度过厚，则所述第二阻挡层206会所述半导体结构中的MIM电容器的电容密度造成的不良影响。为此，本实施例中，所述第二阻挡层206的厚度为2埃～100埃，例如为2埃、10埃、20埃、50埃、70埃、100埃。
需要说明的是，在其他实施例中，所述第二阻挡层的材料还可以为SiN或者AlN。
还需要说明的是，所述第一阻挡层204的材料与第二阻挡层206的材料相同，使得形成所述半导体结构的工艺较为简单；具体地，本实施例中，所述第一阻挡层204的材料为ZrON，且所述第二阻挡层206的材料为ZrON；在其他实施例中，所述第一阻挡层的材料为AlN，且所述第二阻挡层的材料为AlN；或者，所述第一阻挡层的材料为SiN，且所述第二阻挡层的材料为SiN。在其他实施例中，所述第一阻挡层的材料还可以与所述第二阻挡层的材料不同，所述第一阻挡层的材料为ZrON、SiN或者AlN中的任意一种，所述第二阻挡层的材料为ZrON、SiN或者AlN中的任意一种。
所述第二金属层207为半导体结构中MIM电容器的上电极。本实施例中，所述第二金属层207的材料为TiN。在其他实施例中，所述第二金属层的材料还可以为Ti、Ta或者TaN。
本实施例中提供的半导体结构，由于在所述中间介质层205与所述第一金属层203之间设置有第一阻挡层204，在所述中间介质层205与所述第二金属层207之间设置有第二阻挡层206，所述第一阻挡层204阻挡所述第一金属层203中的金属离子向所述中间介质层205中扩散，所述第二阻挡层206阻挡所述第二金属层207中的金属离子向所述中间介质层205中扩散。因此，本实施例提供的半导体结构中MIM电容器的漏电流显著减小。
本发明另一实施例还提供一种半导体结构，图3为本发明另一实施例提供的半导体结构的剖面结构示意图。参考图3，所述半导体结构包括：
基底；
位于所述基底上的第一金属层303；
位于所述第一金属层303上的第一阻挡层304；
位于所述第一阻挡层304上的绝缘层305；
位于所述绝缘层305上的第二阻挡层306；
位于所述第二阻挡层306上的第二金属层307。
以下将结合附图对本发明实施例提供的半导体结构进行详细说明。
所述基底为单层结构或者叠层结构。本实施例中，以所述基底为双层结构为例，所述基底包括第一基底301以及位于所述第一基底301上的第二基底302。有关所述基底、第一金属层303以及第二金属层307的描述可参考前述实施例的相应描述，在此不再赘述。
所述第一阻挡层304材料的相对介电常数小于所述中间介质层305材料的相对介电常数；所述第二阻挡层306材料的相对介电常数小于所述中间介质层305材料的相对介电常数。
所述第一阻挡层304的材料为含氮材料；所述第二阻挡层306的材料为含氮材料。具体的，所述第一阻挡层304的材料为SiN、AlN或者所述中间介质层305材料的含氮材料；所述第二阻挡层306的材料为SiN、AlN或者所述中间介质层305材料的含氮材料。
所述中间介质层305材料的相对介电常数大于或等于20。与前一实施例不同的是，本实施例中，所述中间介质层305的材料为HfO2，所述中间介质层305材料的相对介电常数为20～30。
相应的，本实施例中，所述第一阻挡层304的材料为HfON；所述第二阻挡层306的材料为HfON。在其他实施例中，所述第一阻挡层的材料还可以为SiN或者AlN，所述第二阻挡层的材料还可以为SiN或者AlN。
需要说明的是，本实施例中，所述第一阻挡层304的材料与所述第二阻挡层306的材料相同，具体地，本实施例中，所述第一阻挡层304的材料为HfON，且所述第二阻挡层306的材料为HfON；在其他实施例中，所述第一阻挡层的材料为AlN，且所述第二阻挡层的材料为AlN；或者，所述第一阻挡层的材料为SiN，且所述第二阻挡层的材料为SiN。在其他实施例中，所述第一阻挡层的材料还可以与所述第二阻挡层的材料不同，所述第一阻挡层的材料为HfON、SiN或者AlN中的任意一种，所述第二阻挡层的材料为HfON、SiN或者AlN中的任意一种。
还需要说明的是，在其他实施例中，所述中间介质层的材料还可以为TiO2，所述第一阻挡层的材料为SiN、AlN或者TiON，所述第二阻挡层的材料为SiN、AlN或者TiON。
本实施例中提供的半导体结构，由于在所述中间介质层305与所述第一金属层303之间设置有第一阻挡层304，在所述中间介质层305与所述第二金属层307之间设置有第二阻挡层306，所述第一阻挡层304阻挡所述第一金属层303中的金属离子向所述中间介质层305中扩散，所述第二阻挡层306阻挡所述第二金属层307中的金属离子向所述中间介质层305中扩散。因此，本实施例提供的半导体结构中MIM电容器的漏电流显著减小。
相应的，本发明还提供一种形成上述半导体结构的形成方法，包括：提供基底；在所述基底上形成第一金属层；在所述第一金属层上形成第一阻挡层；在所述第一阻挡层上形成中间介质层；在所述中间介质层上形成第二阻挡层；在所述第二阻挡层上形成第二金属层。
本发明改善了形成的半导体结构中MIM电容器的漏电问题。
图4至图9为本发明实施例提供的半导体结构形成方法各步骤对应的剖面结构示意图。
参考图4，提供基底。
本实施例中，所述基底为双层结构，包括第一基底401以及位于所述第一基底401上的第二基底402。
有关所述基底的详细说明可参考前述实施例的相应说明在，在此不再赘述。
参考图5，在所述基底上形成第一金属层403。
具体地，在所述第二基底402上形成所述第一金属层403。
所述第一金属层403作为形成的半导体结构中的MIM电容器的下电极。本实施例中，所述第一金属层403的材料为TiN。在其他实施例中，所述第一金属层的材料还可以为Ti、Ta或者TaN。
本实施例中，采用物理气相沉积工艺形成所述第一金属层403。在其他实施例中，还可以采用化学气相沉积或者原子层沉积工艺形成所述第一金属层。
参考图6，在所述第一金属层403上形成第一阻挡层404。
所述第一阻挡层404用于阻挡所述第一金属层403中的金属离子向后续形成的中间介质层内扩散。
所述第一阻挡层404的材料为含氮材料，具体地，所述第一阻挡层404的材料为SiN、AlN或者后续形成的中间介质层的含氮材料。有关所述第一阻挡层404材料的选取的详细说明可参考前述实施例的相应说明。
后续形成的中间介质层的材料为ZrO2时，相应的，所述第一阻挡层404的材料为SiN、AlN或者ZrON。
本实施例中，所述第一阻挡层404的材料为ZrON，所述第一阻挡层404的厚度为2埃～100埃。
在其他实施例中，后续形成的中间介质层的材料为HfO2时，相应的，所述第一阻挡层的材料为SiN、AlN或者HfON。在其他实施例中，后续形成的中间介质层的材料为TiO2时，相应的，所述第一阻挡层的材料为SiN、AlN或者TiON。
本实施例中，采用物理气相沉积工艺形成所述第一阻挡层404。在其他实施例中，还可以采用化学气相沉积工艺、原子层沉积工艺或者炉管工艺(furnace)工艺形成所述第一阻挡层。
参考图7，在所述第一阻挡层404上形成中间介质层405。
所述中间介质层405位于半导体结构中MIM电容器上电极与下电极之间。为了提高形成的半导体结构中的MIM电容器的电容密度，所述中间介质层405的材料为相对介电常数高的材料。
本实施例中，所述中间介质层405的材料为ZrO2，其中，所述ZrO2具有四角晶相或者立方晶相，ZrO2的相对介电常数为22～45。
本实施例中，由于前述形成的第一阻挡层404的材料为ZrON，且ZrON与ZrO2材料晶格常数相差较小，ZrON与ZrO2材料性质接近，因此所述第一阻挡层404与中间介质层405之间的晶格失配小，使得所述中间介质层405与所述第一阻挡层404之间的结合性好，且有利于提高在所述第一阻挡层404上形成的中间介质层405的质量。
本实施例中，采用物理气相沉积工艺形成所述中间介质层405。在其他实施例中，还可以采用化学气相沉积工艺或者原子层沉积工艺形成所述中间介质层。
在其他实施例中，所述中间介质层的材料还可以为HfO2，HfO2的相对介电常数为20～30。
参考图8，在所述中间介质层405上形成第二阻挡层406。
所述第二阻挡层406用于阻挡后续形成的第二金属层中的金属离子向所述中间介质层405内扩散。
所述第二阻挡层406的材料为含氮材料，具体地，所述第二阻挡层406的材料为SiN、AlN或者后续形成的中间介质层的含氮材料。有关所述第二阻挡层406材料的选取的详细说明可参考前述实施例的相应说明。
所述中间介质层405的材料为ZrO2时，相应的，所述第二阻挡层406的材料为SiN、AlN或者ZrON。
本实施例中，所述第二阻挡层406的材料为ZrON，所述第二阻挡层406的厚度为2埃～100埃。
在其他实施例中，所述中间介质层的材料为HfO2时，相应的，所述第二阻挡层的材料为SiN、AlN或者HfON。所述中间介质层的材料为TiO2时，相应的，所述第二阻挡层的材料为SiN、AlN或者TiON。
本实施例中，由于所述中间介质层405的材料为ZrO2，所述第二阻挡层406的材料为ZrON，且ZrON与ZrO2材料晶格常数相差较小，ZrON与ZrO2材料性质接近，因此所述第二阻挡层406与中间介质层405之间的晶格失配小，使得所述中间介质层405与所述第二阻挡层406之间的结合性好，且有利于提高在所述中间介质层405上形成的第二阻挡层406的质量。
本实施例中，采用物理气相沉积工艺形成所述第二阻挡层406。在其他实施例中，还可以采用化学气相沉积工艺、原子层沉积工艺或者炉管工艺(furnace)工艺形成所述第二阻挡层。
需要说明的是，所述第二阻挡层406的材料可以与所述第一阻挡层404的材料相同，所述第二阻挡层406的材料还可以与所述第一阻挡层404的材料不同。
参考图9，在所述第二阻挡层406上形成第二金属层407。
所述第二金属层407作为形成的半导体结构中的MIM电容器的上电极。本实施例中，所述第二金属层407的材料为TiN。在其他实施例中，所述第二金属层的材料还可以为Ti、Ta或者TaN。
本实施例中，采用物理气相沉积工艺形成所述第二金属层407。在其他实施例中，还可以采用化学气相沉积或者原子层沉积工艺形成所述第二金属层。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构，其特征在于，包括：
基底；
位于所述基底上的第一金属层；
位于所述第一金属层上的第一阻挡层；
位于所述第一阻挡层上的中间介质层；
位于所述中间介质层上的第二阻挡层；
位于所述第二阻挡层上的第二金属层；
所述第一阻挡层的材料为所述中间介质层材料的掺氮材料；
所述第二阻挡层的材料为所述中间介质层材料的掺氮材料。
2.如权利要求1所述的半导体结构，其特征在于，所述第一阻挡层材料的相对介电常数小于所述中间介质层材料的相对介电常数；所述第二阻挡层材料的相对介电常数小于所述中间介质层材料的相对介电常数。
3.如权利要求1所述的半导体结构，其特征在于，所述中间介质层材料的相对介电常数大于或等于20。
4.如权利要求1或2所述的半导体结构，其特征在于，所述中间介质层的材料为ZrO2。
5.如权利要求4所述的半导体结构，其特征在于，所述中间介质层的材料具有四角晶相或者立方晶相。
6.如权利要求4所述的半导体结构，其特征在于，所述第一阻挡层的材料为ZrON；所述第二阻挡层的材料为ZrON。
7.如权利要求6所述的半导体结构，其特征在于，所述第一阻挡层的厚度为2埃～100埃；所述第二阻挡层的材料为2埃～100埃。
8.如权利要求1或2所述的半导体结构，其特征在于，所述中间介质层的材料为HfO2。
9.如权利要求8所述的半导体结构，其特征在于，所述第一阻挡层的材料为HfON；所述第二阻挡层的材料为HfON。
10.如权利要求1所述的半导体结构，其特征在于，所述中间介质层的材料为TiO2。
11.如权利要求10所述的半导体结构，其特征在于，所述第一阻挡层的材料为TiON；所述第二阻挡层的材料为TiON。
12.如权利要求1所述的半导体结构，其特征在于，所述第一阻挡层的材料与所述第二阻挡层的材料相同。
13.如权利要求1所述的半导体结构，其特征在于，所述第一阻挡层的材料与所述第二阻挡层的材料不同。
14.如权利要求1所述的半导体结构，其特征在于，所述第一金属层的材料为Ti、Ta、TiN或者TaN；所述第二金属层的材料为Ti、Ta、TiN或者TaN。
15.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成第一金属层；
在所述第一金属层上形成第一阻挡层；
在所述第一阻挡层上形成中间介质层；
在所述中间介质层上形成第二阻挡层；
在所述第二阻挡层上形成第二金属层；
所述第一阻挡层的材料为所述中间介质层材料的掺氮材料；
所述第二阻挡层的材料为所述中间介质层材料的掺氮材料。
16.如权利要求15所述的形成方法，其特征在于，所述第一阻挡层的材料与所述第二阻挡层的材料相同。
17.如权利要求15所述的形成方法，其特征在于，采用原子层沉积工艺、化学气相沉积工艺、物理气相沉积工艺或者炉管工艺，形成所述第一阻挡层。
18.如权利要求15所述的形成方法，其特征在于，采用原子层沉积工艺、化学气相沉积工艺、物理气相沉积工艺或者炉管工艺，形成所述第二阻挡层。
CN201611239029.0A 2016-12-28 2016-12-28 半导体结构及其形成方法 Active CN108257942B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611239029.0A CN108257942B (zh) 2016-12-28 2016-12-28 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611239029.0A CN108257942B (zh) 2016-12-28 2016-12-28 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN108257942A CN108257942A (zh) 2018-07-06
CN108257942B true CN108257942B (zh) 2020-06-09

Family

ID=62720382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611239029.0A Active CN108257942B (zh) 2016-12-28 2016-12-28 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN108257942B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112018241A (zh) * 2019-05-31 2020-12-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11038013B2 (en) 2019-07-24 2021-06-15 International Business Machines Corporation Back-end-of-line compatible metal-insulator-metal on-chip decoupling capacitor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783373A (zh) * 2004-10-08 2006-06-07 罗门哈斯电子材料有限公司 电容器结构
CN101160661A (zh) * 2003-09-30 2008-04-09 国际商业机器公司 金属-绝缘体-金属电容器及制造方法
CN101599509A (zh) * 2008-06-03 2009-12-09 东部高科股份有限公司 半导体器件的电容器及其制造方法
CN101901841B (zh) * 2009-05-31 2013-03-13 中芯国际集成电路制造(上海)有限公司 一种电容器及其制造方法
CN104733430A (zh) * 2013-12-18 2015-06-24 台湾积体电路制造股份有限公司 形成金属-绝缘体-金属(mim)电容器结构的机理
CN105226046A (zh) * 2015-10-13 2016-01-06 格科微电子（上海）有限公司 金属层-绝缘层-金属层电容器及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219110B2 (en) * 2014-04-10 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101160661A (zh) * 2003-09-30 2008-04-09 国际商业机器公司 金属-绝缘体-金属电容器及制造方法
CN1783373A (zh) * 2004-10-08 2006-06-07 罗门哈斯电子材料有限公司 电容器结构
CN101599509A (zh) * 2008-06-03 2009-12-09 东部高科股份有限公司 半导体器件的电容器及其制造方法
CN101901841B (zh) * 2009-05-31 2013-03-13 中芯国际集成电路制造(上海)有限公司 一种电容器及其制造方法
CN104733430A (zh) * 2013-12-18 2015-06-24 台湾积体电路制造股份有限公司 形成金属-绝缘体-金属(mim)电容器结构的机理
CN105226046A (zh) * 2015-10-13 2016-01-06 格科微电子（上海）有限公司 金属层-绝缘层-金属层电容器及其制作方法

Also Published As

Publication number Publication date
CN108257942A (zh) 2018-07-06

Similar Documents

Publication Publication Date Title
US9466661B2 (en) Method of fabricating a MIM capacitor with minimal voltage coefficient and a decoupling MIM capacitor and analog/RF MIM capacitor on the same chip with high-K dielectrics
US9391016B2 (en) MIM capacitor structure
CN100388488C (zh) 具有混合电介质层的半导体集成电路器件及其制造方法
US6436787B1 (en) Method of forming crown-type MIM capacitor integrated with the CU damascene process
US7623338B2 (en) Multiple metal-insulator-metal capacitors and method of fabricating the same
US11121208B2 (en) MIM capacitor and method of forming the same
US20020066919A1 (en) BEOL decoupling capacitor
US9064719B1 (en) Integrated circuit and method of forming integrated circuit
US10249528B2 (en) Integrated circuit and manufacturing method thereof
TW200423208A (en) Semiconductor device and the manufacturing method thereof
US9564484B2 (en) Metal-insulator-metal back end of line capacitor structures
US10424504B2 (en) Method for forming improved liner layer and semiconductor device including the same
US20040135189A1 (en) Semiconductor device
US20090296314A1 (en) Capacitor of semiconductor device and manufacturing method thereof
US20190229053A1 (en) Metal-insulator-metal capacitor structure and manufacturing method thereof
US10847316B2 (en) MIM device with laminated dielectric layers
CN110634845A (zh) Mim电容的制造方法及一mim电容
CN108257942B (zh) 半导体结构及其形成方法
US20130200490A1 (en) Capacitor Structure and Method of Forming the Same
Yang et al. Very high density RF MIM capacitors (17 fF/μm 2) using high-/spl kappa/Al 2 O 3 doped Ta 2 O 5 dielectrics
KR102290151B1 (ko) 커패시터 구조물 및 이의 제조 방법
TW201721882A (zh) Ｍｉｍ電容之結構及其製造方法
CN102446709B (zh) 一种金属-氮化硅-金属电容的制造方法
US9966425B1 (en) Method for fabricating a MIM capacitor
CN105336574A (zh) 氮化硅薄膜及mim电容的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant