CN101160661A - 金属-绝缘体-金属电容器及制造方法 - Google Patents

金属-绝缘体-金属电容器及制造方法 Download PDF

Info

Publication number
CN101160661A
CN101160661A CNA2004800282572A CN200480028257A CN101160661A CN 101160661 A CN101160661 A CN 101160661A CN A2004800282572 A CNA2004800282572 A CN A2004800282572A CN 200480028257 A CN200480028257 A CN 200480028257A CN 101160661 A CN101160661 A CN 101160661A
Authority
CN
China
Prior art keywords
diffusion barrier
layer
dielectric
conductive diffusion
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800282572A
Other languages
English (en)
Other versions
CN100568507C (zh
Inventor
道格拉斯·D·库尔鲍
埃比尼泽·E·埃施安
杰弗里·P·甘比诺
何忠祥
维德亚·拉马钱德兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101160661A publication Critical patent/CN101160661A/zh
Application granted granted Critical
Publication of CN100568507C publication Critical patent/CN100568507C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H10D1/47—Resistors having no potential barriers
    • H10D1/474—Resistors having no potential barriers comprising refractory metals, transition metals, noble metals, metal compounds or metal alloys, e.g. silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种用于MIM电容器的方法和结构，所述结构包括：电子器件，其包括：在半导体衬底上形成的层间介电层；在层间介电层中形成的铜底部电极，所述底部电极的上表面与所述层间介电层的上表面共面；直接与所述底部电极的上表面接触的导电扩散阻挡层；直接与导电扩散阻挡层的上表面接触的MIM电介质；以及直接与MIM电介质的上表面接触的顶部电极。所述导电扩散阻挡层可以凹进所述铜底部电极中，或者可以提供附加的凹陷导电扩散阻挡层。还公开了相容电阻器和对齐标志结构。

Description

金属-绝缘体-金属电容器及制造方法
技术领域
本发明涉及半导体结构及工艺领域；更具体地说，涉及与高介电常数电介质材料以及铜冶金相容的金属-绝缘体-金属(MIM)电容器和制造所述MIM的方法。
背景技术
MIM电容器逐渐被用于集成电路，特别是那些用于射频(RF)及其他高频应用的集成电路中。对与始终存在的高频应用相容的高性能电容器的需要，促使该行业将高介电常数电介质材料用作MIM电容器中的绝缘体。然而，当用于有铜互连的集成电路时，高介电常数电介质有严重的缺点，最值得注意的是较差防止铜扩散的性能，其可能导致成品率或可靠性问题。因此，需要一种与铜互连技术相容的MIM结构和制造方法。
发明内容
本发明的第一方面是一种电子器件，包括：在半导体衬底上形成的层间介电层；在层间介电层中形成的铜底部电极，该底部电极上表面与该层间介电层上表面共面；直接与所述底部电极上表面接触的导电的扩散阻挡层(diffusion barrier)；直接与导电的扩散阻挡层上表面接触的MIM电介质；以及直接与MIM电介质上表面接触的顶部电极。
本发明的第二方面是一种电子器件，包括：在半导体衬底上形成的层间介电层；在所述层间介电层中形成的铜底部电极；直接与所述底部电极上表面接触的导电的扩散阻挡层，所述底部电极上表面凹进层间介电层上表面之下，所述导电的扩散阻挡层上表面与层间介电层的上表面共面；直接与导电的扩散阻挡层的上表面接触的MIM电介质；以及直接与MIM电介质上表面接触的顶部电极。
本发明的第三方面是一种制造电子器件的方法，包括：(a)提供半导体衬底；(b)在所述半导体衬底上形成层间介电层；(c)在层间介电层中形成铜底部电极，所述底部电极上表面与该层间介电层上表面共面；(d)形成直接与所述底部电极上表面接触的导电扩散阻挡层；(e)形成直接与所述导电扩散阻挡层的上表面接触的MIM电介质；以及(f)形成直接与所述MIM电介质上表面接触的顶部电极。
本发明的第四方面是一种制造电子器件的方法，包括：(a)提供半导体衬底；(b)在所述半导体衬底上形成层间介电层；(c)在所述层间介电层内形成铜底部电极；(d)形成直接与所述底部电极上表面接触的导电扩散阻挡层，所述底部电极的上表面凹进所述层间介电层上表面之下，所述导电扩散阻挡层的上表面与所述层间介电层的上表面共面；(e)形成直接与所述导电扩散阻挡层的上表面接触的MIM电介质；以及(f)形成直接与所述MIM电介质的上表面接触的顶部电极。
附图说明
在附加的权利要求中阐明了本发明的特征。然而，当结合所述附图阅读本发明时，通过参考对下列说明性具体实施例的详细描述，将很容易理解本发明，其中：
图1A，是根据本发明的示例性MIM电容器的截面视图；
图1B是根据本发明的结合MIM电容器的互连结构的顶视图而图1C是图1B中沿着线1C-1C截取的截面视图；
图2A到2F是示出了根据本发明第一实施例的MIM电容器的制造过程的横截面视图；
图3A是根据本发明的电阻器的触点(contact)的顶视图而图3B是沿着图3A的线3B-3B截取的截面视图；
图4A到4E是示出了根据本发明第二实施例的MIM电容器的制造过程的横截面视图；
图5A到5F是示出了根据本发明第三实施例的MIM电容器的制造过程的横截面视图；
图6A到6F是示出了根据本发明第四实施例的MIM电容器的制造过程的横截面视图；以及
图7A到7F是示出了根据本发明第五实施例的MIM电容器的制造过程的横截面视图。
具体实施方式
图1A是根据本发明的示例性MIM电容器100的截面视图。在图1A中，MIM电容器100包括含有铜芯导体110的底部电极105以及导电的内衬(liner)115。MIM电容器100还包括在底部电极105的上表面125上形成的导电扩散阻挡层120、在导电扩散阻挡层120的上表面135上形成的介电层130以及在MIM电介质130的上表面145上形成的顶部电极140。扩散阻挡层120用来防止底部电极105的铜扩散，以及防止当电介质MIM 130包括氧化物时铜芯导体110与MIM电介质130反应形成CuO。顶部电极140包括核心导体155、可选底部导体160以及可选顶部导体165。尽管在图1A中，导电扩散阻挡层120延伸经过下部电极105的侧面150，但该特征不是在本发明的每个实施例都有的。底部电极105、导电扩散阻挡层120、电介质130以及顶部电极140之间的几何关系，将在下文根据本发明各种实施例进行描述。
在一个例子中，导电内衬115含有Ta、TaN或其组合。在一个例子中，导电扩散阻挡层120包括大约5到200nm厚的诸如W、Taor TaN的难熔金属层，、诸如WN、TaN、TaSiN、Pt、IrO2或RuO2的导电材料层或其组合层。在一个例子中，MIM电介质130包括大约2到20nm厚的SiO2、Si3N4或SiC层、诸如Ta2O5、BaTiO3、HfO2、ZrO2或AI2O3之类的高介电常数介电层或其组合层。在一个例子中，顶部电极140有大约50到300nm厚，并且顶部电极140的核心导体155含有A1或W以及顶部导体160和底部导体165含有TiN或TaN。本发明的全部实施例都在MIM电容器中使用了这些材料。
图1B是根据本发明的结合了MIM电容器的互连结构的顶视图而图1C是图1B中沿着线1C-1C截取的截面视图。图1B和1C是本发明MIM电容器集成为集成电路装置的金属镶嵌(damascened)布线层的示例。一种示例性级间电介质(ILD)叠层170在半导体衬底180上表面175上形成。ILD叠层170包括在衬底180的上表面175上形成的第一ILD 185和在第一ILD 185上表面195上形成的第二ILD 190。在第一ILD 185中形成底部电极105。底部电极105还作为到MIM的电布线连接。在第二ILD190中形成导电扩散阻挡层120、电介质130和顶部电极140。还在第二ILD 195中形成用于经由通孔205电连接到MIM电容器的顶板140的导体200。导体200和通孔205含有铜芯210以及导电内衬215。
虽然图1C示出了两个ILD层，但在集成电路装置中可以使用任意数目的ILD层，并且MIM电容器可以实际位于任何两个相邻的ILD层中，其中底部电极在两个ILD层中下层的ILD层中，MIM电介质和顶部电极在两个ILD层中上层的ILD层中。导电扩散阻挡层可以位于上层ILD层或下层ILD层两者之一上或者位于两个ILD层上。ILD材料的例子包括淀积氧化物，诸如四乙氧基硅烷(TEOS)、加氟的二氧化硅玻璃(FSG)及其他化学汽相淀积(CVD)氧化物。
图2A到2F是横截面视图，示出了根据本发明第一实施例的MIM电容器的制造过程；在图2A中，在半导体衬底224的上表面222上形成ILD 220。在ILD 220中形成底部电极226A和导体226B。底部电极226A包括铜芯导体228A和导电内衬230A。导体226B包括铜芯导体228B和导电内衬230B。导电内衬和ILD材料已经在上文描述过了。底部电极226A和导体226B是通过金属镶嵌处理形成的。在金属镶嵌处理中，通过下述方式在ILD中形成沟槽，即通过光刻方式对施加在ILD上的掩模层进行构图，对ILD执行反应离子蚀刻(RIE)，去掉屏蔽层，电极导电内衬，淀积铜籽晶层淀积物，镀铜以填满所述沟槽并执行化学机械抛光(CMP)处理，以使所述铜和导电内衬以及ILD的上表面共面(co-planarize)。底部电极226A将成为MIM电容器的底部电极并且导体226b是典型的互连导体。
在图2B中，淀积导电扩散阻挡层，用光刻方式构图，并执行RIE处理以在ILD 220的上表面234上形成导电扩散阻挡层232A和232B、电阻器232C和对齐标志232D。注意，导电扩散阻挡层232A和232B分别覆盖在第一和第二导体226A和226B上。导电扩散阻挡层的材料和厚度已经在上文描述过了。
在图2C中，淀积一层MIM介电层236。MIM的电介质材料和厚度已经在上文描述过了。
在图2D中，淀积导体，以光刻方式构图并进行RIE蚀刻以在MIM介电层236的上表面240上形成顶部电极238。顶部电极238定位在导电扩散阻挡层232A和底部电极226A上面。顶部电极238与导电扩散阻挡层232A的部分交叠(即顶部电极小于导电扩散阻挡层232A)。顶部电极的材料和厚度已经在上文描述过了。
在图2E中，可选RIE阻止层242淀积在MIM介电层236的上表面240和顶部电极238的上表面246以及侧壁248上。在一个例子中，RIE阻止层242具有大约5到50nm的厚度并包括Si3N4。
在图2F中，在RIE阻止层242的上表面252上淀积第二ILD层250。将分别与通路256A、256B和256C整合的导体254A、254B和254C通过RIE阻止层242分别与顶部电极238、导体226B以及电阻器232C形成电接触。导体254A、254B以及254C通过取重金属镶嵌处理形成。在双重金属镶嵌处理中，通过下述方式在ILD中形成导体，即通过光刻方式对施加在ILD上的第一掩模层进行构图，对ILD执行RIE以在ILD内蚀刻沟槽，去掉第一掩模层，以光刻方式对施加在ILD和沟槽上的第二掩模层进行构图，对ILD执行RIE以在所述沟槽底部蚀刻通路，去掉第二掩模层，淀积导电内衬，淀积铜籽晶层淀积物，镀铜以填充所述沟槽并执行CMP处理，以使所述铜的表面以及所述导电内衬和ILD形成共面。
虽然图2F示出了两个ILD层，但在集成电路装置中可以使用任意数目的ILD层，且MIM电容器可以实际位于任何两个相邻的ILD层，其中底部电极在两个ILD层中下层的ILD层中，以及导电扩散阻挡层、MIM电介质和顶部电极在两个ILD层中上层的ILD层中。
图3A是根据本发明到电阻器232C的触点(contact)的顶视图，而图3B是沿着图3A的线3B-3B截取的截面视图。第一导体254C 1与电阻器232C的第一端点256A形成电接触而第二导体254C2与该电阻器的第二端点256B形成电接触。通路256C1和256C2分别覆盖在端点256A和256B上，以及侧面258A和258B邻近于电阻器232C的端点的部分上。
图4A到4E是横截面视图，示出了根据本发明第二实施例的MIM电容器的制造过程。在图4A中，在半导体衬底324的上表面322上形成ILD320。在ILD 320中形成底部电极326A和导体326B。底部电极326A包括铜芯导体328A和导电内衬330A。导体326B包括铜芯导体328B和导电内衬330B。导电内衬和ILD材料已经在上文描述过了。底部电极326A和导体326B通过如上文所述的金属镶嵌处理形成。底部电极326A将成为MIM电容器的底部电极并且导体326B是典型的互连导体。
在图4B中，核心导体328A和328B通过湿法处理或RIE处理而形成凹陷。导电扩散阻挡层淀积在足够厚的ILD 320上以填充由核心刻蚀处理形成的凹陷，执行CMP处理以形成凹陷的导电扩散阻挡层332A和332B并使该导电扩散阻挡层与ILD 320的上表面334形成共面。扩散阻挡层的材料和厚度已经在上文描述过了。
在图4C中，MIM电介质336和顶部电极338(在MIM电介质的上表面340上)通过下述方式形成，即，在ILD 320的上表面334上，并在导电扩散阻挡层326A和326B上淀积MIM介电层，在MIM介电层的上表面上淀积导电层，以光刻方式对施加在导电层上方的掩模层进行构图以限定MIM电介质336和顶部电极338的范围，对MM介电层和导电层执行RIE，并去掉所述掩模层。顶部电极338定位在凹陷的导电扩散阻挡层332A和底部电极326A的上面。顶部电极338完全覆盖在凹陷的导电扩散阻挡层332A上(顶部电极338大于导电扩散阻挡层332A)。导电扩散阻挡层材料和厚度、MIM电介质材料和厚度以及顶部电极材料和厚度已经在上文描述过了。
在图4D中，在顶部电极338的上表面346以及侧壁348、ILD 320的暴露的上表面334以及凹陷的导电扩散阻挡层332B的上表面343上淀积可选的RIE阻止层342。在一个例子中，RIE阻止层342具有大约5到50nm的厚度并包括Si3N4。
在图4E中，在RIE阻止层342的上表面352上淀积第二ILD层350。将分别与通路356A和356B整合的导体354A和354B通过RIE阻止层342分别与顶部电极338和凹陷的导电扩散阻挡层332B形成电接触。导体354A和354B通过如上文所述的双重金属镶嵌处理形成。
虽然图4E示出了两个ILD层，但在集成电路装置中可以使用任意数目的ILD层，且MIM电容器可以实际位于任何两个相邻的ILD层中，其中底部电极在两个ILD层中下层的ILD层中，MIM电介质和顶部电极在两个ILD层中上层的ILD层中。
图5A到5F是横截面视图，示出了根据本发明第三实施例的MIM电容器的制造。在图5A中，在半导体衬底424的上表面422上形成ILD 420。在ILD 420中形成底部电极426A和导体426B。底部电极426A包括铜芯导体428A和导电内衬430A。导体426B包括铜芯导体428B和导电内衬430B。导电内衬和ILD材料已经在上文描述过了。底部电极426A和导体426B通过如上文所述的金属镶嵌处理形成。底部电极426A将成为MIM电容器的底部电极，并且导体426B是典型的互连导体。
在图5B中，核心导体428A和428B通过湿法处理或RIE处理而形成凹陷。在足够厚的ILD 420上淀积第一导电扩散阻挡层以填充由蚀刻处理形成的凹陷，执行CMP处理以形成凹陷的导电扩散阻挡层432A和432B并使该凹陷的导电扩散阻挡层与ILD 420的上表面434形成共面。导电扩散阻挡层的材料和厚度已经在上文描述过了。
在图5C中，上层导电扩散阻挡层435A、电阻器435B、MIM电介质436A以及顶部电极438A1(在MIM电介质的上表面440上)以及顶盖438B按下述方式形成：第一，在ILD 420的上表面434上，并在凹陷的导电扩散阻挡层432A以及432B上方淀积第二导电扩散阻挡层。第二，在第二导电扩散阻挡层上表面上淀积MIM介电层并在第二导电扩散阻挡层的上表面上淀积导电层。第三，以光刻方式对施加在导电层上方的掩模层进行构图，以限定MIM电介质436A的范围、上层导电扩散阻挡层435A以及电阻器435B的范围、以及顶部电极438A1的初始范围和顶盖438B的范围。第四，对MIM介电层、第二导电扩散阻挡层和导电层执行RIE并去掉所述掩模层。导电扩散阻挡层材料和厚度已经在上文描述过了。
在图5D中，以光刻方式对所施加的掩模层进行构图，并执行RIE以限定顶部电极438A2的最终的范围以及去掉MIM电介质436B上方的顶盖438B(参见图5C)。然后去掉所述掩模层。顶部电极438A2定位在凹陷的导电扩散阻挡层432A和上层导电扩散阻挡层435A以及底部电极426A上方。顶部电极438A2部分覆盖上层导电扩散阻挡层435A(即顶部电极438A2小于上层导电扩散阻挡层435A)。上层导电扩散阻挡层435A完全覆盖在凹陷的导电扩散阻挡层432A上(即上层导电扩散阻挡层435A大于导电扩散阻挡层432A)。MIM的电介质材料和厚度以及顶部电极的材料和厚度已经在上文描述过了。
在图5E中，在顶部电极438A2的上表面443和侧壁444、MIM电介质436B/上层导电扩散阻挡层435A的上表面445A和侧壁446A、MIM电介质436B/电阻器435B的上表面445B和侧壁446B、ILD 420的暴露的上表面434、以及凹陷的导电扩散阻挡层432B的上表面447上淀积可选的RIE阻止层442。在一个例子中，RIE阻止层442具有大约5到50nm的厚度并包括Si3N4。
在图5F中，在RIE阻止层442的上表面452上淀积第二ILD层450。将分别与通路456A、456B和456C整合的导体454A、454B和454C通过RIE阻止层442分别与顶部电极438A2、凹陷的导电扩散阻挡层432B以及电阻器435B形成电接触。导体454A和454B通过如上文所述的双重金属镶嵌处理形成。
虽然图5F示出了两个ILD层，但在集成电路装置中可以使用任意数目的ILD层，且MIM电容器可以实际位于任何两个相邻的ILD层中，其中底部电极在两个ILD层中下层的ILD层中，MIM电介质和顶部电极在两个ILD层中上层的ILD层中。
图6A到6F是横截面视图，示出了根据本发明第四实施例的MIM电容器的制造过程。在图6A中，在半导体衬底524的上表面522上形成ILD520。在ILD 520中形成底部电极526A和导体526B。底部电极526A包括铜芯导体528A和导电内衬530A。导体526B包括铜芯导体528B和导电内衬530B。导电内衬和ILD材料已经在上文描述过了。底部电极526A和导体526B通过如上文所述的金属镶嵌处理形成。底部电极526A将成为MIM电容器的底部电极，并且导体526B是典型的互连导体。
在图6B中，通过淀积在ILD520、底部电极526A以及导体526B上形成介电扩散阻挡层531。用于介电扩散阻挡层531的合适的材料的例子包括厚度大约为5到50nm的Si3N4、SiC、Si3N4上的SiO2以及Si3N4上的FSG。
在图6C中，通过如上文描述的金属镶嵌处理，在底部电极526A上方形成(并覆盖ILD 520)导电扩散阻挡层532A，并在ILD 520上表面534上形成电阻器532B。扩散阻挡层的材料和厚度已经在上文描述过了。
在图6D中，首先淀积MIM介电层，然后淀积导电层，以光刻方式构图，并进行RIE蚀刻以在MIM电介质536的上表面540上形成顶部电极538。顶部电极538定位在导电扩散阻挡层532A和底部电极526A上方。顶部电极538完全覆盖在导电扩散阻挡层532A上(即顶部电极538大于导电扩散阻挡层532A)。导电扩散阻挡层532A完全覆盖在下部电极526A上(即导电扩散阻挡层532A大于下部电极526A)。MIM的电介质材料和厚度以及顶部电极的材料和厚度已经在上文描述过了。
在6E中，在顶部电极538的上表面544、顶部电极538/MIM电介质536的侧壁545上、电阻器532B的上表面546以及介电扩散阻挡层531的上表面547上淀积可选的RIE阻止层542。在一个例子中，RIE阻止层542具有大约5到50nm的厚度并包括Si3N4。
在图6F中，在RIE阻止层542的上表面552上淀积第二ILD层550。将分别与通路556A、556B和556C整合的导体554A、554B和554C通过RIE阻止层542分别与顶部电极538、导体526B以及电阻器532B形成电接触。导体554A和554B以及554C通过如上文所述的双重金属镶嵌处理形成。
虽然图6F示出了两个ILD层，但在集成电路装置中可以使用任意数目的ILD层，且MIM电容器可以实际位于任何两个相邻的ILD层中，其中底部电极在两个ILD层中下层的ILD层中，MIM电介质和顶部电极在两个ILD层中上层的ILD层中。
图7A到7F是横截面视图，示出了根据本发明第五实施例的MIM电容器的制造。在图7A中，在半导体衬底624的上表面622上形成ILD620。在ILD 620中形成底部电极626A、导体626B以及电阻器触点626C。底部电极626A包括铜芯导体628A和导电内衬630A。导体626B包括铜芯导体628B和导电内衬630B。电阻器触点626C包括铜芯导体628C以及导电内衬630C。导电内衬和ILD材料已经在上文描述过了。底部电极626A、导体626B以及电阻器触点626C如上文所述通过金属镶嵌处理形成。底部电极626A将成为MIM电容器的底部电极，并且导体626B是典型的互连导体。
在图7B中，核心导体628A、628B以及628C通过湿法处理或RIE处理而形成凹陷，在足够厚的ILD620上淀积第一导电扩散阻挡层以填充通过所述蚀刻处理形成的凹陷，执行CMP处理以形成凹陷的导电扩散阻挡层632A、632B以及632C，并使所述凹陷的导电扩散阻挡层与ILD620的上表面634形成共面。导电扩散阻挡层的材料和厚度已经在上文描述过了。
在图7C中，通过在ILD 620上表面634上淀积导电扩散阻挡层，形成上层导电扩散阻挡层635A、电阻器635B以及对齐标志635C，以光刻方式对施加在所述导电扩散阻挡层上的掩模层进行构图，执行RIE处理并去掉所述掩模层。导电扩散阻挡层的材料和厚度已经在上文描述过了。
在图7D中，按下述方式形成覆盖着上层导电扩散阻挡层635A的MIM电介质636A，覆盖着MIM电介质636A的顶部电极638A，和覆盖着电阻器635B的电介质顶盖636B，以及覆盖着电介质顶盖636B的导电顶盖638B：第一，在上层导电扩散阻挡层635A、电阻器635B对齐标志635C以及ILD 620的暴露的上表面634上面淀积MIM介电层。第二，在MIM介电层上面施加掩模层并以光刻方式构图以限定MIM电介质636A以及636B的范围，对MIM介电层执行RIE并去掉所述掩模层。第三，在MIM电介质636A和636B、对齐标志635C、以及暴露的ILD 620上表面634上面淀积导电层。第四，在导电层上面施加掩模层以限定顶部电极638A和导体顶盖638B的范围，对MIM介电层执行RIE并去掉所述掩模层。顶部电极638定位在MIM电介质636A上面而MIM电介质定位在上层导电扩散阻挡层635A和底部电极626A上面。顶部电极638A完全覆盖在MIM电介质636A上(即顶部电极638A大于MIM电介质636A)，而MIM电介质636A完全覆盖在上层导电扩散阻挡层635A上(即MIM电介质636A大于上层导电扩散阻挡层635A)。MIM的电介质材料和厚度以及顶部电极的材料和厚度已经在上文描述过了。
在图7E中，在顶部电极638A的上表面643和侧壁644、导电顶盖636B的上表面645和侧壁646、ILD 620的暴露的上表面634、凹陷的导电扩散阻挡层632B的上表面647上以及在对齐标志635C上方淀积可选的RIE阻止层642。在一个例子中，RIE阻止层642具有大约5到50nm的厚度并包括Si3N4。
在图7F中，在RIE阻止层642的上表面652上淀积第二ILD层650。将分别与通路656A和656B整合的导体654A和654B通过RIE阻止层642分别与顶部电极638A和凹陷的导电扩散阻挡层632B形成电接触。导体654A和654B通过如上文所述的双重金属镶嵌处理形成。
虽然图7F示出了两个ILD层，但在集成电路装置中可以使用任意数目的ILD层，且MIM电容器可以实际位于任何两个相邻的ILD层中，其中底部电极在两个ILD层中下层的ILD层中，MIM电介质和顶部电极在两个ILD层中上层的ILD层中。
因此，本发明提供了一种与铜互连技术相容的MIM结构和制造方法以及相容电阻器以及对齐标志结构。
为了能使人们理解本发明，在上面给出了对本发明实施例的描述。应该明白，本发明并不局限于此处所描述的具体实施例，而是能够在不脱离本发明范围的情况下对其进行各种修改、重新组合以及替换，现在这对于本领域普通技术人员来说是显而易见的。因此，下列权利要求的目的是覆盖本发明的真正本质和范围内的所有这样的修改以及改变。

Claims (30)

1.一种电子器件，包括：
在半导体衬底上形成的层间介电层；
在所述层间介电层中形成的铜底部电极，所述底部电极的上表面与所述层间介电层的上表面共面；
直接与所述底部电极的所述上表面接触的导电扩散阻挡层；
直接与所述导电扩散阻挡层的上表面接触的MIM电介质；以及
直接与所述MIM电介质的上表面接触的顶部电极。
2.根据权利要求1所述的电子器件，其中所述导电扩散阻挡层和所述MIM电介质都延伸经过所述底部电极的至少两侧。
3.根据权利要求1所述的电子器件，还包括：
在所述层间介电层的所述上表面上形成的介电扩散阻挡层；并且
其中所述导电扩散阻挡层的所述上表面与所述介电扩散阻挡层的上表面共面。
4.根据权利要求1所述的电子器件，其中所述底部电极包括一个具有附加导电扩散阻挡层的上部，所述上部与所述导电扩散阻挡层接触。
5.根据权利要求4所述的电子器件，其中所述附加导电扩散阻挡层包括大约5到200nm厚的难熔金属：W、Ta、TaN、WN、TaN、TaSiN、Pt、IrO2或RuO2，或其组合。
6.根据权利要求1所述的电子器件，其中导电扩散阻挡层包括大约5到200nm厚的难熔金属：W、Ta、TaN、WN、TaN、TaSiN、Pt、IrO2或RuO2，或其组合。
7.根据权利要求1所述的电子器件，其中所述MIM电介质包括大约2到20nm厚的SiO2、Si3N4或SiC、高介电常数电介质、Ta2O5、BaTiO3、HfO2、ZrO2或AI2O3，或其组合。
8.根据权利要求1所述的电子器件，其中所述顶部电极包括Al或W。
9.一种电子器件，包括：
在半导体衬底上形成的层间介电层；
在所述层间介电层中形成的铜底部电极；
直接与所述底部电极的上表面接触的导电扩散阻挡层，所述底部电极的上表面凹进所述层间介电层上表面之下，所述导电扩散阻挡层的上表面与所述层间介电层的所述上表面共面；
直接与所述导电扩散阻挡层的上表面接触的MIM电介质；以及
直接与所述MIM电介质的上表面接触的顶部电极。
10.根据权利要求9所述的电子器件，其中所述导电扩散阻挡层以及所述MIM电介质都延伸经过所述底部电极的至少两侧。
11.根据权利要求9所述的电子器件，其中导电扩散阻挡层包括大约5到200nm厚的难熔金属：W、Ta、TaN、WN、TaN、TaSiN、Pt、IrO2或RuO2，或其组合。
12.根据权利要求9所述的电子器件，其中所述MIM电介质包括大约2到20nm厚的SiO2、Si3N4或SiC、高介电常数电介质、Ta2O5、BaTiO3、HfO2、ZrO2或AI2O3，或其组合。
13.根据权利要求9所述的电子器件，其中所述顶部电极包括Al或W。
14.一种制造电子器件的方法，包括：
(a)提供半导体衬底
(b)在所述半导体衬底上形成层间介电层；
(c)在所述层间介电层中形成铜底部电极，所述底部电极的上表面与所述层间介电层的上表面共面；
(d)形成直接与所述底部电极的上表面接触的导电扩散阻挡层；
(e)形成直接与所述导电扩散阻挡层的上表面接触的MIM电介质；以及
(f)形成直接与所述MIM电介质上表面接触的顶部电极。
15.根据权利要求14所述的方法，其中所述导电扩散阻挡层以及所述MIM电介质都延伸经过所述底部电极的至少两侧。
16.根据权利要求14所述的方法，还包括：
(g)在步骤(c)之后在所述层间介电层的上表面上形成介电扩散阻挡层；并且
其中所述导电扩散阻挡层的所述上表面与所述介电扩散阻挡层的上表面共面。
17.根据权利要求14所述的方法，其中所述底部电极包括一个具有附加导电扩散阻挡层的上部，所述上部与所述导电扩散阻挡层接触。
18.根据权利要求17所述的方法，其中所述附加导电扩散阻挡层包括大约5到200nm厚的难熔金属：W、Ta、TaN、WN、TaN、TaSiN、Pt、IrO2或RuO2，或其组合。
19.根据权利要求14所述的方法，其中导电扩散阻挡层包括大约5到200nm厚的难熔金属：W、Ta、TaN、WN、TaN、TaSiN、Pt、IrO2或RuO2，或其组合。
20.根据权利要求1所述的方法，其中所述MIM电介质包括大约2到20nm厚的SiO2、Si3N4或SiC、高介电常数电介质、Ta2O5、BaTiO3、HfO2、ZrO2或AI2O3，或其组合。
21.根据权利要求14所述的方法，其中所述顶部电极包括Al和W。
22.根据权利要求14所述的方法，其中步骤(d)还包括用所述导电扩散阻挡层同时形成电阻器、对齐标志或电阻器和对齐标志两者。
23.根据权利要求22所述的方法，其中所述电阻器、所述对齐标志或所述电阻器和所述对齐标志两者都包括大约5到200nm厚的难熔金属：W、Ta、TaN、WN、TaN、TaSiN、Pt、IrO2或RuO2，或其组合层。
24.根据权利要求14所述的方法，还包括：
(g)在步骤(f)之后在所述导电扩散阻挡层、所述MIM电介质和所述层间介电层的所有暴露的表面上淀积反应离子蚀刻层。
25.一种制造电子器件的方法，包括：
(a)提供半导体衬底；
(b)在所述半导体衬底上形成层间介电层；
(c)在所述层间介电层形成铜底部电极；
(d)形成直接与所述底部电极上表面接触的导电扩散阻挡层，所述底部电极的上表面凹进所述层间介电层上表面之下，所述导电扩散阻挡层的所述上表面与所述层间介电层的所述上表面共面；
(e)形成直接与所述导电扩散阻挡层的所述上表面接触的MIM电介质；以及
(f)形成直接与所述MIM电介质的上表面接触的顶部电极。
26.根据权利要求25所述的方法，其中所述导电扩散阻挡层以及所述MIM电介质都延伸经过所述底部电极的至少两侧。
27.根据权利要求25所述的方法，其中导电扩散阻挡层包括大约5到200nm厚的难熔金属：W、Ta、TaN、WN、TaN、TaSiN、Pt、IrO2或RuO2，或其组合。
28.根据权利要求25所述的方法，其中所述MIM电介质包括大约2到20nm厚的SiO2、Si3N4或SiC、高介电常数介电、Ta2O5、BaTiO3、HfO2、ZrO2或AI2O3，或其组合。
29.根据权利要求25所述的方法，其中所述顶部电极包括Al或W。
30.根据权利要求25所述的方法，还包括：
(g)在步骤(f)之后在所述导电扩散阻挡层、所述MIM电介质和所述层间介电层的所有暴露的表面淀积反应离子蚀刻层。
CNB2004800282572A 2003-09-30 2004-09-30 金属-绝缘体-金属电容器及制造方法 Expired - Fee Related CN100568507C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/605,444 US6876028B1 (en) 2003-09-30 2003-09-30 Metal-insulator-metal capacitor and method of fabrication
US10/605,444 2003-09-30

Publications (2)

Publication Number Publication Date
CN101160661A true CN101160661A (zh) 2008-04-09
CN100568507C CN100568507C (zh) 2009-12-09

Family

ID=34375679

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800282572A Expired - Fee Related CN100568507C (zh) 2003-09-30 2004-09-30 金属-绝缘体-金属电容器及制造方法

Country Status (6)

Country Link
US (2) US6876028B1 (zh)
EP (1) EP1671358A4 (zh)
JP (1) JP4829792B2 (zh)
KR (1) KR100861855B1 (zh)
CN (1) CN100568507C (zh)
WO (1) WO2005034201A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989621B (zh) * 2009-08-06 2012-03-07 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法
CN102420103A (zh) * 2011-05-26 2012-04-18 上海华力微电子有限公司 铜大马士革工艺金属-绝缘层-金属电容结构及制造工艺
CN102867847A (zh) * 2011-07-05 2013-01-09 索尼公司 半导体器件、半导体器件制造方法及电子装置
CN108257942A (zh) * 2016-12-28 2018-07-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109155301A (zh) * 2018-08-13 2019-01-04 长江存储科技有限责任公司 具有帽盖层的键合触点及其形成方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6916722B2 (en) * 2002-12-02 2005-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method to fabricate high reliable metal capacitor within copper back-end process
KR100524963B1 (ko) * 2003-05-14 2005-10-31 삼성전자주식회사 금속 배선 및 금속 저항을 포함하는 반도체 소자 및 그제조 방법
US7674682B2 (en) * 2003-10-30 2010-03-09 Texas Instruments Incorporated Capacitor integration at top-metal level with a protective cladding for copper surface protection
US20060148192A1 (en) * 2005-01-04 2006-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Damascene MIM capacitor structure with self-aligned oxidation fabrication process
US20060197183A1 (en) * 2005-03-01 2006-09-07 International Business Machines Corporation Improved mim capacitor structure and process
FR2884649B1 (fr) * 2005-04-19 2007-07-20 St Microelectronics Sa Procede de fabrication d'un circuit integre comprenant un condensateur avec une electrode en cuivre
JP5154744B2 (ja) * 2005-07-14 2013-02-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8106438B2 (en) * 2005-08-22 2012-01-31 Micron Technology, Inc. Stud capacitor device and fabrication method
US7361950B2 (en) * 2005-09-12 2008-04-22 International Business Machines Corporation Integration of a MIM capacitor with a plate formed in a well region and with a high-k dielectric
DE102005047111B3 (de) * 2005-09-30 2007-06-21 Infineon Technologies Ag Verfahren zur Herstellung eines MIM-Kondensators
US7737020B1 (en) * 2005-12-21 2010-06-15 Xilinx, Inc. Method of fabricating CMOS devices using fluid-based dielectric materials
JP2007294514A (ja) * 2006-04-21 2007-11-08 Renesas Technology Corp 半導体装置
US7488643B2 (en) * 2006-06-21 2009-02-10 International Business Machines Corporation MIM capacitor and method of making same
US7601604B2 (en) * 2006-10-12 2009-10-13 Atmel Corporation Method for fabricating conducting plates for a high-Q MIM capacitor
KR100850642B1 (ko) * 2007-02-01 2008-08-07 고려대학교 산학협력단 ＢａＴｉ４Ｏ９를 이용한 ＭＩＭ 캐패시터 및 그의제조방법
KR100868634B1 (ko) * 2007-05-04 2008-11-12 동부일렉트로닉스 주식회사 반도체 소자 및 반도체 소자의 제조 방법
US7994639B2 (en) * 2007-07-31 2011-08-09 International Business Machines Corporation Microelectronic structure including dual damascene structure and high contrast alignment mark
US8446706B1 (en) * 2007-10-10 2013-05-21 Kovio, Inc. High precision capacitors
JP5251107B2 (ja) * 2007-12-17 2013-07-31 三菱電機株式会社 半導体装置
US20100055422A1 (en) * 2008-08-28 2010-03-04 Bob Kong Electroless Deposition of Platinum on Copper
US8563336B2 (en) * 2008-12-23 2013-10-22 International Business Machines Corporation Method for forming thin film resistor and terminal bond pad simultaneously
US8298902B2 (en) * 2009-03-18 2012-10-30 International Business Machines Corporation Interconnect structures, methods for fabricating interconnect structures, and design structures for a radiofrequency integrated circuit
FR2994019B1 (fr) * 2012-07-25 2016-05-06 Commissariat Energie Atomique Procede pour la realisation d'une capacite
US9269663B2 (en) * 2012-12-06 2016-02-23 Texas Instruments Incorporated Single pattern high precision capacitor
US9929050B2 (en) * 2013-07-16 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming three-dimensional integrated circuit (3DIC) stacking structure
US10546915B2 (en) 2017-12-26 2020-01-28 International Business Machines Corporation Buried MIM capacitor structure with landing pads
JP2018186285A (ja) * 2018-07-03 2018-11-22 ルネサスエレクトロニクス株式会社 半導体装置
WO2023038668A1 (en) * 2021-09-10 2023-03-16 Microchip Technology Incorporated Metal-insulator-metal (mim) capacitor module
US11769793B2 (en) 2021-09-10 2023-09-26 Microchip Technology Incorporated Metal-insulator-metal (MIM) capacitor module
US12414359B2 (en) 2021-09-15 2025-09-09 Microchip Technology Incorporated Integrated circuit structure including a metal-insulator-metal (MIM) capacitor module and a thin-film resistor (TFR) module
WO2023043485A1 (en) * 2021-09-15 2023-03-23 Microchip Technology Incorporated Integrated circuit structure including a metal-insulator-metal (mim) capacitor module and a thin-film resistor (tfr) module
US12414312B2 (en) * 2021-12-20 2025-09-09 International Business Machines Corporation Back-end-of-line thin film resistor
JP2024138815A (ja) * 2023-03-27 2024-10-09 株式会社東芝 半導体装置及び半導体装置の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406447A (en) * 1992-01-06 1995-04-11 Nec Corporation Capacitor used in an integrated circuit and comprising opposing electrodes having barrier metal films in contact with a dielectric film
US5380546A (en) * 1993-06-09 1995-01-10 Microelectronics And Computer Technology Corporation Multilevel metallization process for electronic components
JP3297220B2 (ja) * 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置
TW365031B (en) * 1996-10-31 1999-07-21 Texas Instruments Inc TiN+Al films and processes
US6025226A (en) * 1998-01-15 2000-02-15 International Business Machines Corporation Method of forming a capacitor and a capacitor formed using the method
US6249055B1 (en) * 1998-02-03 2001-06-19 Advanced Micro Devices, Inc. Self-encapsulated copper metallization
JP2000332203A (ja) * 1999-05-17 2000-11-30 Hitachi Ltd 半導体装置およびその製造方法
JP3967544B2 (ja) * 1999-12-14 2007-08-29 株式会社東芝 Ｍｉｍキャパシタ
US6680520B2 (en) * 2000-03-14 2004-01-20 International Business Machines Corporation Method and structure for forming precision MIM fusible circuit elements using fuses and antifuses
TW479310B (en) * 2000-03-31 2002-03-11 Ibm Capacitor structure and method of making same
US6368953B1 (en) * 2000-05-09 2002-04-09 International Business Machines Corporation Encapsulated metal structures for semiconductor devices and MIM capacitors including the same
US6329233B1 (en) * 2000-06-23 2001-12-11 United Microelectronics Corp. Method of manufacturing photodiode CMOS image sensor
US6329234B1 (en) * 2000-07-24 2001-12-11 Taiwan Semiconductor Manufactuirng Company Copper process compatible CMOS metal-insulator-metal capacitor structure and its process flow
US6500724B1 (en) * 2000-08-21 2002-12-31 Motorola, Inc. Method of making semiconductor device having passive elements including forming capacitor electrode and resistor from same layer of material
US6451664B1 (en) * 2001-01-30 2002-09-17 Infineon Technologies Ag Method of making a MIM capacitor with self-passivating plates
US6710425B2 (en) * 2001-04-26 2004-03-23 Zeevo, Inc. Structure to increase density of MIM capacitors between adjacent metal layers in an integrated circuit
JP2003051501A (ja) * 2001-05-30 2003-02-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6338999B1 (en) * 2001-06-15 2002-01-15 Silicon Integrated Systems Corp. Method for forming metal capacitors with a damascene process
JP4065670B2 (ja) * 2001-08-09 2008-03-26 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6461914B1 (en) * 2001-08-29 2002-10-08 Motorola, Inc. Process for making a MIM capacitor
US6743489B2 (en) * 2001-10-11 2004-06-01 Odl, Incorporated Insulated glass and method of making same
KR100415537B1 (ko) * 2001-11-03 2004-01-24 주식회사 하이닉스반도체 반도체 소자 제조 방법
US6583491B1 (en) * 2002-05-09 2003-06-24 Taiwan Semiconductor Manufacturing Co., Ltd Microelectronic fabrication having microelectronic capacitor structure fabricated therein
US6720608B2 (en) * 2002-05-22 2004-04-13 United Microelectronics Corp. Metal-insulator-metal capacitor structure

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989621B (zh) * 2009-08-06 2012-03-07 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法
CN102420103A (zh) * 2011-05-26 2012-04-18 上海华力微电子有限公司 铜大马士革工艺金属-绝缘层-金属电容结构及制造工艺
CN102420103B (zh) * 2011-05-26 2013-09-11 上海华力微电子有限公司 铜大马士革工艺金属-绝缘层-金属电容结构及制造工艺
CN102867847A (zh) * 2011-07-05 2013-01-09 索尼公司 半导体器件、半导体器件制造方法及电子装置
CN102867847B (zh) * 2011-07-05 2016-12-21 索尼公司 半导体器件、半导体器件制造方法及电子装置
CN108257942A (zh) * 2016-12-28 2018-07-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108257942B (zh) * 2016-12-28 2020-06-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109155301A (zh) * 2018-08-13 2019-01-04 长江存储科技有限责任公司 具有帽盖层的键合触点及其形成方法
US11177231B2 (en) 2018-08-13 2021-11-16 Yangtze Memory Technologies Co., Ltd. Bonding contacts having capping layer and method for forming the same
US11715718B2 (en) 2018-08-13 2023-08-01 Yangtze Memory Technologies Co., Ltd. Bonding contacts having capping layer and method for forming the same

Also Published As

Publication number Publication date
US20050156278A1 (en) 2005-07-21
WO2005034201A2 (en) 2005-04-14
KR100861855B1 (ko) 2008-10-07
KR20060093698A (ko) 2006-08-25
JP4829792B2 (ja) 2011-12-07
US6876028B1 (en) 2005-04-05
US20050067701A1 (en) 2005-03-31
JP2007521661A (ja) 2007-08-02
CN100568507C (zh) 2009-12-09
EP1671358A4 (en) 2009-10-21
EP1671358A2 (en) 2006-06-21
WO2005034201A3 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
CN100568507C (zh) 金属-绝缘体-金属电容器及制造方法
CN102956439B (zh) 金属绝缘体金属电容器及制造方法
US8390038B2 (en) MIM capacitor and method of making same
US7223654B2 (en) MIM capacitor and method of fabricating same
US7843035B2 (en) MIM capacitors with catalytic activation layer
CN103811414B (zh) 铜蚀刻集成方法
US20060197183A1 (en) Improved mim capacitor structure and process
US11437312B2 (en) High performance metal insulator metal capacitor
US6483142B1 (en) Dual damascene structure having capacitors
TWI389297B (zh) 在半導體裝置中之金屬-絕緣體-金屬（ｍｉｍ）電容及其方法
US6809398B2 (en) Metal-to-metal antifuse structure and fabrication method
US7323736B2 (en) Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits
CN1862805A (zh) 接地屏蔽件及其方法
US6853082B1 (en) Method and structure for integrating metal insulator metal capacitor with copper
US7169680B2 (en) Method for fabricating a metal-insulator-metal capacitor
US11699650B2 (en) Integrated circuit structure with capacitor electrodes in different ILD layers, and related methods
CN100373546C (zh) 金属-绝缘层-金属电容的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171106

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171106

Address after: American New York

Patentee after: Core USA second LLC

Address before: New York grams of Armand

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171108

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171108

Address after: American New York

Patentee after: Core USA second LLC

Address before: New York grams of Armand

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091209