KR19980033333A - ＴｉＮ ＋ Ａｌ막과 그 제조방법 - Google Patents

ＴｉＮ ＋ Ａｌ막과 그 제조방법 Download PDF

Info

Publication number
KR19980033333A
KR19980033333A KR1019970056418A KR19970056418A KR19980033333A KR 19980033333 A KR19980033333 A KR 19980033333A KR 1019970056418 A KR1019970056418 A KR 1019970056418A KR 19970056418 A KR19970056418 A KR 19970056418A KR 19980033333 A KR19980033333 A KR 19980033333A
Authority
KR
South Korea
Prior art keywords
aluminum
thin film
tin
post
treatment step
Prior art date
Application number
KR1019970056418A
Other languages
English (en)
Inventor
루지옹-핑
쑤웨이-영
홍치-종
Original Assignee
윌리엄비.켐플러
텍사스인스트루먼츠인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄비.켐플러, 텍사스인스트루먼츠인코포레이티드 filed Critical 윌리엄비.켐플러
Publication of KR19980033333A publication Critical patent/KR19980033333A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 등각(conformal)의 안정적인 TiN + Al 막을 생성하여 화학적 조성 및 층상화(layering)의 선택시 융통성을 제공하는 방법에 관한 것이다. 이 신규의 방법에서는 다공성 TiCN 이 먼저 증착되고, 이어서 저온에서 CVD 알루미늄 조건(conditions)에 상기 다공성 증착막을 노출시킴으로써 Al 이 사용된다.

Description

ＴｉＮ ＋ Ａｌ 막과 그 제조방법
본 발명은 집적회로의 구조와 제조방법에 관한 것이다.
1980년대 중반 이후로 티타늄 나이트라이드(TiN)는 집적회로 제조시 확산장벽층의 매우 보편적인 재료가 되어왔다. 그러나 1990년대 후반에 금속화와 상호 접속 기술(interconnect technology)에 대한 요구가 증대함에 따라 더 나은 확산장벽과 점착 특성을 갖는 박막구조의 필요성이 증대하고 있다.
Ti-Al-N 막이 하나의 대안으로서 제안되고 있다. Ti-Al-N 막은 집적회로의 제조시 확산장벽으로 관심을 끌고 있다. 조성물(composition)에 (순수 TiN 조성물 대신에) 알루미늄을 사용하면 비정질 박막을 생성하게 되고, 이러한 박막은 확산 장벽으로 바람직하다.[이는 결정입계(grain boundary)를 따라 확산경로가 배제되기 때문이다] 이러한 응용(applications)에서 Al 부분은 박막이지만 내구성있는 천연산화막(durable native oxide)(주로 Al2O3)을 형성하게 되고, 따라서 그 재료(알루미늄 금속등, 그러나 TiN 과는 다름)는 공기 노출에 대해 스스로 자신을 보호하게 된다. 예를들면, Lee 등에 의한 (Ti1-xAlx)N coatings by plasma-enhanced chemical vapor deposition 12 J. VAC. SCI. TECHNOL. A 1602 (1994); Wahlstrom 등의 Crystal growth and microstructure of polycrystalline Ti1-xAlxN alloy films deposited by ultra-high-vacuum dual-target magnetron sputtering, 235 THIN SOLID FILMS 62 (1993); Lee and Lee에 의한 Compositionally gradient(Ti1-xAlx)N coatings made by plasma enhanced chemical vapor deposition, 13 J. VAC. SCI. TECHNOL. A 2030 (1995); Inoue 등에 의한 Structure and composition of (Ti, Al)N films prepared by r.f. planar magnetron sputtering using a composite target, 271 THIN SOLID FILMS 15(1995);를 참조하고, 이들은 본원에서 참고용으로 설명된다.
Ti-Al-N 막은 고체 대상(solid objects)의 하드 코팅층(hard coatings)으로도 인기가 있다. 티타늄 나이트라이드는 마찰 완화(friction-reducing) 또는 장식층(decorative layer)으로 가끔 사용되지만, 산화에 대해 안정적이지 못하므로 보호기능이 있는 오버코팅(some protective overcoat)이 자주 사용된다. 그러나 이러한 오버코팅은 막의 비용을 증가시킬 뿐만아니라 막의 내구성을 감소시킬 수도 있다.
Ti-Al-N 막은 질소 분위기에서 Ti-Al 합금 타켓을 이용하는 반응성 스퍼터링인 PVD법이나, TiCl4+ NH3+ AlCl3를 이용하는 CVD법중 어느 한 방법으로 제조된다. 반응성 스퍼터링법은 열악한 스텝커버리지(step coverage)와 Al/Ti 비율의 제한된 범위를 갖게되지만 CVD 법은 증착처리 동안 기판온도를 높게 할 필요가 있다(이것이 다중층 금속화의 문제임). CVD법은 기상반응(gas phase reactions)으로 인한 입자의 생성과 부식성 잔류물(corrosive residue 예를들어 Cl)이 남게되는 위험성도 있다.
혁신적 구조와 방법
본 출원은 이상 개략적으로 설명한 여러 방법의 단점을 극복하기 위해 티타늄, 알루미늄 및 질소를 함유하는 막을 생성하는 새로운 방법을 소개하고 있다. 개시되는 새로운 방법에서는 다공성 TiN 이 먼저 증착되고 이어서 Al 이 다공성 막의 기공 위와 안에 증착된다. 이렇게하면 알루미늄이 풍부한 표면층(금속성 알루미늄, 또는 알루미늄 나이트라이드, 또는 이들의 혼합물일수도 있음)을 갖는 다중층인 상당히 평탄한 막(planar film)이 생성된다. 대기에 노출되면 추가적인 산화에 대해 막을 보호하기 위해 경질의 산화막(hard oxide film)이 형성된다. 이러한 방법에 의해 형성된 막은 다른 방법에 비해 상이한 화학적조성을 제공할 수 있을 뿐만 아니라 부가적인 이점도 제공한다.
신규의 TiN + Al 막 구조는 통상적인 Ti-Al-N 막 보다 용이한 증착을 제공한다. Ti-Al-N 막 증착을 위한 PVD 방법과 비교하면 신규의 TiN+Al 증착법은 보다 나은 스텝커버리지를 제공할 뿐만 아니라 보다 넓은 범위의 화학적 조성이 이루어진다. Ti-Al-N 막 증착을 위한 TiCl4+ AlCl3+ NH3와 비교하면, 신규의 TiN + Al 증착법에서는 입자수(particulates)가 감소되고, 보다 낮은 온도에서의 증착이 가능해지며, 어떠한 부식성 잔류물도 남기지 않는다.
따라서 이상 개시된 방법은 양호한 스텝커버리지와; 최소화된 입자의 생성과; 화학적 조성의 선택시 융통성; 및 높은 제조능력의 이점을 제공한다.
이러한 신규의 방법에 의해 생성된 구조체(structures)는 멀티레벨 상호접속술(multilevel interconnect technology)의 확산장벽과, 페르비스키트 산화 유전체(perovskite oxide dielectrics)(예컨대 바륨 스트론튬 티탄산 또는 PLZT)에 의한 고밀도 DRAM 기억 캐패시터의 캐패시터 플레이트에 특히 유용하다. 이상 개시된 방법들은 고체 대상(solid objects)에 대한 자기보호(self-passivating) 하드 코팅층을 증착하는데 유리하게 이용될 수도 있다.
도 1 은 막을 형성하기 위한 방법의 흐름을 나타내는 도면.
도 2A 는 다공성 증착상태의 막을 나타내는 도면.
도 2B 는 알루미늄 처리후의 도 2A 의 막을 나타내는 도면.
도 3 은 도 2B 의 막의 XPS 특성화 결과를 나타내는 도면.
도 4 는 TiN 층이 알루미늄의 증착을 위해 어느 정도 핵형성을 하는지를 나타내는 도면.
도 5A 와 도 5B 는 개시된 혁신적 프로세스에 의해 증착된 장벽막상의 금속화의 일례를 나타내는 도면.
도 5C 는 DRAM 캐패시터 구조를 위한 확산장벽으로 TiN + Al 막을 사용하는 또다른 금속화의 실시예를 나타내는 도면.
도 6 은 도 1의 방법에 의해 제조된 확산장벽을 나타내는 현미경사진.
도면의 주요 부분에 대한 부호의 설명
200 : 다공성막
210 : 기판
510 : 전도층
515, 520 : 유전체
530 : 슬롯(확산장벽층)
540 : 홀
560 : 폴리사이드 게이트
본 발명의 수많은 혁신적인 기술사상이 바람직한 실시예를 참조하여 설명된다. 그러나 이러한 실시예는 본 명세서에 있어서 혁신적 기술사상의 유익한 용도중 단지 몇몇 예만을 나타내고 있음을 이해해야한다. 일반적으로 본 출원명세서에서 행해진 설명은 여러 청구된 발명중 어느 발명을 반드시 제한하려는 의도는 아니며, 더욱이 일부 설명은 소정의 발명 특징에 적용될 수도 있고, 기타 특징에 대해서는 적용되지 않을 수도 있다.
일반적으로 티타늄과 질소를 함유하는 박막을 증착하는 동안 입자의 형성은 TiCl4, AlCl3및 NH3를 사용하지 않고 TiN 막을 증착한 후에 알루미늄을 사용함(incorporating)으로써 감소될 수 있다. 이러한 혁신적인 방법은 어떠한 부식성 잔류물(residue)도 남겨두지 않으며, TiN 막의 안정성을 증가시킬 뿐만 아니라 우수한 스텝커버리지를 제공한다.
TiN + Al 막의 제조를 위한 공정순서의 일예가 도 1 에 도시되어 있다. 이러한 방법은 통상적인 CVD 시스템을 이용하여 수행된다.
제1 단계(단계 101)는 바람직하게는 Ti(NRR')4의 열적 분해를 통해 다공성 TiN 막을 증착하는 단계를 포함하며, 여기서 R, R' 는 각각 메틸 또는 에틸이 될 수 있다. 이것이 결과적으로 TiN 막에 대한 우수한 스텝커버리지를 갖는 금속-유기 화학 기상증착법(MOCVD)이다.
이러한 증착단계(단계 101)에 이어서, 다공성 막은 CVD 알루미늄조건에 노출되어(단계 102) Al 이 막내로 그리고 막의 표면상에 유입된다. CVD 알루미늄 조건은 TiN 층의 상부에 금속성 알루미늄을 적어도 50Å(보다 바람직하게는 100Å) 증착시킬 수 있을 정도로, 또한 TiN 층의 다공성(porosity)이나 거칠기(roughness)를 충족할 수 있도록 충분히 적용되는 것이 바람직하다. 알루미늄이 풍부한 표면층은 공기에 노출되는 즉시 산소와 반응하게 되어 내구성이 있는 천연산화물(주로 Al2O3)을 형성하게 된다. 따라서 본 명세서에서 개시된 방법에 의해 형성된 층은 공기에 노출되는 경우 (알루미늄과 같이 그러나 TiN 과는 달리)자기보호(self-passivate)를 하게된다.
표면층은 Al 과 Ti 의 비율이 적어도 5:1 이 되는 것이 바람직하며, 보다 구체적으로는 10;1 또는 그 이상(무한대까지)이 되는 것이 바람직하다. 이것은 금속 알루미늄의 박막층이 바로 표면에서 형성되도록 충분한 알루미늄 증착을 수행함으로써 가장 용이하게 달성된다. 이러한 실시예와는 달리 다소 덜 바람직하지만 경질의 알루미늄과 같은 천연 산화막을 형성할 수 있도록 표면에 충분히 알루미늄이 풍부해질 수 있다면 이러한 금속성 층은 보다 덜바람직하게 박막화 또는 제로화 두께(zero thickness)가 행해질 수 있다.
TiN + Al 막은 (알루미늄 나이트라이드 영역을 증가시킴으로써) 장벽층을 추가로 안정화시키기 위해 증착후 열처리(post-deposition thermal treatment, 단계 103)를 선택적으로 필요로 할 수 있다.
MOCVD TiN 은 도 4 에 도시된 바와 같이 CVD Al 에 대해 우수한 핵형성층(nucleating layer)이 될 수 있는 것으로 나타나고 있다. 데이터는 CVD TiN 프리코트(precoat) 두께의 함수로서 500Å CVD TiN 막에 증착된 3000Å CVD Al 막의 반사율을 나타내고 있다. 이것은 TiN 층이 알루미늄의 증착을 위해 용이하게 핵형성(nucleate)을 하게 될 것임을 나타내고 있다. 이러한 핵형성은 본 발명에 의해 제공되는 상당히 매끄러우면서도 박막인 알루미늄층의 증착을 용이하게 해준다.
도 2A 는 기판(210)위에 TiN(200)으로 된 증착상태의 다공성막을 나타내고 있다. 도 2B 는 알루미늄 처리 이후, 도 2A 의 막을 나타내고 있다. 알루미늄(220)은 열적인 분해를 통해 TiN 막의 기공(pores)에 증착되어 매끄러우면서도 알루미늄이 풍부해진 표면층을 생성하게 된다.
본 명세서에서 개시된 혁신적 방법을 이용하여 증착된 막은 우수한 스텝커버리지를 갖는다. 이것은 PVD 에 비해 현저한 이점이 된다.
제1실시예
제1 샘플실시예는 테트라키시디메틸아미노티타늄(tetrakisdimethylamino titanium;TDMAT)공급(예를들어 버블러로부터의 공급)으로부터 초기 TiN 증착이 수행되고, 이어서 알루미늄 처리 단계가 계속된다. TDMAT 의 열적인 분해에 의한 CVD TiN 의 증착은 양호한 스텝커버리지와 낮은 입자수를 갖는 층으로 나타난다. 다음의 표 1 은 본 명세서에서 설명되는 혁신적인 방법의 샘플 실시예를 이용한 실제적 테스트 수행에 의한 결과이다.
사용된 리액터: AMAT P-5000
시작 표면: TEOS 증착산화막
제1단계:
TDMAT 흐름: 70 sccm
N2흐름: 100 sccm
서셉터 온도: 460℃
전체압력: 1200 mTorr
시간: 30초
막두께: 40nm
조성: 다공성 TiCN
제2단계:
Al 소스 흐름: He/AlMe2H 200 sccm(버블러로부터)
희석제 흐름: H2300sccm + Ar 500 sccm
서셉터 온도: 200℃
전체 압력: 25000 mTorr
시간: 15초
막두께: TiAlN 위로의 Al 대략 10nm
다음의 표 2 는 급속한 열적 어닐링 단계로 이루어져 추가적인 안정성을 제공하는 제 3단계를 이용하여 얻어진 결과를 나타내고 있다. 제1단계는 상기 처음 테스트 실행시의 30초와 대비되는 단지 15초 동안 수행되고, 알루미늄소스의 흐름은 1/2로 감소되고 있음에 주목하라. 이러한 실시예는 표1에 도시된 실시예에 비해 개선된 스텝커버리지를 갖는다.
실험예
사용된 리액터: AMAT P-5000
시작표면: TEOS 산화막
제1단계
TDMAT 흐름: 70 sccm
N2흐름: 100 sccm
서셉터온도: 460℃
전체압력: 1200 mTorr
시간: 15초
조성: 다공성 Ti-N-C
제2단계:
Al 소스 흐름: He/AlMe2H 100 sccm(버블러로부터)
희석제 흐름: H2300sccm + Ar 500 sccm
서셉터 온도: 175℃
전체 압력: 25000 mTorr
시간: 15초
제3단계:
어닐링 온도: 460℃
시간: 90초
이러한 공정에 의하면 도 6 의 현미경 사진으로 나타낸 확산장벽층을 얻을 수 있으며, 그 표면은 상당히 평탄하다.
TDMAT 로부터 바로 증착된 TiN 막은 상당히 높은 탄소 농도를 갖는 것으로 보고되었다. 그러나 이점은 여러 금속화의 응용에 대해서는 문제가 되지 않는 것으로 나타났다. 상기 TiN 장벽 아래의 다이오드에 대한 누설 측정은 누설치가 전혀 증가되지 않았음을 나타냈다. TiCN 함유막을 사용하여 형성된 Al 플러그 구조체는 양호한 일렉트로마이그레이션 저항을 갖는다.
대안적인 실시예: TDEAT 로부터의 TiN 증착
대안적인 실시예에서 CVD TiN 은 테트라키시디메틸아미노티타늄(TDEAT)의 열적인 분해에 의해 증착된다. TDEAT로부터 바로 증착된 막은 TDMAT 로부터의 증착시와 유사한 불안정성 문제(instability problems)를 갖는 것으로 보고 되었다. 그러나 본 명세서에서 개시되는 연속적인 알루미늄의 처리단계는 TiN 증착을 위한 유일한 소스 개스로서 TDEAT를 사용하는 것과 관련된 문제를 회피할 수 있다.
대안적 실시예: TMEAT 로부터의 TiN 증착
또 다른 대안적 실시예에서는 TMEAT 의 열적인 분해에 의해 CVD TiN 이 증착된다. TDEAT 로부터 바로 증착된 TiN 막은 TDMAT 로부터의 증착시 처럼 유사한 불안정성 문제를 갖는 것으로 보고되었다. 그러나 본 명세서에서 개시되는 연속적인 알루미늄의 처리단계는 TiN 증착을 위한 유일한 소스 개스로서 TDEAT를 사용하는 것과 관련된 문제를 회피할 수 있다.
대안적 실시예: 175℃ 에서의 Al 증착
알루미늄 처리를 위해서는 저온이 이용되는 것이 바람직하다. 알루미늄 처리는 200℃ 또는 더 낮은 온도에서 수행되는 것이 바람직하며; 175℃ 정도로 낮은 온도가 성공적인 것으로 나타났다.(본 실시예에서의 그밖의 조건은 앞서 설명한 것들과 유사하다.)
특징 데이터
도 3은 이상 설명한 혁신적인 방법에 의해 증착된 TiN + Al 막의 XPS(x-ray photoelectron spectroscopy)의 깊이 프로파일 데이터를 나타낸 것이다. 이 데이터는 스퍼터링 시간에 대한 함수(깊이와 관련된)로서 화학적 조성을 나타내고 있다. 이 데이터에서 볼 수 있는 바와 같이 (대기에 노출된 이후)장벽막 구조체는 알루미늄 금속층위에, 알루미늄:티타늄 비율이 1:0 내지 0:1 로 대략 500Å 간격 이상 변하는 나이트라이드 층위에, 티타늄 나이트라이드 본체 위에, 표면 산화층(대략 Al2O3)을 갖는다.
본 명세서에서 설명된 혁신적인 방법에 따라 증착된 TiN+Al 막은 장벽 수행능력을 향상시키고, 금속화 구조체의 산화 저항(oxidation resistance)을 개선시키며, 그 다양한 예가 본 명세서에 개시된다.
금속화의 실시예1
본 명세서에서 개시된 혁신적인 방법은 금속화 처리(metallization applications) 특히, 구리 금속화에 이용될 수 있다. 예를들어 도 5A 에 도시된 것과 같은 한 금속화 처리에서는 부분적으로 제조된 구조체(structure)가 제공되며, 이 구조체는 보다 낮은 중간레벨(interlevel) 유전체(515)에 의해 둘러싸인 전도층(510)(통상 알루미늄 합금) 아래에 트랜지스터(도시생략)를 포함하고 있다. 이후 상부 중간레벨 유전체(520)(예컨대 TEOS-증착된 SiO2상의 BPSG)가 증착되고 통상적인 방법(예를들어 CMP;Chemical-mechanical polishing)으로 평탄화(planarized)된다. 이후 [물결무늬(damascene)라고하는 유형의 프로세스에서] 중간레벨 유전체(520)가 패턴화되고 에칭되어 금속화 라인이 요구되는 슬롯(530)을 형성하게 되고, 비어가 요구되는(즉, 기초 전도층의 전기적 콘택이 요구되는) 보다 깊은 홀(540)도 형성하게 된다. 이후 이상 설명한 방법중 하나를 이용하여 확산장벽층(530)이 증착된다. 이어서, 고전도성 금속(550)(예컨대 구리)이 통상적인 방법에 의해 전면적으로 증착되고, 다시 전면적으로 에칭 및 폴리싱(예를들어 CMP 이용)됨으로써 중간레벨 유전체(520)의 플랫면(flat surface)이 노출되며 어디에서도 금속(550)이 나타나지 않게된다.
이 실시예에서는 본 발명에 의해 제공된 장벽층이 중간레벨 유전체(520)의 노출부 전체를 덮고 있음에 주목하라. 즉, 금속(550)이 중간레벨 유전체(520)와 직접 접촉하는 곳은 전혀 존재하지 않는다. 이점이 중간레벨 유전체를 통한 반도체 기판으로의 구리원자(또는 금과 같은 수명억제기(lifetime killers))의 확산을 줄이는 것 같다.
금속화의 실시예2
도 5B 에 나타낸 바와 같이 또다른 금속화 실시예는 소스/드레인 확산층(562)에 정렬된 폴리사이드 게이트(560)를 갖는 트랜지스터의 형성을 포함하고 있다. 제1 중간레벨 유전체 층(564)이 순차적으로 형성된다.(선택적으로 이후에는 대응하는 추가적인 중간레벨 유전체층을 갖는 부가적인 폴리층의 증착과 패턴화가 이어지지만 이러한 과정은 나타내지 않았다.) 이상 설명된 혁신적인 방법을 이용하여 장벽층의 증착에 앞서 콘택 위치(566)가 패턴화되고 에칭된다. 이어서 금속층(580)이 증착되어 패턴화된다. 이 실시예에서 금속층(580)은 초대기압하(현재의 바람직한 실시예에서는 ForceFillTM프로세스를 이용)에서 콘택홀에 넣어지는 알루미늄합금이다.
금속화의 실시예3
본 발명의 또다른 금속화의 실시예는 DRAM 캐패시터 응용(application)에 대한 확산장벽으로서 TiN + Al 막의 응용을 포함하고 있음이 도 5C 에 도시되어 있다. 폴리플러그(poly-plug)(590)의 형성 후에 TiN + Al 막(592)이 폴리-Si 플러그(590)의 상부에 증착되고, 이어서 전극(594)(pt,Ru 등의 기타 금속)이 증착된다. 전극 구조체의 패터닝 이후에는 높은 유전상수의 산화막(596)(high dielectric constant oxide film)(예컨대 BaxSr1-xTiyO3)이 산화 분위기(oxidizing environment)에서 증착된다. 층에 대한 장벽작용(barrier action)이 없다면 산소는 전극/Si 인터페이스(592/590)로 확산되어 SiOx를 형성하게 될 것이다. 낮은 유전상수의 SiOx막이 연속해서(in series) 유효하게 삽입되어 캐패시터 셀의 유효 캐패시턴스를 감소시키기 때문에 SiOx의 형성은 바람직하지 못하다. 장벽으로서 TiN + Al 층(592)을 갖게 되면 전극 금속층(594)을 통해 확산하는 산소가 금속전극(594)과 TiN + Al 확산층간의 인터페이스에서 자기정렬 AlOx층을 형성하게 된다. 이러한 AlOx층(598)은 산소의 추가적인 확산을 효과적으로 차단할 수 있다.
본 명세서에서 개시된 혁신적인 실시예에 따르면, (a) TiN을 주성분으로 하는 다공성 박막을 증착하는 단계와; (b) 상기 (a) 단계 이후에 상기 다공성 박막의 기공(pores)에 그리고 그 표면에 알루미늄을 유입하는 단계를 포함하는데, 상기 다공성 박막의 표면상의 알루미늄은 대기압 노출에 대해 상기 다공성 박막을 보호하는 것을 특징으로 하는 박막 제조 방법이 제공된다.
본 발명의 또다른 실시예에 따르면, (a) 트랜지스터를 형성하는 단계와; (b) 중간레벨 유전체층을 형성하는 단계와; (c) 콘택 위치에 홀을 형성하도록 상기 유전체층을 패터닝하고 에칭하는 단계와; (d) TiN을 주성분으로하는 다공성 박막을 증착하는 단계와; (e) 단계 (d) 이후에, 상기 다공성 박막에 알루미늄을 유입하는 처리후 단계(post-treatent step)를 수행하는 단계; 및 (f) 금속층을 증착하는 단계를 포함하는 것을 특징으로 하는 집적 회로 제조 방법이 제공된다.
본 발명의 또 다른 실시예에 따르면, 그 최상면(topmost surface)에 알루미늄을 주성분으로 하는 산화층과; 그 아래에 적어도 5:1의 Al:Ti 원자비율을 갖는 알루미늄이 풍부한 층; 및 그 아래에 적어도 5:1의 Ti:Al 원자비율을 갖는 하부층으로 순조롭게 변화하는 조성물(composition)을 포함하는 것을 특징으로 하는 박막이 제공된다.
변형실시예와 다른 실시예(Modifications and Variations)
당업자라면 인식할 수 있겠지만 본 명세서에서 설명된 혁신적인 착상(concepts)은 수많은 응용범위 이상으로 변형 및 변화될 수 있으며, 따라서 특허가 허여되는 주제(요지;subject matter)의 범주는 제공된 예시적 특정 교시중 어느 것에 의해 제한되는 것은 아니다.
이상 설명된 금속화 층의 수는 청구항중 어느 것을 잠재적으로 제한하는 것은 아니며, 이는 보다 적은 층을 갖는 방법과 구조체에 적용될 수 있다는 점에 주목해야 한다.
이와 달리 AlH3(AlH3·NEtMe2를 통해) 또는 TEA(Al(C2H5)3) 또는 기타 공지된 Al 소스가 CVD법을 이용하여 TiN 막위에 증착될 수 있다. AlH3는 다공성 TiCN 막에 보다 용이한 Al 편입을 제공하는 장점이 있는 SiH4보다 활성이며 소형이다.
이와 달리 알루미늄 선증착단계(predeposition)는 저온 또는 극저온에서 수행될 수 있고, 이로 인해 웨이퍼가 가열됨으로써 알루미늄 전구체(precursor)의 열적 분해를 초래할 수 있다.
이와는 달리 다소 덜 바람직하지만 다른 기술(급속한 스퍼터 증착)이 다공성 TiN 층의 초기 증착을 위해 사용될 수 있다.
본 발명의 혁신적인 방법은 하드 코팅 응용시 현저한 이점을 제공한다. 본 명세서에서 설명된 혁신적인 방법을 이용하는 벌크 물품(articles)의 코팅은 이러한 물품에 대한 보호 코팅막을 제공할 필요성을 없애준다.
CVD 와 금속화의 일반적인 기술적 배경은 다음의 공개 문헌에서 발견되며, 이들 문헌은 METALLIZATION AND METAL-SEMICONDUCTOR INTERFACES(ed. Batra 1989) ; VLSI METALLIZATION: PHYSICS AND TECHNOLOGIES(ed. Shenai 1991); Murarka, METALLIZATION THEORY AND PRACTICE FOR VLSI AND ULSI(1993); HANDBOOK OF MULTILEVEL METALLIZATION FOR INTEGRATED CIRCUITS(ed. Wilson 등 1993); Rao, MULTILEVEL INTERCONNECT TECHNOLOGY(1993); CHEMICAL VAPOR DEPOSITION (ed.M.L.Hitchman 1993); 및 the semiannual conference proceedings of the Electrochemical Society on plasma processing; 들로서, 이들 전체 문헌은 본 명세서에서 참고로 설명되어, 다른 실시예와 구현에 관한 당업자의 지식을 살표보는데 도움을 주고 있다.
본 발명에 의하면 다공성 TiN 이 먼저 증착되고 이어서 Al 이 다공성 막의 기공 위와 안에 증착되도록 함으로써, 알루미늄이 풍부한 표면층인 상당히 평탄한 막이 생성되며, 이 막이 대기에 노출되면 경질의 산화막(hard oxide film)이 형성되어 추가적인 산화에 대해 자신을 보호할 수 있게 된다.

Claims (14)

  1. (a) TiN을 주성분으로하는 다공성 박막을 증착하는 단계; 및
    (b) 상기 (a) 단계 이후에, 상기 다공성 박막의 기공내에 그리고 그 박막의 표면에 알루미늄을 유입하는 단계를 포함하여, 그로 인하여 상기 다공성 박막의 표면상의 알루미늄은 대기노출에 대해 상기 다공성 박막을 보호하는 것을 특징으로 하는 박막 제조 방법.
  2. 제1항에 있어서, 상기 유입단계 이후에 증착후 열처리(post-deposition thermal treatment) 단계를 수행하는 단계를 추가로 포함하는 것을 특징으로 하는 박막 제조 방법.
  3. 제1항에 있어서, 상기 다공성 박막을 증착하는 단계는 아미노-복합 티타늄 화합물(amino-complexed titanium compound)의 열적 분해를 이용하는 것을 특징으로 하는 박막 제조 방법.
  4. 제1항에 있어서, 상기 유입단계는 200℃ 이하의 온도에서 수행되는 것을 특징으로 하는 박막 제조 방법.
  5. 제1항에 있어서, 상기 처리후 단계를 수행하는 단계는 알루미늄이 혼합된 실리콘 전구체(precursor)를 이용하여 상기 처리후 단계를 수행하는 것을 특징으로 하는 박막 제조 방법.
  6. 제1항의 방법에 의해 생성된 생성물.
  7. (a) 트랜지스터를 형성하는 단계;
    (b) 중간레벨 유전체층을 형성하는 단계;
    (c) 콘택 위치에 홀을 형성하도록 상기 유전체층을 패터닝하고 에칭하는 단계;-*
    (d) TiN을 주성분으로하는 다공성 박막을 증착하는 단계;
    (e) 단계 (d) 이후에, 상기 다공성 박막에 알루미늄을 유입하는 처리후 단계를 수행하는 단계; 및
    (f) 금속층을 증착하는 단계
    를 포함하는 것을 특징으로 하는 집적 회로 제조 방법.
  8. 제7항에 있어서, 상기 처리후 단계를 수행하는 단계 이후의 단계를 추가로 포함하여 증착후 열처리 단계를 수행하는 것을 특징으로 하는 집적 회로 제조 방법.
  9. 제7항에 있어서, 상기 다공성 박막을 증착하는 단계는 아미노-복합 티타늄 화합물의 열적분해를 이용하는 것을 특징으로 하는 집적 회로 제조 방법.
  10. 제7항에 있어서, 상기 유입단계는 200℃ 이하의 온도에서 수행되는 것을 특징으로 하는 집적 회로 제조 방법.
  11. 제7항에 있어서, 상기 처리후 단계를 수행하는 단계는 알루미늄이 혼합된 실리콘 전구체를 이용하여 상기 처리후 단계를 수행하는 것을 특징으로 하는 집적 회로 제조 방법.
  12. 제7항의 방법에 의해 생성된 생성물.
  13. 그 최상면(topmost surface)에,
    알루미늄을 주성분으로 하는 산화층;
    그 아래에,
    적어도 5:1의 Al:Ti 원자비율을 갖는 알루미늄이 풍부한 층; 및
    그 아래에,
    적어도 5:1의 Ti:Al 원자비율을 갖는 하부층으로 순조롭게 변화하는 조성물(composition)
    을 포함하는 것을 특징으로 하는 박막.
  14. 제13항에 있어서, 상기 알루미늄이 풍부한 층은 적어도 50Å의 금속성 알루미늄을 포함하는 것을 특징으로 하는 박막.
KR1019970056418A 1996-10-31 1997-10-30 ＴｉＮ ＋ Ａｌ막과 그 제조방법 KR19980033333A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US2879796P 1996-10-31 1996-10-31
US60/028,797 1996-10-31

Publications (1)

Publication Number Publication Date
KR19980033333A true KR19980033333A (ko) 1998-07-25

Family

ID=21845494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970056418A KR19980033333A (ko) 1996-10-31 1997-10-30 ＴｉＮ ＋ Ａｌ막과 그 제조방법

Country Status (3)

Country Link
EP (1) EP0839927A3 (ko)
KR (1) KR19980033333A (ko)
TW (1) TW365031B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100501497B1 (ko) * 2002-04-08 2005-07-18 동부아남반도체 주식회사 하층부 인터컨넥션 공정의 모니터링 방법
KR100861855B1 (ko) * 2003-09-30 2008-10-07 인터내셔널 비지네스 머신즈 코포레이션 금속-절연체-금속 커패시터 및 그 제조 방법
KR101066897B1 (ko) * 2007-03-15 2011-09-27 후지쯔 세미컨덕터 가부시키가이샤 화학 기상 성장 장치, 막의 형성 방법 및 반도체 장치의 제조 방법
KR101142334B1 (ko) * 2009-06-04 2012-05-17 에스케이하이닉스 주식회사 반도체 소자 및 그의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386034B1 (ko) 2000-12-06 2003-06-02 에이에스엠 마이크로케미스트리 리미티드 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54158775A (en) * 1978-06-05 1979-12-14 Toshiba Tungaloy Co Ltd Compound coated cutting tool
DE19515564B4 (de) * 1994-04-28 2008-07-03 Denso Corp., Kariya Elektrode für ein Halbleiterbauelement und Verfahren zur Herstellung derselben

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100501497B1 (ko) * 2002-04-08 2005-07-18 동부아남반도체 주식회사 하층부 인터컨넥션 공정의 모니터링 방법
KR100861855B1 (ko) * 2003-09-30 2008-10-07 인터내셔널 비지네스 머신즈 코포레이션 금속-절연체-금속 커패시터 및 그 제조 방법
KR101066897B1 (ko) * 2007-03-15 2011-09-27 후지쯔 세미컨덕터 가부시키가이샤 화학 기상 성장 장치, 막의 형성 방법 및 반도체 장치의 제조 방법
KR101142334B1 (ko) * 2009-06-04 2012-05-17 에스케이하이닉스 주식회사 반도체 소자 및 그의 제조방법

Also Published As

Publication number Publication date
TW365031B (en) 1999-07-21
EP0839927A3 (en) 1998-05-13
EP0839927A2 (en) 1998-05-06

Similar Documents

Publication Publication Date Title
EP0869544B1 (en) Method for depositing a diffusion barrier
KR100307463B1 (ko) 박막형성방법 및 반도체장치의 제조방법
KR100261017B1 (ko) 반도체 장치의 금속 배선층을 형성하는 방법
JP4719358B2 (ja) キャパシターの製造方法
JP5490829B2 (ja) 拡散バリアー層及びその製造方法
US6207557B1 (en) Method of forming multilayer titanium nitride film by multiple step chemical vapor deposition process and method of manufacturing semiconductor device using the same
KR100422417B1 (ko) 컨포멀 층을 형성하기 위한 다단계 방법
KR100274603B1 (ko) 반도체장치의제조방법및그의제조장치
JP3177228B2 (ja) 導体のための超薄単一相障壁層およびその製法
US5733816A (en) Method for depositing a tungsten layer on silicon
US6399490B1 (en) Highly conformal titanium nitride deposition process for high aspect ratio structures
US6440495B1 (en) Chemical vapor deposition of ruthenium films for metal electrode applications
US6413864B1 (en) Method of manufacturing a copper metal wiring in a semiconductor device
US6593236B2 (en) Method of forming a metal wiring in a semiconductor device with copper seed
US6120842A (en) TiN+Al films and processes
KR100451569B1 (ko) 수소배리어막을 구비한 반도체 장치의 제조 방법
KR19980033333A (ko) ＴｉＮ ＋ Ａｌ막과 그 제조방법
KR19980033334A (ko) 텡스텐 및 질소를 함유한 배리어 박막을 증착시키기 위한저온 처리 방법
US6734100B2 (en) Method of forming ruthenium thin film using plasma enhanced process
US6235631B1 (en) Method for forming titanium aluminum nitride layers
US20120046480A1 (en) Dense cu based thin film and the manufacturing process thereof
JPH11145077A (ja) 膜及びその製法
KR100422596B1 (ko) 캐패시터의 제조 방법
KR19980032971A (ko) 낮은 결함밀도의 등각 Ｔｉ－Ｓｉ－Ｎ 및 Ｔｉ－Ｂ－Ｎ 기초장벽막 제조방법
KR0183772B1 (ko) 티타늄 질화물 박막의 형성방법 및 그 방법에 따라 형성된 티타늄 질화물 박막

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid