KR101973248B1 - 극성, 비대칭성, 및 비-중심-대칭성 강유전성 물질들, 그러한 물질들을 포함하는 메모리 셀들, 및 관련 디바이스들 및 방법들 - Google Patents

극성, 비대칭성, 및 비-중심-대칭성 강유전성 물질들, 그러한 물질들을 포함하는 메모리 셀들, 및 관련 디바이스들 및 방법들 Download PDF

Info

Publication number
KR101973248B1
KR101973248B1 KR1020167035388A KR20167035388A KR101973248B1 KR 101973248 B1 KR101973248 B1 KR 101973248B1 KR 1020167035388 A KR1020167035388 A KR 1020167035388A KR 20167035388 A KR20167035388 A KR 20167035388A KR 101973248 B1 KR101973248 B1 KR 101973248B1
Authority
KR
South Korea
Prior art keywords
crystalline material
ferroelectric
ferroelectric crystalline
crystal structure
polar
Prior art date
Application number
KR1020167035388A
Other languages
English (en)
Other versions
KR20170007811A (ko
Inventor
서미트 씨. 팬데이
레이 비
로이 이. 미드
치안 타오
아쇼니타 에이. 차반
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20170007811A publication Critical patent/KR20170007811A/ko
Application granted granted Critical
Publication of KR101973248B1 publication Critical patent/KR101973248B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H01L27/11507
    • H01L27/1159
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40111Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region

Abstract

강유전성 메모리 셀은 반전 중심을 통한 반전 대칭 없이 극성 및 비대칭성 결정 구조를 갖는 강유전성 결정성 물질을 포함한다. 강유전성 결정성 물질은 본질적으로 하프늄(Hf) 및 지르코늄(Zr) 중 적어도 하나의 산화물로 이루어지지 않는다.

Description

극성, 비대칭성, 및 비-중심-대칭성 강유전성 물질들, 그러한 물질들을 포함하는 메모리 셀들, 및 관련 디바이스들 및 방법들{POLAR, CHIRAL, AND NON-CENTRO-SYMMETRIC FERROELECTRIC MATERIALS, MEMORY CELLS INCLUDING SUCH MATERIALS, AND RELATED DEVICES AND METHODS}
우선권 주장
본 출원은 "극성, 비대칭성, 및 비-중심-대칭성 강유전성 물질들, 그러한 물질들을 포함하는 메모리 셀들, 및 관련 디바이스들 및 방법들"에 대해, 2014년 5월 20일에 출원된, 미국 특허 출원 제14/282,520호의 출원일에 대한 혜택을 주장한다.
본 발명의 실시예들은 반도체 디바이스 설계 및 제조 분야에 관한 것이다. 보다 구체적으로, 본 발명의 실시예들은 강유전성 물질을 포함하는 강유전성 메모리 셀들을 형성하는 방법들에 그리고 반도체 디바이스 구조체들, 이를테면 메모리 디바이스들에 관한 것이다.
보다 큰 저장 용량 및 보다 빠른 액세스 속도에 대한 반도체 메모리 디바이스들에 대한 수요가 지속적으로 증가해왔다. 반도체 메모리 디바이스들은 휘발성 메모리 디바이스들 및 비-휘발성 메모리 디바이스들로 분류될 수 있다. 동적 랜덤 액세스 메모리(DRAM)는 고속 및 고 용량 데이터 저장을 가능하게 하는, 현저한 휘발성 메모리 디바이스이다. 비-휘발성 메모리 디바이스들의 예들은 ROM(판독-전용-메모리), EEPROM(전기적으로 소거가능한 프로그램가능한 ROM), FeRAM(강유전성 RAM), 및 MRAM(자기저항성 RAM)을 포함한다.
FeRAM 디바이스들에 관하여, 강유전성 물질이 정보를 저장하기 위해 사용된다. FeRAM 디바이스들은 DRAM 메모리 셀과 구성이 유사한, 1T-1C(1 트랜지스터-1 커패시터) 메모리 셀 설계를 포함하며, 여기서 하나의 커패시터 및 하나의 액세스 트랜지스터가 메모리 셀을 형성한다. DRAM 셀 커패시터의 유전 물질은 선형 유전 물질인 한편, FeRAM 셀 커패시터의 유전 물질은 강유전성 유전 물질을 포함한다. FeRAM 디바이스들은 강유전성 전계 효과 트랜지스터(FeFET)에 기초한, 1T(1 트랜지스터) 메모리 셀 설계를 포함할 수 있다. FeFET 메모리 셀에 대해, 게이트 분리 물질은 강유전성 유전 물질을 포함한다.
강유전(FE) 물질들은 적어도 두 개의 분극 상태를 소유하는 전기적으로 분극가능한 물질들이며, 이 분극 상태들은 외부 전기장의 인가에 의해 전환될 수 있다. FE 물질들의 각 분극 상태는 인가된 전기장이 제거된 후에도 적어도 일정한 시간 기간 동안 안정하게 유지된다. 분극 상태들의 이러한 안정성으로 인해, FE 물질들이 메모리 애플리케이션들에 대해 사용되어왔다. 분극 상태들 중 하나는 논리 "1"인 것으로 고려되고, 다른 상태는 논리 "0"이다. FE 물질들은 인가된 전기장 및 겉보기 저장 전하 간에 비-선형 관계를 가져, 히스테리시스 루프(hysteresis loop)의 형태인 강유전 특성을 야기한다. 여러 유형의 FE 메모리 디바이스, 이를테면 FeRAM 디바이스들, 및 NAND 및 NOR 디바이스들에 대한 FeFET가 보고되어 왔다.
페로브스카이트 물질들, 이를테면 타이타늄산 지르콘산 연(PZT)은 통상적으로 FE 메모리 디바이스 애플리케이션들에 대한 FE 물질들로서 사용되어왔다. 그러나, 그러한 종래 FE 메모리 디바이스들은 보통 페로브스카이트 물질들이 저 잔류 분극(Pr)을 보이기 때문에 비트 밀도 및 확장성 면에서 충분하지 않다. FeRAM에 대해, 강유전성 PZT 필름의 두께는 200 나노미터(nm)이하이어야 한다. 따라서, 20 nm 미만-FE 메모리 디바이스들에 대한 종래 FE 물질들의 사용이 제한되어왔다. 또한, 종래 FE 물질들, 이를테면 PZT는 표준 반도체 프로세싱 기술들과 제한된 양립성을 보유한다.
사방정상의 실리콘 도핑된 산화 하프늄(SiHfO2)의 박막들이 FE 메모리 디바이스들에 대한 FE 물질로서 연구되어져 왔다. 그러나, 사방정상의 SiHfO2는 안정하지 않고, 특정한 제한적 프로세싱 기술들이 사방정상을 안정화시키기 위해 이용되어야 한다. 예를 들어, 질화 타이타늄(TiN) 상부 전극이 고온 어닐링 프로세스를 통해 SiHfO2 물질의 결정화를 유도하기 전에, SiHfO2 물질의 박막 위헤 형성될 수 있다. 위에 가로놓인 TiN 상부 전극 캡이 있을 때 SiHfO2 물질을 결정화함으로써, 사방정상의 SiHfO2 물질은 TiN 상부 전극의 기계적 구속(즉, 캡핑) 효과에 의해 형성되고 안정화되며, 이는 하지의 SiHfO2 물질을 기계적으로 변형시킨다. 그러한 SiHfO2 물질을 FE 메모리 디바이스에 대한 FE 물질로서 사용함으로써, FE 물질의 필요 두께가 10 nm 미만으로 감소될 수 있음이 보고되어져 왔다.
2012년 11월 6일에 발행된, Boescke에의 미국 특허 8,304823은 강유전성 메모리 셀을 제조하기 위한 방법을 개시한다. Hf, Zr 또는 (Hf, Zr)의 아몰퍼스 산화층이 캐리어 위에 형성되고, 그 다음 도포층이 아몰퍼스 산화층 상에 형성된다. 아몰퍼스 산화층을 도포층의 구속(즉, 기계적 캡핑)으로 이의 결정화 온도를 초과하는 온도까지 가열 시, 아몰퍼스 산화층의 적어도 부분은 이의 결정 상태를 아몰퍼스에서 크리스털린으로 바꿔, FE 메모리 셀에 대한 FE 물질로서 적합한 결정화된 산화층을 야기한다.
도 1은 본 발명의 실시예에 따른 1T-FeRAM 메모리 셀의 단면도이다;
도 2는 본 발명의 다른 실시예에 따른 1T-FeRAM 메모리 셀의 단면도이다;
도 3은 본 발명의 또 다른 실시예에 따른 1T-FeRAM 메모리 셀의 단면도이다;
도 4a는 정지 상태의 도 1의 메모리 셀과 같은 1T-FeRAM 메모리 셀의 단면도이며, 여기서 Vd, Vg, Vs, 및 Vb의 전압들은 0V로 설정된다;
도 4b는 "기록 0" 작동 상태의 도 1의 메모리 셀과 같은 1T-FeRAM 메모리 셀의 단면도이며, 여기서 게이트 전압(Vg)은 0V 초과로 설정되고, Vd, Vs, Vb는 0V로 설정된다;
도 4c는 "기록 1" 작동 상태의 도 1의 메모리 셀과 같은 1T-FeRAM 메모리 셀의 단면도들이며, 여기서 게이트 전압(Vg)는 0V 미만으로 설정되고, Vd, Vs, Vb는 0V로 설정된다;
도 5는 본 발명의 다른 실시예에 따른 1T-1C FeRAM 메모리 셀의 단면도이다; 그리고
도 6은 본 발명의 실시예에 따른 FeRAM 메모리 셀 어레이의 부분의 간략화된 평면도이다.
반전 중심에 대한 반전 대칭 없이 극성 및 비대칭성 결정 구조를 포함하는 강유전성 물질을 포함하되, 강유전(FE) 결정 물질은 본질적으로 하프늄(Hf) 및 지르코늄(Zr) 중 적어도 하나의 산화물로 이루어지지 않는, 반도체 구조체들이 개시된다. 강유전성 결정성 물질은 반전 중심을 통한 반전 대칭의 형성을 방지하기 위해 도핑, 기계적 변형, 또는 양자로 될 수 있다. 또한 그러한 강유전성 물질을 포함하는 반도체 구조체, 및 관련 반도체 디바이스들을 형성하는 방법들이 개시된다.
다음 설명은 본 발명의 실시예들의 완전한 설명을 제공하기 위해 구체적 세부사항들, 이를테면 물질 유형들, 물질 두께들, 및 처리 조건들을 제공한다. 그러나, 해당 기술분야의 통상의 기술자는 본 발명의 실시예들이 이들 구체적 세부사항을 채용하지 않아도 실시될 수 있음을 이해할 것이다. 사실, 본 발명의 실시예들은 산업에서 채용되는 종래 제조 기술들과 함께 실시될 수 있다. 또한, 본 명세서에 제공되는 설명은 반도체 디바이스 구조체를 형성하기 위한 완전한 공정 흐름을 형성하지 않으며, 아래에 설명될 반도체 디바이스 구조체들의 각각이 완전한 반도체 디바이스를 형성하지는 않는다. 단지 본 발명의 실시예들을 이해하는데 필요한 그것들의 공정 과정들 및 구조들이 아래에 상세하게 설명된다. 완전한 반도체 디바이스를 형성하기 위한 추가 과정들은 종래 제조 기술들에 의해 수행될 수 있다. 또한 본 출원에 첨부된 도면들은 단지 예시 목적들을 위함이고, 따라서 일정한 축적으로 도시된 것은 아니다. 추가적으로, 도면들 간에 공통적인 요소들은 동일한 참조 부호를 보유할 수 있다.
본 명세서에서 사용될 때, 단수 형태들 "한", "하나의" 및 "그"는 문맥상 명백히 다르게 표시되지 않는 한, 복수 형태들도 포함하도록 의도된다.
본 명세서에서 사용될 때, 관계적 용어들, 이를테면 "상부," "하부," "~ 위," "~아래," 등은 본 발명 및 첨부 도면들을 이해하는데 있어서 명확성 및 편의성을 위해 사용되고 문맥이 분명히 다르게 표시하는 경우를 제외하고는, 임의의 특정한 우선, 배향, 또는 순서를 암시하거나 이에 의존적이지 않다.
본 명세서에서 사용될 때, 용어 "기판"은 구성요소들, 이를테면 반도체 디바이스 내 구성요소들이 형성되는 기초 물질 또는 구성을 의미하고 포함한다. 기판은 반도체 기판, 지지 구조체 상의 베이스 반도체 물질, 금속 전극, 또는 그것 상에 형성되는 하나 이상의 물질, 구조체, 또는 영역을 가지는 반도체 기판일 수 있다. 기판은 종래 실리콘 기판 또는 반도체 물질을 포함하는 다른 벌크 기판일 수 있다. 본 명세서에서 사용될 때, 용어 "벌크 기판(bulk substrate)"은 실리콘 웨이퍼들 뿐만 아니라, 실리콘 온 인슐레이터("SOI") 기판들, 이를테면 실리콘 온 사파이어("SOS") 기판들 및 실리콘 온 글래스("SOG") 기판들, 베이스 반도체 기초 상의 실리콘 에피택셜층들, 또는 다른 반도체 또는 광전자 물질들, 이를테면 다른 것들 중에서도, 실리콘 게르마늄(Si1 - xGex, 여기서 x는 예를 들어, 0.2 내지 0.8 몰분율), 게르마늄(Ge), 갈륨 비화물(GaAs), 갈륨 질화물(GaN), 또는 인듐 포스파이드(InP)를 의미하고 포함한다. 뿐만 아니라, 다음 설명에서 "기판"이 언급될 때, 베이스 반도체 구조체 또는 기초에 물질들, 영역들, 또는 접합들을 형성하기 위해 이전 공정 단계들이 이용되었을 수 있다.
개시된 강유전성 물질들은 FeRAM 디바이스들에 적합할 수 있다. 비-제한적인 예들로서, FeRAM 디바이스들은 이에 한정되는 것은 아니지만, 1T-1C(1 트랜지스터-1 커패시터) FE 메모리 셀, 또는 강유전성 전계 효과 트랜지스터(FeFET)에 기초한 1T(1 트랜지스터) FE 메모리 셀을 포함할 수 있다.
도 1 내지 도 4는 1T-FeRAM 메모리 셀들의 비-제한적인 예들을 도시하며, 도 5는 1T-1C FeRAM 메모리 셀의 비-제한적인 예를 도시한다.
도 1은 개시된 FE 결정성 물질에 의해 대체되는 선형 산화 유전 물질을 갖는 금속-산화막-반도체 전계-효과 트랜지스터(MOSFET)와 구조적으로 유사한 개시된 1T-FeRAM(FeFET) 메모리 셀의 비-제한적인 예를 도시한다. 1T-FeRAM 메모리 셀(100)은 기판(102), 소스(104), 드레인(106), 기판(102) 위 FE 결정성 물질(140), 및 FE 결정성 물질(140) 위 게이트 전극 물질(160)을 포함한다.
FE 결정성 물질(140)은 반전 중심을 통한 반전 대칭 없이 극성 및 비대칭성 결정 구조를 포함할 수 있으되, 강유전성 결정성 물질은 본질적으로 하프늄(Hf) 및 지르코늄(Zr) 중 적어도 하나의 산화물로 이루어지지 않는다.
결정화 시, FE 결정성 물질(140)은 다결정성 마이크로구조들을 형성할 수 있되, 다결정성 마이크로구조 내 적어도 몇몇 입자 또는 결정은 강유전 속성들을 갖는다. 다결정성 마이크로구조 내 몇몇 입자 또는 결정은 강유전 속성들을 보이지 않을 수 있다. 일반적으로, 극성, 비대칭성, 비-중심-대칭성 상 또는 상들은 강유전 특성들을 보인다.
몇몇 실시예에서, FE 결정성 물질(140)은 사방정상, 정방정상, 입방정상, 단사정상, 삼사정성, 삼방정성, 및 육방정상으로 이루어진 그룹으로부터 선택되는 극성, 비대칭성, 비-중심-대칭성 상을 포함할 수 있다.
몇몇 실시예에서, FE 결정성 물질(140)은 사방정상 및 정방정상으로 이루어진 그룹으로부터 선택되는 극성, 비대칭성, 비-중심-대칭성 상을 포함할 수 있다.
몇몇 실시예에서, FE 결정성 물질(140)은 Pca21, Pbc21, Pmc21, Pmn21, 및 Pna21으로 이루어진 그룹으로부터 선택되는 공간군에 대응하는 비-중심-대칭성 사방정계 구조를 포함할 수 있다.
Pca21 공간군에 대응하는 비-중심-대칭성 사방정계 구조를 갖는, FE 결정성 물질들(140)의 비-제한적인 예들은 이에 한정되는 것은 아니지만, V2P2O9, K3Mo3ScO12, BaYCo4O8, CaNa2Al4Si4O16, 또는 LaNa3V2O8을 포함할 수 있다.
Pbc21 공간군에 대응하는 비-중심-대칭성 사방정계 구조를 갖는 FE 결정성 물질들(140)의 비-제한적인 예들은 이에 한정되는 것은 아니지만, V2P2O9, K3Mo3ScO12, BaYCo4O8, CaNa2Al4Si4O16, 또는 LaNa3V2O8을 포함할 수 있다.
Pmc21 공간 그룹에 대응하는 비-중심-대칭성 사방정계 구조를 갖는 FE 결정성 물질들(140)의 비-제한적인 예들은 이에 한정되는 것은 아니지만, SnGa4Se7, SeO2, TixTayLazO11(상기 식에서 x+y+z = 3), 또는 In11Mo40O62를 포함할 수 있다. 일 실시예에서, Pmc21 공간군에 대응하는 비-중심-대칭성 사방정계 구조를 갖는 FE 결정성 물질(140)은 Ti1.92Ta 1.08La3O11일 수 있다.
Pmn21 공간군에 대응하는 비-중심-대칭성 사방정계 구조를 갖는 FE 결정성 물질들(140)의 비-제한적인 예들은 이에 한정되는 것은 아니지만 TiSO5, V2O5, Sr5Nb5O16, 또는 ZrMo2O8을 포함할 수 있다.
Pna21 공간군에 대응하는 비-중심-대칭성 사방정계 구조를 갖는 FE 결정성 물질들(140)의 비-제한적인 예들은 이에 한정되는 것은 아니지만, Si2Y2O7, Sr2P2O7, 또는 Ti0 . 98Zr0 . 02RbPO5를 포함할 수 있다.
몇몇 실시예에서, FE 결정성 물질(140)은 P422, P4212, P4122, P41212, P4222, P42212, P4322, 및 P43212로 이루어진 그룹으로부터 선택되는 공간군에 대응하는 비-중심-대칭성 정방정계 구조를 포함할 수 있다.
몇몇 실시예에서, FE 결정성 물질(140)에는 적어도 실질적으로 지르코늄 및 하프늄이 없을 수 있다.
몇몇 실시예에서, FE 결정성 물질(140)은 반전 중심을 통한 반전 대칭의 형성을 방지하기 위해 도핑, 기계적 변형, 또는 양자로 될 수 있다.
몇몇 실시예에서, FE 결정성 물질(140)은 Ti1.1Zr0.893Hf0.008O4, Ti1.92Ta 1.08 La3O11, Sr5Nb5O16, ZrMo2O8, Si2Y2O7, 및 Ti0 . 98Zr0 . 02RbPO5로 이루어진 그룹으로부터 선택되는 3원 또는 4원 산화 물질을 포함한다.
몇몇 실시예에서, FE 결정성 물질(140)은 이트륨(Y), 란타넘(La), 가돌리늄(Gd), 니오븀(Nb), 탄탈륨(Ta), 바나듐(V), 포스포러스(P), 포타슘(K), 스칸듐(Sc), 루비듐(Rb), 셀레늄(Se), 틴(Sn), 마그네슘(Mg), 칼슘(Ca), 바륨(Ba), 및 인듐(In)으로 이루어진 그룹으로부터 선택되는 적어도 하나의 도펀트를 포함할 수 있다.
FE 결정성/다결정성 물질에 포함되는 도펀트들은 FE 메모리 셀의 내구성을 증가시키고, 항전계/전압(Ec/Vc)을 낮추고, 커패시턴스/유전 상수 및 이의 주파수 응답을 조정하고, 계면들에서의 또는 상대 벌크에서의 산화 환원 저항성을 향상하고, 산소 공공(oxygen vacancy) 발생/이동 및 재분배를 감소시키기 위해 뿐만 아니라, 증가된 잔류/자연 발생 분극으로 이어지는 FE 상을 안정화시키기 위해 이용될 수 있다.
몇몇 실시예에서, FE 결정성 물질(140)은 적어도 하나의 금속으로 이루어진 그룹으로부터 선택되는 가돌리늄(Gd), 란타넘(La), 바나듐(V), 포스포러스(P), 포타슘(K), 스칸듐(Sc), 루비듐(Rb), 셀레늄(Se), 틴(Sn), 마그네슘(Mg), 칼슘(Ca), 바륨(Ba), 및 인듐(In)으로 이루어진 그룹으로부터 선택되는 적어도 하나의 물질로 도핑된 하이-k 유전 물질을 포함할 수 있다. 하이-k 유전 물질은 산화 하프늄(HfOx), 산화 지르코늄(ZrOx), 산화 타이타늄(TiOx), 산화 하프늄 지르코늄(HfZrOx), 산화 하프늄 타이타늄(HfTiOx), 또는 산화 하프늄 실리콘(HfSiOx)을 포함한다. FE 결정성 물질(140)은 약 0.5 중량% 내지 약 30 중량% 양의 적어도 하나의 금속을 포함할 수 있다.
일 실시예에서, FE 결정성 물질(140)은 이트륨(Y)으로 도핑된 하이-k 유전 물질을 포함할 수 있으되, 하이-k 유전 물질은 산화 하프늄(HfOx), 산화 지르코늄(ZrOx), 산화 타이타늄(TiOx), 산화 하프늄 지르코늄(HfZrOx), 산화 하프늄 타이타늄(HfTiOx), 또는 산화 하프늄 실리콘(HfSiOx)을 포함한다. FE 결정성 물질(140)은 약 0.5 중량% 내지 약 25 중량% 양의 Y를 포함할 수 있다
일 실시예에서, FE 결정성 물질(140)은 스트론튬(Sr)으로 도핑된 하이-k 유전 물질을 포함할 수 있으되, 하이-k 유전 물질은 산화 하프늄(HfOx), 산화 지르코늄(ZrOx), 산화 타이타늄(TiOx), 산화 하프늄 지르코늄(HfZrOx), 산화 하프늄 타이타늄(HfTiOx), 또는 산화 하프늄 실리콘(HfSiOx)을 포함한다. FE 결정성 물질(140)은 약 0.05 중량% 내지 약 20 중량% 양의 Sr을 포함할 수 있다.
일 실시예에서, FE 결정성 물질(140)은 니오븀(Nb) 및 탄탈륨(Ta)으로 도핑된 하이-k 유전 물질을 포함할 수 있으되, 하이-k 유전 물질은 산화 하프늄(HfOx), 산화 지르코늄(ZrOx), 산화 타이타늄(TiOx), 산화 하프늄 지르코늄(HfZrOx), 산화 하프늄 타이타늄(HfTiOx), 또는 산화 하프늄 실리콘(HfSiOx)을 포함한다. Nb 및 Ta 중 적어도 하나는 FE 결정성 물질(140)에 약 0.2 중량% 내지 약 10 중량% 양으로 존재할 수 있다.
FE 결정성 물질(140)은 임의의 종래 기술들에 의해 기판(102) 위에 형성될 수 있다. 종래 기술들의 비-제한적인 예들은 이에 한정되는 것은 아니지만, 원자층 증착(ALD), 유기 금속 원자층 증착(MOALD), 화학 증착(CVD), 유기 금속 화학 증착(MOCVD), 및 물리 증착(PVD)을 포함할 수 있다.
몇몇 특정한 실시예에서, FE 결정성 물질(140)은 FE 산화 금속, 산화제, 그리고 임의로, FE 산화 금속의 반전 대칭을 막을 수 있는 도펀트에 기초한 ALD 또는 MOALD 공정에 의해 기판(102) 위에 형성될 수 있다. ALD 또는 MOALD 공정은 약 150℃ 내지 약 350℃의 온도, 및 약 10 mtorr 내지 약 10 torr의 얍력에서 수행될 수 있다.
다양한 공지된 산화제가 공정을 위해 사용될 수 있다. 비-제한적인 예들로서, 산화제는 이에 한정되는 것은 아니지만, 수증기(H2O), 과산화수소(H2O2), 오존(O3), 또는 산소(O2)를 포함할 수 있다.
FE 결정성 물질(140)이 Zr-계 물질을 포함할 때, FE 결정성 물질(140)은 임의의 공지된 Zr-전구체들에 기초한 ALD 공정에 의해 형성될 수 있다. Zr-전구체들의 비-제한적인 예들은 이에 한정되는 것은 아니지만, ZrCl4, C8H24N4Zr, 또는 (C5H5)Zr[N(CH3)2]3를 포함할 수 있다.
FE 결정성 물질(140)이 Hf-계 물질을 포함할 때, FE 결정성 물질(140)은 임의의 공지된 Hf 전구체들에 기초한 ALD 공정에 의해 형성될 수 있다. Hf-전구체들의 비-제한적인 예들은 이에 한정되는 것은 아니지만, HfCl4, C8H24N4Hf, 또는 (C5H5)Hf[N(CH3)2]3를 포함할 수 있다.
FE 결정성 물질(140)이 Ti-계 물질을 포함할 때, FE 결정성 물질(140)은 임의의 공지된 Ti 전구체들에 기초한 ALD 공정에 의해 형성될 수 있다. Ti-전구체들의 비-제한적인 예들은 이에 한정되는 것은 아니지만, TiCl4, C8H24N4Ti, 또는 (C5H5)Ti[N(CH3)2]3를 포함할 수 있다.
FE 결정성 물질(140)이 도펀트를 포함할 때, FE 결정성 물질(140)에서의 도펀트의 양은 전구체들의 사이클 비율을 달리함으로써 정의될 수 있다. 도펀트의 함량은 임의의 종래 기술들에 의해 모니터링 및 결정될 수 있으며, 그에 따라 본 명세서에서 상세하게 설명되지는 않는다. 그러한 기술들들의 비-제한적인 예들은 이에 한정되는 것은 아니지만, 2차 이온 질량 분석법, X-선 광전자 분광법(XPS), 고 해상도 투과 분광법(HR-TEM) 등을 포함할 수 있다. 몇몇 실시예에서, FE 결정성 물질(140)에서 도펀트의 양은 약 0.05 중량% 내지 약 30 중량%의 범위에 있을 수 있다. 도펀트의 양은 FE 결정성 물질(140)의 두께, 140 또는 상부 전극(160)의 처리 온도, 또는 어닐링 조건들 이를테면 금속화 후 어닐링(PMA) 조건들에 따를 수 있다. 예를 들어, FE 결정성 물질(140)의 두께를 증가시킬 때, 강유전 속성들을 갖는 원하는 결정화를 달성하기 위해 도펀트의 양도 또한 증가되어야 할 수 있다.
몇몇 실시예에서, FE 결정성 물질(140)의 두께는 약 1 nm 내지 약 100 nm의 범위에 있을 수 있다. 몇몇 실시예에서, FE 결정성 물질(140)의 두께는 약 2 nm 내지 약 20 nm의 범위에 있을 수 있다.
게이트 전극 물질(160)은 반도체 구조체(100)를 제공하기 위해 FE 결정성 물질(140) 위에 형성될 수 있다. 게이트 전극 물질(160)은 임의의 종래 기술들에 의해 FE 결정성 물질(140) 위에 형성될 수 있다. 종래 기술들의 비-제한적인 예들은 이에 한정되는 것은 아니지만, 원자층 증착(ALD), 플라즈마 강화 원자층 증착(PE-ALD), 원자 증착(AVD), 자외선 지원 원자층 증착(UV-ALD), 화학 증착(CVD), 플라즈마 강화 화학 증착(PECVD), 또는 물리 증착(PVD)을 포함할 수 있다.
임의의 종래 게이트 전극 물질이 게이트 전극 물질(160)을 위해 사용될 수 있다. 그러한 물질들은 원소 금속, 둘 이상의 원소 금속의 합금, 도전성 금속 화학물, 도전적으로 도핑된 반도체 물질, 또는 이들의 혼합물들을 포함할 수 있다. 비-제한적인 예들은 이에 한정되는 것은 아니지만, TiN, TiCN, TiAlN, TiAlCN, Ti-W, Ru-TiN, 또는 RuCN을 포함할 수 있다.
그에 따라, 본 발명은 복수의 메모리 셀을 포함하는 강유전성 메모리 디바이스를 설명한다. 메모리 셀들의 각각은 적어도 하나의 전극 및 적어도 하나의 전극에 근접하게 배치된 강유전성 결정성 물질을 포함한다. 강유전성 결정성 물질은 전기적으로 충전된 상태에서 적어도 하나의 전극에 의해 생성되는 전기장에 의해 분극된다. 강유전성 결정성 물질은 반전 중심을 통한 반전 대칭 없이 극성 및 비대칭성 결정 구조를 갖는다. 강유전성 결정성 물질은 산화 하프늄(HfOx), 산화 지르코늄(ZrOx), 산화 타이타늄(TiOx), 산화 하프늄 지르코늄(HfZrOx), 산화 하프늄 타이타늄(HfTiOx), 및 산화 하프늄 실리콘(HfSiOx)으로 이루어진 그룹으로부터 선택되는 물질을 포함한다. 강유전성 결정성 물질은 이트륨(Y), 스트론튬(Sr), 니오븀(Nb), 탄탈륨(Ta), 란타넘(La), 가돌리늄(Gd) ,바나듐(V), 포스포러스(P), 포타슘(K), 스칸듐(Sc), 루비듐(Rb), 셀레늄(Se), 틴(Sn), 마그네슘(Mg), 칼슘(Ca), 바륨(Ba), 및 인듐(In)으로 이루어진 그룹으로부터 선택되는 적어도 하나의 도펀트를 더 포함한다.
뿐만 아니라, 본 발명은 반도체 구조체를 형성하는 방법을 설명한다. 방법은 기판 위에 강유전성 결정성 물질을 형성하는 단계, 및 강유전성 결정성 물질에 근접하게 적어도 하나의 전극을 형성하는 단계를 포함한다. 강유전성 결정성 물질은 반전 중심을 통한 반전 대칭 없이 극성 및 비대칭성 결정 구조를 갖는다. 강유전성 결정성 물질은 본질적으로 하프늄(Hf) 및 지르코늄(Zr) 중 적어도 하나의 산화물로 이루어지지 않는다.
몇몇 실시예에서, 방법은 강유전성 결정성 물질을 어닐링하는 단계 및 강유전성 결정성 물질의 결정 구조를 바꾸는 단계를 더 포함할 수 있다.
FE 결정성 물질(140)은 결정체를 원하는 강유전성 상으로 개시되게 하기 위해 어닐링될 수 있다. FE 결정성 물질(140)을 원하는 강유전성 상으로 어닐링하는 것은 증착 후 어닐링(PDA) 또는 금속화 후 어닐링(PMA) 공정에 의해 수행될 수 있다.
PDA 공정에서, FE 결정성 물질(140)은 FE 결정성 물질(140) 위에 게이트 전극 물질(160)을 형성하기 전에 원하는 강유전성 상으로 어닐링된다.
PMA 공정에서, FE 결정성 물질(140)은 게이트 전극 물질(160)이 FE 결정성 물질(140) 위에 형성된 후 원하는 강유전성 상으로 어닐링된다. 몇몇 실시예에서, PMA 어닐링은 주변 니트로겐(N2) 또는 아르곤(Ar) 조건 아래 급속 열 처리(RTP) 어닐링 기술에 의해 수행될 수 있다.
따라서, 몇몇 실시예에서, 방법은 강유전성 결정성 물질의 극성 및 비대칭성 결정 구조를 안정화시키기 위해 강유전성 결정성 물질을 기계적으로 변형시키는 단계를 더 포함할 수 있다.
FE 결정성 물질(140)이 PDA 공정에 의해 어닐링될지 또는 PMA 공정에 의해 어닐링될지는 이에 한정되는 것은 아니지만, 하이-k 유전 물질의 유형, 도펀트의 유형 및 양, 또는 원하는 FE 결정성 상의 구조를 포함하여, 다양한 요인에 따른다.
PDA 또는 PMA 어닐링 조건들은 다양한 제어 요인에 기초하여 정의될 수 있다. 비-제한적인 예들에 의해, 그러한 제어 요인은 이에 한정되는 것은 아니지만, FE 결정성 물질(140)의 조성, FE 결정성 물질(140)의 두께, 및 FE 결정성 물질(140) 위에 가로놓인 전극 물질(160)의 조성 및 두께(PMA 공정의 경우)를 포함할 수 있다. 상대적으로 얇은 FE 결정성/다결정성 물질(140)은 보다 높은 어닐링 온도 및 보다 긴 어닐링 시간을 필요로 할 수 있다. 어닐링 요건은 공교하게 FE 물질(140)의 선택에 따르고, 그에 따라, 본 발명의 몇몇 실시예에서, 금속화 후 어닐이 제거되며, 단지 증착 후 어닐이면 충분할 수 있게 된다. FE 결정성/다결정성 물질(140) 및/또는 전극 물질(160)의 두께에 더하여, 기판 유도 응력은 중요한 역할을 할 수 있으며, 어닐링 조건들에 상당한 영향을 미칠 수 있다.
FE 결정성 물질(140)이 적어도 하나의 도펀트를 포함할 때, FE 결정성 물질(140)의 어닐링 조건들은 또한 FE 결정성 물질(140)에 존재하는 도펀드의 양 및 유형의 함수일 수 있다. 상대적으로 높은 도펀트 농도에서, FE 결정성 물질(140)의 어닐링 온도는 보다 적은 양의 도펀트를 갖는 FE 결정성 물질(140)의 어닐링 온도보다 높을 수 있다.
FE 결정성 물질(140)이 가돌리늄(Gd), 란타넘(La), 바나듐(V), 포스포러스(P), 포타슘(K), 스칸듐(Sc), 루비듐(Rb), 셀레늄(Se), 틴(Sn), 마그네슘(Mg), 칼슘(Ca), 바륨(Ba), 및 인듐(In)으로 이루어진 그룹으로부터 선택되는 적어도 하나의 도핑된 금속을 포함하는 실시예들에서, FE 결정성 물질(140)의 어닐링은 약 20초 내지 약 600초 동안 약 500℃ 내지 약 800℃의 온도에서의 PMA 어닐링에 의해 달성될 수 있다.
FE 결정성 물질(140)이 이트륨(Y)으로 도핑된 하이-k 유전 물질을 포함할 때, FE 결정성 물질(140)의 어닐링은 약 20초 내지 약 600초 동안 약 450℃ 내지 약 800℃의 온도에서의 증착 후 어닐링(PDA) 또는 금속화 후 어닐링(PMA)에 의해 달성될 수 있다.
FE 결정성 물질(140)이 스트론튬(Sr)으로 도핑된 하이-k 유전 물질을 포함할 때, FE 결정성 물질(140)의 어닐링은 약 20초 내지 약 600초 동안 약 450℃ 내지 약 800℃의 온도에서의 PMA 어닐링에 의해 달성될 수 있다.
FE 결정성 물질(140)이 니오븀(Nb) 및 탄탈륨(Ta)으로 도핑된 하이-k 유전 물질을 포함할 때, FE 결정성 물질(140)의 어닐링은 약 20초 내지 약 300초 동안 약 450℃ 내지 약 800℃의 온도에서의 PMA 어닐링에 의해 달성될 수 있다.
그에 따라, 본 발명은 반도체 구조체를 형성하는 방법을 설명한다. 방법은 기판 위에 강유전성 결정성 물질을 형성하는 단계를 포함한다. 강유전성 결정성 물질은 반전 중심을 통한 반전 대칭 없이 극성 및 비대칭성 결정 구조를 갖는다. 강유전성 결정성 물질은 산화 하프늄(HfOx), 산화 지르코늄(ZrOx), 산화 타이타늄(TiOx), 산화 하프늄 지르코늄(HfZrOx), 산화 하프늄 타이타늄(HfTiOx), 및 산화 하프늄 실리콘(HfSiOx)으로 이루어진 그룹으로부터 선택된다. 강유전성 결정성 물질은 이트륨(Y), 스트론튬(Sr), 니오븀(Nb), 탄탈륨(Ta), 란타넘(La), 가돌리늄(Gd) ,바나듐(V), 포스포러스(P), 포타슘(K), 스칸듐(Sc), 루비듐(Rb), 셀레늄(Se), 틴(Sn), 마그네슘(Mg), 칼슘(Ca), 바륨(Ba), 및 인듐(In)으로 이루어진 그룹으로부터 선택되는 적어도 하나의 도펀트로 도핑된다. 방법은 강유전성 결정성 물질에 근접하게 적어도 하나의 전극을 형성하는 단계를 더 포함한다.
몇몇 실시예에서, FE 결정성 물질(140)은 그러한 강유전성 결정성 상을 안정화시키기 위한 캡핑 효과 필요 없이, 안정한 강유전성 결정성 상으로 어닐링 및 결정화될 수 있다. 비-제한적인 비-제한적인를 통해, 그러한 안정한 강유전성 결정성 상은 사방정계 Pbc21 상일 수 있다. 그에 따라, 그러한 실시예들에서, FE 결정성 물질(140)의 결정화는 반드시 기계적 구속(캡핑) 이를테면 FE 결정성 물질의 결정화가 도포층이 있을 때 수행되어야 한다는 미국 특허 8,304,823에 설명된 기계적 구속이 있을 때 수행되는 것은 아니다.
따라서, 몇몇 실시예에서, 반도체 구조체를 형성하는 방법은 FE 결정성 물질(140)을 캡핑 없이 강유전성 상으로 결정화하는 단계를 포함한다.
FE 결정성 물질(140)은 원하는 강유전성 상으로 결정화되기 전에 패턴화될 수 있다. 대안적으로, FE 결정성 물질(140)은 FE 결정성 물질(140)을 패턴화하기 전에 또는 그와 동시에 원하는 강유전성 상으로 결정화될 수 있다. FE 결정성 물질(140)의 패턴화는 그러한 FE 결정성 물질(140)의 의도된 용도로 조정될 수 있다. 비-제한적인 예들을 통해, FE 결정성 물질(140)은 1T-FeRAM(FeFET)의 게이트 스택의 적어도 부분을 정의하기 위해 또는 1T-1C FeRAM의 커패시터 유전 물질을 정의하기 위해 패턴화될 수 있다.
도 2는 개시된 1T-FeRAM(FeFET) 메모리 셀의 다른 비-제한적인 예를 도시한다. 1T-FeRAM 메모리 셀(200)은 기판(202), 소스(204), 드레인(206), 기판(202) 위 FE 결정성 물질(240), 기판(202) 및 FE 결정성 물질(240) 사이 절연성 완충 물질(220), 및 FE 결정성 물질(240) 위 게이트 전극 물질(260)을 포함한다. 몇몇 실시예에서, 절연성 완충 물질(220)은 기판(202) 및 FE 결정성 물질(240)과 호환가능한 결정화된 물질을 포함할 수 있다. 몇몇 실시예에서, 절연성 완충 물질은 산화 실리콘, 이를테면 SiO2, 또는 산질화 실리콘(SiON)일 수 있다. 몇몇 실시예에서, 절연성 완충 물질(220)의 두께는 약 0.3 nm 내지 약 6 nm의 범위에 있을 수 있다. 몇몇 실시예에서, 절연성 완충 물질(220)의 두께는 약 0.05 nm 내지 약 3 nm의 범위에 있을 수 있다.
도 3은 개시된 1T-FERAM(FeFET) 메모리 셀의 또 다른 비-제한적인 예를 도시한다. 1T-FeRAM 메모리 셀(300)은 기판(302), 소스(304), 드레인(306), 기판(302) 위 FE 결정성 물질(340), 기판(302) 및 FE 결정성 물질(340) 사이 절연성 완충 물질(320), FE 결정성 물질(340) 위 게이트 전극 물질(360), 및 FE 결정성 물질(340) 및 게이트 전극 물질(360) 사이 계면 물질(350)을 포함한다.
그에 따라, 본 발명은 강유전성 메모리 셀을 설명한다. 강유전성 메모리 셀은 반전 중심을 통한 반전 대칭 없이 극성 및 비대칭성 결정 구조를 갖는 강유전성 결정성 물질을 포함한다. 강유전성 결정성 물질은 본질적으로 하프늄(Hf) 및 지르코늄(Zr) 중 적어도 하나의 산화물로 이루어지지 않는다.
도 4a 내지 도 4c는 기판(402), 소스(404), 드레인(406), 기판(402) 위 FE 결정성 물질(440), 및 FE 결정성 물질(440) 위 게이트 전극 물질(460)을 포함하는 1T-FeRAM 메모리 셀(400)의 단면도들을 예시한다. 게이트 전극 물질(460)은 게이트 전압(Vg)에 결합되고; 소스(404)는 소스 전압(Vs)에 결합되고; 드레인(406)은 드레인 전압(Vd)에 결합되며; 그 안에 내장된 소스/드레인(404/406)을 포함하는 벌크 영역이 벌크 전압(Vb)에 결합된다.
도 4a는 정지 상태의 1T-FeRAM 메모리 셀(400)을 도시하며, 여기서 Vd, Vg, Vs, 및 Vb의 전압들은 제로(0) 볼트(V)로 설정된다.
도 4b는 "기록 0" 작동 상태의 1T-FeRAM 메모리 셀(400)을 도시한다. 이진 정보 상태 "0"은 게이트 전압(Vg)을 0V 초과로 설정하며, Vd, Vs, Vb를 0V로 설정함으로써 1T-FeRAM 메모리 셀(400)에 기록된다. 그로 인해, 벌크(402, 404, 406) 및 게이트 전극(460) 사이의 전기장은 FE 결정성 물질(440)을 정보 상태 "0"과 연관되는 제1 분극 상태(440B)로 변하게 만든다. 예를 들어, 도 4b에 도시된 바와 같이, FE 결정성 물질(440B)은 이의 쌍극자 모멘트가 하향 화살표 방향을 갖도록 분극된다. 인가된 전압이 제거될 때, 분극 상태 "0"가 보존된다.
도 4c는 "기록 1" 작동 상태의 1T-FeRAM 메모리 셀(400)을 도시한다. 게이트 전압(Vg)을 0V 미만으로 그리고 Vd, Vs, Vb를 0V로 설정함으로써, 벌크(402, 404, 406) 및 게이트 전극(460) 사이의 전기장이 역전되고 작동 상태 "기록 1"이 설정된다. 이러한 작동 상태에서, FE 결정성 물질(440)은 이진 정보 상태 "1"과 연관되고 제1 분극 상태(400B)와 반대인 제2 분극 상태(440C)로 설정된다. 예를 들어, 도 4c에 도시된 바와 같이, FE 결정성 물질(440C)은 이의 쌍극자 모멘트가 상향 화살표 방향을 갖도록 분극된다. 인가된 전압이 제거될 때, 역전된 분극 상태 "1"은 FE 결정성 물질에 남는다.
따라서, 작동 상태들 "0" 및 "1"은 FE 결정성 물질(440)의 상이한 분극 상태들(440B, 440C)에 기인할 수 있다. 이들 상이한 분극 상태(440B, 440C)는 1T-FeRAM 디바이스의 상이한 임계 전압들을 야기한다.
"판독" 작동 상태 하에서, 정보는 소스(404) 및 드레인(406) 사이 전류를 감지함으로써 1T-FeRAM 메모리 셀(400)로부터 판독된다. 1T-FeRAM 메모리 셀(400)로부터의 읽어 내기는 비-파괴적일 수 있다.
도 5는 DRAM 메모리 셀과 구성이 유사한, 개시된 1T-1C FeRAM 메모리 셀의 비-제한적인 예를 도시하며, 여기서 하나의 커패시터 및 하나의 액세스 트랜지스터가 메모리 셀을 형성한다. DRAM 셀 커패시터의 유전 물질은 선형 유전 물질인 한편, FeRAM 셀 커패시터의 유전 물질은 강유전성 유전 물질을 포함한다.
도 5에 도시된 바와 같이, 1T-1C FeRAM 메모리 셀(500)은 기판(502) 내에 형성되는 소스(504) 및 드레인(506), 액세스 트랜지스터로서의 역할을 하고 선형 유전 물질(545) 및 게이트 전극(560)을 포함하는 종래 트랜지스터, 및 상호접속 구조체(570)(예를 들어, 접촉 플러그)를 통해 드레인(506)에 결합되는 커패시터(510)를 포함한다. 커패시터(510)는 하부 전극(590), 상부 전극(595), 및 하부 및 상부 전극들(590, 595) 사이 FE 결정성 물질(540)을 포함한다.
FE 결정성 물질(540)은 도 1의 FE 결정성 물질(140)에 대해 이전에 설명된 바와 같은 방법들을 사용하여 하부 전극(590) 위에 형성될 수 있다. FE 결정성 물질(540)을 원하는 강유전성 상으로 결정화하는 것은 FE 결정성 물질(540) 위에 상부 전극(595)을 형성하기 전에 수행될 수 있다. 대안적으로, FE 결정성 물질(540)의 결정화는 FE 결정성 물질(540) 위에 상부 전극(595)을 형성한 후 또는 그와 동시에 수행될 수 있다.
하부 및 상부 전극들(590, 595)은 임의의 종래 전극 물질들일 수 있다. 하부 및 상부 전극들(590, 595)은 동일한 또는 상이한 물질들로 형성될 수 있다. 하부 전극(590)은 이를테면 범위가 약 20 Å 내지 약 200 Å, 또는 약 50 Å 내지 약 130 Å, 또는 약 40 Å 내지 약 70 Å에 이르는 두께의, 연속적 물질로서 형성될 수 있다. 몇몇 실시예에서, 하부 전극(590)은 약 60 Å의 두께를 갖는다.
도 1 내지 도 5는 1T-FeRAM(FeFET) 및 1T-1C FeRAM 메모리 셀들을 도시하지만, 본 발명이 FE 메모리 셀들의 임의의 적합한 유형들(예를 들어, 2T-2C FeRAM 메모리 셀들)에 적용될 수 있음이 이해된다. 뿐만 아니라, 완전한 FeRAM 디바이스를 형성하기 위한 추가 과정들은 종래 제조 기술들에 의해 수행될 수 있다.
개시된 FE 결정성 물질들은 FE 메모리 디바이스들에 대한 FE 물질들로서 종래에 사용된 페로브스카이트 물질들보다 상당히 높은 잔류 분극(Pr)을 보일 수 있다. 따라서, 개시된 FE 결정성 물질들은 다양한 FE 메모리 디바이스 애플리케이션에 대해 적합할 수 있다. 비-제한적인 예들을 통해, 개시된 FE 결정성 물질들은 FERAM 디바이스들, 또는 NAND 및 NOR 애플리케이션들에 대한 FeFET 디바이스들을 위해 사용될 수 있다.
개시된 FE 결정성 물질들은 그것들의 고유한 현미경 구조으로 인해, FE 메모리 디바이스들에서 사용하기 위해 요구되는 속성들, 이를테면 높은 분극성, 빠른 전환 속도, 낮은 항전기장, 높은 보유율, 낮은 피로도, 및 낮은 전사도를 충족할 수 있다. 또한, 이들 FE 결정성 물질은 외적인 제조 요건, 이를테면 낮은 처리 온도, 양호한 CMOS 호환성, 이용가능성의 용이함, 낮은 비용, 보다 양호한 확장성 등을 실현할 수 있다.
도 1 내지 도 5에 예시된 FeRAM 메모리 셀들(100, 200, 300, 400, 및 500)의 단면도들은 단지 반도체 디바이스들의 부분을 나타냄이 이해되어야 한다. 따라서, 반도체 디바이스들은 강유전성 메모리 셀 어레이의 형태로 배열된 복수의 FeRAM 메모리 셀을 포함할 수 있다. 뿐만 아니라, 추가 반도체 구조체들이 기판에 형성될 수 있다. 비-제한적인 예들을 통해, 이들 추가 반도체 구조체들은 이에 한정되는 것은 아니지만, 워드 라인 구동 회로들, 비트 라인 구도 회로들, 소스 라인 구동 회로들, 감지 회로들, 또는 제어 회로들을 포함할 수 있다.
도 6은 FeRAM 메모리 셀 어레이의 부분의 비-제한적인 예를 도시한다. FeRAM 메모리 셀 어레이(600)는 복수의 메모리 셀(601), 복수의 디지트 라인(611)(그것들이 매립됨을 나타내기 위해 점선들로), 및 복수의 워드 라인(612)(그것들이 매립됨을 나타내기 위해 점선들로)을 포함한다. FeRAM 메모리 셀들(601)은 로우들로(공통 디지트 라인(611)에 결합되는) 그리고 컬럼들로(공통 워드 라인(612)에 결합되는) 배열된다. 각각의 FeRAM 메모리 셀들(601)은 디지트 라인(611) 및 워드 라인(612)의 교차점에 위치된다.
그에 따라, 본 발명은 복수의 메모리 셀을 포함하는 강유전성 메모리 디바이스를 설명한다. 메모리 셀들의 각각은 적어도 하나의 전극 및 적어도 하나의 전극에 근접하게 배치된 강유전성 결정성 물질을 포함한다. 강유전성 결정성 물질은 적어도 하나의 전극의 전기 충전에 빠른 반응을 보이는 전기장에 의해 분극된다. 강유전성 결정성 물질은 반전 중심을 통한 반전 대칭 없이 극성 및 비대칭성 결정 구조를 갖는다. 강유전성 결정성 물질은 본질적으로 하프늄(Hf) 및 지르코늄(Zr) 중 적어도 하나의 산화물로 이루어지지 않는다.
사용 및 작동 동안, 본 발명의 FE 메모리 셀들은 개선된 셀 성능, 이를테면 개선된 사이클링, 개선된 데이터 보유율, 보다 낮은 강유전성 보자력(Ec), 및 보다 낮은 전계 포화도를 보일 수 있다.
FE 결정성 물질을 포함하는 본 발명의 반도체 구조체는 메모리 디바이스들이 아닌 집적 회로에서의 애플리케이션들을 찾을 수 있다.
본 발명이 다양한 변형 및 대안 형태에 영향을 받기 쉽지만, 특정한 실시예들이 도면들에서의 예를 통해 도시되었고 본 명세서에서 상세하게 설명되었다. 그러나, 본 발명은 개시된 특정한 형태들로 제한되도록 의도되지 않는다. 오히려, 본 발명은 다음 첨부된 청구항들 및 그것들의 법적 균등물들에 의해 정의되는 바와 같은 본 발명의 범위 내에 들어가는 모든 변형예, 균등물, 및 대안예를 망라하기 위한 것이다.

Claims (20)

  1. 강유전성 메모리 셀로서,
    반전 중심(inversion center)을 통한 반전 대칭(inversion symmetry) 없이 극성 및 비대칭성 결정 구조를 갖는 강유전성 결정성 물질을 포함하되,
    상기 강유전성 결정성 물질은 극성, 비대칭성, 비-중심-대칭성 상을 갖는 하이-k 유전 물질을 포함하고,
    상기 강유전성 결정성 물질은 Ti1.1Zr0.893Hf0.008O4, Ti1.92Ta 1.08 La3O11, Sr5Nb5O16, ZrMo2O8, Si2Y2O7, 및 Ti0.98Zr0.02RbPO5로 이루어진 그룹으로부터 선택되는 3원 또는 4원 산화 물질을 포함하는, 강유전성 메모리 셀.
  2. 청구항 1에 있어서, 상기 강유전성 결정성 물질은 Pca21, Pbc21, Pmc21, Pmn21, 및 Pna21로 이루어진 그룹으로부터 선택되는 공간군에 대응하는 사방정계 결정 구조를 갖는, 강유전성 메모리 셀.
  3. 청구항 2 있어서, 상기 사방정계 결정 구조는 Pca21 및 Pbc21로부터 선택되는 공간군을 갖는, 강유전성 메모리 셀.
  4. 강유전성 메모리 셀로서,
    반전 중심(inversion center)을 통한 반전 대칭(inversion symmetry) 없이 극성 및 비대칭성 결정 구조를 갖는 강유전성 결정성 물질을 포함하되,
    상기 강유전성 결정성 물질은 극성, 비대칭성, 비-중심-대칭성 상을 갖는 하이-k 유전 물질을 포함하고 본질적으로 하프늄(Hf) 및 지르코늄(Zr) 중 적어도 하나의 산화물로 이루어지지 않으며,
    상기 강유전성 결정성 물질은 V2P2O9, K3Mo3ScO12, BaYCo4O8, CaNa2Al4Si4O16, 및 LaNa3V2O8로 이루어진 그룹으로부터 선택되는 공간군에 대응하는 사방정계 결정 구조를 갖는, 강유전성 메모리 셀.
  5. 강유전성 메모리 셀로서,
    반전 중심(inversion center)을 통한 반전 대칭(inversion symmetry) 없이 극성 및 비대칭성 결정 구조를 갖는 강유전성 결정성 물질을 포함하되,
    상기 강유전성 결정성 물질은 극성, 비대칭성, 비-중심-대칭성 상을 갖는 하이-k 유전 물질을 포함하고 본질적으로 하프늄(Hf) 및 지르코늄(Zr) 중 적어도 하나의 산화물로 이루어지지 않으며,
    상기 강유전성 결정성 물질은 Pmc21 공간군에 대응하는 사방정계 결정 구조를 가지며, SnGa4Se7, SeO2, TixTayLazO11(식에서 x+y+z = 3), 및 In11Mo40O62로 이루어진 그룹으로부터 선택되는 물질을 포함하는, 강유전성 메모리 셀.
  6. 강유전성 메모리 셀로서,
    반전 중심(inversion center)을 통한 반전 대칭(inversion symmetry) 없이 극성 및 비대칭성 결정 구조를 갖는 강유전성 결정성 물질을 포함하되,
    상기 강유전성 결정성 물질은 극성, 비대칭성, 비-중심-대칭성 상을 갖는 하이-k 유전 물질을 포함하고,
    상기 강유전성 결정성 물질은 Pmn21 공간군에 대응하는 사방정계 결정 구조를 가지며, TiSO5, V2O5, Sr5Nb5O16, 및 ZrMo2O8으로 이루어진 그룹으로부터 선택되는 물질을 포함하는, 강유전성 메모리 셀.
  7. 강유전성 메모리 셀로서,
    반전 중심(inversion center)을 통한 반전 대칭(inversion symmetry) 없이 극성 및 비대칭성 결정 구조를 갖는 강유전성 결정성 물질을 포함하되,
    상기 강유전성 결정성 물질은 극성, 비대칭성, 비-중심-대칭성 상을 갖는 하이-k 유전 물질을 포함하고,
    상기 강유전성 결정성 물질은 Pna21 공간군에 대응하는 사방정계 결정 구조를 가지며, Si2Y2O7, Sr2P2O7 및 Ti0.98Zr0.02RbPO5로 이루어진 그룹으로부터 선택되는 물질을 포함하는, 강유전성 메모리 셀.
  8. 강유전성 메모리 셀로서,
    반전 중심(inversion center)을 통한 반전 대칭(inversion symmetry) 없이 극성 및 비대칭성 결정 구조를 갖는 강유전성 결정성 물질을 포함하되,
    상기 강유전성 결정성 물질은 극성, 비대칭성, 비-중심-대칭성 상을 갖는 하이-k 유전 물질을 포함하고 본질적으로 하프늄(Hf) 및 지르코늄(Zr) 중 적어도 하나의 산화물로 이루어지지 않으며,
    상기 강유전성 결정성 물질은 P422, P4212, P4122, P41212, P4222, P42212, P4322, 및 P43212로 이루어진 그룹으로부터 선택되는 공간군에 대응하는 정방정계 결정 구조를 갖는, 강유전성 메모리 셀.
  9. 청구항 1에 있어서, 상기 강유전성 결정성 물질은 이트륨(Y), 란타넘(La), 가돌리늄(Gd), 니오븀(Nb), 탄탈륨(Ta), 바나듐(V), 포스포러스(P), 포타슘(K), 스칸듐(Sc), 루비듐(Rb), 셀레늄(Se), 틴(Sn), 마그네슘(Mg), 칼슘(Ca), 바륨(Ba), 스트론튬(Sr) 및 인듐(In)으로 이루어진 그룹으로부터 선택되는 적어도 하나의 도펀트(dopant)를 포함하는, 강유전성 메모리 셀.
  10. 강유전성 메모리 셀로서,
    반전 중심(inversion center)을 통한 반전 대칭(inversion symmetry) 없이 극성 및 비대칭성 결정 구조를 갖는 강유전성 결정성 물질을 포함하되,
    상기 강유전성 결정성 물질은 극성, 비대칭성, 비-중심-대칭성 상을 갖는 하이-k 유전 물질을 포함하고,
    상기 강유전성 결정성 물질은, 니오븀(Nb), 탄탈륨(Ta), 란타넘(La), 바나듐(V), 포스포러스(P), 포타슘(K), 스칸듐(Sc), 루비듐(Rb), 셀레늄(Se), 틴(Sn) 및 인듐(In)으로 이루어진 그룹으로부터 선택되는 적어도 하나의 도펀트(dopant) 및 산화 하프늄 지르코늄(HfZrOx)을 포함하는, 강유전성 메모리 셀.
  11. 청구항 10에 있어서, 상기 강유전성 결정성 물질의 상기 결정 구조는 사방정계, 정방정계, 입방정계, 단사정계, 삼사정계, 삼방정계, 및 육방정계 결정 구조들로 이루어진 그룹으로부터 선택되는, 강유전성 메모리 셀.
  12. 삭제
  13. 청구항 1에 있어서, 상기 강유전성 결정성 물질은 반전 중심을 통한 반전 대칭의 형성을 방지하기 위해 도핑 및 기계적 변형 중 적어도 하나로 되는, 강유전성 메모리 셀.
  14. 청구항 1 내지 11 및 청구항 13 중 어느 한 항의 적어도 하나의 강유전성 메모리 셀을 포함하는 강유전성 메모리 디바이스.
  15. 반도체 구조체를 형성하는 방법으로서,
    기판 위에 강유전성 결정성 물질을 형성하는 단계로서, 상기 강유전성 결정성 물질은 하이-k 유전 물질을 포함하고 반전 중심을 통한 반전 대칭 없이 극성 및 비대칭성 결정 구조를 가지며, 상기 강유전성 결정성 물질은 반전 중심을 통한 반전 대칭 없이 극성 및 비대칭성 결정 구조를 갖는, 상기 기판 위에 강유전성 결정성 물질을 형성하는 단계; 및
    상기 강유전성 결정성 물질에 근접하게 적어도 하나의 전극을 형성하는 단계를 포함하며,
    강유전성 결정성 물질을 형성하는 단계는 Ti1.1Zr0.893Hf0.008O4, Ti1.92Ta 1.08 La3O11, Sr5Nb5O16, ZrMo2O8, Si2Y2O7, 및 Ti0.98Zr0.02RbPO5로 이루어진 그룹으로부터 선택되는 3원 또는 4원 산화 물질을 포함하는 상기 강유전성 결정성 물질을 형성하는 단계를 포함하는, 방법.
  16. 청구항 15에 있어서, 강유전성 결정성 물질을 형성하는 단계는 상기 강유전성 결정성 물질을 사방정계 결정 구조 및 Pca21, Pbc21, Pmc21, Pmn21, 및 Pna21로 이루어진 그룹으로부터 선택되는 공간군을 갖도록 형성하는 단계를 포함하는, 방법.
  17. 삭제
  18. 반도체 구조체를 형성하는 방법으로서,
    기판 위에 강유전성 결정성 물질을 형성하는 단계로서, 상기 강유전성 결정성 물질은 하이-k 유전 물질을 포함하고 반전 중심을 통한 반전 대칭 없이 극성 및 비대칭성 결정 구조를 가지며, 상기 강유전성 결정성 물질은 반전 중심을 통한 반전 대칭 없이 극성 및 비대칭성 결정 구조를 갖고 본질적으로 하프늄(Hf) 및 지르코늄(Zr) 중 적어도 하나의 산화물로 이루어지지 않는, 상기 기판 위에 강유전성 결정성 물질을 형성하는 단계; 및
    상기 강유전성 결정성 물질에 근접하게 적어도 하나의 전극을 형성하는 단계를 포함하며,
    상기 강유전성 결정성 물질을 형성하는 단계는 상기 강유전성 결정성 물질을 정방정계 결정 구조 및 P422, P4212, P4122, P41212, P4222, P42212, P4322, 및 P43212로 이루어진 그룹으로부터 선택되는 공간군을 갖도록 형성하는 단계를 포함하는, 방법.
  19. 청구항 15에 있어서, 상기 강유전성 결정성 물질의 상기 극성 및 비대칭성 결정 구조를 안정화시키기 위해 상기 강 유전성 결정성 물질을 기계적으로 변형시키는 단계를 더 포함하는, 방법.
  20. 청구항 15에 있어서, 상기 강유전성 결정성 물질을 어닐링하는 단계 및 상기 강유전성 결정성 물질의 결정 구조를 바꾸는 단계를 더 포함하는, 방법.
KR1020167035388A 2014-05-20 2015-04-23 극성, 비대칭성, 및 비-중심-대칭성 강유전성 물질들, 그러한 물질들을 포함하는 메모리 셀들, 및 관련 디바이스들 및 방법들 KR101973248B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/282,520 2014-05-20
US14/282,520 US10242989B2 (en) 2014-05-20 2014-05-20 Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
PCT/US2015/027308 WO2015179062A1 (en) 2014-05-20 2015-04-23 Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020197011201A Division KR102099546B1 (ko) 2014-05-20 2015-04-23 극성, 비대칭성, 및 비-중심-대칭성 강유전성 물질들, 그러한 물질들을 포함하는 메모리 셀들, 및 관련 디바이스들 및 방법들

Publications (2)

Publication Number Publication Date
KR20170007811A KR20170007811A (ko) 2017-01-20
KR101973248B1 true KR101973248B1 (ko) 2019-04-26

Family

ID=54554506

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020167035388A KR101973248B1 (ko) 2014-05-20 2015-04-23 극성, 비대칭성, 및 비-중심-대칭성 강유전성 물질들, 그러한 물질들을 포함하는 메모리 셀들, 및 관련 디바이스들 및 방법들
KR1020197011201A KR102099546B1 (ko) 2014-05-20 2015-04-23 극성, 비대칭성, 및 비-중심-대칭성 강유전성 물질들, 그러한 물질들을 포함하는 메모리 셀들, 및 관련 디바이스들 및 방법들

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020197011201A KR102099546B1 (ko) 2014-05-20 2015-04-23 극성, 비대칭성, 및 비-중심-대칭성 강유전성 물질들, 그러한 물질들을 포함하는 메모리 셀들, 및 관련 디바이스들 및 방법들

Country Status (7)

Country Link
US (2) US10242989B2 (ko)
EP (1) EP3146566B1 (ko)
JP (2) JP6464401B2 (ko)
KR (2) KR101973248B1 (ko)
CN (2) CN106463513B (ko)
TW (1) TWI603607B (ko)
WO (1) WO2015179062A1 (ko)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6067524B2 (ja) * 2013-09-25 2017-01-25 株式会社東芝 半導体装置および誘電体膜
US10242989B2 (en) * 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
US10153155B2 (en) * 2015-10-09 2018-12-11 University Of Florida Research Foundation, Incorporated Doped ferroelectric hafnium oxide film devices
US9876018B2 (en) * 2015-12-03 2018-01-23 Micron Technology, Inc. Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material
CN105609503A (zh) * 2016-01-25 2016-05-25 中国科学院微电子研究所 存储单元、存储器件及电子设备
US10056393B2 (en) * 2016-03-01 2018-08-21 Namlab Ggmbh Application of antiferroelectric like materials in non-volatile memory devices
DE102016015010A1 (de) 2016-12-14 2018-06-14 Namlab Ggmbh Integrierte Schaltung, die eine ferroelektrische Speicherzelle enthält, und ein Herstellungsverfahren dafür
RU2649622C1 (ru) * 2016-12-23 2018-04-04 Акционерное общество "Научно-исследовательский институт молекулярной электроники" Ячейка сегнетоэлектрической памяти
US10923501B2 (en) * 2017-02-23 2021-02-16 SK Hynix Inc. Ferroelectric memory device and method of manufacturing the same
US10319426B2 (en) 2017-05-09 2019-06-11 Micron Technology, Inc. Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
CN107230676B (zh) * 2017-05-22 2020-05-26 复旦大学 高读出电流的非挥发铁电存储器及其操作方法
US10396082B2 (en) * 2017-07-05 2019-08-27 Micron Technology, Inc. Memory cells having a controlled-conductivity region
US20190057860A1 (en) * 2017-08-18 2019-02-21 Lam Research Corporation Methods for improving performance in hafnium oxide-based ferroelectric material using plasma and/or thermal treatment
US10600808B2 (en) * 2017-09-05 2020-03-24 Namlab Ggmbh Ferroelectric memory cell for an integrated circuit
US10438645B2 (en) 2017-10-27 2019-10-08 Ferroelectric Memory Gmbh Memory cell and methods thereof
US10460788B2 (en) 2017-10-27 2019-10-29 Ferroelectric Memory Gmbh Memory cell and methods thereof
US10741678B2 (en) * 2017-10-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11121139B2 (en) * 2017-11-16 2021-09-14 International Business Machines Corporation Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes
CN109817253B (zh) * 2017-11-21 2020-11-03 上海磁宇信息科技有限公司 一种控制体电位的mram芯片
CN110245749A (zh) * 2018-03-08 2019-09-17 三星电子株式会社 用于执行同或运算的计算单元、神经网络及方法
KR102578816B1 (ko) * 2018-03-16 2023-09-15 에스케이하이닉스 주식회사 강유전성 메모리 장치
CN111937118A (zh) * 2018-04-02 2020-11-13 朗姆研究公司 基于氧化铪的铁电材料的覆盖层
JP7123622B2 (ja) * 2018-05-18 2022-08-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10790149B2 (en) 2018-07-26 2020-09-29 Tokyo Electron Limited Method of forming crystallographically stabilized ferroelectric hafnium zirconium based films for semiconductor devices
DE102018212736B4 (de) * 2018-07-31 2022-05-12 Christian-Albrechts-Universität Zu Kiel Ferroelektrische Halbleitervorrichtung mit einer einen Mischkristall aufweisenden ferroelektrischen Speicherschicht und Verfahren zu deren Herstellung
KR102645021B1 (ko) 2019-03-06 2024-03-06 삼성전자주식회사 반도체 장치
CN109920848A (zh) * 2019-03-18 2019-06-21 西安电子科技大学 无界面层的ZrO2基反铁电存储器
CN109979811B (zh) * 2019-03-20 2021-09-24 电子科技大学 一种钽掺杂二氧化铪铁电材料的制备方法
CN113889476A (zh) * 2019-03-29 2022-01-04 湘潭大学 一种1t1c柔性铁电存储器及其制备方法
CN113892157A (zh) 2019-04-08 2022-01-04 开普勒计算公司 掺杂极性层及并入有掺杂极性层的半导体装置
TWI691078B (zh) * 2019-04-25 2020-04-11 國立中興大學 半導體裝置
US10861862B1 (en) 2019-06-24 2020-12-08 Wuxi Petabyte Technologies Co, Ltd. Ferroelectric memory devices
US20210005728A1 (en) * 2019-07-02 2021-01-07 National Taiwan Normal University Storage memory device
US11145740B2 (en) * 2019-07-23 2021-10-12 National Tsing Hua University Ferroelectric field effect transistor device
JP7292140B2 (ja) 2019-07-25 2023-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN110459611B (zh) * 2019-08-19 2022-05-24 湘潭大学 一种铁电场效应晶体管及其制备方法
KR20210033346A (ko) * 2019-09-18 2021-03-26 삼성전자주식회사 전자 소자 및 그 제조방법
KR20210035553A (ko) 2019-09-24 2021-04-01 삼성전자주식회사 도메인 스위칭 소자 및 그 제조방법
JP7480951B2 (ja) 2019-10-09 2024-05-10 国立大学法人京都工芸繊維大学 強誘電体薄膜の製造方法および強誘電体薄膜製造装置
KR102305342B1 (ko) * 2019-11-14 2021-09-24 울산과학기술원 2차원 강유전성 물질을 이용한 비휘발성 3진 메모리 소자 및 이의 제조 방법
CN112928116B (zh) * 2019-12-06 2024-03-22 财团法人工业技术研究院 铁电记忆体
US20220285497A1 (en) * 2019-12-30 2022-09-08 Unist(Ulsan National Institute Of Science And Technology) Transistor, ternary inverter comprising same, and transistor manufacturing method
KR20210085460A (ko) 2019-12-30 2021-07-08 삼성전자주식회사 강유전성의 커패시터, 트랜지스터, 메모리 소자 및 강유전성의 커패시터의 제조방법
DE102020119609A1 (de) * 2020-01-31 2021-08-05 Taiwan Semiconductor Manufacturing Co., Ltd. Neue gatestrukturen zur einstellung der grenzspannung
CN111554745B (zh) * 2020-04-23 2022-03-08 西安电子科技大学 一种铁电电容和铁电场效应晶体管及制备方法
KR20210138993A (ko) * 2020-05-13 2021-11-22 삼성전자주식회사 박막 구조체 및 이를 포함하는 반도체 소자
KR20210143046A (ko) * 2020-05-19 2021-11-26 삼성전자주식회사 산화물 반도체 트랜지스터
US11569382B2 (en) * 2020-06-15 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of fabricating the same
CN111880018B (zh) * 2020-06-29 2022-02-11 西安交通大学 一种铁电晶体矫顽场强的测量装置及方法
JP2022051465A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 半導体記憶装置
TW202213766A (zh) * 2020-09-22 2022-04-01 日商半導體能源研究所股份有限公司 鐵電體器件及半導體裝置
US20220122996A1 (en) * 2020-10-16 2022-04-21 Ferroelectric Memory Gmbh Memory cell and methods thereof
US11706928B2 (en) * 2020-10-30 2023-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method for fabricating the same
US11950430B2 (en) 2020-10-30 2024-04-02 Ferroelectric Memory Gmbh Memory cell, capacitive memory structure, and methods thereof
US20220140147A1 (en) * 2020-11-04 2022-05-05 Samsung Electronics Co., Ltd. Thin film structure and semiconductor device comprising the same
JP2022077593A (ja) * 2020-11-12 2022-05-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN112490248B (zh) * 2020-12-03 2022-10-21 中国科学院微电子研究所 铁电浮栅存储器单元串及制备方法
US11508755B2 (en) * 2021-02-25 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked ferroelectric structure
US20220278115A1 (en) * 2021-02-26 2022-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric Memory Device and Method of Manufacturing the Same
US11557609B2 (en) * 2021-03-04 2023-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and method of forming the same
JP2022147355A (ja) 2021-03-23 2022-10-06 キオクシア株式会社 半導体記憶装置
US11574927B2 (en) * 2021-04-16 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and method for manufacturing the same
CN113808685B (zh) * 2021-08-27 2024-01-16 西北工业大学深圳研究院 一种非中心对称超导拓扑电子材料的分析方法及系统
US20230180482A1 (en) * 2021-12-07 2023-06-08 Intel Corporation Three-dimensional nanoribbon-based hysteretic memory
DE102021214885B4 (de) 2021-12-22 2023-10-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Elektronisches Bauteil mit mindestens einer Schicht aus einem ferroelektrischen oder antiferroelektrischen Werkstoff
KR102571133B1 (ko) * 2022-04-26 2023-08-25 강원대학교산학협력단 강유전체 소자의 제조방법 및 강유전체 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093085A (ja) 2003-09-12 2005-04-07 National Institute Of Advanced Industrial & Technology 強誘電体物質
WO2006028005A1 (ja) 2004-09-08 2006-03-16 Kyoto University 強磁性強誘電体及びその製造方法
JP2009096772A (ja) 2007-10-18 2009-05-07 Hiroshima Univ 有機金属錯体、その製造方法、該有機金属錯体溶液組成物、液晶素材、および、液晶素子、ならびに、非破壊読み出し可能メモリー素子
JP2015065251A (ja) 2013-09-25 2015-04-09 株式会社東芝 半導体装置および誘電体膜

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4179404A (en) * 1976-12-15 1979-12-18 Denka Chemical Corporation Catalyst preparative method
ATE223108T1 (de) * 1995-04-24 2002-09-15 Infineon Technologies Ag Halbleiter-speichervorrichtung unter verwendung eines ferroelektrischen dielektrikums und verfahren zur herstellung
US6498362B1 (en) * 1999-08-26 2002-12-24 Micron Technology, Inc. Weak ferroelectric transistor
EP1110603A1 (en) * 1999-12-22 2001-06-27 Haldor Topsoe A/S Process for the synthesis of VPO catalysts
US20020015556A1 (en) * 2000-06-19 2002-02-07 Steinberg Dan A. Method of fabricating an optical fiber array using photosensitive material
JP3939250B2 (ja) 2001-05-10 2007-07-04 シメトリックス・コーポレーション 強誘電性複合材料、その製造方法、およびそれを用いたメモリ
NO20015735D0 (no) * 2001-11-23 2001-11-23 Thin Film Electronics Asa Barrierelag
US6504214B1 (en) * 2002-01-11 2003-01-07 Advanced Micro Devices, Inc. MOSFET device having high-K dielectric layer
EP1550504A1 (en) 2002-09-12 2005-07-06 Kyoto Instruments Co., Ltd. Thin film and method for manufacturing same
JP3873935B2 (ja) 2003-06-18 2007-01-31 セイコーエプソン株式会社 強誘電体メモリ素子
JP4713071B2 (ja) 2003-09-12 2011-06-29 トヨタ自動車株式会社 燃料電池とその製造方法
JP2007525829A (ja) 2003-12-22 2007-09-06 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 不揮発性強誘電体メモリ装置の製造方法及びその方法によって得られるメモリ装置
WO2005064705A1 (en) * 2003-12-22 2005-07-14 Koninklijke Philips Electronics N.V. Increasing the wettability of polymer solutions to be deposited on hydrophobic ferroelecric polymerb layers
US7172947B2 (en) * 2004-08-31 2007-02-06 Micron Technology, Inc High dielectric constant transition metal oxide materials
JP4375560B2 (ja) 2004-12-07 2009-12-02 セイコーエプソン株式会社 トランジスタ型強誘電体メモリの製造方法
US7253469B2 (en) * 2005-04-26 2007-08-07 Micron Technology, Inc. Flash memory device having a graded composition, high dielectric constant gate insulator
KR100729231B1 (ko) * 2005-08-03 2007-06-15 삼성전자주식회사 강유전체 구조물, 강유전체 구조물의 형성 방법, 강유전체구조물을 구비하는 반도체 장치 및 그 제조 방법
EP1986982A2 (de) * 2006-02-15 2008-11-05 Basf Se Verfahren zur dehydrierung
JP2007243003A (ja) * 2006-03-10 2007-09-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4797717B2 (ja) 2006-03-14 2011-10-19 セイコーエプソン株式会社 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4600322B2 (ja) 2006-03-14 2010-12-15 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
JP4320679B2 (ja) 2007-02-19 2009-08-26 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
US20100135937A1 (en) 2007-03-26 2010-06-03 The Trustees Of Columbia University In The City Of New York Metal oxide nanocrystals: preparation and uses
JP5253895B2 (ja) * 2007-06-08 2013-07-31 富士フイルム株式会社 強誘電体膜、圧電素子、及び液体吐出装置
US7709359B2 (en) 2007-09-05 2010-05-04 Qimonda Ag Integrated circuit with dielectric layer
JP2009076571A (ja) 2007-09-19 2009-04-09 Seiko Epson Corp 強誘電体キャパシタとその製造方法、及び強誘電体メモリ装置
US8304823B2 (en) 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
EP2393090A1 (en) * 2010-06-01 2011-12-07 Nxp B.V. Highly-integrated thin film capacitor with amorphous cathode
CN101894844B (zh) 2010-06-04 2012-05-09 清华大学 基于金属氧化物气相沉积铁电动态随机存储器及制备方法
WO2012005957A2 (en) 2010-07-07 2012-01-12 Advanced Technology Materials, Inc. Doping of zro2 for dram applications
KR20120006218A (ko) * 2010-07-12 2012-01-18 한국전자통신연구원 이중 게이트 구조의 비휘발성 메모리 트랜지스터
JP2014075159A (ja) 2011-01-27 2014-04-24 Panasonic Corp 不揮発性記憶装置及び不揮発性記憶装置の駆動方法
JP5981206B2 (ja) 2012-04-20 2016-08-31 株式会社東芝 半導体装置の製造方法および半導体製造装置
JP2014053568A (ja) 2012-09-10 2014-03-20 Toshiba Corp 強誘電体メモリ及びその製造方法
JP6121819B2 (ja) * 2013-07-04 2017-04-26 株式会社東芝 半導体装置および誘電体膜
JP2015062551A (ja) 2013-09-25 2015-04-09 キヤノン株式会社 被検体情報取得装置およびその制御方法
US20150179657A1 (en) * 2013-12-24 2015-06-25 Kabushiki Kaisha Toshiba Semiconductor storage device
US10242989B2 (en) * 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093085A (ja) 2003-09-12 2005-04-07 National Institute Of Advanced Industrial & Technology 強誘電体物質
WO2006028005A1 (ja) 2004-09-08 2006-03-16 Kyoto University 強磁性強誘電体及びその製造方法
JP2009096772A (ja) 2007-10-18 2009-05-07 Hiroshima Univ 有機金属錯体、その製造方法、該有機金属錯体溶液組成物、液晶素材、および、液晶素子、ならびに、非破壊読み出し可能メモリー素子
JP2015065251A (ja) 2013-09-25 2015-04-09 株式会社東芝 半導体装置および誘電体膜

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
G. Centi, Vanadyl pyrophosphate-A critical overview, Catalysis Today, vol.16, no.1.
N. Nakayama, et al., TEM study of over-stoichometric BaRCo_4O_7+delta (R:Y,Dy-Lu), Trans. of the Materials Research Society of Japan.
Stefan Mueller, et al., Incipient Ferroelectricity in Al-Doped HfO2 Thin Films, Advanced Functional materials, Vol.22, No.11

Also Published As

Publication number Publication date
KR102099546B1 (ko) 2020-04-10
CN106463513B (zh) 2019-06-28
JP2017518639A (ja) 2017-07-06
US20150340372A1 (en) 2015-11-26
KR20170007811A (ko) 2017-01-20
US10242989B2 (en) 2019-03-26
US20190189627A1 (en) 2019-06-20
TWI603607B (zh) 2017-10-21
EP3146566A1 (en) 2017-03-29
EP3146566B1 (en) 2022-03-16
EP3146566A4 (en) 2018-05-30
JP2019057727A (ja) 2019-04-11
KR20190043641A (ko) 2019-04-26
JP6464401B2 (ja) 2019-02-06
CN110265400A (zh) 2019-09-20
JP6783290B2 (ja) 2020-11-11
TW201546803A (zh) 2015-12-16
WO2015179062A1 (en) 2015-11-26
CN106463513A (zh) 2017-02-22

Similar Documents

Publication Publication Date Title
KR101973248B1 (ko) 극성, 비대칭성, 및 비-중심-대칭성 강유전성 물질들, 그러한 물질들을 포함하는 메모리 셀들, 및 관련 디바이스들 및 방법들
US10600808B2 (en) Ferroelectric memory cell for an integrated circuit
US10872905B2 (en) Integrated circuit including a ferroelectric memory cell and manufacturing method thereof
US11043502B2 (en) Semiconductor devices including ferroelectric materials
CN111295735B (zh) 具有织构化铱底电极的基于氧化铪和氧化锆的铁电器件
CN108511517B (zh) 铁电存储器件和制造其的方法
US9053802B2 (en) Ferroelectric memory cell for an integrated circuit
Lomenzo et al. Ferroelectric Si-doped HfO 2 device properties on highly doped germanium
CN110612613A (zh) 半导体结构、存储器单元及装置、包含上述的系统及其相关联方法
US10847541B2 (en) Ferroelectric memory device and a method of manufacturing the same
US9871044B2 (en) Enhanced charge storage materials, related semiconductor memory cells and semiconductor devices, and related systems and methods
US20230354613A1 (en) Wakeup free approach to improve the ferroelectricity of feram using a stressor layer
TW202243262A (zh) 鐵電場效電晶體裝置
US20240145571A1 (en) Inserting inhibition layer for inducing antiferroelectricity to ferroelectric structure
US20230200078A1 (en) Ferroelectric Device
KR20240060480A (ko) 강유전성 구조물에 반강유전성을 유도하기 위한 억제층 삽입
JP2023135612A (ja) 強誘電体デバイス及びその製造方法
CN117580364A (zh) 铁电结构、集成电路与其形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant