JP5981206B2 - 半導体装置の製造方法および半導体製造装置 - Google Patents

半導体装置の製造方法および半導体製造装置 Download PDF

Info

Publication number
JP5981206B2
JP5981206B2 JP2012096735A JP2012096735A JP5981206B2 JP 5981206 B2 JP5981206 B2 JP 5981206B2 JP 2012096735 A JP2012096735 A JP 2012096735A JP 2012096735 A JP2012096735 A JP 2012096735A JP 5981206 B2 JP5981206 B2 JP 5981206B2
Authority
JP
Japan
Prior art keywords
film
coating film
heat treatment
substrate
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012096735A
Other languages
English (en)
Other versions
JP2013225577A (ja
Inventor
斐 和香奈 甲
斐 和香奈 甲
山 知 憲 青
山 知 憲 青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012096735A priority Critical patent/JP5981206B2/ja
Priority to US13/779,981 priority patent/US8883642B2/en
Publication of JP2013225577A publication Critical patent/JP2013225577A/ja
Application granted granted Critical
Publication of JP5981206B2 publication Critical patent/JP5981206B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B6/00—Heating by electric, magnetic or electromagnetic fields
    • H05B6/64—Heating using microwaves
    • H05B6/647—Aspects related to microwave heating combined with other heating techniques
    • H05B6/6473—Aspects related to microwave heating combined with other heating techniques combined with convection heating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B6/00—Heating by electric, magnetic or electromagnetic fields
    • H05B6/64—Heating using microwaves
    • H05B6/80—Apparatus for specific applications
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Description

本発明の実施形態は、半導体装置の製造方法および半導体製造装置に関する。
近年、素子分離絶縁膜は、ポリシラザン膜などの塗布膜から形成することが考えられている。塗布膜には、幅が狭くアスペクト比が高い素子分離溝内にも確実に充填できるという利点がある。塗布膜から素子分離絶縁膜を形成する際には、塗布膜の形成後の熱処理により、塗布膜を酸化して硬化させる必要がある。しかしながら、ポリシラザン膜は、熱処理の際の膜収縮で発生する応力変動が高く、膜中に半導体基板に達するほどのクラックが発生することがある。そこで、クラックの発生を防止するために、できるだけ低温でポリシラザン膜の熱処理を行い、ポリシラザン膜の応力を低減させる方法が模索されている。しかしながら、低温ではポリシラザン膜の酸化が不十分であり、絶縁耐性に乏しい素子分離絶縁膜しか得られないという問題がある。
特開２０１０−２５８０５７号公報
低温での熱処理により、塗布膜から、絶縁耐性に優れた絶縁膜を形成することが可能な半導体装置の製造方法および半導体製造装置を提供する。
一の実施形態による半導体装置の製造方法では、処理対象の基板の表面に凹部を形成する。さらに、前記方法では、前記基板上に塗布膜を形成して、前記凹部内に前記塗布膜を埋め込む。さらに、前記方法では、酸化剤を含む雰囲気中で前記塗布膜を加熱する第１の熱処理を行う。さらに、前記方法では、前記第１の熱処理後の前記塗布膜を、極性分子を含む液体または気体にさらした後にまたはさらしながら、前記塗布膜にマイクロ波を照射することで前記塗布膜を加熱する第２の熱処理を行う。
第１実施形態の半導体装置の構造を示す平面図である。 第１実施形態の半導体装置の構造を示す断面図である。 第１実施形態の半導体装置の製造方法を示す断面図(1/4)である。 第１実施形態の半導体装置の製造方法を示す断面図(2/4)である。 第１実施形態の半導体装置の製造方法を示す断面図(3/4)である。 第１実施形態の半導体装置の製造方法を示す断面図(4/4)である。 第１実施形態のシリコン酸化膜３ｃのＷＥＲ（ウェットエッチングレート）を示したグラフである。 第１実施形態の変形例の半導体装置の構造を示す断面図である。 第１実施形態の半導体製造装置の構造を示す概略図である。 第１実施形態の変形例の半導体装置の構造を示す断面図である。 第２実施形態の半導体製造装置の構造を示す概略図である。
以下、本発明の実施形態を、図面を参照して説明する。
（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す平面図である。図１の半導体装置は、ＮＡＮＤフラッシュメモリに相当する。
図１の半導体装置は、半導体基板１と、素子領域２と、素子分離絶縁膜３と、ワード線ＷＬと、選択線ＳＬと、ビット線コンタクトＣＢと、メモリセルトランジスタＭＣと、選択ゲートトランジスタＳＧとを備えている。
半導体基板１は、例えばシリコン基板である。図１には、半導体基板１の主面に平行で互いに垂直なＸ方向およびＹ方向と、半導体基板１の主面に垂直なＺ方向が示されている。
素子領域２は、半導体基板１内に形成され、素子分離絶縁膜３により互いに分離されている。また、素子分離絶縁膜３は、半導体基板１の表面に形成された素子分離溝内に埋め込まれている。素子領域２と素子分離絶縁膜３は、Ｙ方向に平行に延びており、Ｘ方向に沿って交互に配置されている。素子領域２は、ＡＡ（Active Area）領域とも呼ばれる。また、素子分離絶縁膜３は、ＳＴＩ（Shallow Trench Isolation）絶縁膜とも呼ばれる。素子分離絶縁膜３は例えば、ポリシラザン膜から形成されたシリコン酸化膜である。
ワード線ＷＬと選択線ＳＬは、Ｘ方向に平行に延びており、素子領域２や素子分離絶縁膜３と交差している。メモリセルトランジスタＭＣは、ワード線ＷＬと素子領域２の交点に形成されている。また、選択ゲートトランジスタＳＧは、選択線ＳＬと素子領域２の交点に形成されている。ビット線コンタクトＣＢは、一対の選択線ＳＬ間の素子領域２上に配置され、素子領域２の上方のビット線（図示せず）と電気的に接続されている。
図２は、第１実施形態の半導体装置の構造を示す断面図である。図２(ａ)と図２(ｂ)はそれぞれ、図１のＡ−Ａ’線、Ｂ−Ｂ’線に沿った断面図である。
本実施形態の半導体装置は、図２(ａ)と図２(ｂ)に示すように、半導体基板１と、素子領域２と、素子分離絶縁膜３と、第１絶縁膜４と、第１電極層５と、第２絶縁膜６と、第２電極層７と、層間絶縁膜８と、拡散層９とを備えている。
第１絶縁膜４と第１電極層５は、素子領域２上に順に形成されている。各メモリセルトランジスタＭＣの第１絶縁膜４と第１電極層５は、それぞれゲート絶縁膜と浮遊ゲートとして機能する。第１絶縁膜４は、例えばシリコン酸化膜である。また、第１電極層５は、例えばポリシリコン層である。
第２絶縁膜６と第２電極層７は、第１電極層５および素子分離絶縁膜３上に順に形成されている。各メモリセルトランジスタＭＣの第２絶縁膜６と第２電極層７は、それぞれゲート間絶縁膜と制御ゲートとして機能する。第２絶縁膜６は例えば、第１シリコン酸化膜とシリコン窒化膜と第２シリコン酸化膜を順に積層したＯＮＯ積層膜である。また、第２電極層７は、例えばポリシリコン層である。なお、図１のワード線ＷＬと選択線ＳＬは、第２電極層７で形成されている。
各選択ゲートトランジスタＳＧ内において、第１電極層５と第２電極層７は、第２絶縁膜６に設けられた開口部Ｈにより電気的に接続されている。各選択ゲートトランジスタＳＧの第１絶縁膜４は、ゲート絶縁膜として機能し、各選択ゲートトランジスタＳＧの第１電極層５と第２電極層７は、ゲート電極として機能する。
層間絶縁膜８は、半導体基板１上に、メモリセルトランジスタＭＣと選択ゲートトランジスタＳＧを覆うように形成されている。拡散層９は、半導体基板１内に、メモリセルトランジスタＭＣや選択ゲートトランジスタＳＧを挟むように形成されている。なお、図２の層間絶縁膜８には、通常の層間絶縁膜のほか、これらのトランジスタＭＣ、ＳＧ間の空間に埋め込まれたライナー膜やキャップ膜などの絶縁膜も含まれている。
（１）第１実施形態の半導体装置の製造方法
次に、図３〜図６を参照し、第１実施形態の半導体装置の製造方法を説明する。
図３〜図６は、第１実施形態の半導体装置の製造方法を示す断面図である。
まず、図３(ａ)に示すように、半導体基板１上に、第１絶縁膜４と、第１電極層５と、ハードマスク層１１を順に形成する。第１絶縁膜４は、例えば熱酸化により形成される。また、第１電極層５は例えば、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）を用い不純物を添付して形成される。また、ハードマスク層１１は、例えばシリコン窒化膜とする。ハードマスク層１１は、エッチング用のハードマスクや、ＣＭＰ（Chemical Mechanical Deposition）用のストッパとして使用される。半導体基板１上に第１絶縁膜４、第１電極層５、およびハードマスク層１１が形成された基板は、本開示の処理対象の基板の例である。
次に、図３(ｂ)に示すように、フォトリソグラフィとＲＩＥ（Reactive Ion Etching）により、上記の基板の表面に素子分離溝３ａを形成する。素子分離溝３ａは、本開示の凹部の例である。素子分離溝３ａは、ハードマスク層１１、第１電極層５、および第１絶縁膜４を貫通し、半導体基板１を所定の深さまで削るように形成される。
次に、図３(ｃ)に示すように、半導体基板１上の全面にポリシラザン（ＰＳＺ）膜３ｂを形成し、素子分離溝３ａ内にポリシラザン膜３ｂを埋め込む。ポリシラザン膜３ｂは、本開示の塗布膜の例である。
ポリシラザン膜３ｂは、以下の手順で形成可能である。まず、半導体基板１上の全面にスピンコートなどによりＰＳＺ塗布液を塗布する。ＰＳＺ塗布液は、具体的には、過水素化シラザン重合体（化学式は（ＳｉＨ２ＮＨ）ｎ）を含む溶液（過水素化シラザン溶液）である。ＰＳＺ塗布液の液厚は、例えば５００ｎｍ程度に設定する。次に、ＰＳＺ塗布膜のベーキング処理を行う。その結果、ＰＳＺ塗布液の溶媒が揮発され、固体状のポリシラザン膜３ｂが得られる。ベーキング処理では例えば、ＰＳＺ塗布液をホットプレートにより１５０℃で３分間程度加熱する。
次に、図４(ａ)に示すように、ポリシラザン膜３ｂを加熱する熱処理を行う。その結果、ポリシラザン膜３ｂが酸化されて硬化し、ポリシラザン膜３ｂからシリコン酸化膜３ｃが得られる。シリコン酸化膜３ｃは、本開示の絶縁膜の例である。
本実施形態では、図４(ａ)の熱処理を以下の手順で実施する。
［第１の熱処理］
まず、水蒸気を含む雰囲気中でポリシラザン膜３ｂを加熱する第１の熱処理を行う。第１の熱処理では例えば、ランプアニールまたはレーザーアニールが行われる。また、第１の熱処理では、ポリシラザン膜３ｂを例えば２００〜４００℃（例えば２８０℃または３００℃）で加熱する。
第１の熱処理は、ポリシラザン膜３ｂの膜質を安定化するために行われる。本実施形態では、第１の熱処理を４００℃以下で行うため、第１の熱処理後のポリシラザン膜３ｂ中に、シリコンと窒素の結合（Ｓｉ−Ｎ）や、シリコンと水素の結合（Ｓｉ−Ｈ）や、窒素と水素の結合（Ｎ−Ｈ）が残留しており、ポリシラザン膜３ｂはまだシリコン酸化膜３ｃになっていない。なお、第１の熱処理は、ポリシラザン膜３ｂの酸化剤として機能する、水蒸気以外の気体を含む雰囲気中で実施してもよい。
［浸漬処理］
次に、半導体基板１を３０〜９０℃の温水中に浸漬させ、ポリシラザン膜３ｂを温水にさらす。その結果、ポリシラザン膜３ｂは、水分子を含んだ状態となる。水分子は、本開示の極性分子の例である。次に、硫酸と過酸化水素を含有する薬液と、コリンと過酸化水素と水を含有する薬液とを用いてポリシラザン膜３ｂを処理し、ポリシラザン膜３ｂ中の不純物を除去する。次に、ポリシラザン膜３ｂ中に水分子が残る程度に、ポリシラザン膜３ｂの表面を乾燥させる。
なお、第１の熱処理を行わずにこの浸漬処理を行うと、ポリシラザン膜３ｂが溶解してしまうおそれがある。そのため、本実施形態では、第１の熱処理を行った後に浸漬処理を行う。また、浸漬処理には温水を使用しても冷水を使用してもよいが、温水を使用することには、冷水を使用する場合に比べて、ポリシラザン膜３ｂが水を吸収しやすいという利点がある。
［第２の熱処理］
次に、水分子を含んだ状態のポリシラザン膜３ｂにマイクロ波を照射することで、ポリシラザン膜３ｂを加熱する第２の熱処理を行う。マイクロ波は、３００ＭＨｚ〜３ＴＨｚの周波数（１００μｍ〜１ｍの波長）を有する電磁波と規定されている。第２の熱処理では例えば、１０〜１０００Ｗ／ｃｍ２のパワーで、５〜５０ＳｌｍのＮ２ガスまたはＯ２ガスを流しながら、５．８０ＧＨｚのマイクロ波を３０秒〜６０分間照射する。また、第２の熱処理では、ポリシラザン膜３ｂを例えば２００〜５００℃（例えば４３０℃）で加熱する。
水分子は極性分子であるため、ポリシラザン膜３ｂにマイクロ波を照射すると、水分子の回転振動が起こり、ポリシラザン膜３ｂの加水分解反応が起こる。よって、第２の熱処理によれば、ポリシラザン膜３ｂの酸化反応を効率的に進めることができる。第２の熱処理の結果、ポリシラザン膜３ｂからシリコン酸化膜３ｃが得られる。
一般に、ポリシラザン膜３ｂを第１の熱処理のみで十分に酸化するためには、ポリシラザン膜３ｂを５００℃以上で加熱する必要がある。一方、本実施形態の第２の熱処理によれば、ポリシラザン膜３ｂの酸化反応を効率的に進めることができるため、５００℃以下の第２の熱処理により、５００℃以上の第１の熱処理よりも十分にポリシラザン膜３ｂの酸化を進めることができる。実際、本発明者らがポリシラザン膜３ｂ中の残留不純物を分析したところ、５００℃以下の第１および第２の熱処理を行った場合の残留不純物（窒素や水素など）は、５００℃以上の第１の熱処理のみを行った場合の残留不純物よりも減少することが分かった。
よって、本実施形態によれば、ポリシラザン膜３ｂを高温で加熱する必要がなくなるため、ポリシラザン膜３ｂ中に半導体基板１に達するほどのクラックが発生することを抑制することができる。また、本実施形態によれば、ポリシラザン膜３ｂを低温でも十分に酸化させることができるため、低温での熱処理にて絶縁耐性に優れたシリコン酸化膜３ｃを形成することが可能となる。
なお、第２の熱処理は、ポリシラザン膜３ｂが水分子以外の極性分子を含んだ状態で行ってもよい。このような極性分子の例としては、酸素原子を含む極性分子、例えば、オゾン分子や過酸化水素分子などが挙げられる。
続いて、図４(ｂ)以降の工程について説明する。
次に、図４(ｂ)に示すように、ハードマスク層１１をストッパとするＣＭＰ処理により、シリコン酸化膜３ｃの表面を平坦化する。その結果、個々の素子分離溝３ａ内に素子分離絶縁膜３が形成される。
次に、図４(ｃ)に示すように、エッチバックにより、素子分離絶縁膜３の上面の高さを低くする。本実施形態では、素子分離絶縁膜３の上面の高さを、第１電極層５の上面と下面の間の高さまで低下させる。
次に、図５(ａ)に示すように、ハードマスク層１１を除去する。次に、図５(ｂ)に示すように、半導体基板１上の全面に、第２絶縁膜６と、第２電極層７の下位層７ａを順に形成する。図５(ｃ)は、図５(ｂ)に示す基板をＢ−Ｂ’線（図１参照）に沿って切断した断面図に相当する。
次に、図６(ａ)に示すように、フォトリソグラフィとＲＩＥにより、第２電極層７の下位層７ａと第２絶縁膜６を貫通する開口部Ｈを形成する。なお、開口部Ｈは、選択ゲートトランジスタＳＧを形成予定の領域内に形成される。
次に、図６(ｂ)に示すように、半導体基板１上の全面に、第２電極層７の上位層７ｂと、ハードマスク層１２を順に形成する。その結果、開口部Ｈ内に第２電極層７の上位層７ｂが埋め込まれる。
次に、図６(ｃ)に示すように、フォトリソグラフィとＲＩＥにより、ハードマスク層１２、第２電極層７、第２絶縁膜６、および第１電極層５を加工する。その結果、図６(ｃ)に示すように、半導体基板１上にメモリセルトランジスタＭＣや選択ゲートトランジスタＳＧが形成される。
その後、本方法では、拡散層９や層間絶縁膜８を形成する。さらには、種々のコンタクトプラグ、層間絶縁膜、ビアプラグ、配線層などを形成する。こうして、図２の半導体装置が製造される。
（２）シリコン酸化膜３ｃのエッチングレート
次に、図７を参照し、第１実施形態のシリコン酸化膜３ｃのエッチングレートについて説明する。
図７は、第１実施形態のシリコン酸化膜３ｃのＷＥＲ（ウェットエッチングレート）を示したグラフである。
棒グラフＡ〜Ｃはいずれも、ポリシラザン膜から形成されたシリコン酸化膜のＷＥＲを示す。ただし、棒グラフＡは、図４(ａ)の工程、即ち、第１の熱処理と浸漬処理と第２の熱処理により形成されたシリコン酸化膜のＷＥＲを示す。また、棒グラフＢは、図４(ａ)の工程の浸漬処理を行わず、第１の熱処理と第２の熱処理のみにより形成されたシリコン酸化膜のＷＥＲを示す。また、棒グラフＣは、図４(ａ)の工程の第２の熱処理をマイクロ波アニール以外のアニール処理に置き換えて形成されたシリコン酸化膜のＷＥＲを示す。よって、棒グラフＡが、第１実施形態のシリコン酸化膜３ｃのＷＥＲを示す。なお、図７のＷＥＲの値は、対ＳｉＯ２比の値となっている。
棒グラフＡ、Ｂを棒グラフＣと比較して分かるように、マイクロ波アニールを行う場合には、マイクロ波アニールを行わない場合に比べて、ＷＥＲが高くなる。そのため、ポリシラザン膜からシリコン酸化膜を形成し、このシリコン酸化膜をリセスすることでエアギャップを形成する場合に、マイクロ波アニールでポリシラザン膜からシリコン酸化膜を形成すると、エアギャップを形成しやすくなる。よって、本実施形態によれば、マイクロ波アニールでポリシラザン膜３ｂからシリコン酸化膜３ｃを形成することにより、エアギャップを容易に形成することが可能となる。
なお、棒グラフＡを棒グラフＢと比較して分かるように、マイクロ波アニール前に浸漬処理を行うと、浸漬処理を行わない場合に比べて、ＷＥＲが低くなる。しかしながら、マイクロ波アニール前に浸漬処理を行う場合であっても、マイクロ波アニールを行わない場合よりはＷＥＲが高いため、本実施形態によれば、マイクロ波アニールを行わない場合よりもエアギャップを形成しやすくなる。
図８は、第１実施形態の変形例の半導体装置の構造を示す断面図である。
図８の半導体装置は、図２に示す構成要素に加え、素子分離溝３ａ内に形成されたエアギャップ１３と保護絶縁膜１４を備えている。保護絶縁膜１４は、図３(ｃ)の工程にて、ＰＳＺ塗布液を塗布する前に半導体基板１上の全面に形成される。また、図４(ｃ)の工程では、素子分離溝３ａ内にエアギャップ１３を形成するために、素子分離絶縁膜３（シリコン酸化膜３ｃ）のウェットエッチングを行う。その後、図５(ｂ)の工程では、素子分離溝３ａ内にエアギャップ１３が残るように、半導体基板１上の全面に第２絶縁膜６を形成する。こうして、図８の半導体装置が製造される。
本実施形態によれば、マイクロ波アニールでポリシラザン膜３ｂからシリコン酸化膜３ｃを形成することにより、シリコン酸化膜３ｃのＷＥＲを増大させ、エアギャップ１３を容易に形成することが可能となる。
なお、エアギャップ１３の形状は、図８に示す形状と異なる形状でもよい。また、本実施形態では、シリコン酸化膜３ｃの形成後に、シリコン酸化膜３ｃのウェットエッチングによりエアギャップ１３を形成するが、代わりに、ポリシラザン膜３ｂを形成する際に、エアギャップ１３が形成されるようにポリシラザン膜３ｂを形成してもよい。
（３）第１実施形態の半導体製造装置
次に、図９を参照し、第１実施形態の半導体製造装置について説明する。
図９は、第１実施形態の半導体製造装置の構造を示す概略図である。図９の半導体製造装置は、図４(ａ)の工程を行う際に使用される。
図９の半導体製造装置は、複数のポート２２を有するインタフェース部２１と、基板移送室２３と、液体処理チャンバ２４と、マイクロ波アニールチャンバ２５と、アニールチャンバ２６とを備えている。液体処理チャンバ２４は、本開示の極性分子供給チャンバの例である。
半導体ウェハ３１は、図４(ａ)の工程を行う直前の基板に相当する。よって、半導体ウェハ３１は、半導体基板１と、素子領域２と、第１絶縁膜４と、第１電極層５と、ハードマスク層１１と、ポリシラザン膜３ｂとを備えている。
インタフェース部２１、液体処理チャンバ２４、マイクロ波アニールチャンバ２５、およびアニールチャンバ２６は、いずれも基板移送室２３に連通されている。よって、インタフェース部２１から半導体製造装置内に搬入された半導体ウェハ３１は、半導体製造装置外に搬出せずに、チャンバ２４〜２６間を移動させることが可能である。半導体ウェハ３１の移動は、基板移送室２３内のロボットにより行われる。
半導体製造装置内に搬入された半導体ウェハ３１は、まずアニールチャンバ２６内に移送される。アニールチャンバ２６は、マイクロ波アニール以外のアニール処理を行うためのチャンバである。アニールチャンバ２６では、半導体ウェハ３１を加熱する第１の熱処理が行われる。
次に、半導体ウェハ３１は、液体処理チャンバ２４内に移送される。液体処理チャンバ２４内では、半導体ウェハ３１を温水中に浸漬させる浸漬処理と、半導体ウェハ３１を上述の薬液で処理する薬液処理と、浸漬処理および薬液処理後の半導体ウェハ３１を乾燥させる乾燥処理が行われる。この際、乾燥処理は、ポリシラザン膜３ｂ中に水分子が残る程度に行われる。
次に、半導体ウェハ３１は、マイクロ波アニールチャンバ２５内に移送される。マイクロ波アニールチャンバ２５では、水分子を含んだ状態のポリシラザン膜３ｂをマイクロ波で加熱する第２の熱処理が行われる。その結果、ポリシラザン膜３ｂからシリコン酸化膜３ｃが形成される。その後、半導体ウェハ３１は、インタフェース部２１から半導体製造装置外に搬出される。
本実施形態の半導体製造装置によれば、図４(ａ)の工程を一貫して１台の装置内で行うことができる。本実施形態では、浸漬処理、薬液処理、および乾燥処理を行った後、ポリシラザン膜３ｂ中の水分子が蒸発する前に第２の熱処理を行う必要がある。本実施形態の半導体製造放置によれば、これらの処理を一貫して１台の装置内で行うことができるため、このような蒸発を回避することが可能となる。
（４）第１実施形態の効果
最後に、第１実施形態の効果について説明する。
以上のように、本実施形態では、第１の熱処理と浸漬処理と第２の熱処理により、ポリシラザン膜３ｂからシリコン酸化膜３ｃを形成する。また、第２の熱処理では、水分子を含んだ状態のポリシラザン膜３ｂにマイクロ波を照射することで、ポリシラザン膜３ｂを加熱する。よって、本実施形態によれば、低温での第１および第２の熱処理により、絶縁耐性に優れたシリコン酸化膜３ｃを形成することが可能となる。
なお、本実施形態では、ポリシラザン膜３ｂ以外の塗布膜を使用してもよい。例えば、ポリシラザン膜３ｂと同様にシリコンを含有する塗布膜を使用してもよい。この場合、この塗布膜から得られる絶縁膜は、シリコン酸化膜でもよいし、シリコン酸化膜以外のシリコン系絶縁膜でもよい。
また、本実施形態は、素子分離絶縁膜３以外の絶縁膜に適用してもよい。例えば、本実施形態は、層間絶縁膜８に適用してもよい。この場合、層間絶縁膜８は、第１の熱処理と浸漬処理と第２の熱処理によりポリシラザン膜から形成される。この場合、トランジスタＭＣ、ＳＧ間の空間は、本開示の凹部の例である。
また、本実施形態は、図１０の半導体装置にも適用可能である。図１０は、第１実施形態の変形例の半導体装置の構造を示す断面図である。図１０の半導体装置は、半導体基板４１と、素子分離絶縁膜４２と、ゲート絶縁膜４３と、ゲート電極４４と、側壁絶縁膜４５と、ソース／ドレイン拡散層４６と、層間絶縁膜４７とを備えている。符号Ｔｒは、ＭＯＳＦＥＴを示す。
本実施形態によれば、素子分離絶縁膜４２や層間絶縁膜４７を、第１の熱処理と浸漬処理と第２の熱処理によりポリシラザン膜から形成することが可能である。この場合、素子分離絶縁膜４２用の素子分離溝や、ＭＯＳＦＥＴ間の空間は、本開示の凹部の例である。
（第２実施形態）
図１１は、第２実施形態の半導体製造装置の構造を示す概略図である。
第１実施形態では、ポリシラザン膜３ｂを温水にさらした後に、第２の熱処理が行われる。これに対し、第２実施形態では、ポリシラザン膜３ｂを水蒸気にさらしながら、第２の熱処理を行う。第２実施形態によれば、第１実施形態と同様に、ポリシラザン膜３ｂ中に水分子を吸収させることで、ポリシラザン膜３ｂを低温のマイクロ波アニールで十分に酸化させることが可能となる。
図１１の半導体製造装置は、液体処理チャンバ２４の代わりに、マイクロ波アニールチャンバ２５に設けられたベーパライザ５１を備えている。ベーパライザ５１は、水蒸気を発生させて、マイクロ波アニールチャンバ２５内に供給する装置である。よって、マイクロ波アニールチャンバ２５では、ポリシラザン膜３ｂを水蒸気にさらしながら、第２の熱処理を行うことができる。その結果、ポリシラザン膜３ｂからシリコン酸化膜３ｃが形成される。
なお、本実施形態の第２の熱処理は、ポリシラザン膜３ｂを、水分子以外の極性分子を含む気体にさらしながら行ってもよい。このような極性分子の例としては、酸素原子を含む極性分子、例えば、オゾン分子や過酸化水素分子などが挙げられる。なお、気体の温度は、例えば３０〜９０℃に設定する。
最後に、第２実施形態の効果について説明する。
以上のように、本実施形態では、第１の熱処理と第２の熱処理により、ポリシラザン膜３ｂからシリコン酸化膜３ｃを形成する。また、第２の熱処理では、ポリシラザン膜３ｂを水蒸気にさらしながらマイクロ波を照射することで、ポリシラザン膜３ｂを加熱する。よって、本実施形態によれば、第１実施形態と同様に、低温での第１および第２の熱処理により、絶縁耐性に優れたシリコン酸化膜３ｃを形成することが可能となる。
なお、第２実施形態のマイクロ波アニールチャンバ２５では、ポリシラザン膜３ｂを温水にさらしながら、第２の熱処理を行ってもよい。また、第１実施形態のチャンバ２４では、ポリシラザン膜３ｂを水蒸気にさらすことで、ポリシラザン膜３ｂ中に水分子を吸収させてもよい。これらの場合にも、第１実施形態や第２実施形態と同様の効果を得ることができる。
また、第１実施形態のマイクロ波アニールチャンバ２５は、ベーパライザ５１を備えていてもよい。この場合には、半導体ウェハ３１の浸漬処理を行い、かつ、ポリシラザン膜３ｂを水蒸気にさらしながら第２の熱処理を行うことが可能となる。即ち、浸漬処理と水蒸気処理の両方を行うことが可能となる。これにより、第２の熱処理におけるポリシラザン膜３ｂの酸化反応をさらに効率的に進めることが可能となる。
以上、第１及び第２実施形態について説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することを意図したものではない。これらの実施形態は、その他の様々な形態で実施することができる。また、これらの実施形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことにより、様々な変形例を得ることもできる。これらの形態や変形例は、発明の範囲や要旨に含まれており、特許請求の範囲及びこれに均等な範囲には、これらの形態や変形例が含まれる。
１：半導体基板、２：素子領域、３：素子分離絶縁膜、
３ａ：素子分離溝、３ｂ：ポリシラザン膜、３ｃ：シリコン酸化膜、
４：第１絶縁膜、５：第１電極層、６：第２絶縁膜、７：第２電極層、
８：層間絶縁膜、９：拡散層、１１：ハードマスク層、１２：ハードマスク層、
１３：エアギャップ、１４：保護絶縁膜、
２１：インタフェース部、２２：ポート、２３：基板移送室、
２４：液体処理チャンバ、２５：マイクロ波アニールチャンバ、
２６：アニールチャンバ、３１：半導体ウェハ、
４１：半導体基板、４２：素子分離絶縁膜、４３：ゲート絶縁膜、
４４：ゲート電極、４５：側壁絶縁膜、４６：ソース／ドレイン拡散層、
４７：層間絶縁膜、５１：ベーパライザ

Claims (7)

  1. 処理対象の基板の表面に凹部を形成し、
    前記基板上に塗布膜を形成して、前記凹部内に前記塗布膜を埋め込み、
    酸化剤を含む雰囲気中で、前記塗布膜にマイクロ波を照射せずに前記塗布膜を加熱する第１の熱処理を行い、
    前記第１の熱処理後の前記塗布膜を、極性分子を含む液体または気体にさらした後にまたはさらしながら、前記塗布膜にマイクロ波を照射することで前記塗布膜を加熱する第２の熱処理を行う、
    ことを含む半導体装置の製造方法。
  2. 前記酸化剤は水蒸気である、請求項１に記載の半導体装置の製造方法。
  3. 前記塗布膜はポリシラザン膜である、請求項１または２に記載の半導体装置の製造方法。
  4. 前記第２の熱処理では、前記塗布膜を２００〜５００℃で加熱する、請求項１から３のいずれか１項に記載の半導体装置の製造方法。
  5. 処理対象の基板をチャンバ内に移送するための基板移送室と、
    前記基板移送室に連通されており、酸化剤を含む雰囲気中で、前記基板上に形成された塗布膜にマイクロ波を照射せずに前記塗布膜を加熱する第１のチャンバと、
    前記基板移送室に連通されており、前記塗布膜を、極性分子を含む液体または気体にさらす第２のチャンバと、
    前記基板移送室に連通されており、前記液体または前記気体にさらされた前記塗布膜にマイクロ波を照射することで、前記塗布膜を加熱する第３のチャンバと、
    を備える半導体製造装置。
  6. 処理対象の基板の表面に凹部を形成し、
    前記基板上に塗布膜を形成して、前記凹部内に前記塗布膜を埋め込み、
    酸化剤を含む雰囲気中で、前記塗布膜にマイクロ波を照射せずに前記塗布膜を加熱する熱処理を行い、
    前記熱処理後の前記塗布膜を、極性分子を含む液体または気体にさらした後にまたはさらしながら、前記塗布膜にマイクロ波を照射する、
    ことを含む半導体装置の製造方法。
  7. 処理対象の基板をチャンバ内に移送するための基板移送室と、
    前記基板移送室に連通されており、酸化剤を含む雰囲気中で、前記基板上に形成された塗布膜にマイクロ波を照射せずに前記塗布膜を加熱する第１のチャンバと、
    前記基板移送室に連通されており、前記塗布膜を、極性分子を含む液体または気体にさらす第２のチャンバと、
    前記基板移送室に連通されており、前記液体または前記気体にさらされた前記塗布膜にマイクロ波を照射する第３のチャンバと、
    を備える半導体製造装置。
JP2012096735A 2012-04-20 2012-04-20 半導体装置の製造方法および半導体製造装置 Active JP5981206B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012096735A JP5981206B2 (ja) 2012-04-20 2012-04-20 半導体装置の製造方法および半導体製造装置
US13/779,981 US8883642B2 (en) 2012-04-20 2013-02-28 Method of manufacturing semiconductor device and semiconductor manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012096735A JP5981206B2 (ja) 2012-04-20 2012-04-20 半導体装置の製造方法および半導体製造装置

Publications (2)

Publication Number Publication Date
JP2013225577A JP2013225577A (ja) 2013-10-31
JP5981206B2 true JP5981206B2 (ja) 2016-08-31

Family

ID=49380491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012096735A Active JP5981206B2 (ja) 2012-04-20 2012-04-20 半導体装置の製造方法および半導体製造装置

Country Status (2)

Country Link
US (1) US8883642B2 (ja)
JP (1) JP5981206B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10242989B2 (en) 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
JP6596285B2 (ja) 2015-09-24 2019-10-23 東芝メモリ株式会社 マイクロ波照射装置および基板処理方法
JP6752249B2 (ja) * 2018-03-27 2020-09-09 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7321730B2 (ja) * 2019-03-14 2023-08-07 キオクシア株式会社 半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04338644A (ja) 1991-05-16 1992-11-25 Casio Comput Co Ltd 半導体装置の層間絶縁膜の形成方法
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP2004311487A (ja) * 2003-04-02 2004-11-04 Hitachi Ltd 半導体装置の製造方法
JP2005150500A (ja) * 2003-11-18 2005-06-09 Toshiba Corp 半導体装置および半導体装置の製造方法
US7351656B2 (en) 2005-01-21 2008-04-01 Kabushiki Kaihsa Toshiba Semiconductor device having oxidized metal film and manufacture method of the same
JP5100077B2 (ja) * 2006-10-04 2012-12-19 敏夫 寺中 シリカ膜の製造方法
JP2009076638A (ja) * 2007-09-20 2009-04-09 Toshiba Corp 半導体装置の製造方法
US7943531B2 (en) * 2007-10-22 2011-05-17 Applied Materials, Inc. Methods for forming a silicon oxide layer over a substrate
JP2010137372A (ja) * 2008-12-09 2010-06-24 Contamination Control Service:Kk 複合膜、およびその形成方法
JP2010153458A (ja) 2008-12-24 2010-07-08 Toshiba Corp 半導体装置の製造方法および半導体装置
JP4987898B2 (ja) * 2009-03-27 2012-07-25 株式会社東芝 半導体装置の製造方法
JP2010258057A (ja) 2009-04-22 2010-11-11 Konica Minolta Holdings Inc 金属酸化物半導体、その製造方法、及びそれを用いた薄膜トランジスタ
JP5421664B2 (ja) * 2009-06-15 2014-02-19 有限会社コンタミネーション・コントロール・サービス 炭化水素系化合物の貯蔵又は移送用の被覆成形品
JP2011066052A (ja) 2009-09-15 2011-03-31 Toshiba Corp 半導体装置の製造方法および半導体装置
JP5072929B2 (ja) 2009-09-22 2012-11-14 株式会社東芝 加熱装置
JP2011097029A (ja) * 2009-09-30 2011-05-12 Tokyo Electron Ltd 半導体装置の製造方法
US20110151677A1 (en) * 2009-12-21 2011-06-23 Applied Materials, Inc. Wet oxidation process performed on a dielectric material formed from a flowable cvd process
JP2012182312A (ja) * 2011-03-01 2012-09-20 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20130280911A1 (en) 2013-10-24
US8883642B2 (en) 2014-11-11
JP2013225577A (ja) 2013-10-31

Similar Documents

Publication Publication Date Title
TWI766017B (zh) 半導體裝置之製造方法
US7238587B2 (en) Semiconductor device fabrication method
JP4164324B2 (ja) 半導体装置の製造方法
US20120164816A1 (en) Method of manufacturing a semiconductor device
KR20070083200A (ko) 반도체 장치의 제조 방법
JP5981206B2 (ja) 半導体装置の製造方法および半導体製造装置
JP2000286254A (ja) 半導体集積回路装置およびその製造方法
US7754622B2 (en) Patterning method utilizing SiBN and photolithography
JP4950800B2 (ja) 半導体装置の製造方法
JP2010080709A (ja) シリコン酸化膜の形成方法および不揮発性半導体記憶装置の製造方法
JP2007088301A (ja) 半導体装置および半導体装置の製造方法
KR100636031B1 (ko) 불휘발성 메모리 장치의 제조 방법.
US7651924B2 (en) Method of fabricating semiconductor memory device in which an oxide film fills a trench in a semiconductor substrate
JP4445403B2 (ja) 半導体装置の製造方法
KR20100041968A (ko) 반도체 소자의 제조 방법
KR20090008658A (ko) 소자분리막을 갖는 반도체 소자의 제조방법
KR20090045750A (ko) 라디칼 산화막 형성 방법 및 이를 이용한 듀얼 게이트산화막 형성 방법
JP2006310601A (ja) 半導体装置およびその製造方法
KR20060136186A (ko) 비휘발성 메모리 셀 및 그 제조방법
KR20070000216A (ko) 비휘발성 메모리 셀 및 그 제조방법
KR20080060318A (ko) 반도체 소자의 소자분리막 형성방법
KR101016351B1 (ko) 반도체 소자의 리세스 게이트 형성방법
JP2003051536A (ja) 基板処理方法および半導体装置の製造方法
KR100752187B1 (ko) 플래시 메모리 소자 형성 방법
KR100455365B1 (ko) 비휘발성기억소자의폴리실리콘층간유전체막형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160728

R151 Written notification of patent or utility model registration

Ref document number: 5981206

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350