CN101894844B - 基于金属氧化物气相沉积铁电动态随机存储器及制备方法 - Google Patents

基于金属氧化物气相沉积铁电动态随机存储器及制备方法 Download PDF

Info

Publication number
CN101894844B
CN101894844B CN2010101990439A CN201010199043A CN101894844B CN 101894844 B CN101894844 B CN 101894844B CN 2010101990439 A CN2010101990439 A CN 2010101990439A CN 201010199043 A CN201010199043 A CN 201010199043A CN 101894844 B CN101894844 B CN 101894844B
Authority
CN
China
Prior art keywords
substrate
electrode
photoetching
region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010101990439A
Other languages
English (en)
Other versions
CN101894844A (zh
Inventor
谢丹
罗亚烽
冯婷婷
韩学光
任天令
刘理天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN2010101990439A priority Critical patent/CN101894844B/zh
Publication of CN101894844A publication Critical patent/CN101894844A/zh
Application granted granted Critical
Publication of CN101894844B publication Critical patent/CN101894844B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明涉及基于金属氧化物气相沉积铁电动态随机存储器，包括：硅衬底，源区、漏区，隔离层介质膜，铁电薄膜层，栅电极，源极，漏极，以及用于器件测量的衬底接触区和衬底接触电极；所述隔离层介质为：ZrO2、TiO2中的任意一种；所述铁电薄膜层为：Pb(Zr1-xTix)O3(PZT)，各组份的摩尔比例为：Pb∶(Zr+Ti)∶O＝1∶1∶3，Zr∶Ti＝(1-x)∶x，x取值范围为0.1＜x＜1.0；该方法包括：对硅衬底进行清洗、氧化层；先后光刻，依次形成源漏区、衬底接触区并生长氧化层及栅区：生长隔离层介质薄膜和铁电薄膜：制备电极金属层：形成栅电极：形成接触孔：制备金属层，形成衬底接触电极金属层及合金化处理。本发明获得了大面积、均匀致密的、性能良好的存储介质薄膜和隔离层材料，用其制备的器件具有更小的漏电，更高的保持特性。

Description

基于金属氧化物气相沉积铁电动态随机存储器及制备方法
技术领域
本发明属于微电子新材料与器件技术领域，特别涉及一种基于高介电常数薄膜(简称：高K介质薄膜)的铁电动态随机存储器(FEDRAM)的制备技术。
背景技术
铁电材料具有自发极化且自发极化能随外加电场而取向，去掉外电场后，铁电材料的极化可以处于大小相等、方向相反的两个剩余极化(±Pr)状态，这两种稳定的极化状态可以在外电场的作用下实现“1”和“0”状态之间的转换，因而可作为存储器的二进制代码。由于不需要依靠外电场来保持记忆，因此，早在1952年，Anderson就利用这种原理首次提出了非挥发性铁电随机存储器(Nonvolatile Ferroelectric Random AccessMemory-NVFRAM)的概念。
非挥发性铁电存储器主要有两种结构形式：一种是铁电随机存取存储器(FeRAM)，一种是铁电场效应晶体管(FeFET)。FeRAM的存储单元主要是依靠铁电电容来进行数据的存储，铁电电容是其核心。FeRAM具有不挥发、写入快、功耗低、可擦写次数多以及抗辐射能力强等特点，已成为非挥发铁电存储器中发展最快的一类。但是存在的缺点是：对数据的读出具有破坏性，必须采取回写方式；同时，由于采用电容结构也限制了存储容量的进一步提高。
FeFET是将铁电薄膜直接沉积在场效应管(FET)的栅区，利用铁电材料的自发极化对源漏间电流的控制来实现对数据的存取，由于这种结构不含铁电电容，因而尺寸较小，可以得到较FeRAM更高的存储密度；同时FeFET的存储原理决定了其非破坏性的数据读出。理论上，FeFET较FeRAM更能体现铁电存储器的优势。因此，早在1955年，贝尔实验室就首次提出了关于FeFET的想法，但直到1974年，S.Y.Wu等人才首次报道了基于钛酸铋(Bi4Ti3O12)铁电薄膜的FET器件。但是由于铁电薄膜与Si(F-S)之间的界面存在着注入电荷、界面陷阱以及薄膜本身的缺陷等问题，使得FeFET的保持时间不够长。为了有效利用FeFET结构本身的一些优势，又克服FeFET在实现中遇到的困难，2000年，美国耶鲁大学电子工程系T.P.Ma教授的铁电存储器研究小组认为这种有限次的保持时间总比动态随机存储器(DRAM)的刷新时间长得多，因此，首次提出了铁电动态随机存储器(FEDRAM)的概念(见T.P.Ma，J.P.Han，A ferroelectric dynamic randomaccess memory，U.S.Patent 6067244(2000))。FEDRAM是将铁电薄膜用作MOSFET的栅介质，并在铁电薄膜与Si之间加入隔离层，从而形成金属-铁电薄膜-隔离层-Si(MFIS-FET)场效应晶体管结构，如图1所示，包括：硅衬底11，源区12、漏区13，隔离层介质膜14，铁电薄膜层15，栅电极16，源极17，漏极18。在硅衬底11中形成源区12和漏区13，在硅衬底11的上面形成隔离层介质膜14，在隔离层介质膜14上面形成铁电薄膜层15，在铁电薄膜层15上形成栅电极16。源极17和漏极18在栅电极16的两侧。
在上述结构中，硅衬底11中形成源区12和漏区13，其端部分别与隔离层介质膜14中的一部分接触。隔离层介质膜14为氮化物(Si3N4)。铁电薄膜层15为钽酸锶铋(SrBi2Ta2O9:SBT)。栅电极16为金(Au)或者铂(Pt)。源极17和漏极18为铝(Al).
上述器件结构的制备工艺包括：
(1)对p型Si基片先进行清洗和氧化
p型Si基片电阻率为：6-9Ω·cm或者21-24Ω·cm，氧化层厚度为1000nm；
(2)利用磷(P2O5)进行注入形成源漏区
(3)制备隔离层介质薄膜
利用喷射气相沉积(JVD)方法生长氮化硅(Si3N4)隔离层介质薄膜，薄膜厚度约为5～6nm；之后在氮气中退火30分钟，温度为800℃；
(4)制备铁电薄膜
利用金属氧化物沉积(MOD)方法生长钽酸锶铋(SrBi2Ta2O9，简写为SBT)铁电薄膜，厚度为200～260nm；并在氧气中退火1小时，温度为800～900℃；
(5)制备栅电极
利用电子束蒸发铂电极(Pt)，或者热蒸发金(Au)形成栅电极；
(6)热蒸发铝电极(Al)形成源极和漏极金属层
(7)合金化处理
在400℃氮气和氢气(N2∶H2＝5％∶95％)中进行合金化退火处理30分钟。
从结构上看，这是一种新型的单管DRAM(通常的DRAM单元为1T1C结构)。它与传统的DRAM相比，具有如下优点：(1)保持时间比传统的DRAM(＜1s)长得多；
(2)由于无需存储电容，因而单元尺寸减小，有利于存储密度的提高；(3)无需存储电容以及刷新频率的极大缩短使得功耗降低；(4)无需存储电容使其更易与逻辑器件集成，实现FEDRAM的嵌入式应用。
FEDRAM的工作原理是：在栅上施加了一个正脉冲之后，铁电材料处在正的剩余极化状态。铁电层底部的正极化电荷将被半导体中的反型层电荷补偿，这样半导体衬底中就形成了一个连接源区和漏区的导电沟道。在源漏之间加上一定的电压，便会产生源漏电流，，也就是所谓的开态，对应着存储“1”态。如果在栅上施加了一个负脉冲，铁电层处于负的极化状态，半导体衬底处在积累区，没有导电沟道，FET处于“关断”状态，即对应着“0”态。与FeFET相比，FEDRAM在工作时需要刷新，以使存储的信息得以维持，与DRAM相比，FEDRAM具有较长的保持时间，因而可以减小刷新频率。而作为铁电存储器另一类型的FeFET是非挥发性的，理论上不需要刷新。因此，与FeFET相比，FEDRAM在实现上更具可行性，从而使得FeFET获得了新的发展空间。
耶鲁大学公开的上述结构中采用钽酸锶铋(SrBi2Ta2O9:SBT)作为栅介质材料。但SBT薄膜的剩余极化强度较小，并且成膜温度较高，不利于铁电电容与标准CMOS集成工艺的兼容。在薄膜的制备技术上，使用的薄膜制备方法是喷射气相沉积(JVD)方法，不利于大面积均匀薄膜的实现。此外，采用氮化物作为隔离层介质，由于其介电常数较小，使得操作电压较高，不利于器件功耗的降低。
高K介质薄膜是指具有较高介电常数的金属氧化物薄膜，例如：HfO2，ZrO2，Pr2O3，Gd2O3，La2O3，Y2O3，TiO2，Hf-Al-O以及Hf-Si-O等，这些材料具有较好的电学性能、热力学稳定性、良好的界面效应、以及与硅工艺的兼容性和较好的可靠性，因此，在集成电路工艺线宽逐渐缩小的趋势下，能够代替传统的栅介质(例如：SiO2，Si3N4)，从而满足在不减小晶体管栅极厚度的同时，增大其电容的目的。
发明内容
本发明的目的是为克服已有技术的不足之处，提出一种基于金属氧化物气相沉积铁电动态随机存储器及其制备方法。本发明采用新型的存储材料和隔离层介质薄膜和新的制备方法，获得了大面积、均匀致密的、性能良好的存储介质薄膜和隔离层材料，其薄膜厚度变化范围较大，用其制备的FEDRAM器件具有更小的漏电，更高的保持特性。
本发明提出的基于金属氧化物气相沉积铁电动态随机存储器，包括：硅衬底，源区、漏区，隔离层介质膜，铁电薄膜层，栅电极，源极，漏极，以及用于器件测量的衬底接触区和衬底接触电极；在硅衬底中形成源区，漏区和衬底接触区，在硅衬底的上面形成隔离层介质膜，在隔离层介质膜上面形成铁电薄膜层，在铁电薄膜层上面形成栅电极；源极和漏极在栅电极的两侧；其特征在于，所述隔离层介质为：ZrO2、TiO2中的任意一种；所述铁电薄膜层为：
Pb(Zr1-xTix)O3(PZT)，各组份的摩尔比例为：Pb∶(Zr+Ti)∶O＝1∶1∶3，Zr∶Ti＝(1-x)∶x，x取值范围为0.1＜x＜1.0；所述薄膜厚度为100nm～300nm。
制备上述器件的方法，其特征在于，包括以下步骤：
(1)对硅衬底进行清洗；
(2)在清洗后的硅衬底上生长氧化层，氧化层厚度为650～900nm；
(3)第一次光刻，形成源漏区：
采用正胶工艺对氧化后硅衬底进行光刻，坚膜，湿法腐蚀，留胶磷(31P+)注入或硼注入，形成源漏区，注入能量和剂量分别为60～80KeV，4.0×1015～5.0×1015(cm-3)；
(4)第二次光刻，形成衬底接触区：
采用正胶工艺对步骤(3)处理后的硅衬底进行第二次光刻，坚膜，湿法腐蚀，留胶硼(BF+)注入或磷注入，形成衬底接触区；注入能量和剂量分别为70～80KeV，4.0×1015～5.0×1015(cm-3)；
(5)生长氧化层：
利用低压化学气相沉积对两次光刻后的衬底进行第二次氧化，氧化层厚度为600～700nm，之后在氮气中对衬底进行致密化处理，温度为850-900℃；
(6)第三次光刻，形成栅区：
采用正胶工艺对步骤(5)处理后的衬底进行光刻，坚膜，湿法腐蚀，留胶硼(11B+)调沟注入或磷调沟注入，形成栅区；调沟注入能量和剂量分别为40～50KeV，2.0×1012～8.0×1013(cm-3)；
(7)生长隔离层介质薄膜：
利用利用液态输运-金属氧化物化学气相沉积方法，在反应腔内，在步骤(6)处理后的衬底上制备ZrO2或TiO2薄膜；工艺条件为：腔体压力25～35乇，生长温度600～650℃，衬底转速650～720转/分钟(rmp)，ZrO2生长时间10～40分钟；介质薄膜厚度为5～100nm；TiO2生长时间5～40分钟，介质薄膜厚度为5～150nm；
(8)生长铁电薄膜：
利用液态输运-金属氧化物化学气相沉积方法，在反应腔内，在步骤(7)形成的隔离层介质薄膜上制备PZT薄膜：工艺条件为：腔体压力25～35乇，生长温度560～650℃，衬底转速650～720转/分钟(rmp)，生长时间20～60分钟，薄膜厚度为100～300nm；
(9)制备电极金属层：
在步骤(8)形成的铁电薄膜上溅射电极金属层，金属材料为：铂Pt，或者金Au，厚度为：150～200nm；
(10)第四次光刻，形成栅电极：
利用离子束刻蚀(IBE)技术对步骤(9)制备的电极金属层进行刻蚀，形成栅电极，刻蚀速率为20～60nm/分钟，或采用正胶剥离法形成栅电极；
(11)第五次光刻，形成接触孔：
采用正胶工艺对步骤(10)处理后的衬底进行光刻，坚膜，湿法腐蚀铁电薄膜并利用离子束刻蚀(IBE)刻蚀隔离层介质薄膜，分别形成与衬底中源漏区以及衬底接触区接触的孔；其中，刻蚀铁电薄膜速率为20～100nm/分钟；刻蚀隔离层介质薄膜速率为1.5～3nm/分钟；
(12)制备金属层：
对步骤(11)处理后的衬底上进行常温溅射铝电极(Al)，厚度约为：800～1200nm。
(13)第六次光刻(Al)，形成源极、漏极以及衬底接触金属层：
采用常规的湿法腐蚀Al或者干法刻蚀Al，或者正胶剥离Al，对步骤(10)处理后金属层进行光刻和刻蚀，形成分别与源漏区、衬底接触区、接触的源极金属层、漏极金属层以及衬底接触电极金属层；
(14)合金化处理：
对步骤(13)处理后的衬底在420℃～450℃氮气中进行退火处理20～40分钟。
本发明的有益效果：
在本发明中，采用高K介质薄膜作为隔离层(如：ZrO2、TiO2)，并采用液态输运-金属有机化学气相沉积(LD-MOCVD)技术进行隔离层介质薄膜和铁电薄膜的制备，与以前研究者的不同之处在于：采用不同的存储介质和隔离层材料，不同的薄膜制备方法以及工艺条件，获得了大面积、均匀致密的、性能良好的存储介质薄膜和隔离层材料，其薄膜厚度变化范围较大，并将其用于FEDRAM的制备中。
其效果将使得铁电薄膜具有更大的剩余极化强度，较低的操作电压，薄膜厚度范围较宽。本发明中，利用LD-MOCVD方法制备的高K隔离层介质薄膜，具有更好的均匀性和稳定性，易与CMOS集成工艺相兼容，使其制备的FEDRAM器件具有更小的漏电，更高的保持特性。
附图说明
图1为已有的FEDRAM器件单元的结构示意图；
图2为本发明的FEDRAM器件单元结构示意图。
具体实施方式
本发明提出的基于LD-MOCVD技术的铁电动态随机存储器及制备方法，结合附图及实施例详细说明如下：
本发明提出的FEDRAM器件结构，如图2所示，包括：硅衬底21，源区22、漏区23，隔离层介质膜24，铁电薄膜层25，栅电极26，源极27，漏极28，以及用于器件测量的衬底接触区29和衬底接触电极30；在硅衬底21中形成源区22，漏区23和衬底接触区29，在硅衬底21的上面形成隔离层介质膜24，在隔离层介质膜24上面形成铁电薄膜层25，在铁电薄膜层25上面形成栅电极26。源极27和漏极28在栅电极26的两侧；如图2所示。
在上述结构中，
衬底21为p型硅，源区为n+区，漏区为n+区。或者衬底21为n型硅，源区为p+区，漏区为p+区。
源区22和漏区23，其端部与其上方的隔离层介质膜24的一部分区域接触。
本发明的结构与已有的FEDRAM基本相同，其区别技术特征是采用不同的存储介质和隔离层材料，不同的薄膜制备方法以及工艺条件，具体说明如下：
本发明的隔离层介质24为：ZrO2、TiO2中的任意一种。
本发明的铁电薄膜层25为：
Pb(Zr1-xTix)O3(PZT)，各组份的摩尔比例为：Pb∶(Zr+Ti)∶O＝1∶1∶3，Zr∶Ti＝(1-x)∶x，x取值范围为0.1＜x＜1.0，更佳的取值范围为0.2≤x≤0.7；所述薄膜厚度为100nm～300nm。
本发明的栅电极26为铂Pt，或者金Au中的任意一种；源极27，漏极28和衬底接触电极30为铝(Al)，均与已有技术相同。
本发明提出的FEDRAM器件的制备方法，如图2所示，包括以下步骤：
(1)对硅衬底进行清洗；衬底21可以为p型硅，也可以为n型硅(该步骤为传统工艺步骤)；
(2)对硅衬底21进行氧化，在清洗后的硅衬底上生长氧化层，(该步骤为传统工艺步骤)氧化层厚度为650～900nm；
(3)第一次光刻，形成源漏区
采用正胶工艺对氧化后硅衬底21进行光刻，坚膜，湿法腐蚀，留胶磷(31P+)注入或硼注入，形成源漏区，注入能量和剂量分别为60～80KeV，4.0×1015～5.0×1015(cm-3)(采用常规工艺参数和条件)；
如果衬底21为p型硅，源区为n+区22，漏区为n+区23；
如果衬底21为n型硅，源区为p+区22，漏区为p+区23；
(4)第二次光刻，形成衬底接触区
采用正胶工艺对步骤(3)处理后的硅衬底21进行第二次光刻，坚膜，湿法腐蚀，留胶硼(BF+)注入或磷注入，形成衬底接触区29；注入能量和剂量分别为70～80KeV，4.0×1015～5.0×1015(cm-3)(采用常规工艺参数和条件)；
(5)生长氧化层
利用低压化学气相沉积(LPCVD)对两次光刻后的衬底进行第二次氧化(常规工艺)，氧化层厚度为600～700nm，之后在氮气中对衬底进行致密化处理，温度为850-900℃；
(6)第三次光刻，形成栅区
采用正胶工艺对步骤(5)处理后的衬底进行光刻，坚膜，湿法腐蚀，留胶硼(11B+)调沟注入或磷调沟注入，形成栅区；调沟注入能量和剂量分别为40～50KeV，2.0×1012～8.0×1013(cm-3)(采用常规工艺参数和条件)；
(7)生长隔离层介质薄膜
利用利用液态输运-金属氧化物化学气相沉积(LD-MOCVD)方法，在反应腔内，在步骤(6)处理后的衬底上制备ZrO2或TiO2薄膜24。工艺条件为：腔体压力25～35乇，生长温度600～650℃，衬底转速650～720转/分钟(rmp)，ZrO2生长时间10～40分钟，介质薄膜厚度5～100nm；TiO2生长时间5～40分钟，介质薄膜厚度5～150nm；
(8)生长铁电薄膜
利用液态输运-金属氧化物化学气相沉积(LD-MOCVD)方法，在反应腔内，在步骤(7)形成的隔离层介质薄膜上制备PZT薄膜25。工艺条件为：腔体压力25～35乇，生长温度560～650℃，衬底转速650～720转/分钟(rmp)，生长时间20～60分钟，薄膜厚度100～300nm。
(9)制备电极金属层(常规工艺步骤)
在步骤(8)形成的铁电薄膜上溅射电极金属层，金属材料为：铂Pt，或者金Au，厚度约为：150～200nm；
(10)第四次光刻，形成栅电极：
利用离子束刻蚀(IBE)技术对步骤(9)制备的电极金属层进行刻蚀，形成栅电极26，刻蚀速率为：20～60nm/分钟，或采用正胶剥离法形成栅电极26；
(11)第五次光刻，形成接触孔
采用正胶工艺对步骤(10)处理后的衬底进行光刻，坚膜，湿法腐蚀铁电薄膜并利用离子束刻蚀(IBE)刻蚀隔离层介质薄膜，分别形成与衬底中源区22、漏区23以及衬底接触区29接触的孔；其中，刻蚀铁电薄膜速率为：20～100nm/分钟；刻蚀隔离层介质薄膜速率为：1.5～3nm/分钟；
(12)制备金属层(常规工艺步骤)
对步骤(11)处理后的衬底上进行常温溅射铝电极(Al)，厚度约为：800～1200nm。
(13)第六次光刻(Al)，形成源极、漏极以及衬底接触金属层：
采用常规的湿法腐蚀Al或者干法刻蚀Al，或者正胶剥离Al，对步骤(10)处理后金属层进行光刻和刻蚀，形成分别与源区22、漏区23和衬底接触区29接触的源极金属层27、漏极金属层28以及衬底接触电极金属层30；
(14)合金化处理(常规工艺步骤)
对步骤(13)处理后的衬底在420℃～450℃氮气(N2)中进行退火处理20～40分钟。
以下通过实施例对本发明的结构及制备方法进行具体说明，各实施例的铁电动态随机存储器的整体结构与已有的同类器件的结构基本相同，不再重复。
实施例1本实施例为一种基于LD-MOCVD技术的铁电动态随机存储器及其制备方法
本实施例的隔离层介质为：ZrO2；铁电薄膜层为：Pb(Zr0.4Ti0.6)O3(PZT)，各组份的摩尔比例为：Pb∶(Zr+Ti)∶O＝1∶1∶3，Zr∶Ti＝0.4∶0.6。
本实施例的制备方法包括以下步骤；
(1)对硅衬底进行清洗；衬底21为p型硅(该步骤为传统工艺步骤)；
(2)对硅衬底21进行氧化，在清洗后的硅衬底上生长氧化层，氧化层厚度为650nm；
(3)第一次光刻，形成源漏区
采用正胶工艺对氧化后硅衬底21进行光刻，坚膜30分钟，湿法腐蚀，留胶磷(31P+)注入，形成源漏区，注入能量和剂量分别为60KeV，4.0×1015(cm-3)(常规工艺)；
衬底21为p型硅，源区为n+区22，漏区为n+区23；
(4)第二次光刻，形成衬底接触区
采用正胶工艺对步骤(3)处理后的硅衬底21进行第二次光刻，坚膜30分钟，湿法腐蚀，留胶硼(BF+)注入，形成衬底接触区29；注入能量和剂量分别为70KeV，4.0×1015(cm-3)(常规工艺)；
(5)生长氧化层
利用低压化学气相沉积(LPCVD)对两次光刻后的衬底进行第二次氧化(常规工艺)，氧化层厚度为600nm，之后在氮气中对衬底进行致密化处理30分钟，温度为850℃。
(6)第三次光刻，形成栅区
采用正胶工艺对步骤(5)处理后的衬底进行光刻，坚膜30分钟，湿法腐蚀，留胶硼(11B+)调沟注入，形成栅区；调沟注入能量和剂量分别为40KeV，2.0×1012(cm-3)
(7)生长隔离层介质薄膜
利用LD-MOCVD方法，在反应腔内，在步骤(6)处理后的衬底上制备ZrO2薄膜24。制备技术包括：①前躯体的制备。将溶质Zr[C11H19O2]4(0.1g)溶于溶剂四氢呋喃(THF)(5ml)和四-乙二醇二甲醚(gyl)(0.5ml)的混合溶剂中，在温度为25℃条件下充分搅拌30分钟，以形成澄清均匀的含Zr的前躯体溶液。②薄膜制备。工艺条件为：腔体压力25乇，生长温度600℃，衬底转速650转/分钟(rmp)，生长时间10分钟，介质薄膜厚度5nm；
(8)生长铁电薄膜
利用液态输运-金属氧化物化学气相沉积(LD-MOCVD)方法，在反应腔内，在步骤(7)形成的隔离层介质薄膜上制备PZT薄膜25；制备方法具体包括：①前躯体的制备：将溶质Zr[C11H19O2]4(1g)，Ti[OCH(CH3)][C11H19O2](0.4g)，Pb[C11H19O2]2(0.5g)溶于溶剂为四氢呋喃(THF)(18ml)和四-乙二醇二甲醚(gyl)(2ml)的混合溶剂中，在温度为25℃条件下充分搅拌20分钟，以形成澄清均匀的PZT前躯体溶液。②PZT薄膜制备：工艺条件为：腔体压力25乇，生长温度560℃，衬底转速650转/分钟(rmp)，生长时间20分钟，PZT薄膜厚度100nm；
(9)制备电极金属层(常规工艺步骤)
在步骤(8)形成的铁电薄膜上溅射电极金属层，电极材料为：铂Pt，厚度约为：150nm；
(10)第四次光刻，形成栅电极：
利用离子束刻蚀(IBE)技术对步骤(9)制备的电极金属层进行刻蚀，形成栅电极26，刻蚀速率为：60nm/分钟；
(11)第五次光刻，形成接触孔
采用正胶工艺对步骤(10)处理后的衬底进行光刻，坚膜30分钟，湿法腐蚀铁电薄膜并利用离子束刻蚀(IBE)刻蚀隔离层介质薄膜，分别形成与衬底中源区22、漏区23以及衬底接触区29接触的孔；其中，刻蚀铁电薄膜速率为：100nm/分钟；刻蚀隔离层介质薄膜速率为：1.5nm/分钟；
(12)制备金属层(常规工艺步骤)
对步骤(11)处理后的衬底上进行常温溅射铝电极(Al)，厚度约为：800nm。
(13)第六次光刻(Al)，形成源极、漏极以及衬底接触金属层：
采用常规的湿法腐蚀Al，对步骤(10)处理后金属层进行光刻和刻蚀，形成分别与源区22、漏区23和衬底接触区29接触的源极金属层27、漏极金属层28以及衬底接触电极金属层30；
(14)合金化处理(常规工艺步骤)
对步骤(13)处理后的衬底在420℃氮气(N2)中进行退火处理20分钟。
实施例2本实施例为一种基于LD-MOCVD技术的铁电动态随机存储器及其制备方法
本实施例的隔离层介质为：ZrO2；铁电薄膜层为：Pb(Zr0.4Ti0.6)O3(PZT)，各组份的摩尔比例为：Pb∶(Zr+Ti)∶O＝1∶1∶3，Zr∶Ti＝0.4∶0.6。
本实施例的制备方法包括以下步骤；
(1)对硅衬底进行清洗；衬底21为p型硅(该步骤为传统工艺步骤)；
(2)对硅衬底21进行氧化，在清洗后的硅衬底上生长氧化层，氧化层厚度为900nm；
(3)第一次光刻，形成源漏区
采用正胶工艺对氧化后硅衬底21进行光刻，坚膜30分钟，湿法腐蚀，留胶磷(31P+)注入，形成源漏区，注入能量和剂量分别为80KeV，5.0×1015(cm-3)(常规工艺)；
衬底21为p型硅，源区为n+区22，漏区为n+区23；
(4)第二次光刻，形成衬底接触区
采用正胶工艺对步骤(3)处理后的硅衬底21进行第二次光刻，坚膜30分钟，湿法腐蚀，留胶硼(BF+)注入，形成衬底接触区29；注入能量和剂量分别为80KeV，5.0×1015(cm-3)(常规工艺)；
(5)生长氧化层
利用低压化学气相沉积(LPCVD)对两次光刻后的衬底进行氧化(常规工艺)，氧化层厚度为700nm，之后在氮气中对衬底进行致密化处理30分钟，温度为900℃。
(6)第三次光刻，形成栅区
采用正胶工艺对步骤(5)处理后的衬底进行光刻，坚膜30分钟，湿法腐蚀，留胶硼(11B+)调沟注入，形成栅区；调沟注入能量和剂量分别为50KeV，8.0×1013(cm-3)；
(7)生长隔离层介质薄膜
利用LD-MOCVD方法，在反应腔内，在步骤(6)处理后的衬底上制备ZrO2薄膜24。制备技术包括：①前躯体的制备。将溶质Zr[C11H19O2]4(2g)溶于溶剂四氢呋喃(THF)(15ml)和四-乙二醇二甲醚(gyl)(2ml)的混合溶剂中，在温度为40℃条件下充分搅拌20分钟，以形成澄清均匀的含Zr的前躯体溶液。②薄膜制备。工艺条件为：腔体压力35乇，生长温度650℃，衬底转速720转/分钟(rmp)，生长时间40分钟，介质薄膜厚度100nm；
(8)生长铁电薄膜
利用液态输运-金属氧化物化学气相沉积(LD-MOCVD)方法，在反应腔内，在步骤(7)形成的隔离层介质薄膜上制备PZT薄膜25；制备技术包括：①前躯体的制备。将溶质Zr[C11H19O2]4(3g)，Ti[OCH(CH3)][C11H19O2](1.5g)，Pb[C11H19O2]2(1.9g)溶于溶剂为四氢呋喃(THF)(35ml)和四-乙二醇二甲醚(gyl)(5ml)的混合溶剂中，在温度为40℃条件下充分搅拌40分钟，以形成澄清均匀的PZT前躯体溶液。②薄膜制备。工艺条件为：腔体压力35乇，生长温度650℃，衬底转速720转/分钟(rmp)，生长时间60分钟，薄膜厚度300nm；
(9)制备电极金属层(常规工艺步骤)
在步骤(8)形成的铁电薄膜上溅射电极金属层，电极材料为：金Au，厚度约为：200nm；
(10)第四次光刻，形成栅电极：
利用离子束刻蚀(IBE)技术对步骤(9)制备的电极金属层进行刻蚀，形成栅电极26，刻蚀速率为：60nm/分钟，形成栅电极26；
(11)第五次光刻，形成接触孔
采用正胶工艺对步骤(10)处理后的衬底进行光刻，坚膜30分钟，湿法腐蚀铁电薄膜并利用离子束刻蚀(IBE)刻蚀隔离层介质薄膜，分别形成与衬底中源区22、漏区23以及衬底接触区29接触的孔；其中，刻蚀铁电薄膜速率为：20nm/分钟；刻蚀隔离层介质薄膜速率为：3nm/分钟；
(12)制备金属层(常规工艺步骤)
对步骤(11)处理后的衬底上进行常温溅射铝电极(Al)，厚度约为：1200nm。
(13)第六次光刻(Al)，形成源极、漏极以及衬底接触金属层：
采用常规的干法刻蚀Al，对步骤(10)处理后金属层进行光刻和刻蚀，形成分别与源区22、漏区23和衬底接触区29接触的源极金属层27、漏极金属层28以及衬底接触电极金属层30；
(14)合金化处理(常规工艺步骤)
对步骤(13)处理后的衬底在450℃氮气(N2)中进行退火处理40分钟。
实施例3本实施例为一种基于LD-MOCVD技术的铁电动态随机存储器及其制备方法
本实施例的隔离层介质为：ZrO2；铁电薄膜层为：Pb(Zr0.4Ti0.6)O3(PZT)，各组份的摩尔比例为：Pb∶(Zr+Ti)∶O＝1∶1∶3，Zr∶Ti＝0.4∶0.6。
本实施例的制备方法包括以下步骤；
(1)对硅衬底进行清洗；衬底21为p型硅(该步骤为传统工艺步骤)；
(2)对硅衬底21进行氧化，在清洗后的硅衬底上生长氧化层，氧化层厚度为700nm；
(3)第一次光刻，形成源漏区
采用正胶工艺对氧化后硅衬底21进行光刻，坚膜30分钟，湿法腐蚀，留胶磷(31P+)注入，形成源漏区，注入能量和剂量分别为70KeV，4.2×1015(cm-3)(常规工艺)；
衬底21为p型硅，源区为n+区22，漏区为n+区23；
(4)第二次光刻，形成衬底接触区
采用正胶工艺对步骤(3)处理后的硅衬底21进行第二次光刻，坚膜30分钟，湿法腐蚀，留胶硼(BF+)注入，形成衬底接触区29；注入能量和剂量分别为75KeV，4.3×1015(cm-3)(常规工艺)
(5)生长氧化层
利用低压化学气相沉积(LPCVD)对两次光刻后的衬底进行氧化(常规工艺)，氧化层厚度为650nm，之后在氮气中对衬底进行致密化处理30分钟，温度为880℃。
(6)第三次光刻，形成栅区
采用正胶工艺对步骤(5)处理后的衬底进行光刻，坚膜30分钟，湿法腐蚀，留胶硼(11B+)调沟注入，形成栅区；调沟注入能量和剂量分别为45KeV，6.0×1012(cm-3)
(7)生长隔离层介质薄膜
利用LD-MOCVD方法，在反应腔内，在步骤(6)处理后的衬底上制备ZrO2薄膜24。制备技术包括：①前躯体的制备。将溶质Zr[C11H19O2]4(0.16g)溶于溶剂四氢呋喃(THF)(10ml)和四-乙二醇二甲醚(gyl)(1.2ml)的混合溶剂中，在温度为30℃条件下充分搅拌25分钟，以形成澄清均匀的含Zr前躯体溶液。②薄膜制备。工艺条件为：腔体压力30乇，生长温度630℃，衬底转速700转/分钟(rmp)，生长时间20分钟，介质薄膜厚度50nm；
(8)生长铁电薄膜
利用液态输运-金属氧化物化学气相沉积(LD-MOCVD)方法，在反应腔内，在步骤(7)形成的隔离层介质薄膜上制备PZT薄膜25；制备技术包括：①前躯体的制备。将溶质Zr[C11H19O2]4(1.6g)，Ti[OCH(CH3)][C11H19O2](0.7g)，Pb[C11H19O2]2(0.9g)溶于溶剂为四氢呋喃(THF)(25ml)和四-乙二醇二甲醚(gyl)(3ml)的混合溶剂中，在温度为35℃条件下充分搅拌30分钟，以形成澄清均匀的PZT前躯体溶液。②薄膜制备。工艺条件为：腔体压力30乇，生长温度620℃，衬底转速700转/分钟(rmp)，生长时间40分钟，薄膜厚度180nm；
(9)制备电极金属层(常规工艺步骤)
在步骤(8)形成的铁电薄膜上溅射电极金属层，电极材料为：铂Pt，厚度约为：180nm；
(10)第四次光刻，形成栅电极：
利用离子束刻蚀(IBE)技术对步骤(9)制备的电极金属层进行刻蚀，形成栅电极26，刻蚀速率为：35nm/分钟；
(11)第五次光刻，形成接触孔
采用正胶工艺对步骤(10)处理后的衬底进行光刻，坚膜30分钟，湿法腐蚀铁电薄膜并利用离子束刻蚀(IBE)刻蚀隔离层介质薄膜，分别形成与衬底中源区22、漏区23以及衬底接触区29接触的孔；其中，刻蚀铁电薄膜速率为：60nm/分钟；刻蚀隔离层介质薄膜速率为：2nm/分钟；
(12)制备金属层(常规工艺步骤)
对步骤(11)处理后的衬底上进行常温溅射铝电极(Al)，厚度约为：1000nm。
(13)第六次光刻(Al)，形成源极、漏极以及衬底接触金属层：
采用常规的正胶剥离Al工艺，对步骤(10)处理后金属层进行光刻和刻蚀，形成分别与源区22、漏区23和衬底接触区29接触的源极金属层27、漏极金属层28以及衬底接触电极金属层30；
(14)合金化处理(常规工艺步骤)
对步骤(13)处理后的衬底在430℃氮气(N2)中进行退火处理30分钟。
实施例4本实施例为一种基于LD-MOCVD技术的铁电动态随机存储器及其制备方法
本实施例的隔离层介质为：TiO2；铁电薄膜层为：Pb(Zr0.3Ti0.7)O3(PZT)，各组份的摩尔比例为：Pb∶(Zr+Ti)∶O＝1∶1∶3，Zr∶Ti＝0.3∶0.7。
本实施例的制备方法包括以下步骤；
(1)对硅衬底进行清洗；衬底21为p型硅(该步骤为传统工艺步骤)；
(2)对硅衬底21进行氧化，在清洗后的硅衬底上生长氧化层，氧化层厚度为700nm；
(3)第一次光刻，形成源漏区
采用正胶工艺对氧化后硅衬底21进行光刻，坚膜30分钟，湿法腐蚀，留胶磷(31P+)注入，形成源漏区，注入能量和剂量分别为70KeV，4.2×1015(cm-3)(常规工艺)；
衬底21为p型硅，源区为n+区22，漏区为n+区23；
(4)第二次光刻，形成衬底接触区
采用正胶工艺对步骤(3)处理后的硅衬底21进行第二次光刻，坚膜30分钟，湿法腐蚀，留胶硼(BF+)注入，形成衬底接触区29；注入能量和剂量分别剂量为75KeV，4.3×1015(cm-3)(常规工艺)
(5)生长氧化层
利用低压化学气相沉积(LPCVD)对两次光刻后的衬底进行氧化(常规工艺)，氧化层厚度为650nm，之后在氮气中对衬底进行致密化处理30分钟，温度为880℃。
(6)第三次光刻，形成栅区
采用正胶工艺对步骤(5)处理后的衬底进行光刻，坚膜30分钟，湿法腐蚀，留胶硼(11B+)调沟注入，形成栅区；调沟注入能量和剂量分别为45KeV，6.0×1012(cm-3)
(7)生长隔离层介质薄膜
利用LD-MOCVD方法，在反应腔内，在步骤(6)处理后的衬底上制备TiO2薄膜24。制备技术包括：①前躯体的制备。将溶质Ti[OCH(CH3)][C11H19O2](0.05g)溶于溶剂四氢呋喃(THF)(5ml)和四-乙二醇二甲醚(gyl)(0.5ml)的混合溶剂中，在温度为25℃条件下充分搅拌30分钟，以形成澄清均匀的含Ti的前躯体溶液。②薄膜制备。工艺条件为：腔体压力25乇，生长温度650℃，衬底转速720转/分钟(rmp)，生长时间5分钟，介质薄膜厚度5nm；
(8)生长铁电薄膜
利用液态输运-金属氧化物化学气相沉积(LD-MOCVD)方法，在反应腔内，在步骤(7)形成的隔离层介质薄膜上制备PZT薄膜26；制备技术包括：①前躯体的制备。将溶质Zr[C11H19O2]4(0.726g)，Ti[OCH(CH3)][C11H19O2](0.433g)，Pb[C11H19O2]2(0.855g)溶于溶剂为四氢呋喃(THF)(20ml)和四-乙二醇二甲醚(gyl)(2ml)的混合溶剂中，在温度为35℃条件下充分搅拌30分钟，以形成澄清均匀的PZT前躯体溶液。②薄膜制备。工艺条件为：腔体压力30乇，生长温度650℃，衬底转速720转/分钟(rmp)，生长时间30分钟，薄膜厚度150nm；
(9)制备电极金属层(常规工艺步骤)
在步骤(8)形成的铁电薄膜上溅射电极金属层，电极材料为：铂Pt，厚度约为：180nm；
(10)第四次光刻，形成栅电极：
利用离子束刻蚀(IBE)技术对步骤(9)制备的电极金属层进行刻蚀，形成栅电极26，刻蚀速率为：35nm/分钟；
(11)第五次光刻，形成接触孔
采用正胶工艺对步骤(10)处理后的衬底进行光刻，坚膜30分钟，湿法腐蚀铁电薄膜并利用离子束刻蚀(IBE)刻蚀隔离层介质薄膜，分别形成与衬底中源区22、漏区23以及衬底接触区29接触的孔；其中，刻蚀铁电薄膜速率为：60nm/分钟；刻蚀隔离层介质薄膜速率为：2nm/分钟；
(12)制备金属层(常规工艺步骤)
对步骤(11)处理后的衬底上进行常温溅射铝电极(Al)，厚度约为：1000nm。
(13)第六次光刻(Al)，形成源极、漏极以及衬底接触金属层：
采用常规的正胶剥离Al工艺，对步骤(10)处理后金属层进行光刻和刻蚀，形成分别与源区22、漏区23和衬底接触区29接触的源极金属层27、漏极金属层28以及衬底接触电极金属层30；
(14)合金化处理(常规工艺步骤)
对步骤(13)处理后的衬底在430℃氮气(N2)中进行退火处理30分钟。
实施例5本实施例为一种基于LD-MOCVD技术的铁电动态随机存储器及其制备方法
本实施例的隔离层介质为：TiO2；铁电薄膜层为：Pb(Zr0.8Ti0.2)O3(PZT)，各组份的摩尔比例为：Pb∶(Zr+Ti)∶O＝1∶1∶3，Zr∶Ti＝0.8∶0.2。
本实施例的制备方法包括以下步骤；
(1)对硅衬底进行清洗；衬底21为p型硅(该步骤为传统工艺步骤)；
(2)对硅衬底21进行氧化，在清洗后的硅衬底上生长氧化层，氧化层厚度为650nm；
(3)第一次光刻，形成源漏区
采用正胶工艺对氧化后硅衬底21进行光刻，坚膜30分钟，湿法腐蚀，留胶磷(31P+)注入，形成源漏区，注入能量和剂量分别为60KeV，4.0×1015(cm-3)(常规工艺)；
衬底21为p型硅，源区为n+区22，漏区为n+区23；
(4)第二次光刻，形成衬底接触区
采用正胶工艺对步骤(3)处理后的硅衬底21进行第二次光刻，坚膜30分钟，湿法腐蚀，留胶硼(BF+)注入，形成衬底接触区29；注入能量和剂量分别为70KeV，4.0×1015(cm-3)(常规工艺)
(5)生长氧化层
利用低压化学气相沉积(LPCVD)对两次光刻后的衬底进行氧化(常规工艺)，氧化层厚度为600nm，之后在氮气中对衬底进行致密化处理30分钟，温度为850℃。
(6)第三次光刻，形成栅区
采用正胶工艺对步骤(5)处理后的衬底进行光刻，坚膜30分钟，湿法腐蚀，留胶硼(11B+)调沟注入，形成栅区；调沟注入能量和剂量分别为40KeV，2.0×1012(cm-3)
(7)生长隔离层介质薄膜
利用液态输运-金属氧化物化学气相沉积(LD-MOCVD)方法，在反应腔内，在步骤(7)形成的隔离层介质薄膜上制备PZT薄膜26；制备技术包括：①前躯体的制备。将溶质Zr[C11H19O2]4(1.063g)，Ti[OCH(CH3)][C11H19O2](0.371g)，Pb[C11H19O2]2(0.495g)溶于溶剂为四氢呋喃(THF)(20ml)和四-乙二醇二甲醚(gyl)(2ml)的混合溶剂中，在温度为25℃条件下充分搅拌30分钟，以形成澄清均匀的PZT前躯体溶液。②薄膜制备。工艺条件为：腔体压力35乇，生长温度650℃，衬底转速720转/分钟(rmp)，生长时间30分钟，薄膜厚度150nm；
(8)生长铁电薄膜
利用液态输运-金属氧化物化学气相沉积(LD-MOCVD)方法，在反应腔内，在步骤(7)形成的隔离层介质薄膜上制备PZT薄膜25；制备技术包括：①前躯体的制备。将溶质Zr[C11H19O2]4(1g)，Ti[OCH(CH3)][C11H19O2](0.4g)，Pb[C11H19O2]2(0.5g)溶于溶剂为四氢呋喃(THF)(18ml)和四-乙二醇二甲醚(gyl)(2ml)的混合溶剂中，在温度为25℃条件下充分搅拌20分钟，以形成澄清均匀的PZT前躯体溶液。②薄膜制备。工艺条件为：腔体压力25乇，生长温度560℃，衬底转速650转/分钟(rmp)，生长时间20分钟，薄膜厚度100nm；
(9)制备电极金属层(常规工艺步骤)
在步骤(8)形成的铁电薄膜上溅射电极金属层，电极材料为：铂Pt，厚度约为：150nm；
(10)第四次光刻，形成栅电极：
利用离子束刻蚀(IBE)技术对步骤(9)制备的电极金属层进行刻蚀，形成栅电极26，刻蚀速率为：60nm/分钟；
(11)第五次光刻，形成接触孔
采用正胶工艺对步骤(10)处理后的衬底进行光刻，坚膜30分钟，湿法腐蚀铁电薄膜并利用离子束刻蚀(IBE)刻蚀隔离层介质薄膜，分别形成与衬底中源区22、漏区23以及衬底接触区29接触的孔；其中，刻蚀铁电薄膜速率为：100nm/分钟；刻蚀隔离层介质薄膜速率为：1.5nm/分钟；
(12)制备金属层(常规工艺步骤)
对步骤(11)处理后的衬底上进行常温溅射铝电极(Al)，厚度约为：800nm。
(13)第六次光刻(Al)，形成源极、漏极以及衬底接触金属层：
采用常规的湿法腐蚀Al，对步骤(10)处理后金属层进行光刻和刻蚀，形成分别与源区22、漏区23和衬底接触区29接触的源极金属层27、漏极金属层28以及衬底接触电极金属层30；
(14)合金化处理(常规工艺步骤)
对步骤(13)处理后的衬底在420℃氮气(N2)中进行退火处理20分钟。
实施例6本实施例为一种基于LD-MOCVD技术的铁电动态随机存储器及其制备方法
本实施例的隔离层介质为：TiO2；铁电薄膜层为：Pb(Zr0.4Ti0.6)O3(PZT)，各组份的摩尔比例为：Pb∶(Zr+Ti)∶O＝1∶1∶3，Zr∶Ti＝0.4∶0.6。
本实施例的制备方法包括以下步骤；
(1)对硅衬底进行清洗；衬底21为n型硅(该步骤为传统工艺步骤)；
(2)对硅衬底21进行氧化，在清洗后的硅衬底上生长氧化层，氧化层厚度为700nm；
(3)第一次光刻，形成源漏区
采用正胶工艺对氧化后硅衬底21进行光刻，坚膜30分钟，湿法腐蚀，留胶硼(11B+)注入，形成源漏区，注入能量和剂量分别为70KeV，4.2×1015(cm-3)(常规工艺)；
衬底21为n型硅，源区为p+区22，漏区为p+区23；
(4)第二次光刻，形成衬底接触区
采用正胶工艺对步骤(3)处理后的硅衬底21进行第二次光刻，坚膜30分钟，湿法腐蚀，留胶磷(31P+)注入，形成衬底接触区29；注入能量和剂量分别为75KeV，4.3×1015(cm-3)(常规工艺)
(5)生长氧化层
利用低压化学气相沉积(LPCVD)对两次光刻后的衬底进行氧化(常规工艺)，氧化层厚度为650nm，之后在氮气中对衬底进行致密化处理30分钟，温度为880℃。
(6)第三次光刻，形成栅区
采用正胶工艺对步骤(5)处理后的衬底进行光刻，坚膜30分钟，湿法腐蚀，留胶磷(31P+)调沟注入，形成栅区；调沟注入能量和剂量分别为45KeV，6.0×1012(cm-3)
(7)生长隔离层介质薄膜
利用LD-MOCVD方法，在反应腔内，在步骤(6)处理后的衬底上制备TiO2薄膜24。制备技术包括：①前躯体的制备。将溶质Ti[OCH(CH3)][C11H19O2](0.15g)溶于溶剂四氢呋喃(THF)(10ml)和四-乙二醇二甲醚(gyl)(1.0ml)的混合溶剂中，在温度为32℃条件下充分搅拌26分钟，以形成澄清均匀的含Ti的前躯体溶液。②薄膜制备。工艺条件为：腔体压力30乇，生长温度650℃，衬底转速720转/分钟(rmp)，生长时间25分钟，介质薄膜厚度70nm；
(8)生长铁电薄膜
利用液态输运-金属氧化物化学气相沉积(LD-MOCVD)方法，在反应腔内，在步骤(7)形成的隔离层介质薄膜上制备PZT薄膜25；制备技术包括：①前躯体的制备。将溶质Zr[C11H19O2]4(1.6g)，Ti[OCH(CH3)][C11H19O2](0.7g)，Pb[C11H19O2]2(0.9g)溶于溶剂为四氢呋喃(THF)(25ml)和四-乙二醇二甲醚(gyl)(3ml)的混合溶剂中，在温度为35℃条件下充分搅拌30分钟，以形成澄清均匀的PZT前躯体溶液。②薄膜制备。工艺条件为：腔体压力30乇，生长温度620℃，衬底转速700转/分钟(rmp)，生长时间40分钟，薄膜厚度180nm；
(9)制备电极金属层(常规工艺步骤)
在步骤(8)形成的铁电薄膜上溅射电极金属层，电极材料为：铂Pt，厚度约为：180nm；
(10)第四次光刻，形成栅电极：
利用离子束刻蚀(IBE)技术对步骤(9)制备的电极金属层进行刻蚀，形成栅电极26，刻蚀速率为：35nm/分钟；
(11)第五次光刻，形成接触孔
采用正胶工艺对步骤(10)处理后的衬底进行光刻，坚膜30分钟，湿法腐蚀铁电薄膜并利用离子束刻蚀(IBE)刻蚀隔离层介质薄膜，分别形成与衬底中源区22、漏区23以及衬底接触区29接触的孔；其中，刻蚀铁电薄膜速率为：60nm/分钟；刻蚀隔离层介质薄膜速率为：1.5nm/分钟；
(12)制备金属层(常规工艺步骤)
对步骤(11)处理后的衬底上进行常温溅射铝电极(Al)，厚度约为：1000nm。
(13)第六次光刻(Al)，形成源极、漏极以及衬底接触金属层：
采用常规的正胶剥离Al工艺，对步骤(10)处理后金属层进行光刻和刻蚀，形成分别与源区22、漏区23和衬底接触区29接触的源极金属层27、漏极金属层28以及衬底接触电极金属层30；
(14)合金化处理(常规工艺步骤)
对步骤(13)处理后的衬底在430℃氮气(N2)中进行退火处理30分钟。

Claims (1)

1.一种基于金属氧化物气相沉积铁电动态随机存储器制备方法，其特征在于，该存储器包括：硅衬底，源区、漏区，隔离层介质膜，铁电薄膜层，栅电极，源极，漏极，以及用于器件测量的衬底接触区和衬底接触电极；在硅衬底中形成源区，漏区和衬底接触区，在硅衬底的上面形成隔离层介质膜，在隔离层介质膜上面形成铁电薄膜层，在铁电薄膜层上面形成栅电极；源极和漏极在栅电极的两侧；所述隔离层介质为：ZrO2、TiO2中的任意一种；所述铁电薄膜层为：
Pb(Zr1-xTix)O3，各组份的摩尔比例为：Pb∶(Zr+Ti)∶O＝1∶1∶3，Zr∶Ti＝(1-x)∶x，x取值范围为0.1＜x＜1.0；所述薄膜厚度为100nm～300nm；
包括以下步骤：
(1)对硅衬底进行清洗；
(2)在清洗后的硅衬底上生长氧化层，氧化层厚度为650～900nm；
(3)第一次光刻，形成源漏区：
采用正胶工艺对氧化后硅衬底进行光刻，坚膜，湿法腐蚀，留胶磷注入或硼注入，形成源漏区，注入能量和剂量分别为60～80KeV，4.0×1015～5.0×1015cm-3；
(4)第二次光刻，形成衬底接触区：
采用正胶工艺对步骤(3)处理后的硅衬底进行第二次光刻，坚膜，湿法腐蚀，留胶硼注入或磷注入，形成衬底接触区；注入能量和剂量分别为70～80KeV，4.0×1015～5.0×1015cm-3；
(5)生长氧化层：
利用低压化学气相沉积对两次光刻后的衬底进行第二次氧化，氧化层厚度为600～700nm，之后在氮气中对衬底进行致密化处理，温度为850-900℃；
(6)第三次光刻，形成栅区：
采用正胶工艺对步骤(5)处理后的衬底进行光刻，坚膜，湿法腐蚀，留胶硼调沟注入或磷调沟注入，形成栅区；调沟注入能量和剂量分别为40～50KeV，2.0×1012～8.0×1013cm-3；
(7)生长隔离层介质薄膜：
利用利用液态输运-金属氧化物化学气相沉积方法，在反应腔内，在步骤(6)处理后的衬底上制备ZrO2或TiO2薄膜；工艺条件为：腔体压力25～35乇，生长温度600～650℃，衬底转速650～720转/分钟，ZrO2生长时间10～40分钟；介质薄膜厚度为5～100nm；TiO2生长时间5～40分钟，介质薄膜厚度为5～150nm；
(8)生长铁电薄膜：
利用液态输运-金属氧化物化学气相沉积方法，在反应腔内，在步骤(7)形成的隔离层介质薄膜上制备PZT薄膜：工艺条件为：腔体压力25～35乇，生长温度560～650℃，衬底转速650～720转/分钟，生长时间20～60分钟，薄膜厚度为100～300nm；
(9)制备电极金属层：
在步骤(8)形成的铁电薄膜上溅射电极金属层，金属材料为：铂Pt，或者金Au，厚度为：150～200nm；
(10)第四次光刻，形成栅电极：
利用离子束刻蚀技术对步骤(9)制备的电极金属层进行刻蚀，形成栅电极，刻蚀速率为20～60nm/分钟，或采用正胶剥离法形成栅电极；
(11)第五次光刻，形成接触孔：
采用正胶工艺对步骤(10)处理后的衬底进行光刻，坚膜，湿法腐蚀铁电薄膜并利用离子束刻蚀刻蚀隔离层介质薄膜，分别形成与衬底中源漏区以及衬底接触区接触的孔；其中，刻蚀铁电薄膜速率为20～100nm/分钟；刻蚀隔离层介质薄膜速率为1.5～3nm/分钟；
(12)制备金属层：
对步骤(11)处理后的衬底上进行常温溅射铝电极，厚度为：800～1200nm；
(13)第六次光刻Al，形成源极、漏极以及衬底接触金属层：
采用常规的湿法腐蚀Al或者干法刻蚀Al，或者正胶剥离Al，对步骤(10)处理后金属层进行光刻和刻蚀，形成分别与源漏区、衬底接触区、接触的源极金属层、漏极金属层以及衬底接触电极金属层；
(14)合金化处理：
对步骤(13)处理后的衬底在420℃～450℃氮气中进行退火处理20～40分钟。
CN2010101990439A 2010-06-04 2010-06-04 基于金属氧化物气相沉积铁电动态随机存储器及制备方法 Expired - Fee Related CN101894844B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101990439A CN101894844B (zh) 2010-06-04 2010-06-04 基于金属氧化物气相沉积铁电动态随机存储器及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101990439A CN101894844B (zh) 2010-06-04 2010-06-04 基于金属氧化物气相沉积铁电动态随机存储器及制备方法

Publications (2)

Publication Number Publication Date
CN101894844A CN101894844A (zh) 2010-11-24
CN101894844B true CN101894844B (zh) 2012-05-09

Family

ID=43103986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101990439A Expired - Fee Related CN101894844B (zh) 2010-06-04 2010-06-04 基于金属氧化物气相沉积铁电动态随机存储器及制备方法

Country Status (1)

Country Link
CN (1) CN101894844B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10242989B2 (en) * 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6067244A (en) * 1997-10-14 2000-05-23 Yale University Ferroelectric dynamic random access memory
CN1497735A (zh) * 2002-06-04 2004-05-19 ������������ʽ���� 铁电存储晶体管及其形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101000926A (zh) * 2007-01-08 2007-07-18 电子科技大学 铁电场效应晶体管存储器件结构及制备方法
WO2009054707A2 (en) * 2007-10-26 2009-04-30 University Of Seoul Industry Cooperation Foundation Mfms-fet, ferroelectric memory device, and methods of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6067244A (en) * 1997-10-14 2000-05-23 Yale University Ferroelectric dynamic random access memory
CN1497735A (zh) * 2002-06-04 2004-05-19 ������������ʽ���� 铁电存储晶体管及其形成方法

Also Published As

Publication number Publication date
CN101894844A (zh) 2010-11-24

Similar Documents

Publication Publication Date Title
CN101894843B (zh) 基于锆钛酸铅存储介质的铁电动态随机存储器及制备方法
CN100502038C (zh) 晶体管型铁电体存储器及其制造方法
JP3460095B2 (ja) 強誘電体メモリ
CN107134487B (zh) 一种基于氧化铪的铁电栅结构及其制备工艺
US20150340372A1 (en) Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
Liu et al. Endurance properties of silicon-doped hafnium oxide ferroelectric and antiferroelectric-like thin films: A comparative study and prediction
Pesic et al. Anti-ferroelectric ZrO 2, an enabler for low power non-volatile 1T-1C and 1T random access memories
CN101872768B (zh) 基于铋系存储材料的铁电动态随机存储器及其制备方法
CN101872769B (zh) 基于原子层沉积隔离层的铁电动态随机存储器及制备方法
Ali et al. Impact of ferroelectric wakeup on reliability of laminate based Si-doped hafnium oxide (HSO) FeFET memory cells
CN101894844B (zh) 基于金属氧化物气相沉积铁电动态随机存储器及制备方法
CN1319256A (zh) 减少四方性的铁电薄膜
Zalyalov et al. The Influence of the Dopant Concentration on the Ferroelectric Properties and theTrap Density in Hf 0.5 Zr 0.5 O 2: La Films During Endurance Cycling
JP3105080B2 (ja) 強誘電体薄膜の製造方法
CN114664940A (zh) 可移动离子薄膜及铁电场效应晶体管、电容、制备方法
JP2006245583A (ja) 金属窒化物をトラップサイトとして利用したメモリ素子及びその製造方法
De Araujo et al. The future of ferroelectric memories
CN101226956A (zh) 一种高密度电荷存储的铁电电容器及其制造方法
KR20020062069A (ko) 산화지르코늄타이타늄 박막을 이용한 전계형 트랜지스터및 그 제조방법
JPH0380562A (ja) 薄膜コンデンサの製造方法
US6852549B2 (en) Ferroelectric thin film processing for ferroelectric field-effect transistor
KR102571133B1 (ko) 강유전체 소자의 제조방법 및 강유전체 소자
WO2024065881A1 (zh) 具有超高介电常数和/或铁电剩余极化强度的介质薄膜和器件的制备方法及器件
JPH09312381A (ja) 半導体装置およびその製造方法
Yang et al. Fabrication of one-transistor-capacitor structure of nonvolatile TFT ferroelectric RAM devices using Ba (Zr 0.1 Ti 0.9) O 3 gated oxide film

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CB03 Change of inventor or designer information

Inventor after: Xie Dan

Inventor after: Luo Yafeng

Inventor after: Feng Tingting

Inventor after: Li Rui

Inventor after: Ruan Yong

Inventor after: Han Xueguang

Inventor after: Ren Tianling

Inventor after: Liu Litian

Inventor before: Xie Dan

Inventor before: Luo Yafeng

Inventor before: Feng Tingting

Inventor before: Han Xueguang

Inventor before: Ren Tianling

Inventor before: Liu Litian

COR Change of bibliographic data
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120509

Termination date: 20180604

CF01 Termination of patent right due to non-payment of annual fee