CN1484858A - 铁电存储装置及其制造方法 - Google Patents

铁电存储装置及其制造方法 Download PDF

Info

Publication number
CN1484858A
CN1484858A CNA028034988A CN02803498A CN1484858A CN 1484858 A CN1484858 A CN 1484858A CN A028034988 A CNA028034988 A CN A028034988A CN 02803498 A CN02803498 A CN 02803498A CN 1484858 A CN1484858 A CN 1484858A
Authority
CN
China
Prior art keywords
ferroelectric
mentioned
paraelectrics
writing
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028034988A
Other languages
English (en)
Other versions
CN1269215C (zh
Inventor
名取荣治
木岛健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1484858A publication Critical patent/CN1484858A/zh
Application granted granted Critical
Publication of CN1269215C publication Critical patent/CN1269215C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

铁电存储装置包括第1电极102、在与第1电极(102)交叉的方向排列的第2电极(103)、至少配置于第1电极(102)和第2电极(103)的交叉区域的铁电体膜(101)。采用第1电极(102)、铁电体膜(101)及第2电极(103)构成的电容器呈矩阵状配置。铁电体膜(101)是铁电相和顺电相混合存在而构成的。

Description

铁电存储装置及其制造方法
技术领域
本发明涉及使用铁电电容器构成的铁电存储装置(ferroelectricmemorydevice)，尤其涉及没有单元晶体管、仅仅用铁电电容器构成存储单元的单纯矩阵型的铁电存储装置及其制造方法。
背景技术
近年，PZT、SBT等的薄膜、使用该薄膜的铁电电容器、以及铁电存储装置等的研究开发热烈地进行。铁电存储装置的结构可以分为1T、1T1C、2T2C、以及单纯矩阵型。其中，1T型在结构上在电容器中发生内部电场，因此保存(数据保持)时间短至1个月，半导体一般要求的10年保证可以说是不可能的。单纯的矩阵型与1T1C、2T2C型相比，单元(cell)尺寸小，又，电容器的多层化是可能的，因此可以期待高集成化和低成本化。
关于现有的单纯矩阵型铁电存储装置，在日本国特开平9-116107号公报等已经公开。在该公开公报中，公开了往存储单元写入数据时外加向非选择存储单元写入的电压的1/3的电压的驱动方法。但是，在该技术中，关于动作所必需的铁电电容器的磁滞曲线特性却没有具体地记载。本发明人在进行开发中判明，为了得到实际上动作可能的单纯矩阵型铁电存储装置，方形性良好的磁滞曲线是必要不可少的。
发明内容
本发明的目的在于：提供包含使单纯矩阵型铁电存储装置能够实际动作的具有磁滞曲线特性的铁电电容器的单纯矩阵型铁电存储装置及其制造方法。
有关本发明的铁电存储装置包含第1电极、在与上述第1电极交叉的方向排列的第2电极、至少配置于上述第1电极和上述第2电极的交叉区域的铁电体(强电介质)膜，是采用上述第1电极、上述铁电体膜以及上述第2电极构成的电容器呈矩阵状配置的铁电存储装置，上述铁电体膜是铁电相(ferroelectric phase)和顺电相(paraelectric phase)混合存在而构成。
有关本发明的铁电存储装置的制造方法，包括使含有第1原料液和第2原料液的陶瓷原料液结晶化的工序，上述第1原料液是为了生成铁电相的原料液，上述第2原料液是为了生成顺电相的原料液。
有关本发明的铁电存储装置包括第1电极、在与上述第1电极交叉的方向排列的第2电极、至少配置于上述第1电极和上述第2电极的交叉区域的铁电体膜，采用上述第1电极、上述铁电体膜以及上述第2电极构成的电容器是呈矩阵状配置的铁电存储装置，上述铁电体膜含有Si及Ge的至少一方。
附图的简要说明
图1是表示本发明实施形态的铁电电容器的构成的图。
图2是表示本发明实施形态的铁电电容器的P(极化)-V(电压)磁滞曲线的图。
图3是表示本发明实施形态的排列了由单纯矩阵构成的存储单元的铁电存储装置的结构图，图3A是其平面图，图3B是其截面图。
图4是表示本发明实施形态的存储单元阵列与外围电路一起集成于同一基板上的铁电存储装置的一例的截面图。
图5是本发明实施形态的成膜工艺的流程框图。
图6是示意性地表示本发明实施形态的用于通过喷雾将原料形成于基体上的装置的图。
图7是表示本发明实施形态的铁电体膜的平面图。
图8是表示本发明实施形态的铁电体膜的截面图。
图9是表示本发明实施例的铁电体膜的X射线衍射(XRD)图的图。
图10是表示本发明实施例的电容器的磁滞的图。
图11是表示本发明实施例的铁电体膜的X射线衍射(XRD)图的图。
图12是表示本发明实施例的铁电体膜的X射线衍射(XRD)图的图。
图13是表示本发明实施例的电容器的磁滞的图。
图14是表示本发明实施例的电容器的疲劳特性的图。
图15是表示本发明实施例的电容器的磁滞的图。
图16是表示本发明实施例的用于求出电容器的刻印(imprint)及保存(保持、记忆；retention)特性的条件的图。
图17是表示为了求出本发明实施例的电容器的刻印及保存特性的磁滞图。
图18是表示本发明实施例的电容器的漏电流特性的图。
图19是表示本发明实施例的电容器的磁滞的图。
图20是本发明实施例的铁电体膜的表面照片。
图21是表示本发明实施例的电容器的磁滞的图。
图22是表示电容器的磁滞的图。
图23是表示本发明实施例的铁电体膜的截面TEM照片。
图24是表示本发明实施例的电容器的磁滞的图。
实施发明的最佳形态
有关本发明实施的形态的铁电存储装置包括第1电极、在与上述第1电极交叉的方向排列的第2电极、至少配置于上述第1电极和上述第2电极的交叉区域的铁电体膜，采用上述第1电极、上述铁电体膜及上述第2电极构成的电容器是呈矩阵状配置的铁电存储装置，上述铁电体膜是铁电相和顺电相混合存在而构成的。
为了得到方形性良好的磁滞，抑制90°磁畴(domain)的发生是重要的。根据本实施形态，通过使铁电体膜混合存在晶体长大机理不同的铁电相和顺电相，在铁电相中可以对膜面方向施加压力，由此可以抑制90°磁畴的发生。尤其是PZT系(PbZrTiO系)的布雷维斯(bravais)晶格在结晶化温度下为体心立方，在冷却过程中转变为正方。因此，在冷却过程中对膜面方向施加压力时容易形成180°磁畴，磁滞的方形性提高。又，根据本实施形态，铁电体膜变得致密，表面形态良好，因此能抑制使磁滞特性劣化的工艺损害(例如由SiO2构成的层间绝缘膜的形成或钝化膜的形成中的氢损伤)。再者，在本实施形态中，通过在膜厚方向连续地形成铁电相、并使铁电相和顺电相在膜面方向分散，能够更抑制90°磁畴的发生。
本发明的实施形态还可以具有以下任何一种形态。
(A)上述铁电相由PZT系铁电体构成，上述顺电相由用ABOx或BOx表示的顺电体(顺电物质；paraelectric；じょうゅうてんたい)构成，并且B位点(site)可以由Ge和Si的至少1种构成。
用ABOx表示的顺电体的B位点为Ge和/或Si的氧化物，熔点低，为710℃左右。因此，含有这样的氧化物时能够在比铁电体单质低的温度下生成晶核，因此若调节热处理条件则可控制铁电体的晶体长大。为此，根据这样的形态，则得到具有方形性良好的磁滞、晶体取向度高的铁电体膜成为可能。又，根据该形态，能够降低整个铁电体膜的结晶化温度。工艺温度的降低抑制铁电体的构成元素Pb、Bi等容易挥发的元素的变动，抑制晶格缺陷的发生。通过这样抑制锁定磁畴的缺陷的发生，来提高磁滞的方形性。
而且，用前述ABOx表示的顺电体，A位点可以由从Pb、Hf、Zr、V及W中选择的至少1种构成。
顺电体ABOx的A位点，为了即使置换铁电体的位点影响也小，优选与铁电体的构成元素相同的元素。作为A位点元素，能够例举出Pb、Hf、Zr、V、W。具有这些元素的顺电体即使置换铁电体的一部分元素，也具有抑制氧亏损的效果，因此可以提高材料的工艺安全系数，可以得到再现性良好、稳定的良好的磁滞。
作为PZT系的铁电体，能够列举出PbZrTiO系的铁电体(例如PbZryTi1-yO3)、PbLaZrTiO系的铁电体(例如Pb1-xLaxZryTi1-yO3)。
作为以ABOx表示、B位点由Ge及Si的至少1种构成、且A位点由Pb、Hf、Zr、V及W的至少1种构成的顺电体，可以列举出PbGeO系(Pb5Ge3Ox、Pb2Ge1Ox)、PbSiO系(Pb5Si3Ox、Pb2Si1Ox)、ZrGeOx、HfGeOx、VGeOx、WGeOx、VSiOx、WSiOx等。在使用在A位点具有Pb、Zr、Hf、V、W的上述顺电体的场合，也具有抑制铁电体的氧亏损的效果。
又，作为以BOx表示、B位点由Ge及Si的至少1种构成的顺电体，可以列举出GeOx、SiOx、GeSiOx等。该顺电体在后述的(B)的场合也能够同样使用。
(B)上述铁电相可以由层状钙钛矿系铁电体构成，上述顺电相可以由以ABOx或BOx表示的顺电体构成，并且B位点可以由从Ge及Si中选择的至少1种构成。
上述以ABOx表示的顺电体，A位点可以是由从Bi、Hf、Zr、V及W中选择的至少1种构成。这些元素与上述(A)的场合一样，为了即使置换铁电体的位点影响也小，优选与铁电体的构成元素相同的元素。尤其是Bi层状钙钛矿，相对于化学计量组成，稍略存在过剩的Bi时特性良好，因此A位点优选为Bi。
又，以上述ABOx表示的顺电体，A位点可以由从Ca、Sr、Ln(Ln是镧族元素的简称，Ln:La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Yb、Lu)、Nb、Mn及Pb中选择的至少1种构成。
作为层状钙钛矿系铁电体，可以列举出SrBiTaO系的铁电体(例如SrBi2Ta2O9)、BiLaTiO系的铁电体(例如Bi3.25La0.75Ti3O12)、BiTiO系的铁电体(例如Bi4Ti3O12)、BiWO系的铁电体(例如Bi2WO6)、BiMoO系的铁电体(例如Bi2MoO6)等。
作为以ABOx表示、B位点由Ge及Si的至少1种构成、且A位点由Hf、Zr、V及W的至少1种构成的顺电体，可以使用上述的顺电体。作为以ABOx表示、B位点由Ge及Si的至少1种构成、且A位点为Bi的顺电体，可以列举出BiGeO系(Bi4Ge3Ox、Bi2Ge1Ox)、BiSiO系(Bi4Si3Ox)。
进而，作为以ABOx表示、B位点由Ge及Si的至少1种构成、且A位点由从Ca、Sr、Ln(Ln中尤其是La、Nd、Sm，提高晶体的单一取向性的效果显著)、Nb、Mn、Pb中选择的至少1种构成的顺电体，可以列举出CaSiO3、SrSiO3、NbSiO4、MnSiO4、PbSiO4等。该顺电体也可以适用于与上述的(A)的PZT系铁电体组合使用的场合。
(C)上述铁电相可以由钨青铜系铁电体构成，上述顺电相可以由以ABOx或BOx表示的顺电体构成、且B位点可以由从Ge及Si中选择的至少1种构成。
(D)铁电体为了得到方形性良好的磁滞，取以下的晶体结构为宜。
上述PZT系铁电体可以取(111)择优取向的正方晶结构。上述PZT系铁电体可以取(100)择优取向的棱面体(りょうめんたい)晶结构。
又，上述层状钙钛矿系铁电体可以是(115)择优取向的SBT。上述层状钙钛矿系铁电体可以是(117)择优取向的BIT。
(E)上述铁电体膜可以使用含有铁电体材料、电容率比该铁电体小的由硅酸盐和锗酸盐的至少一方构成的顺电体材料的混合材料。这样通过向铁电体材料中混合电容率比其小的顺电体材料，可以使铁电体膜的电容率减小，能进一步使磁滞的方形性良好。
(F)上述顺电体的材料B相对于上述铁电体的材料A的比例，按摩尔比计可以为0.1≤材料B/材料A≤9。而且，上述比例通过按摩尔比计确定在0.1≤材料B/材料A≤1、或1＜材料B/材料A≤9，能够控制铁电体膜的固溶状态。
有关本实施形态的铁电存储装置的制造方法，包括使含有第1原料液和第2原料液的陶瓷原料液结晶化的工序，上述第1原料液是为了生成铁电相的原料液，上述第2原料液是为了生成顺电相的原料液。
构成电容器的铁电体膜的形成，采用溅射、MOCVD(MetalorganicChemical Vapor Deposition)也可以，但是这些方法，在结晶化前的成膜中在膜内发生内应力，因此妨碍晶体的长大控制。又，在这些方法中，在用于结晶化的退火前成为致密的膜，因此晶体长大过程中元素的移动差，所以结晶化温度高、且氧难进入，容易发生氧亏损。从这些理由出发，在本实施形态的制造方法中，象溶胶凝胶或MOD(Metal Organic Decomposition)那样使用液态原料为宜。
本发明的实施形态的制造方法，还可以具有以下形态的任一种。
(a)上述陶瓷原料液，将上述第1原料液与上述第2原料液在液态下以100∶400～100∶900的比率(体积比)混合后而可形成。该比率以例如在层状钙钛矿系铁电体的场合优选。
通过这样地混合第1原料液和第2原料液，可以得到在微观上铁电体材料和顺电体材料分散的陶瓷原料。将第1原料液(铁电体材料)与第2原料液(顺电体材料)的比例确定在上述范围，使顺电体材料比铁电体材料相对地多，由此在膜的厚度方向能够连续地形成铁电体，在膜面方向可以使铁电相和顺电体分散。顺电体材料与铁电体材料相比，若大于该范围则导致极化值降低。
(b)所谓上述第1原料液和上述第2原料液，可使用LSMCD(LiquidSource Misted Chemical Deposition)等以喷雾状态涂敷。该手法与采用旋涂(スプンコ-ト)或浸涂涂敷液态陶瓷原料的涂敷法比较，容易使铁电相和顺铁体材料相的分散明显化。
(c)可以在第1电极上涂敷上述陶瓷原料液后，通过快速热退火使该陶瓷原料液结晶化而形成铁电体膜，在上述铁电体膜上形成第2电极，在含有氧的加压气氛下进行退火。
为了使铁电体膜中混合存在铁电相和顺电相，希望通过快速热退火(以下称为“RTA”)进行结晶化。在使用铁电体材料与顺电体材料混合存在的材料形成电容器时，通过加入顺电体材料，可以看到促进铁电体的晶体长大的效果。但是，该方法中，由于也促进在低于铁电体晶体的生成温度的温度下生成的异相(烧绿石、弗劳菜特(フロ-ライト))的长大，所以急剧地提高温度到铁电体晶体的生成温度为宜。在使用FA(炉；furnace)的场合，只有铁电体组成时，即使存在异相也一定生成铁电体，但是当加入顺电体时几乎不生成铁电体。又，通过使用RTA也可以看到晶体的取向度提高。可以推定，这是由于在结晶化初期过程中在膜的厚度方向产生急剧的温度梯度的缘故。
又，在第2电极形成后，在高于大气压的压力气氛下进行结晶化后的退火时，能够减少在铁电体膜与电极的界面上形成的氧的空位所引起的缺陷部的厚度、即所谓的隔离(screening)长，因此能够减薄膜厚。通过这样地减薄铁电体膜，可以谋求防止膜的剥离。
根据本实施形态，能具有高的再现性和稳定性地实现使外围电路集成于同一基板上的单纯矩阵型铁电存储装置。
本实施形态的铁电存储装置包括第1电极、在与上述第1电极交叉的方向排列的第2电极、至少配置于上述第1电极和上述第2电极的交叉区域的铁电体膜，是采用上述第1电极、上述铁电体膜及上述第2电极构成的电容器呈矩阵状配置的铁电存储装置，上述铁电体膜可含有Si及Ge的至少一方。
上述铁电体膜，是典型地具有氧八面体的复合氧化物，有在该氧八面体结构中含有Si及Ge的至少一方、优选含二者的铁电体膜。或者可以说，本实施形态的陶瓷是在具有氧八面体结构的复合氧化物中固溶了含有Si及Ge的至少一方、优选含有二者的顺电体的铁电体膜。这样的氧八面体结构所含有的Si及Ge分别为6配位。本实施形态的铁电体膜具有极其优异的磁滞特性、例如良好的方形性，又，可以使铁电体膜的结晶化温度比通常低得多。
本实施形态的陶瓷是将位于上述复合氧化物的氧八面体结构中的金属阳离子(B位点离子)用Si离子及Ge离子的至少一方置换。例如，根据本发明的(Bi，La)4(Ti，Si，Ge)3O12铁电体是用Si4+及Ge4+分别置换B位点离子的。这样的(Bi，La)4(Ti，Si，Ge)3O12并不是从Bi4Ti3O12能容易地类推得到的种类的。这是因为，Si4+及Ge4+的共价键性强，不是金属元素，在构成钙钛矿的元素的置换中通常使用离子半径非常接近的元素，但是与Ti4+的0.6相比，Si4+非常小，为0.26，故本来难以认为将Si4+及Ge4+作为B位点离子的置换候补。因此，本实施形态的铁电体与目前为止的铁电体材料是完全不同的。
又，含有Si和Ge二者的铁电体具有以下的优点。即，通过采用Si和Ge分别置换氧八面体的B位点的一部分，本发明的陶瓷的制作容易程度格外地提高。即，这是由于离子半径比Si大、且具有接近于B位点的晶格间隔的离子半径的Ge，与Si比，对氧八面体的B位点的置换能力特别高的缘故。这是因为：当Ge进入到氧八面体的B位点时，与之相应，氧八面体的晶格整体收缩、或者畸变，因此使Si也容易进行在B位点的置换。这样，通过同时使用Si和Ge，与只使用Ge的场合相比，可以更充分地进行向氧八面体中的共价键性的导入，能够进一步提高顺电体的催化功能。
对于该铁电存储装置，还可以具有以下的任何一种形态。
(A)上述铁电体膜可以使用含有铁电体材料、由电容率小于该铁电体的硅酸盐及锗酸盐的至少一方构成的顺电体材料的混合材料。该形态的优点已经叙述过，故不再记载。
(B)上述顺电体材料可以含有从CaSiO3、BaSiO3、PbSiO3、ZnSiO3、MgSiO3、B2SiO5、Al2SiO5、Y2SiO5、La2SiO5、Cr2SiO5、Bi2SiO5、Ga2SiO5、ZrSiO4、TiSiO4、HfSiO4、NbSiO4、MoSiO5、WSiO5、V2SiO7中选择的1种以上的具有氧四面体结构的层状化合物、以及从CaGeO3、BaGeO3、PbGeO3、ZnGeO3、MgGeO3、B2GeO5、Al2GeO5、Y2GeO5、La2GeO5、Cr2GeO5、Bi2GeO5、Ga2GeO5、ZrGeO4、TiGeO4、HfGeO4、NbGeO4、MoGeO5、WGeO5、V2GeO7中选择的1种以上的具有氧四面体结构的层状化合物的至少一种。
(C)上述顺电体材料对上述铁电体材料的比例按摩尔比计可以为0.1≤顺电体材料/铁电体材料≤9。将上述比例控制在该范围内，例如能够提高层状钙钛矿系铁电体的磁滞特性、刻印和保存特性、耐氢性等。又，通过选择上述的比例能够控制铁电体的状态、例如固溶状态和层结构。例如，按摩尔比计，将上述比例确定在0.1≤顺电体材料/铁电体材料≤1时，铁电体和顺电体形成固溶体。又，例如，按摩尔比计，将上述比例确定在1＜顺电体材料/铁电体材料≤9时，能够得到铁电体和顺电体的固溶体、柱状的顺电相共存的状态的铁电体膜。
其次，更详细地说明本实施形态。
1.铁电存储装置的电容器
图1是表示本实施形态的铁电存储装置中的铁电电容器的图。在图1中，101是铁电相与顺电相混合存在的铁电体膜(以下将其也称为“混相薄膜”)，102是第1电极、103是第2电极。混相薄膜101例如用由PZT或SBT构成的铁电相、和由ABOx系氧化物或BOx系氧化物构成的顺电相构成。第1电极102以及第2电极103由Pt、Ir、Ru等贵金属单质或以上述贵金属为主体的复合材料构成。当铁电体的元素向第1电极扩散时，在电极和铁电体膜的界面部引起组成的移动，磁滞的方形性降低，因此要求铁电体的元素不向第1电极扩散的致密性。为了提高第1电极的致密性，可以采取在质量重的气体中进行溅射成膜的方法、使Y、La等的氧化物分散到贵金属电极中等的方法。再者，在图1中，省略了基板和其它的铁电存储装置的构成要素(MOS晶体管等)。关于这些构成要素，后文叙述。
其次，叙述混相薄膜101的成膜方法的一例。
第1原料液是将铁电相的构成金属元素的金属化合物或金属无机化合物溶解到溶剂中的溶液。第2原料液是将ABOx系氧化物或BOx系氧化物的构成金属元素的金属化合物或金属无机化合物溶解到溶剂中的溶液。将这些第1原料液和第2原料液混合，形成陶瓷原料液。第1原料液与第2原料液的混合体积比为100∶400～100∶900。
按照图5所示的流程框图将这些混合液成膜。具体地讲，进行所需回数的前处理加热工序、溶液涂敷工序、干燥热处理工序、脱脂热处理工序、假烧结(中间烧结)工序这些一连串的工序，最后烧成，形成铁电体膜。以下示出条件的例子：前处理加热工序在150℃～180℃进行；混合液的涂敷用旋涂等涂敷方法进行；干燥热处理在氮气氛下于150℃～180℃进行；假烧结(脱脂热处理工序)用RTA在氧气氛下于250℃～280℃进行；烧结(结晶化)用RTA在氧气氛下于425℃～650℃进行。再者，不混有顺电体的一般手法的结晶化温度为700℃～800℃，比本实施形态高。又，烧结后的膜厚为15～200nm。其次，通过溅射形成第2电极后，优选在加压下的气氛(例如氩与2～9.9大气压的氧的混合气体)中进行退火，得到铁电电容器。
图2是示意性地表示本实施形态使用的铁电电容器的P(极化)-V(电压)磁滞曲线的图。对于该铁电电容器，描绘出这样的磁滞曲线：在外加电压+Vs时具有极化量P(+Vs)，然后电压为0时极化量为Pr，再使电压为-1/3Vs时极化量为P(-1/3Vs)，使电压为-Vs时极化量为P(-Vs)，再使电压为0时极化量为-Pr，再使电压为+1/3Vs时极化量为P(+1/3Vs)，再使电压为+Vs时极化量再次返回到P(+Vs)。
在此，本发明人对本实施形态使用的铁电电容器有以下发现。即，一旦外加电压Vs成为极化量P(Vs)后，外加-1/3Vs的电压，再使外加电压为0时，磁滞曲线追寻图2中箭头所示的轨迹，极化量保持稳定的P0(0)。又，一旦外加电压-Vs成为极化量P(-Vs)后，外加+1/3Vs的电压，再使外加电压为0时，磁滞曲线追寻图2中箭头所示的轨迹，极化量保持稳定的P0(1)。
如果充分地取该极化量P0(0)与极化量P0(1)的差值，通过上述特开平9-116107号公报等公开的驱动法，能使单纯矩阵型铁电存储装置动作。
根据上述铁电电容器，可以谋求结晶化温度的低温化、磁滞的方形性的提高、Pr的提高。具有这样的铁电电容器的单纯矩阵型的铁电存储装置能够驱动。又，铁电电容器的磁滞的方形性的提高，对于单纯矩阵型的铁电存储装置的驱动来说，在重要的扰动的稳定性上具有显著的效果。对于单纯矩阵型的铁电存储装置，由于不进行写入、读出的单元也加有±1/3Vs的电压，因此有必要在该电压下极化不变化、即所谓的扰动特性稳定。本案发明人发现，一般的SBT从极化的稳定状态开始在使极化反转的方向给予1010次的1/3Vs脉冲时，极化量减低30～50％，但是根据本发明，确认是10％以下的减低量。
其次，关于将原料雾化、成膜的所谓LSMCD法的成膜进行叙述。图6是示意性地表示所用的装置200的截面图。
第1原料210由喷雾器230送到筛网240。通过筛网240的第1原料成为雾250，被供给到基体10上。又，第2原料220也通过喷雾器232、筛网240成为雾250，被供给到基体10上。同时供给第1原料、第2原料时的堆积状态示意性示于图7(平面图)。所堆积的原料的膜由来自原料210的雾210a与来自原料220的雾220a构成。以后的热处理可以与上述的条件相同。LSMCD法能够容易地制作使铁电体原料和顺电体原料在膜面方向分散的状态。
图8是示意性地表示含有结晶化后的铁电相和顺电相的混相薄膜的截面图。在图8中，示意性地表示在膜厚方向继续地形成铁电相42、在面方向铁电相42被顺电相52遮断而分散的状态的膜。采用该方法也能得到具有良好的磁滞特性的铁电电容器。在旋涂法中，为了在面方向使铁电相和顺电相明了地分散，有必要增多顺电体材料的比例。可以认为，使用该手法对抑制90°磁畴发生的效果不是对铁电相外加压缩应力的机理，在面方向由顺电相遮断铁电相而使之分散所带来的作用是支配性的。
2.铁电存储装置
图3A、3B是表示本实施形态的单纯矩阵型的铁电存储装置的构成的图。图3A是其平面图，图3B是沿着图3A的A-A线的截面图。在图3A中，符号301～303是在基板308上排列规定的数的字线，符号304～306是排列规定的数的位线。在字线301～303以及位线304～306之间插入混合存在铁电相和顺电相的铁电体膜307，在字线与位线的交叉区形成铁电电容器。
在排列由该单纯矩阵构成的存储单元的铁电存储装置中，对在字线与位线的交叉区形成的铁电电容器的写入与读出通过未图示出的外围驱动电路和读出用的放大电路等(称它们为“外围电路”)进行。该外围电路在与存储单元阵列区别的基板上由MOS晶体管形成，可以与字线和位线连接，或者通过基板308使用单晶硅基板将外围电路与存储单元阵列集成化于同一基板上也是可能的。
图4是表示本实施形态的存储单元阵列与外围电路一起集成化于同一基板上的铁电存储装置的一例的截面图。在该图中，在单晶硅基板401上形成MOS晶体管402，该晶体管形成区称为外围电路区。MOS晶体管402采用单晶硅基板401、源-漏(source-drain)区405、栅(gate)绝缘膜403、栅电极404构成。406是元件分离用氧化膜、407是第1层间绝缘膜、408是第1配线层。409是第2层间绝缘膜、410是铁电电容器的下部电极(第1电极或第2电极)，这成为字线或位线。411是铁电体膜、412是在铁电体膜上形成的上部电极(第2电极或第1电极)，这成为位线或字线。
采用下部电极410、含有铁电相与顺电相的铁电体膜411、上部电极412构成存储单元阵列。413是第3层间绝缘膜、414是第2配线层。采用第2配线层414连接存储单元阵列与外围电路部。415是保护膜。以上的构成的铁电存储装置中，存储单元阵列与外围电路部可以集成于同一基板上。又，图4的场合，是在外围电路部上形成存储单元阵列的结构，当然，在外围电路部上不配置存储单元阵列，作成存储单元阵列与外围电路部平面性地接触的构成也可以。
本实施形态使用的铁电电容器，磁滞的方形性非常好，具有稳定的扰动(disturb)特性。又，该铁电电容器，通过工艺温度的低温化，对外围电路等与其它元件的损害少，又，工艺损害(尤其是氢的还原)少，因此，能抑制损害所致的磁滞的劣化。因此，通过使用这样的铁电电容器，单纯矩阵型铁电存储装置的驱动成为可能。
3.实施例
以下通过实施例进一步具体地说明本发明。
(实施例1)
在本实施例中，作为铁电体材料使用SBT。按照以下那样得到为了生成铁电体的第1原料液。将2-乙基己酸铋的浓度为0.1mol/l的甲苯溶液1100ml、2-乙基己酸锶的浓度为0.1mol/l的甲苯溶液400ml、乙醇钽(乙氧基化钽；tantalum ethoxide)的浓度为0.1mol/l的甲苯溶液1000ml、2-乙基己烷100g混合，调制混合液。将该混合液在氮气氛下于120℃加热回流1小时，在常压下馏去溶剂。向其中加入甲苯使作为Sr0.8Bi2.2Ta2Ox(SBT)的氧化物浓度成为0.1mol/l，得到第1原料液。
另一方面，为了生成顺电体的第2原料液按照以下那样获得。将2-乙基己酸铋的0.1mol/l的甲苯溶液1500ml、乙醇硅(乙氧基化硅；silicon ethoxide)的0.1mol/l的甲苯溶液750ml、及2-乙基己烷100g混合，调制混合液。将该混合液在氮气氛下于120℃加热回流1小时，在常压下馏去溶剂。向其中加入甲苯使作为Bi2Si1O5的氧化物浓度成为0.1mol/l，得到第2原料液。
将得到的第1原料液与第2原料液相混合，得到混合体积比不同的5种混合液。混合液的比率为：100∶50、100∶40、100∶30、100∶20及100∶900。
将这些混合液按照图5所示的流程框图分别成膜。将前处理加热工序、溶液涂敷工序、干燥热处理工序以及假烧结工序这些一连串的工序进行2次，最后烧成，形成电容器。以下示出具体的条件。前处理加热工序在180℃进行30秒钟；混合液的涂敷用旋涂机(3000rpm)在铂电极上进行30秒钟；干燥热处理在氮气氛下于160℃进行1分钟；假烧结用RTA在氧气氛下于250～280℃进行30秒钟；烧结用RTA在氧气氛下于600～700℃进行60分钟。烧结后的铁电体膜的膜厚为50nm。接着，采用溅射形成铂电极后在3个大气压的氧与氩的混合气体气氛中进行退火，得到5种铁电电容器。这些的各铁电电容器的磁滞都是良好的。
(实施例2)
在本实施例中，使用Bi系铁电体材料Bi4Ti3O12(BIT)与顺电体混合存在的材料Bi4W0.1V0.2Si0.1Ge0.1Ti2.5O12(BWVSGT1)和Bi4W0.2V0.4Si0.2Ge0.2Ti2O12(BWVSGT2)，用旋涂法在铂电极上进行成膜。
示出本实施例的溶胶凝胶溶液的合成步骤。形成Bi4(W，V，Si，Ge，Ti)3O12铁电体用的溶胶凝胶溶液是将形成Bi4Ti3O12(BIT)用的溶胶凝胶溶液、形成WSiO5(WSO)及V2GeO7(VGO)用的溶胶凝胶溶液混合而制作的。WSO和VGO是作为层状催化氧化物而众所周知的材料。
相对于1mol的BIT溶胶凝胶溶液分别添加0.1mol的WSO和VGO所成的混合物，是形成BWVSGT1用的溶胶凝胶溶液；相对于1mol的BIT溶胶凝胶溶液分别添加0.2mol的WSO和VGO所成的混合物是形成BWVSGT2用的溶胶凝胶溶液。
基板使用Pt被覆的Si基板，使用按上述步骤制作的本发明的形成铁电体用的溶胶凝胶溶液，采用以下的成膜条件分别制作膜厚100nm的薄膜。结晶化在550℃分别于1atm的氧中进行20分钟。
铁电体膜形成条件：
(a)旋涂(500rpm 5秒钟→4000rpm 20秒钟)
(b)干燥(150℃在空气中2分钟)
(c)预烧成(400℃在空气中5分钟)
(d)烧成(结晶化)(550℃ 20分钟、在1atm O2中进行RTA)
依次反复进行4次(a)、(b)、(c)工序后，进行(d)工序。这样得到的各种铁电体膜的XRD图示于图10。如图中所示那样，可知，BWVSGT1和BWVSGT2都是(117)单一取向膜。
其次，形成铂上部电极，分别制作铁电电容器，进行强介质特性的评价。
评价D-E磁滞特性的结果如图11所示那样，BWVSGT1和BWVSGT2都显示出最适于本发明的铁电存储装置的良好的方形性。极化值分别具有：BWVSGT1为Pr＝18μC/cm2的值；BWVSGT2为Pr＝10μC/cm2的值。
再者，置换1以上的BIT的B位点Ti的场合，Pr极端地小，可知难以适用于本发明的铁电存储装置。
(实施例3)
本实施例涉及Pb系的铁电体材料。
在本实施例中，使用Pb1.1Zr0.1Ti0.8Si0.1O3(PZTS1)和Pb1.1Zr0.7Ti0.2Si0.1O3(PZTS2)，用旋涂法在铂电极上进行成膜。示出本实施例的溶胶凝胶溶液合成步骤。铁电体材料是将形成PbZrTiO3(PZT)铁电体用溶胶凝胶溶液与形成PbSiO3(PSO)用溶胶凝胶溶液混合而制作的。
首先，在初始，使用相对于Pb的过剩添加量为0、5、10、20％的PZT溶胶凝胶溶液1mol添加0.01mol％的PSO溶液而成的混合物，进行薄膜形成。基板使用Pt被覆的Si基板，使用按上述步骤制作的形成铁电体用溶胶凝胶溶液并采用以下的成膜条件分别制作膜厚100nm的薄膜。结晶化是在425℃分别于1atm的氧中进行10分钟。
铁电体膜形成条件：
(a)旋涂(500rpm 5秒钟→4000rpm 20秒钟)
(b)干燥(150℃在空气中2分钟)
(c)预烧成(250℃在空气中5分钟)
(d)烧成(结晶化)(425℃ 10分钟、在1atm氧气氛中进行RTA)
依次反复进行4次(a)、(b)、(c)工序后，进行(d)工序。这样得到的电容器获得图12那样的XRD图。Pb的过剩添加量为5％时显示出最大的结晶性。历来，由于Pb的蒸气压高、容易挥发，因此为了将其弥补，通常是20％左右的过剩Pb成分预先添加到溶液中，但在使用添加0.01mol的PSO的物质的本实施例的场合，显示出PZT溶胶凝胶溶液的Pb过剩添加量在5％左右是足够的。这表明，在本实施例中添加的PZO由于某种作用，在防止PZT溶胶凝胶溶液中的过剩Pb成分挥发的同时，PSO中的Pb并不是作为单纯的过剩Pb成分而起作用的。
(实施例4)
从实施例3的结果，相对于添加5％过剩Pb成分的PZT溶胶凝胶溶液1mol添加0.1mol的PSO而成的混合物，作为形成PZTS用的溶胶凝胶溶液使用，尝试形成PZTS薄膜。实际地进行上述的PZTS1与PZTS2薄膜的形成。
众所周知，PZT是反铁电体PbZrO3与铁电体PbTiO3的固溶体，以各自大致以1∶1混合的PbZr0.52Ti0.48O3为边界，结晶系不同。在含Ti多时取正方晶结构；在含Zr多时取棱面体晶。在本实施例中，尝试了取正方晶结构的PZTS1与取棱面体晶的PZTS2二者的薄膜形成。
基板使用Pt被覆的Si基板，用上述的薄膜形成条件分别制作膜厚100nm的薄膜。结晶化是在425℃于1atm的氧中进行10分钟。但是，在形成PZTS2薄膜时，在各预烧成工序之后使用波长254nm的UV灯各照射10分钟紫外线。
这样得到的PZTS1与PZTS2铁电体膜的XRD图示于图13。如图中所示那样，PZTS1是(111)单一取向膜，PZTS2是(100)单一取向膜。由这种情况可以确认，通过紫外线照射，得到(100)单一取向的PZT膜。
其次，形成Pt上部电极后在9.9atm的O2气氛中进行加压退火30分钟，分别制作铁电电容器，进行强介质特性的评价。
评价D-E磁滞特性的结果，如图14所示那样，PZTS1、PZTS2均显示出最适于本发明铁电存储装置的良好的方形性。极化值分别具有：PZTS1为Pr＝45μC/cm2的值、PZTS2为Pr＝30μC/cm2的值。
评价二者的膜疲劳特性的结果如图15所示那样，无论哪一种都显示出良好的疲劳特性。众所周知，以往被Pt电极所夹的PZT薄膜，疲劳特性差，但本发明的添加PSO的PZT薄膜看不到膜疲劳，作为电极材料不需选择加工困难的Ir或者IrO2之类的氧化物电极，从这一点也证明了本发明的有效性。
(实施例5)
本实施例涉及Pb系的铁电体。将La2SiO5(LSO)、PbGeO3(PSO)、NbSiO4(NSO)、CaGeO3(CSO)以及SrSiO3(SSO)形成用溶胶凝胶溶液全部以1∶1的摩尔比混合后，向正方晶组成的PZT(Zr/Ti＝2/8)形成用溶胶凝胶溶液中添加4摩尔％，使用所得的混合溶胶凝胶溶液，形成(Pb，La，Nb，Ca，Sr)(Zr，Ti，Si，Ge)O3(PLNCSZTSG)薄膜。使用按上述步骤制作的铁电体形成用溶胶凝胶溶液，采用以下的成膜条件制作膜厚100nm的薄膜。结晶化是在425℃分别于1atm的氧中进行10分钟。铁电体膜形成条件：
(a)旋涂(500rpm 5秒钟→4000rpm 20秒钟)
(b)干燥(150℃在空气中2分钟)
(c)预烧成(250℃在空气中5分钟)
(d)烧成(结晶化)(500℃10分钟、在1atmO2中进行RTA)
依次反复进行4次(a)、(b)、(c)工序后，进行(d)工序。其次，形成Pt上部电极后在1atm的氧气氛中于500℃进行10分钟的退火，制作铁电电容器，进行铁电体特性的评价。
评价D-E磁滞特性的结果，如图16所示那样，显示出最适于本发明铁电存储装置的良好的方形性。极化值具有Pr＝45μC/cm2的值。
在图16的条件下评价二者的刻印特性以及保存特性。具体地，刻印与保存均外加仅一周期(+2V→-2V)的±2V、66Hz的三角形波，只进行一次极化反转后(即以-2V写入数据的状态)，评价刻印的场合外加任意时间的-2V、50kHz的矩形波。在评价保存的场合例如在热板上于150℃进行任意时间的保持。然后，分别在与写入相同的条件下进行读出。
其结果如图17所示那样，显示出良好的刻印特性以及保存特性。在图17中，实线表示试验前的特性，虚线表示试验后的特性。从图17可以确认，试验前后的磁滞几乎没有变化。
在PZT中添加的La2SiO5(LSO)、PbSiO3(PSO)、NbSiO4(NSO)、CaCeO3(CSO)及SrSiO3(SSO)形成用溶胶凝胶溶液之中，可以认为SSO是作为催化物质不存在的，但其以外的LSO、PSO、NSO及CSO在催化物质的作用下容易地添加到中，可得到良好的强介质特性。
又，如前所述那样，PSO有使过剩Pb量减少的作用，但可以知道：作为A位点置换元素使用的La改善PZT的疲劳特性，Nb改善SBT等的方形性，Ca及Sr改善刻印特性，通常向PZT中添加数％使用。又，作为B位点置换元素使用Si及Ge，二者提高PZT构成元素的共价键性，使耐还原性提高。
但是，将顺电体作为添加剂使用一般意味着，只顺电体添加成分的PZT偏离了化学计量组成，这即使改善各种特性，但是全部发挥PTZ具有的优异的强介质特性也是困难的。在本实施例中，通过以化学计量组成使用混合的所有的溶液能够解决这一点，得到上述的极其良好的特性。
又，通过同时使用Si和Ge，不用加压就能得到良好的特性。而且，得到的铁电电容器在9.9atm的O2气氛中进行30分钟的加压退火，如图18所示，可以确认大幅度的漏电流的减少。
(实施例6)
在本实施例中，相对于1摩尔的Bi系层状钙钛矿铁电体薄膜材料Bi4Ti3O12(BIT)，研究使Bi2Si3O5(BSO)的R(BSO对BIT的摩尔比)从0.1到9变化时的特性变化。膜厚为100nm的一定值，结晶化温度为600℃、在9.9个大气压的氧中于500℃施行加压退火3小时后，评价D-E磁滞特性。又，薄膜形成按以下的步骤进行。
铁电体膜形成条件：
(a)旋涂(500rpm 5秒钟→4000rpm 20秒钟)
(b)干燥(150℃在空气中2分钟)
(c)预烧成(400℃在空气中5分钟)
(d)烧成(结晶化)(600℃ 20分钟、在1atmO2中进行RTA)
(e)后退火(500℃180分钟、在9.9atmO2中高压退火)
依次反复进行4次(a)、(b)、(c)工序后，进行(d)、(e)工序。这样得到的电容器在0.1≤R≤1的范围在XRD图上观察不到BSO的峰，并且得到的铁电体显示出强的(111)取向性。又，对于D-E磁滞特性评价，从R＝0.1到R＝1，如图19所示那样，伴随R值增加磁滞曲线的形状改善。与此同时，可看到了表面形态大幅度的改善。图20示出R＝0及R＝0.1时的表面照片。在R＝0.1的场合，薄膜表面的粒径大幅度减小。这样，在本实施例中显示出铁电体的初期核发生密度大幅度变高。加之，结晶化温度降低、刻印及保存特性改善、以及耐氢性改善。
另一方面，在1＜R≤9的范围在XRD图上同时观察到BIT与BSO的峰值。又，BSO的XRD峰值强度随着R的增加而增大。又，如图22所示那样，在评价D-E磁滞特性中，当R超过1时剩余极化Pr值减少，伴随R的增加而减小。但是，磁滞曲线的形状的方形性良好，只Pr减小。
在此，用图22说明磁滞曲线的详细情况。如图22所示那样，铁电体的磁滞曲线由极化的虚线部分和表示对电场的斜率(电容率)的实线部分构成。可知，磁滞曲线为了具有良好的方形性，极化反转在瞬时发生并且电容率小是重要的。又，本发明人发现，为了实现这个，混合电容率不同的材料的方法对减小电容率有贡献、以及在具有大的电容率的铁电体中混合电容率小为30的硅酸盐材料以及锗酸盐材料特别有效。由此，可以将以往650℃左右的结晶化温度降低到600℃左右，又，刻印及保存特性改善，耐氢性改善。
即，在0.1≤R≤1的范围，BSO与BIT形成固溶体。即BSO中的Si在BIT中的氧八面体的B位点置换中发挥作用。但是，在R超过1时膜中的BSO比BIT过剩，过剩的BSO与BSO-BIT固溶体共存。此时，得到的磁滞是方形性良好的，因此二者以被夹在上下电极的柱状结构存在，R变大时BSO柱密度比BSO-BIT柱密度大，因此有Pr减小的效果。
这可以从图23的断面的TEM照片明确。在R＝1时BSO-BIT柱的平均直径是10nm。在超过R＝9时不能确认D-E磁滞。即可以认为，此时本发明的柱状结构不成立。
又，对上述R＝1时的BLST电容器，就耐还原性进行研究。即，在含有3％氢的氮中于400℃实施30分钟的退火的结果，如图24所示，几乎没有看到变化。本来，铁电体晶体，离子键性强，因此被简单地还原为氢离子。但是，通过Si、Ge这些富有共价键性的元素进入铁电体晶体中，耐还原性显著提高。
如以上所述那样，本发明的铁电体薄膜，由于低温结晶性硅酸盐或锗酸盐的催化效应，可看到结晶化温度降低的效果。又，该效果即使只用Si(硅酸盐)时也效果大，但同时使用离子半径大的、即容易置换铁电体的氧八面体的B位点的Ge是更有效的。

Claims (29)

1.一种铁电存储装置，是包括第1电极、在与上述第1电极交叉的方向排列的第2电极、至少配置于上述第1电极和上述第2电极的交叉区域的铁电体膜，采用上述第1电极、上述铁电体膜以及上述第2电极构成的电容器呈矩阵状配置的铁电存储装置，上述铁电体膜是铁电相和顺电相混合存在而成的。
2.根据权利要求1所记载的铁电存储装置，上述铁电相由PZT系铁电体构成，上述顺电相由以ABOx或BOx表示的顺电体构成，并且B位点由Ge及Si的至少1种构成。
3.根据权利要求2所记载的铁电存储装置，上述以ABOx表示的顺电体，A位点由从Pb、Hf、Zr、V及W中选择的至少1种构成。
4.根据权利要求1所记载的铁电存储装置，上述铁电相由层状钙钛矿系铁电体构成，上述顺电相由以ABOx或BOx表示的顺电体构成，并且B位点由从Ge及Si中选择的至少1种构成。
5.根据权利要求4所记载的铁电存储装置，上述以ABOx表示的顺电体，A位点由从Bi、Hf、Zr、V及W中选择的至少1种构成。
6.根据权利要求2或4所记载的铁电存储装置，上述以ABOx表示的顺电体，A位点由从Ca、Sr、Ln(Ln是镧族元素的简称，Ln：La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Yb、Lu)、Nb、Mn以及Pb中选择的至少1种构成。
7.根据权利要求2或3所记载的铁电存储装置，上述PZT系铁电体是(111)择优取向的正方晶结构。
8.根据权利要求2或3所记载的铁电存储装置，上述PZT系铁电体是(100)择优取向的棱面体晶结构。
9.根据权利要求4～6中任1项所记载的铁电存储装置，上述层状钙钛矿系铁电体是(115)择优取向的SBT。
10.根据权利要求4～6中任1项所记载的铁电存储装置，上述层状钙钛矿系铁电体是(117)择优取向的BIT。
11.根据权利要求2或4所记载的铁电存储装置，上述顺电体的材料含有电容率比上述铁电体小的硅酸盐及锗酸盐的至少一方。
12.根据权利要求2或4所记载的铁电存储装置，上述顺电体的材料B相对于上述铁电体的材料A的比例按摩尔比计为0.1≤材料B/材料A≤9。
13.根据权利要求12所记载的铁电存储装置，上述顺电体的材料B相对于上述铁电体的材料A的比例按摩尔比计为0.1≤材料B/材料A≤1。
14.根据权利要求12所记载的铁电存储装置，上述顺电体的材料B相对于上述铁电体的材料A的比例按摩尔比计为1＜材料B/材料A≤9。
15.根据权利要求1所记载的铁电存储装置，上述铁电相由钨青铜系铁电体构成，上述顺电相由以ABOx或BOx表示的顺电体构成，并且B位点由Ge及Si的至少1种构成。
16.一种制造权利要求1～15的铁电存储装置的方法，包括将含有第1原料液和第2原料液的陶瓷原料液结晶化的工序，上述第1原料液是为了生成铁电相的原料液，上述第2原料液是为了生成顺电体的原料液。
17.根据权利要求16所记载的铁电存储装置的制造方法，上述第1原料液是为了生成PZT系铁电体的原料液；上述第2原料液是为了生成B位点由Ge及Si的至少1种构成的、以ABOx或BOx表示的顺电体的原料液。
18.根据权利要求16所记载的铁电存储装置的制造方法，上述第1原料液是为了生成层状钙钛矿系铁电体的原料液，上述第2原料液是为了生成B位点由Ge及Si的至少1种构成的、以ABOx或BOx表示的顺电体的原料液。
19.根据权利要求16～18中任1项所记载的铁电存储装置的制造方法，上述陶瓷原料液是将上述第1原料液和上述第2原料液在液态下以100∶400～100∶900的比率混合而形成的。
20.根据权利要求16～18中任1项所记载的铁电存储装置的制造方法，上述第1原料液和上述第2原料液在喷雾状态下被涂敷。
21.根据权利要求16～18中任1项所记载的铁电存储装置的制造方法，包括：在第1电极上涂敷上述陶瓷原料液后，通过快速热退火使该陶瓷原料液结晶化而形成铁电体膜；在上述铁电体膜上形成第2电极；在含有氧的加压气氛下进行退火。
22.根据权利要求16～18中任1项所记载的铁电存储装置的制造方法，在将上述陶瓷原料液结晶化时照射紫外线。
23.一种铁电存储装置，是包括第1电极、在与上述第1电极交叉的方向排列的第2电极、至少配置于上述第1电极和上述第2电极的交叉区域的铁电体膜，采用上述第1电极、上述铁电体膜及上述第2电极构成的电容器呈矩阵状配置的铁电存储装置，上述铁电体膜含有Si及Ge的至少一方。
24.根据权利要求23所记载的铁电存储装置，上述铁电体膜使用含有铁电体材料和顺电体材料的混合材料。
25.根据权利要求24所记载的铁电存储装置，上述顺电体材料含有电容率比铁电体小的硅酸盐及锗酸盐的至少一方。
26.根据权利要求24所记载的铁电存储装置，上述顺电体材料含有从CaSiO3、BaSiO3、PbSiO3、ZnSiO3、MgSiO3、B2SiO5、Al2SiO5、Y2SiO5、La2SiO5、Cr2SiO5、Bi2SiO5、Ga2SiO5、ZrSiO4、TiSiO4、HfSiO4、NbSiO4、MoSiO5、WSiO5、V2SiO7中选择的1种以上的具有氧四面体结构的层状化合物、以及从CaGeO3、BaGeO3、PbGeO3、ZnGeO3、MgGeO3、B2GeO5、Al2GeO5、Y2GeO5、La2GeO5、Cr2GeO5、Bi2GeO5、Ga2GeO5、ZrGeO4、TiGeO4、HfGeO4、NbGeO4、MoGeO5、WGeO5、V2GeO7中选择的1种以上的具有氧四面体结构的层状化合物的至少1种。
27.根据权利要求24～26中任1项所记载的铁电存储装置，上述顺电体材料相对于上述铁电体材料的比例按摩尔比计为0.1≤顺电体材料/铁电体材料≤9。
28.根据权利要求27所记载的铁电存储装置，上述顺电体材料相对于上述铁电体材料的比例按摩尔比计为0.1≤顺电体材料/铁电体材料≤1。
29.根据权利要求27所记载的铁电存储装置，其特征在于：上述顺电体材料相对于上述铁电体材料的比例按摩尔比计为1＜顺电体材料/铁电体材料≤9。
CNB028034988A 2001-09-05 2002-09-05 铁电存储装置及其制造方法 Expired - Fee Related CN1269215C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP269542/01 2001-09-05
JP2001269542 2001-09-05
JP269542/2001 2001-09-05

Publications (2)

Publication Number Publication Date
CN1484858A true CN1484858A (zh) 2004-03-24
CN1269215C CN1269215C (zh) 2006-08-09

Family

ID=19095344

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028034988A Expired - Fee Related CN1269215C (zh) 2001-09-05 2002-09-05 铁电存储装置及其制造方法

Country Status (4)

Country Link
US (1) US6922351B2 (zh)
JP (1) JP4051567B2 (zh)
CN (1) CN1269215C (zh)
WO (1) WO2003023858A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101194362B (zh) * 2005-06-13 2011-11-16 富士通半导体股份有限公司 半导体器件
CN112151602A (zh) * 2020-09-09 2020-12-29 湘潭大学 氧化铪基铁电薄膜和氧化铪基铁电薄膜制备方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7008669B2 (en) 2001-06-13 2006-03-07 Seiko Epson Corporation Ceramic and method of manufacturing the same, dielectric capacitor, semiconductor device, and element
KR100723399B1 (ko) * 2002-08-06 2007-05-30 삼성전자주식회사 비스무트 티타늄 실리콘 산화물, 비스무트 티타늄 실리콘산화물 박막 및 그 제조방법
JP3791614B2 (ja) * 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
JP4609621B2 (ja) * 2002-12-24 2011-01-12 セイコーエプソン株式会社 強誘電体キャパシタの製造方法
JP4507491B2 (ja) * 2002-12-27 2010-07-21 セイコーエプソン株式会社 薄膜及び素子
JP4221576B2 (ja) * 2003-03-10 2009-02-12 セイコーエプソン株式会社 セラミックス膜の製造方法および強誘電体キャパシタの製造方法、ならびにセラミックス膜、強誘電体キャパシタおよび半導体装置
JP4720969B2 (ja) * 2003-03-28 2011-07-13 セイコーエプソン株式会社 強誘電体膜、圧電体膜、強誘電体メモリ及び圧電素子
JP2004298669A (ja) * 2003-03-28 2004-10-28 Seiko Epson Corp セラミックス材料の塗布方法およびセラミックス膜
KR100590536B1 (ko) * 2004-01-26 2006-06-15 삼성전자주식회사 반도체 장치의 커패시터, 이를 포함하는 메모리 소자 및커패시터 제조 방법
JP4506951B2 (ja) * 2004-04-23 2010-07-21 セイコーエプソン株式会社 Ｍｆｓ型電界効果トランジスタ、強誘電体メモリならびに半導体装置
US7218545B2 (en) * 2004-10-25 2007-05-15 Intel Corporation Polymer de-imprint circuit using negative voltage
JP4282646B2 (ja) 2005-09-09 2009-06-24 株式会社東芝 半導体装置の製造方法
JP4535076B2 (ja) * 2007-03-14 2010-09-01 セイコーエプソン株式会社 強誘電体キャパシタとその製造方法
EP2298714B1 (en) 2008-05-28 2017-07-05 Mitsubishi Materials Corporation Composition for ferroelectric thin film formation, method for ferroelectric thin film formation, and ferroelectric thin film formed by the method
KR100913424B1 (ko) 2008-07-01 2009-08-21 한국과학기술원 수동 매트릭스-어드레스 가능한 메모리 장치
JP2011176028A (ja) * 2010-02-23 2011-09-08 Utec:Kk 加圧式ランプアニール装置、薄膜の製造方法及び加圧式ランプアニール装置の使用方法
WO2017131643A1 (en) * 2016-01-26 2017-08-03 Hewlett Packard Enterprise Development Lp Stable threshold switching materials for selectors of resistive memories
RU2649622C1 (ru) * 2016-12-23 2018-04-04 Акционерное общество "Научно-исследовательский институт молекулярной электроники" Ячейка сегнетоэлектрической памяти
KR20230055288A (ko) * 2021-10-18 2023-04-25 삼성전자주식회사 커패시터 소자 및 이를 포함하는 반도체 소자

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111318A (ja) * 1993-10-12 1995-04-25 Olympus Optical Co Ltd 強誘電体メモリ
JP3277097B2 (ja) * 1995-06-09 2002-04-22 シャープ株式会社 強誘電体薄膜の製造方法
JP3327071B2 (ja) * 1995-10-16 2002-09-24 ソニー株式会社 強誘電体記憶装置
JPH11195768A (ja) * 1997-10-22 1999-07-21 Fujitsu Ltd ペロブスカイト型酸化物膜を含む電子装置とその製造方法及び強誘電体キャパシタ
EP1039525A4 (en) * 1997-11-10 2002-02-06 Hitachi Ltd DIELECTRIC ELEMENT AND METHOD OF MANUFACTURE
JP3319437B2 (ja) * 1999-06-04 2002-09-03 ソニー株式会社 強誘電体メモリおよびそのアクセス方法
JP2001181034A (ja) * 1999-12-28 2001-07-03 Tdk Corp 圧電セラミック組成物
JP2002043538A (ja) * 2000-07-27 2002-02-08 Mitsubishi Electric Corp 不揮発性半導体記憶装置
WO2002032809A1 (fr) * 2000-10-17 2002-04-25 Sharp Kabushiki Kaisha Compose oxyde, procede de preparation d'une couche mince d'oxyde et element comprenant ce compose
US6611448B2 (en) * 2001-07-30 2003-08-26 Intel Corporation Ferroelectric memory and method for reading the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101194362B (zh) * 2005-06-13 2011-11-16 富士通半导体股份有限公司 半导体器件
CN112151602A (zh) * 2020-09-09 2020-12-29 湘潭大学 氧化铪基铁电薄膜和氧化铪基铁电薄膜制备方法
CN112151602B (zh) * 2020-09-09 2023-04-07 湘潭大学 氧化铪基铁电薄膜和氧化铪基铁电薄膜制备方法

Also Published As

Publication number Publication date
US6922351B2 (en) 2005-07-26
US20030227803A1 (en) 2003-12-11
WO2003023858A1 (fr) 2003-03-20
JP4051567B2 (ja) 2008-02-27
JPWO2003023858A1 (ja) 2004-12-24
CN1269215C (zh) 2006-08-09

Similar Documents

Publication Publication Date Title
CN1269215C (zh) 铁电存储装置及其制造方法
CN1618123A (zh) 用于集成电路应用的镧系分层超晶格材料
EP1411031B1 (en) Ceramic and semiconductor
CN1179232A (zh) 具有混合层状超点阵材料的集成电路及用于制备该电路的前体溶液
US6815223B2 (en) Low thermal budget fabrication of ferroelectric memory using RTP
CN1179231A (zh) 一种制备具有低漏电流和低极化疲劳性能的电器件的方法
CN1873926A (zh) 铁电体层的制造方法及电子设备的制造方法
US6326315B1 (en) Low temperature rapid ramping anneal method for fabricating layered superlattice materials and making electronic devices including same
JPH11502375A (ja) 積層超格子材料の製造方法および同材料を有する電子装置の製造方法
CN1797771A (zh) 铁电膜、铁电膜的制造方法、铁电电容器、以及铁电存储器
JP4164701B2 (ja) 強誘電体キャパシタ、強誘電体キャパシタの製造方法、強誘電体メモリおよび強誘電体メモリの製造方法
JP2003510839A (ja) バリア層を有する集積回路およびその製造方法
TW518696B (en) Rapid- temperature pulsing anneal method at low temperature for fabricating layered superlattice material and making electronic devices including same
JP2005159308A (ja) 強誘電体膜、強誘電体キャパシタ、および強誘電体メモリ
EP1073109A2 (en) Single phase perovskite ferroelectric film on platinum electrode and method for forming same
US6582972B1 (en) Low temperature oxidizing method of making a layered superlattice material
CN1496584A (zh) 金属氧化物介电膜气相生长方法和pzt膜
CN1309078C (zh) 铁电电容元件
CN1706007A (zh) 强电介质膜、强电介质电容器、强电介质存储器、压电元件、半导体元件、强电介质膜的制造方法、和强电介质电容器的制造方法
JP2002016235A (ja) 強誘電体キャパシタとその製造方法およびその強誘電体キャパシタを備えた半導体装置
JP2004519856A (ja) 改良された微細構造を有する積層超格子材料の製造方法
CN1724381A (zh) 陶瓷膜及其制造方法和半导体装置及压电元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060809

Termination date: 20120905