TW202310374A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202310374A
TW202310374A TW111126633A TW111126633A TW202310374A TW 202310374 A TW202310374 A TW 202310374A TW 111126633 A TW111126633 A TW 111126633A TW 111126633 A TW111126633 A TW 111126633A TW 202310374 A TW202310374 A TW 202310374A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor device
ferroelectric gate
barrier layer
channel
Prior art date
Application number
TW111126633A
Other languages
English (en)
Inventor
黃彥傑
林柏廷
陳海清
世海 楊
林佑明
林仲德
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202310374A publication Critical patent/TW202310374A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

描述一種半導體裝置。半導體裝置包括基板及設置於基板上的金屬層。在金屬層上形成晶種層。在晶種層上形成鐵電閘極層。在鐵電閘極層上方形成通道層。晶種層經配置以增加鐵電閘極層的斜方晶相分率。

Description

具有鐵電層的半導體裝置及其製造方法
無
本揭露一般係關於半導體裝置，且在一些實施例中，係關於包括鐵電閘極層的裝置。
場效電晶體(field effect transistor，FET)鐵電隨機存取記憶體(ferroelectric random access memory，FeRAM)係基於裝置中的鐵電材料操作的半導體裝置。
無
以下揭示內容提供用於實施所提供標的物的不同特徵的許多不同實施例、或實施例。下文描述組件及配置的特定實施例以簡化本揭露。當然，這些僅為實施例且非意欲為限制性的。舉例而言，在以下描述中第一特徵於第二特徵上方或上的形成可包括第一特徵與第二特徵直接接觸地形成的實施例，且亦可包括額外特徵可形成於第一特徵與第二特徵之間使得第一特徵與第二特徵可不直接接觸的實施例。此外，本揭露在各種實施例中可重複參考數字及/或字母。此重複係出於簡單及清楚之目的，且本身且不指明所論述之各種實施例及/或組態之間的關係。
此外，為了便於描述，在本文中可使用空間相對術語，諸如「在……下方」、「在……之下」、「下部」、「在……之上」、「上部」及類似者，來描述諸圖中圖示之一個元件或特徵與另一（多個）元件或特徵之關係。空間相對術語意欲涵蓋除了諸圖中所描繪的定向以外的裝置在使用或操作時的不同定向。器件可另外定向（旋轉90度或處於其他定向），且本文中所使用之空間相對描述符可類似地加以相應解釋。
本揭露提供半導體裝置的各種實施例，舉例而言，半導體裝置可包括二維FET FERAM，以及三維FET FERAM。
本揭露的實施例在具有形成於基板上方的多個層的半導體裝置的上下文中討論。金屬層可設置於基板上。在一些實施例中，可在金屬層上形成晶種層，並在晶種層上形成鐵電閘極層。通道層可形成於鐵電閘極層上方。在一些實施例中，晶種層可經配置以增加鐵電閘極層的斜方晶相分率。
在其他實施例中，代替包括晶種層，或除包括晶種層以外，在鐵電閘極層上設置阻擋層，並在阻擋層上設置通道層，其中，阻擋層經配置以增加阻擋層與通道層之間的能帶偏移（導能帶偏移或價能帶偏移），並減少通道層中的氧空缺。
配置有晶種層及/或阻擋層的半導體裝置可有利地改善裝置之性質。將晶種層設置於鐵電閘極層之下，其中晶種層經配置以增加鐵電閘極層的斜方晶相分率，有益地增加鐵電閘極層的剩磁極化2P r。此外，在鐵電閘極層與通道層之間設置阻擋層，其中阻擋層經配置以增加阻擋層與通道層之間的能帶偏移，並減少通道層中的氧空缺，亦提供益處。較低的氧空缺降低通道層的載流子散射效應。增加阻擋層與通道層之間的能帶偏移可減少通道層及閘極介電質/鐵電層的載流子洩漏電流。
第1圖圖示根據本揭露的一或多個實施例的形成具有鐵電閘極層的半導體裝置的方法100之流程圖。舉例而言，在一些實施例中，方法100的操作（或步驟）中之至少一些可用於形成二維FET FeRAM（或三維FET FeRAM）。
第1圖圖示根據本揭露的一或多個實施例的形成半導體裝置的方法100之流程圖。注意，方法100僅係一實施例且並不意欲為限制本揭露。在一些實施例中，半導體裝置包括FET FeRAM的至少部分，但亦可包括其他FeRAM同時仍在本揭露的範疇內。
參考第1圖，方法100以提供基板的操作102開始。方法100繼續至操作104，其中在基板上形成金屬層。方法100繼續至操作106，其中在金屬層上形成晶種層。方法100繼續至操作108，其中在晶種層上形成鐵電閘極層。方法100繼續至操作110，其中在鐵電閘極層上形成阻擋層。方法100繼續至操作112，其中在阻擋層上形成通道層。方法100繼續至操作114，其中在通道層上形成源極電極及汲極電極，並在源極電極及汲極電極上形成金屬化層。
對應於第1圖的操作102，第2圖係根據一些實施例的包括處於各種製造階段中之一者處的基板202的半導體裝置200之視圖。基板202可為半導體基板，諸如體半導體，或絕緣體上半導體(semiconductor-on-insulator，SOI)基板。舉例而言，基板202可為絕緣的。
對應於第1圖的操作104，第3圖包括形成於基板202上的金屬層300的半導體裝置200之視圖。可藉由沉積金屬層300，諸如藉由物理氣相沉積(physical vapor deposition，PVD)或化學氣相沉積(chemical vapor deposition，CVD)製程在基板202上形成金屬層300。金屬層300可例如藉由原子層沉積(atomic layer deposition，ALD)製程形成。金屬層300可由阻障材料形成，諸如Ti、TiN、TiC、Ru、W、WSi x、RuO 2、Pt、Nb、Mo、Cu、WN x（x自0至1）、Au、FeO x、Ni或TaN。金屬層300可為單層，亦可為多層結構。
在沉積金屬層300之後，金屬層300可經圖案化。金屬層300可在形成後續層之前經圖案化，或者，金屬層300及後續層可在相同的製程中經圖案化。金屬層300可使用光學微影製程來圖案化，舉例而言，使用經圖案化光阻劑及/或經圖案化硬遮罩作為蝕刻遮罩。
對應於第1圖的操作106，第4圖包括形成於金屬層300上的晶種層400的半導體裝置200之視圖。晶種層400可藉由沉積製程，諸如藉由PVD或CVD製程在金屬層300上形成。晶種層400可例如藉由ALD製程形成。
晶種層400可由例如ZrO 2、Y 2O 3、HfO 2、Ta 2O 5、或Al 2O 3、結晶Hf xZr 1-xO 2中之至少一者形成，單獨或以任何組合物。晶種層400可具有例如0.1 nm至5 nm範圍內的厚度。晶種層400的組成可取決於鐵電閘極層500之組成（見第5圖）。對於Hf xZr 1-xO y的鐵電閘極層500，晶種層400可具有類似於Hf xZr 1-xO y斜方晶相的斜方晶相或四角晶相。在這一情況下，晶種層400可包括例如ZrO 2、ZrO x（x自1至2）、ZrO 2-Y 2O 3、Al 2O 3、Ta 2O 5、TaO x（x自1至2.5）、結晶Hf xZr 1-xO或HfO x（x自1至2）、HfO 2。對於AlN:Sc的鐵電閘極層500，晶種層400可為結晶AlN。
晶種層400可為單層，或可具有多層結構，諸如雙層結構。雙層結構可包括第一層，其係非晶態緩衝層；及第二層，其係結晶的，包括斜方晶相(orthorhombic crystalline phase)。非晶態緩衝層可包括例如HfO 2或ZrO 2、Al 2O 3或Hf xZr 1-xO（x自0至1）。第二層可包括例如ZrO 2、ZrO x（x自1至2）、ZrO 2-Y 2O 3、Al 2O 3、Hf xZr 1-xO（x自0至1）或HfO x（x自1至2）、HfO 2。晶種層400可包括與金屬層300接觸並設置於金屬層300與晶種層的結晶部分之間的薄非晶態緩衝層或阻擋層。薄非晶態緩衝層或阻擋層可包括例如HfO 2、ZrO 2、Al 2O 3、MgO、SrO、Ta 2O 5、或HfO 2:Si、SiO 2、或任何組合物，並可具有例如約0.1 nm至1 nm的厚度。薄非晶態緩衝層或阻擋層可摻雜有例如Si、Al、Mg、La、Sr、Gd、N、Sc、Ca或Y。
晶種層400可包括立方晶相(cubic-phase)及/或四角晶相(tetragonal-phase)及/或斜方晶相氧化鋯。晶種層400可包括立方晶相及/或四角晶相及/或斜方晶相Zr-Y氧化物。晶種層400可包括立方晶相、及/或四角晶相及/或斜方晶相ZrO 2。晶種層400可包括立方晶相及/或四角晶相及/或斜方晶相ZrO 2-Y 2O 3。晶種層400可包括立方晶相、四角晶相及/或斜方晶相HfO 2。晶種層400可包括立方晶相、四角晶相及/或斜方晶相Al 2O 3。晶種層400可包括立方晶相、四角晶相及/或斜方晶相Ta 2O 5。晶種層400可包括立方晶相、四角晶相及/或斜方晶相Hf xZr 1-xO y（其中x可自0變化至1）、或上述之任何組合。
在沉積晶種層400之後，晶種層400可經圖案化。晶種層400可在形成後續層之前經圖案化，或者，晶種層400及後續層可在相同的製程中經圖案化。金屬晶種層400可使用光學微影製程來圖案化，舉例而言，使用經圖案化光阻劑及/或經圖案化硬遮罩作為蝕刻遮罩。
對應於第1圖的操作108，第5圖包括形成於晶種層400上的鐵電閘極層500的半導體裝置200之視圖。鐵電閘極層500可藉由沉積鐵電閘極層500，諸如藉由PVD或CVD製程在晶種層400上形成。鐵電閘極層500可藉由例如ALD製程形成。鐵電閘極層500可在例如約100至600 ℃的溫度下藉由例如ALD形成。
鐵電閘極層500可由例如Hf xZr 1-xO y或AlN、或AlN:Sc形成。鐵電閘極層500可形成為例如0.1與100 nm之間的厚度。對於Hf xZr 1-xO y的鐵電閘極層500，x可在0及1之間。Hf xZr 1-xO y的鐵電閘極層500可包括例如氧空缺。
鐵電閘極層500的晶相分率關係可為Hf 0.5Zr 0.5O y，其中(O+T+C)大於50% M，其中O係鐵電閘極層的斜方晶相分率，T係鐵電閘極層500的四角晶相分率，C係鐵電閘極層的立方晶相分率，且M係鐵電閘極層500的單斜方晶相分率。一般而言，晶種層400可經配置以增加鐵電閘極層500的(O+T+C)/(O+T+C+M)比。
晶種層400經配置並具有促進鐵電閘極層500的斜方晶相並抑制鐵電閘極層500的單斜方晶相的組成物，諸如Hf xZr 1-xO y(HZO)。鐵電閘極層500的增加的斜方晶相可導致鐵電閘極層500的較高剩磁極化2P r。特別地，在一些實施例中，對於金屬-鐵磁-金屬(metal-ferromagnetic-metal，MFM)結構，鐵電閘極層500的較高剩磁極化2P r可為約20 µC/cm 2至80 µC/cm 2。ZrO 2的晶種層400可在100至600 oC的基板溫度下結晶成斜方晶相。由於晶種層400可能影響斜方晶相，故ZrO 2作為晶種層可促進HZO（鐵電閘極層500）斜方晶相結晶並增加(O+T+C)/(O+T+C+M)比，這導致鐵電閘極層500的更高剩磁極化2P r。HfZrO可摻雜有較小的Al、Si離子半徑元素，或較大的La、Sc、Ca、Ba、Gd、Y、Sr等離子半徑元素，以增加2P r。
在沉積鐵電閘極層500之後，鐵電閘極層500可經圖案化。鐵電閘極層500可在形成後續層之前經圖案化，或者，鐵電閘極層500及後續層可在相同的製程中經圖案化。鐵電閘極層500可使用光學微影製程來圖案化，舉例而言，使用經圖案化光阻劑及/或經圖案化硬遮罩作為蝕刻遮罩。
對應於第1圖的操作110，第6圖包括形成於鐵電閘極層500上的阻擋層600的半導體裝置200之視圖。可藉由沉積阻擋層600，諸如藉由PVD或CVD製程，在鐵電閘極層500上形成阻擋層600。阻擋層600可藉由例如ALD製程形成。阻擋層600可例如在約100至600 ℃的溫度下藉由例如ALD形成。
阻擋層600可形成於鐵電閘極層500與通道層700之間（見第7圖）。阻擋層600經配置並具有抑制來自通道層700的洩漏電流及減少通道層700中的氧空缺(oxygen vacancy，V o)的組成物。較低的氧空缺(oxygen vacancy，V o)可減少通道層700的電荷載流子散射，並提高正偏壓溫度不穩定性(Positive Bias Temperature Instability，PBTI)或負偏壓溫度不穩定性(Negative Bias Temperature Instability，NBTI)的可靠性。阻擋層600可經氮化（摻雜有N）以減少表面狀態（其可為氧空缺）。具有較高導能帶偏移及價能帶偏移的阻擋層600可減少來自通道層700及鐵電閘極層500的洩漏電流，並提高裝置的耐久性。阻擋層600具有用以抑制來自通道層700的洩漏電流的組成物，藉由具有相對於通道層700導能帶及價能帶的更高導能帶偏移(Conduction band offset，V CBO)及價能帶偏移(Valence band offset，V VBO)。作為實施例，對於非晶態InGaZnO的通道層700，阻擋層600可由Hf xSi 1-xO y形成，其中x為0.25，V CBO為3.57 eV且V VBO為0.67 eV。阻擋層600的Si摻雜減少通道層700的氧空缺，從而減少通道層700中的電荷載流子散射。單獨HfO x阻擋層600可導致通道層700的氧空缺。
阻擋層600可由例如Hf xZr 1-xO y、AlN、或AlN:Sc形成。阻擋層600可形成為例如0.1與10 nm之間的厚度。阻擋層600可為摻有Si的HfO 2，即，Si:HfO 2。阻擋層600與鐵電閘極層500之間的介面可具有小於1的氧/Zr比，並可具有大於1的氧/Hf比。
阻擋層600可為HfO 2、或ZrO 2，並摻雜有更高的能隙材料，諸如SiO 2、Y 2O 3、MgO、CaO、Al 2O 3、Si 3N 4、La 2O 3、SrO、ZrSiO 4、HfSiO 4、及大於ZrO 2(5.8eV)的其他能隙。阻擋層600可為Hf xZr 1-xO y，並摻雜有更高的能隙材料，諸如SiO 2、Y 2O 3、MgO、Al 2O 3、CaO、Si 3N 4、La 2O 3、SrO、ZrSiO 4、HfSiO 4、或大於ZrO 2(5.8eV)的其他能隙。阻擋層600可為HfO 2、或ZrO 2，並摻雜有氮化物(N)以形成HfO 2:N、ZrO 2:N或Hf xZr 1-xO y:N。
在沉積阻擋層600之後，阻擋層600可經受沉積後退火(post deposition anneal，PDA)。舉例而言，阻擋層600可在約200至600 ℃的N 2中退火約30至300秒。
在沉積阻擋層600之後，阻擋層600可經圖案化。阻擋層600可在形成後續層之前經圖案化，或者，阻擋層600及後續層可在相同的製程中經圖案化。阻擋層600可使用光學微影製程來圖案化，舉例而言，使用經圖案化光阻劑及/或經圖案化硬遮罩作為蝕刻遮罩。
對應於第1圖的操作112，第7圖包括形成於阻擋層600上的通道層700的半導體裝置200之視圖。可藉由沉積通道層700，諸如藉由PVD或CVD製程在阻擋層600上形成通道層700。通道層700可例如藉由ALD製程形成。
通道層700可由例如非晶態InGaZnO形成，厚度在0.1 nm與100 nm之間。或者，通道層700可由例如諸如Si及/或SiGe的IV-IV半導體材料、諸如GaN、GaAs或InGaAs的III-V半導體材料、及/或諸如SnO 2、Ga 2O 3、SnO x、InO x、ZnO、MgO、或GdO的II-VI半導體材料或以任何二元、三元/四元組合物形成。作為二元實施例，實施例為InZnO。作為三元實施例，實施例為SnGaZnO、SnInZnO。作為四元系實施例，實施例為SnInGaZnO。
在沉積通道層700之後，通道層700可經圖案化。通道層700可在形成後續層之前經圖案化，或者，通道層700及後續層可在相同的製程中經圖案化。通道層700可使用光學微影製程來圖案化，舉例而言，使用經圖案化光阻劑及/或經圖案化硬遮罩作為蝕刻遮罩。
對應於第1圖的操作114，第8圖包括形成於通道層700上的源極/汲極電極800的半導體裝置200之視圖。源極/汲極電極800可藉由沉積源極/汲極電極800的材料，諸如藉由PVD或CVD或ALD製程在通道層700上形成。源極/汲極電極800可由例如導電材料，諸如經摻雜半導體或金屬形成。金屬化層810可形成於源極/汲極電極800上，並可例如藉由PVD或CVD或ALD製程沉積於源極/汲極電極800上。
在沉積源極/汲極電極800及金屬化層810之後，源極/汲極電極800及金屬化層810可經圖案化。源極/汲極電極800及金屬化層810可使用光學微影製程來圖案化，舉例而言，使用經圖案化光阻劑及/或經圖案化硬遮罩作為蝕刻遮罩。
第8圖圖示根據一些實施例的可為二維形式的半導體裝置。
第9圖圖示根據本揭露的一或多個實施例的形成具有鐵電閘極層的半導體裝置的方法900之流程圖。舉例而言，在一些實施例中，方法900的操作（或步驟）中之至少一些可用於形成具有鐵電層的三維半導體裝置。注意，方法900僅係一實施例且並不意欲為限制本揭露。在一些實施例中，半導體裝置包括FET FeRAM或FEFET記憶體的至少部分，但亦可包括其他FeRAM、MFIS、MFMIS記憶體結構同時仍在本揭露的範疇內。
參考第9圖，方法900以提供基板的操作902開始。方法900繼續至操作904，其中形成絕緣層與電極（金屬）層之交替層。方法900繼續至操作906，其中絕緣層與電極（金屬）層之交替層經圖案化以形成電極堆疊，電極堆疊之間具有溝槽。方法900繼續至操作908，其中在溝槽中形成晶種層。方法900繼續至操作910，其中在晶種層上形成鐵電閘極層。方法900繼續至操作912，其中在鐵電閘極層上形成阻擋層。方法900繼續至操作914，其中在阻擋層上形成通道層。方法900繼續至操作916，其中源極電極及汲極電極形成於通道層上。
對應於第9圖的操作902，第10圖係根據一些實施例的包括處於各種製造階段中之一者的基板1002的半導體裝置1000之視圖。基板1002可為半導體基板，諸如體半導體，或絕緣體上半導體(semiconductor-on-insulator，SOI)基板。舉例而言，基板1002可為絕緣的。
對應於第9圖的操作904，第11圖包括形成於基板1002上的絕緣層1110與電極（金屬）層1100之交替層的半導體裝置1000之視圖。電極層1100及絕緣層1110可藉由交替沉積電極層1100與絕緣層1110，諸如藉由PVD或CVD製程在基板1002上形成。電極層1100可例如藉由ALD製程形成。各個電極層1100可由阻障材料形成，舉例而言，Ti、TiN、TiC、W、WN x、WSi x、WO x、Ru、RuO x、Cu、Pt、Au、Nb、Mo、Ta或TaN。絕緣層1110可為單層，或可為多層結構。舉例而言，絕緣層1110可由SiO x、SiN x、Al 2O 3或其組合物形成。舉例而言，絕緣層1110可為單層，或可為多層結構。
對應於第9圖的操作906，第12圖係半導體裝置1000之視圖，半導體裝置1000包括交替電極層1100與絕緣層1110之堆疊1200，堆疊1200之間具有溝槽1210。溝槽1210可例如使用光學微影製程來圖案化，舉例而言，使用經圖案化光阻劑及/或經圖案化硬遮罩作為蝕刻遮罩，並使用適當的蝕刻劑將溝槽1210蝕刻至交替電極層1100與絕緣層1110中。
對應於第1圖的操作908，第13圖係半導體裝置1000之視圖，半導體裝置1000包括形成於溝槽1210中以接觸電極層1100的晶種層1300。晶種層1300可藉由沉積製程，諸如藉由PVD或CVD製程在溝槽1210中形成。晶種層1300可例如藉由ALD製程形成。第13圖中的晶種層1300可具有與第8圖中的晶種層400相同的組成、厚度及結構，其中晶種層400的組成、結構及厚度如上文關於第4圖所述。
在沉積晶種層1300之後，晶種層1300可經圖案化，諸如舉例而言，以移除保留在堆疊1200頂部上的晶種層1300的部分。晶種層1300可在形成後續層之前經圖案化，或者，晶種層1300及後續層可在相同的製程中經圖案化。晶種層1300可使用光學微影製程來圖案化，舉例而言，使用經圖案化光阻劑、及/或經圖案化硬遮罩作為蝕刻遮罩，或可使用化學機械研磨(chemical mechanical polishing，CMP)製程來圖案化，以移除保留在堆疊1200頂部上的晶種層1300的部分。
對應於第9圖的操作910，第14圖包括形成於晶種層1300上的鐵電閘極層1400的半導體裝置1000之視圖。鐵電閘極層1400可藉由沉積鐵電閘極層1400，諸如藉由PVD或CVD製程在晶種層1300上形成。鐵電閘極層1400可藉由例如ALD製程形成。鐵電閘極層1400可例如在約100至600 ℃的溫度下藉由例如ALD形成。
第14圖的鐵電閘極層1400可由與第8圖的鐵電閘極層500相同的組成、結構及厚度形成，其中鐵電閘極層500的組成、結構及厚度如上文關於第5圖所述。
在沉積鐵電閘極層1400之後，鐵電閘極層1400可經圖案化，諸如舉例而言，以移除保留在堆疊1200頂部上的鐵電閘極層1400的部分。鐵電閘極層1400可在形成後續層之前經圖案化，或者，鐵電閘極層1400及後續層可在相同的製程中經圖案化。鐵電閘極層1400可使用光學微影製程來圖案化，舉例而言，使用經圖案化光阻劑及/或經圖案化硬遮罩作為蝕刻遮罩，或可使用CMP製程來圖案化，以移除保留在堆疊1200頂部上的鐵電閘極層1400的部分。
對應於第9圖的操作912，第15圖包括形成於鐵電閘極層1400上的阻擋層1500的半導體裝置1000之視圖。可藉由沉積阻擋層1500，諸如藉由PVD或CVD製程在鐵電閘極層1400上形成阻擋層1500。阻擋層1500可例如藉由ALD製程形成。阻擋層1500可例如在約100至600 ℃的溫度下藉由例如ALD形成。
第15圖的阻擋層1500可由與第8圖的阻擋層600相同的組成、結構及厚度形成，其中與阻擋層600相同的組成、結構及厚度如上文關於第6圖所述。
在沉積阻擋層1500之後，阻擋層1500可經圖案化，諸如舉例而言，以移除保留在堆疊1200頂部上的阻擋層1500的部分。阻擋層1500可在形成後續層之前經圖案化，或者，阻擋層1500及後續層可在相同的製程中經圖案化。阻擋層1500可使用光學微影製程來圖案化，舉例而言，使用經圖案化光阻劑及/或經圖案化硬遮罩作為蝕刻遮罩，或可使用CMP製程來圖案化阻擋層1500，以移除保留在堆疊1200頂部上的阻擋層1500的部分。
對應於第9圖的操作914，第16圖包括形成於阻擋層1500上的通道層1600的半導體裝置1000之視圖。可藉由沉積通道層1600，諸如藉由PVD或CVD製程在阻擋層1500上形成通道層1600。通道層1600可藉由例如ALD製程形成。
第16圖的通道層1600可由與第8圖的通道層700相同的組成、結構及厚度形成，其中通道層700的組成、結構及厚度如上文關於第7圖所述。
在沉積通道層1600之後，通道層1600可經圖案化，諸如舉例而言，以移除保留在堆疊1200頂部上的通道層1600的部分。通道層1600可在形成後續層之前經圖案化，或者，通道層1600及後續層可在相同的製程中經圖案化。通道層1600可使用光學微影製程來圖案化，舉例而言，使用經圖案化光阻劑及/或經圖案化硬遮罩作為蝕刻遮罩，或可使用CMP製程來圖案化，以移除保留在堆疊1200頂部上的通道層1600的部分。
對應於第9圖的操作916，第17圖包括形成於通道層1600上的源極/汲極電極1700的半導體裝置1000之視圖。源極/汲極電極1700可藉由沉積源極/汲極電極1700，諸如藉由PVD或CVD或ALD製程在通道層1600上形成。源極/汲極電極1700可由例如諸如經摻雜半導體或金屬的導電材料形成。
在沉積源極/汲極電極1700之後，源極/汲極電極1700可經圖案化，諸如舉例而言，以移除保留在堆疊1200頂部上的源極/汲極電極1700的部分。源極/汲極電極1700可在形成後續層之前經圖案化，或者，源極/汲極電極1700及後續層可在相同的製程中經圖案化。源極/汲極電極1700可使用光學微影製程來圖案化，舉例而言，使用經圖案化光阻劑及/或經圖案化硬遮罩作為蝕刻遮罩，或可使用CMP製程來圖案化，以移除保留在堆疊1200頂部上的源極/汲極電極1700的部分。
第18圖圖示根據本揭露的一或多個實施例的形成具有鐵電閘極層的半導體裝置的方法1800之流程圖。舉例而言，方法1800的操作（或步驟）中之至少一些可用於形成頂部閘極半導體裝置結構。
參考第18圖，方法1800以提供基板的操作1802開始。方法1800繼續至操作1804，其中形成通道層。方法1800繼續至操作1806，其中形成阻擋層。方法1800繼續至操作1808，其中形成第一晶種層。方法1800繼續至操作1810，其中形成鐵電閘極層。方法1800繼續至操作1812，其中形成第二晶種層。方法1800繼續至操作1814，其中形成閘極金屬層。方法1800繼續至操作1816，其中形成源極/汲極(source/drain，S/D)區。
對應於第18圖的操作1802，第19圖係根據一些實施例的包括處於各種製造階段中之一者的基板1902的半導體裝置1900之視圖。基板1902可為半導體基板，諸如體半導體，或絕緣體上半導體(semiconductor-on-insulator，SOI)基板。基板1902例如可為InGaZnO或矽。
對應於第18圖的操作1804，第20圖包括形成於基板1902上的通道層2000的半導體裝置1900之視圖，通道層2000可藉由摻雜基板1902的上部區域來形成。舉例而言，可執行摻雜劑植入以形成通道層2000。或者，可在形成源極/汲極區時至少部分地形成通道層2000，其中源極/汲極區藉由摻雜基板形成，且通道形成於源極/汲極區之間。
對應於第18圖的操作1806，第21圖包括形成於基板1902的通道層2000上的阻擋層2100的半導體裝置1900之視圖。阻擋層2100形成為定位於通道層2000與後續形成之鐵電閘極層2300之間，如第23圖中所示。阻擋層2100可以類似於關於第6圖所述的阻擋層600的方式形成。
可藉由沉積阻擋層2100，諸如藉由PVD或CVD製程在通道層2000上形成阻擋層2100。阻擋層2100可例如藉由ALD製程形成。阻擋層2100可例如在約100至600 ℃的溫度下藉由例如ALD形成。
阻擋層2100可形成於鐵電閘極層2300與通道層2000之間。阻擋層2100經配置並具有抑制來自通道層2000的洩漏電流及減少通道層2000中的氧空缺(oxygen vacancy，V o)的組成物。較低的氧空缺(oxygen vacancy，V o)可減少通道層2000的載流子散射，並提高正偏壓溫度不穩定性(Positive Bias Temperature Instability，PBTI)或負偏壓溫度不穩定性(Negative Bias Temperature Instability，NBTI)的可靠性。阻擋層2100可經氮化（摻雜有N）以減少表面狀態（其可為氧空缺）。具有更高導能帶偏移及價能帶偏移的阻擋層2100可減少來自通道層2000的洩漏電流並提高裝置耐久性。阻擋層2100具有用以抑制來自通道層2000的洩漏電流的組成物，藉由具有相對於通道層2000導能帶及價能帶的更高導能帶偏移(Conduction band offset，V CBO)及價能帶偏移(Valence band offset，V VBO)。作為實施例，對於非晶態InGaZnO的通道層2000，阻擋層2100可由Hf xSi 1-xO y形成，其中x為0.25，V CBO為3.57 eV且V VBO為0.67 eV。阻擋層600的Si摻雜減少通道層2000的氧空缺，從而減少通道層2000中的電荷載流子散射。單獨HfO x阻擋層2100可導致通道層2000的氧空缺。
阻擋層2100可由例如Hf xZr 1-xO y、AlN、或AlN:Sc形成。阻擋層2100可形成為例如0.1與10 nm之間的厚度。阻擋層2100可為摻有Si的HfO 2，即，Si:HfO 2。阻擋層2100與鐵電閘極層2300之間的介面可具有小於1的氧/Zr比，並可具有大於1的氧/Hf比。阻擋層2100可具有大於10%的矽原子比。
阻擋層2100可為HfO 2、或ZrO 2，並摻雜有更高的能隙材料，諸如SiO 2、Y 2O 3、MgO、CaO、Al 2O 3、Si 3N 4、La 2O 3、SrO、ZrSiO 4、HfSiO 4、及大於ZrO 2(5.8eV)的其他能隙。阻擋層2100可為Hf xZr 1-xO y，並摻雜有更高的能隙材料，諸如SiO 2、Y 2O 3、MgO、Al 2O 3、CaO、Si 3N 4、La 2O 3、SrO、ZrSiO 4、HfSiO 4、或大於ZrO 2(5.8eV)的其他能隙。阻擋層2100可為HfO 2、或ZrO 2，並摻雜有氮化物(N)以形成HfO 2:N、ZrO 2:N或Hf xZr 1-xO y:N。阻擋層材料可為Si、Mg、Al、Y 2O 3、La、Sr、Gd、N、Sc、或Ca中之任意一者，單獨或以組合物。阻擋層2100可包括鄰近晶種層2200的0.1 nm至1 nm緩衝層2110。緩衝層可為Ta 2O 5、或HfO 2，摻雜有Si、Mg、Al、Y 2O 3、La、Sr、Gd、N、Sc、Ca，單獨或以組合物。
在沉積阻擋層2100之後，阻擋層2100可經受沉積後退火(post deposition anneal，PDA)。舉例而言，阻擋層2100可在約200至600 ℃的N 2中退火約30至300秒。
在沉積阻擋層2100之後，阻擋層2100可經圖案化。阻擋層2100可在形成後續層之前經圖案化，或者，阻擋層2100及後續層可在相同的製程中經圖案化。阻擋層2100可使用光學微影製程來圖案化，舉例而言，使用經圖案化光阻劑及/或經圖案化硬遮罩作為蝕刻遮罩。
對應於第18圖的操作1808，第22圖包括形成於阻擋層2100上的第一晶種層2200的半導體裝置1900之視圖。第一晶種層2200可以類似於上文關於第4圖所述的晶種層400的方式形成。第一晶種層2200具有單層或多層形成。此外，對於Hf xZr 1-xO y的鐵電閘極層2300，第一晶種層2200可具有類似於Hf xZr 1-xO y斜方晶相的斜方晶相或四角晶相。
在沉積第一晶種層2200之後，第一晶種層2200可經圖案化。第一晶種層2200可在形成後續層之前經圖案化，或者，第一晶種層2200及後續層可在相同的製程中經圖案化。第一晶種層2200可使用光學微影製程來圖案化，舉例而言，使用經圖案化光阻劑及/或經圖案化硬遮罩作為蝕刻遮罩。
對應於第18圖的操作1810，第23圖包括形成於第一晶種層2200上的鐵電閘極層2300的半導體裝置1900之視圖。鐵電閘極層2300可以類似於上文關於第5圖所述的鐵電閘極層500相同的方式形成。
鐵電閘極層2300的晶相分率關係可如下，其中(O+T+C)大於50%M，其中O係鐵電閘極層的斜方晶相分率，T係鐵電閘極層2300的四角晶相分率，C係鐵電閘極層的立方晶相分率，且M係鐵電閘極層2300的單斜方晶相分率。一般而言，第一晶種層2200可經配置以增加鐵電閘極層2300的(O+T+C)/(O+T+C+M)比。
第一晶種層2200經配置並具有促進鐵電閘極層2300的斜方晶相並抑制鐵電閘極層2300的單斜方晶相的組成物，諸如H xZr 1-xO y(HZO)。鐵電閘極層2300的增加的斜方晶相可導致鐵電閘極層2300的更高剩磁極化2P r。特別地，在一些實施例中，對於金屬-鐵磁-金屬(metal-ferromagnetic-metal，MFM)結構，鐵電閘極層2300的較高剩磁極化2P r可為約20 µC/cm 2至80 µC/cm 2。ZrO 2的第一晶種層2200可在100至600 ℃的基板溫度下結晶為斜方晶相。由於第一晶種層2200可能影響斜方晶相，故ZrO 2作為晶種層可促進HZO（鐵電閘極層2300）斜方晶相結晶，並增加(O+T+C)/(O+T+C+M)比，這導致鐵電閘極層2300的更高剩磁極化2P r。
第一晶種層2200層晶相取決於材料。舉例而言，第一晶種層2200層可包含(1) (立方晶相及/或四角晶相及/或斜方晶相Zr氧化物)；(2) (立方晶相及/或四角晶相及/或斜方晶相Zr-Y氧化物，諸如(立方晶相及/或四角晶相及/或斜方晶相ZrO 2)、(立方晶相及/或四角晶相及/或斜方晶相ZrO 2-Y 2O 3))；(3) (立方晶相、四角晶相及/或斜方晶相HfO 2)；(4) (立方晶相、四角晶相及/或斜方晶相Al 2O 3)；或(5) (立方晶相、四角晶相及/或斜方晶相Hf xZr 1-xO y，x可在0至1之間變化)；或上述之任何組合物。第一晶種層2200的厚度為0.1 nm至5 nm，並藉由在400至700 ℃下使用1分鐘至5分鐘的原位熱退火形成。原位熱退火可藉由基板加熱或在形成腔室周圍嵌入IR加熱套件來執行。
對應於第18圖的操作1812，第24圖包括形成於鐵電閘極層2300上的第二晶種層2400的半導體裝置1900之視圖。除第一晶種層2200形成於鐵電閘極層2300之下且第二晶種層2400形成於鐵電閘極層2300之上以外，第二晶種層2400可以類似於第一晶種層2200的方式及功能性形成。
對應於第18圖的操作1814，第25圖係半導體裝置1900之視圖，半導體裝置1900包括形成於第二晶種層2400上、或若省略第二晶種層2400則形成於鐵電閘極層2300上的閘極金屬2500。舉例而言，閘極金屬2500可藉由CVD或PVD形成。閘極金屬2500可由Pt、Ti、Ti、Ta、TaN、W、Fe、Ti、Ni、be、Cr、鈷(Co)、銻(Sb)、銥(Ir)、鉬(Mo)、鋨(Os)、釷、釩、或其組合物形成。閘極金屬2500可由熱膨脹係數小於HZO的金屬形成，以提供拉伸應力電極。
在沉積之後，閘極金屬2500可經退火，以增強應力及鐵電閘極層結晶度。沉積後退火可例如在400 ℃與900 ℃之間執行。閘極金屬2500可例如在後續層經圖案化之前或之後藉由光學微影來圖案化。
對應於第18圖的操作1816，第26圖包括在通道層2000的通道2610的任一側上形成源極/汲極區2600的半導體裝置1900之視圖。舉例而言，可使用覆蓋形成之包括閘極金屬2500的層的植入遮罩來形成源極/汲極區2600。植入遮罩可為硬遮罩，諸如氮化矽。植入之後，可移除植入遮罩。
可使用植入遮罩將摻雜劑植入通道層2000中，以形成鄰近通道2610的源極/汲極區2600。摻雜劑的導電型可取決於所需的裝置，即，n型或p型。
在本揭露的一個態樣中，揭示一種半導體裝置。半導體裝置包括基板及設置於基板上的金屬層。在金屬層上形成晶種層。在晶種層上形成鐵電閘極層。在鐵電閘極層上方形成通道層。晶種層經配置以增加鐵電閘極層的斜方晶相分率。
在本揭露的另一態樣中，揭示一種半導體裝置。半導體裝置包括基板及設置於基板上的金屬層。在金屬層上方形成鐵電閘極層。在鐵電閘極層上設置阻擋層。在阻擋層上形成通道層，且阻擋層經配置以增加阻擋層與通道層之間的能帶偏移，並減少通道層中的氧空缺。
在本揭露的另一態樣中，揭示一種鐵電半導體裝置。阻擋層設置於基板的通道上。第一晶種層設置於阻擋層上。在第一晶種層上形成鐵電閘極層。在鐵電閘極層上方形成電極。第一晶種層經配置以增加鐵電閘極層的斜方晶相分率，阻擋層經配置以增加通道與阻擋層之間的能帶偏移，並減少阻擋層與通道之間的氧空缺。
前述內容概述若干實施例的特徵，使得熟習此項技術者可更佳地理解本揭露的態樣。熟習此項技術者應瞭解，其可易於使用本揭露作為用於設計或修改用於實施本文中引入之實施例之相同目的及/或達成相同優勢之其他製程及結構的基礎。熟習此項技術者亦應認識到，此類等效構造並不偏離本揭露的精神及範疇，且此類等效構造可在本文中進行各種改變、取代、及替代而不偏離本揭露的精神及範疇。
100:方法 102~114:操作 200:半導體裝置 202:基板 300:金屬層 400:晶種層 500:鐵電閘極層 600:阻擋層 700:通道層 800:源極/汲極電極 810:金屬化層 900:方法 902~916:操作 1000:半導體裝置 1002:基板 1100:電極層 1110:絕緣層 1200:堆疊 1210:溝槽 1300:晶種層 1400:鐵電閘極層 1500:阻擋層 1600:通道層 1700:源極/汲極電極 1800:方法 1802~1816:操作 1900:半導體裝置 1902:基板 2000:通道層 2100:阻擋層 2200:晶種層 2300:鐵電閘極層 2400:第二晶種層 2500:閘極金屬 2600:源極/汲極區 2610:通道
本揭露的態樣在與隨附圖式一起研讀時自以下詳細描述內容來最佳地理解。應注意，根據行業中的標準規範，各種特徵未按比例繪製。實際上，各種特徵的尺寸可為了論述清楚經任意地增大或減小。 第1圖圖示根據一些實施例的製造半導體裝置的實施例方法之流程圖。 第2圖至第8圖示根據一些實施例的藉由第1圖的方法製作的半導體裝置在各種製造階段期間之橫截面圖。 第9圖圖示根據一些實施例的製造半導體裝置的實施例方法之流程圖。 第10圖至第17圖圖示根據一些實施例的藉由第9圖的方法製作的半導體裝置在各種製造階段期間之橫截面圖。第13圖至第17顯示半導體裝置的溝槽區域中之放大圖。 第18圖圖示根據一些實施例的製造半導體裝置的實施例方法之流程圖。 第19圖至第26圖示根據一些實施例的藉由第18圖的方法製作的半導體裝置在各種製造階段期間之橫截面圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
200:半導體裝置
202:基板
300:金屬層
400:晶種層
500:鐵電閘極層
600:阻擋層
700:通道層
800:源極/汲極電極
810:金屬化層

Claims (20)

  1. 一種半導體裝置，包含： 一基板； 一金屬層，設置於該基板上； 一晶種層，形成於該金屬層上； 一鐵電閘極層，形成於該晶種層上；及 一通道層，形成於該鐵電閘極層上方，該晶種層經配置以增加該鐵電閘極層的斜方晶相分率。
  2. 如請求項1所述之半導體裝置，進一步包含： 一阻擋層，設置於該鐵電閘極層與該通道層之間，該阻擋層經配置以增加該通道層與該阻擋層之間的能帶偏移，並減少該阻擋層與該通道層之間的氧空缺。
  3. 如請求項1所述之半導體裝置，進一步包含該通道層上的一源極觸點及一汲極觸點。
  4. 如請求項1所述之半導體裝置，其中該晶種層經配置以增加(O+T+C)/(O+T+C+M)比，其中O係該鐵電閘極層的斜方晶相分率，T係該鐵電閘極層的四角晶相分率，C係該鐵電閘極層的立方晶相分率，且M係該鐵電閘極層的單斜方晶相分率。
  5. 如請求項1所述之半導體裝置，其中該金屬層包括Ti、TiN、TiC、W、WN x、WO x、WSi x、Pt、Au、Ru、RuO x、Mo、Nb或Ta、TaN中之至少一者。
  6. 如請求項1所述之半導體裝置，其中該鐵電閘極層的一厚度為0.1至100 nm。
  7. 如請求項1所述之半導體裝置，其中該鐵電閘極層包括Hf xZr 1-xO（x自0至1）。
  8. 如請求項7所述之半導體裝置，其中該晶種層包括ZrO 2、Y 2O 3、HfO 2、Ta 2O 5、或Al 2O 3中之至少一者。
  9. 如請求項7所述之半導體裝置，其中該晶種層包括一雙層，該雙層包括一非晶態緩衝層與一晶體層。
  10. 如請求項1所述之半導體裝置，其中該通道層至少包括非晶態InGaZnO、SnGaZnO、SnInZnO及SnInGaZnO。
  11. 一種半導體裝置，包含： 一基板； 一金屬層，設置於該基板上； 一鐵電閘極層，形成於該金屬層上； 一阻擋層，設置於該鐵電閘極層上；及 一通道層，形成於該阻擋層上，該阻擋層經配置以增加該阻擋層與該通道層之間的能帶偏移，並減少該通道層中的氧空缺。
  12. 如請求項11所述之半導體裝置，其中該通道層至少包括非晶態InGaZnO、SnGaZnO、SnInZnO及SnInGaZnO。
  13. 如請求項12所述之半導體裝置，其中該阻擋層具有0.1與10 nm之間的一厚度。
  14. 如請求項12所述之半導體裝置，其中該阻擋層包括HfSiO 4、ZrSiO 4、Si 3N 4、SiO 2、HfO 2或ZrO 2中之至少一者。
  15. 如請求項14所述之半導體裝置，其中該阻擋層摻雜有Si、Mg、Al、Ca、La、Sr、Gd、N、Sc、或Y、Zr、或其化合物中之至少一者。
  16. 如請求項15所述之半導體裝置，其中該阻擋層摻雜有Si。
  17. 如請求項15所述之半導體裝置，其中該半導體裝置具有一三維結構。
  18. 一種鐵電半導體裝置，包含： 一基板； 一阻擋層，設置於該基板的一通道上； 一第一晶種層，設置於該阻擋層上； 一鐵電閘極層，形成於該第一晶種層上；及 一電極，形成於該鐵電閘極層上方， 該第一晶種層經配置以增加該鐵電閘極層的斜方晶相分率，該阻擋層經配置以增加該通道與該阻擋層之間的能帶偏移，並減少該阻擋層與該通道之間的氧空缺。
  19. 如請求項18所述之半導體裝置，進一步包含： 一第二晶種層，設置於該鐵電閘極層上，該第二晶種層經配置以增加該鐵電閘極層的斜方晶相分率。
  20. 如請求項19所述之半導體裝置，其中該電極設置於該第二晶種層上。
TW111126633A 2021-08-27 2022-07-15 半導體裝置 TW202310374A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/460,096 2021-08-27
US17/460,096 US11670715B2 (en) 2021-08-27 2021-08-27 Semiconductor devices with ferroelectric layer and methods of manufacturing thereof

Publications (1)

Publication Number Publication Date
TW202310374A true TW202310374A (zh) 2023-03-01

Family

ID=85287170

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111126633A TW202310374A (zh) 2021-08-27 2022-07-15 半導體裝置

Country Status (2)

Country Link
US (2) US11670715B2 (zh)
TW (1) TW202310374A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249756B2 (en) * 2016-11-29 2019-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including memory and logic circuit having FETs with ferroelectric layer and manufacturing methods thereof

Also Published As

Publication number Publication date
US20230268438A1 (en) 2023-08-24
US20230069233A1 (en) 2023-03-02
US11670715B2 (en) 2023-06-06

Similar Documents

Publication Publication Date Title
US9590100B2 (en) Semiconductor devices containing an epitaxial perovskite/doped strontium titanate structure
US7098496B2 (en) Ferroelectric transistor gate stack with resistance-modified conductive oxide
US7297602B2 (en) Conductive metal oxide gate ferroelectric memory transistor
US20220238539A1 (en) Semiconductor switching devices having ferroelectric layers therein and methods of fabricating same
KR100761180B1 (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
US11508755B2 (en) Stacked ferroelectric structure
JP2009117768A (ja) 半導体記憶装置およびその製造方法
TWI805269B (zh) 半導體結構及其製造方法
TW202236643A (zh) 鐵電記憶體元件與其製造方法以及半導體晶片
US20240038891A1 (en) Electronic device and method of manufacturing the same
US20230378354A1 (en) Ferroelectric memory devices having improved ferroelectric properties and methods of making the same
US11817498B2 (en) Ferroelectric field effect transistor devices and methods for forming the same
US20220367665A1 (en) Method for forming semiconductor structure
TW202310374A (zh) 半導體裝置
CN110010691B (zh) 负电容场效应晶体管及其制备方法
KR102479391B1 (ko) 분극 가능한 물질을 이용한 메모리 소자
TW202236674A (zh) 積體電路晶片
CN116344345A (zh) 铁电场效应晶体管及其制备方法和铁电存储器