CN1193422C - 集成电路的铁电电容器元件的制造方法 - Google Patents

集成电路的铁电电容器元件的制造方法 Download PDF

Info

Publication number
CN1193422C
CN1193422C CNB011437197A CN01143719A CN1193422C CN 1193422 C CN1193422 C CN 1193422C CN B011437197 A CNB011437197 A CN B011437197A CN 01143719 A CN01143719 A CN 01143719A CN 1193422 C CN1193422 C CN 1193422C
Authority
CN
China
Prior art keywords
annealing
layer
electrode layer
time
pzt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011437197A
Other languages
English (en)
Other versions
CN1371124A (zh
Inventor
格伦·福克斯
储钒
布莱恩·伊斯泰普
高松知广
堀井义正
中村亘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1371124A publication Critical patent/CN1371124A/zh
Application granted granted Critical
Publication of CN1193422C publication Critical patent/CN1193422C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/957—Making metal-insulator-metal device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种集成电路的铁电电容器元件的制造方法，包括以下步骤：淀积导电的底部电极层；淀积铁电电介质材料层；在525-600℃之间的温度下对铁电电介质材料层进行第一次退火以形成钙钛矿相，该第一次退火是在包含氧气的气氛中进行的快速热退火，其中氧气分压小于一个大气压的10%；淀积导电的顶部电极层；以及在700-750℃之间的温度下对铁电电介质材料层进行第二次退火，把铁电电介质材料层变成具有柱状结构的晶粒，该第二次退火是在包含氧气的气氛中进行的快速热退火，其中氧气分压小于一个大气压的5%，且该第二次退火在淀积导电的顶部电极层的步骤之后进行。

Description

集成电路的铁电电容器元件的制造方法
技术领域
本发明涉及铁电存储器集成电路加工领域。具体地，本发明涉及用于在铁电存储器集成电路内形成铁电电容器的介电层和电极层的淀积和退火步骤。
背景技术
标准的动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)器件被认为是易失存储器，因为当断电时存储在其中的数据丢失。永久性存储器则是那些即使在断电后也能保存数据的存储器。
目前，对于EEPROM(可电删除的可编程只读存储器)和快速EEPROM永久存储器的市场需求很大。这些器件倾向于写速度慢，写时间经常为毫秒数量级，但读时间范围一般在1纳秒和1微秒之间。读、写时间的巨大差别以及EEPROM闪存的成组删除特性使一些系统的设计复杂化。具有保存数据用的电池备用电源的CMOS SRAM或DRAM可在永久性存储器中提供平衡的、快速的读写时间，但是很昂贵并且需要电池，限制了系统寿命或最终要求更换电池。
众所周知，铁电随机存取存储器(FRAM)是永久性存储器技术，具于读写时间都具有在1微秒以内的潜力。FRAM永久性存储器基于把铅锆钛酸盐(PZT)铁电存储电容器用作存储器元件，并且集成有CMOS寻址、选择和控制逻辑，这在本领域中是已知的并且在工业上是可行的。PLZT是搀杂镧形式的PZT，其中一部分铅被镧取代，对本专利文件来说，术语PZT包括PLZT。众所周知，PZT另外可搀杂锶和钙以提高其铁电电介质的性质。具有锶铋钽酸盐(SBT)电介质的铁电存储电容器在本领域中也是已知的。对本专利文件来说，术语铁电电介质包括PZT和SBT材料。
可以期望，比当前可行的器件具有更小器件几何形状和更小铁电存储电容器的FRAM器件将以更低的成本提供更大的速度和存储密度。制造此种FRAM器件需要制造改进的、均匀的、高质量的、集成有CMOS寻址和控制逻辑的铁电存储电容器。
众所周知，一些现有的FRAM器件包括随着重复操作而劣化的铁电存储电容器，这称为疲劳劣化。一些现有FRAM器件包括用于克服疲劳劣化的复杂电路，由此使器件的设计复杂化。所以期望改进的、高质量的铁电存储电容器也能制造不需要复杂电路也不会疲劳劣化的FRAM器件。
FRAM器件的铁电存储电容器具有面接铁电层的底部电极，该铁电层用作铁电电介质经常是PZT或SBT。铁电层一般在底部电极的上面淀积，而顶部电极在铁电层的上面淀积。每个层被掩蔽和蚀刻以确定每个电容器的尺寸和位置。在所得到的电容器上形成钝化层。此层被掩蔽和蚀刻以使每个电容器连接到每个存储器单元的其它部件和诸如集成电路CMOS寻址、选择和控制逻辑的其它部件。
在转让给Ramtron International Corporation，Colorado Springs，Colorado，的名为“用于优化铁电膜性能的多层途径”的美国专利No.6090443(简称′443专利)中描述了用于制作铁电存储电容器中铁电电介质的现有工艺，此专利中所描述的内容在此引作参考。此工艺包括下列步骤，其中包括两步快速热退火(RTA)，所有步骤都在淀积底部电极层之后进行：
溅射淀积金属底部电极。
溅射淀积富含铅的PZT核层。
溅射淀积PZT主体层。
可选(即可有可无)地溅射淀积富含铅的PZT覆盖层，这些PZT核、主体和覆盖层还可以由自旋工艺淀积，并且可搀杂钙和锶。
在氩气氛中在625℃下对淀积的PZT进行RTA退火90秒，在底部电极界面上形成金属间化合物相，RTA用AG Heatpulse 410 RTA装置进行。
在氧气氛中在750℃下对淀积的PZT进行RTA退火20秒，以使PZT结晶化。
淀积顶部电极层。
在测试之前，在650℃下对所得到的结构进行炉内退火一小时。
尽管′443专利的工艺能制造比现有技术有改进的PZT膜，但在PZT的质量和工艺复杂性方面还有改进的空间。
发明内容
从对附图所示的本发明优选实施例的更具体描述中，本发明的前述和其它的特征、应用和优点会清楚易见。
用于铁电存储器的高质量PZT铁电存储电容器通过以下工艺形成：
在已部分处理的CMOS集成电路晶片上淀积铂(Pt)底部电极层。
溅射淀积富含铅的PZT核层。
溅射淀积PZT主体层。PZT核和主体层还可以由自旋工艺淀积，且可搀杂镧、钙和锶。
可替代地，可淀积单个PZT层。
在氩气氛中在大约575℃下对淀积的PZT进行RTA退火约90秒，形成钙钛矿相。在大气压力下使用在氩气中具有5％氧气的气氛。此步骤是第一次PZT退火。
淀积铱氧化物(IrOx)顶部电极层。此步骤必须跟在第一次PZT退火之后进行，因为否则的话，在第一次PZT退火中发生的物质收缩会使IrOx层碎裂。
在氩气-氧气气氛中在大约750℃下对淀积的PZT和顶部电极层一起进行RTA退火约20秒，使PZT完全结晶。这是第二次PZT退火并且在含一部分氧气的氩气环境中进行。
使用本领域中已知的光掩蔽和蚀刻步骤，以除去顶部电极层、再结晶的PZT以及底部电极层中不需要的部分。
淀积钝化层。
对钝化层进行光掩蔽和蚀刻，以使其它电路元件连接到所获得的铁电存储电容器上。
已经发现，如果在对淀积的PZT和顶部电极层一起进行RTA退火之前淀积以使PZT完全结晶，那么该顶部电极层保护PZT，且有助于制造高质量的PZT层。
然而发现，如果在具有较高氧气分压的气体混合物中对淀积的PZT和顶部电极层一起进行RTA退火步骤，那么在顶部电极层上就形成小结核。这些小结核具有干扰后续工艺步骤的潜力，因此优选阻止它们的形成。还发现，如果在其它不活泼气氛如氩气中含约1％氧气的气体混合物中对淀积的PZT和顶部电极层一起进行RTA退火步骤，就可以阻止此结核形成。
因此，在第二次退火之前淀积顶部电极层有助于制造高质量的铁电电容器。
还已经发现一种替代工艺，其中，在光掩蔽和蚀刻顶部电极层之后对淀积的PZT和顶部电极层一起进行RTA退火也可制造高质量的铁电电容器。而且，还发现另一替代工艺也可制造高质量的铁电电容器，在此工艺中对淀积的PZT和顶部电极层一起进行的RTA退火步骤进一步延迟到淀积钝化层与可选的掩蔽和蚀刻之后进行。
附图说明
图1是根据本发明制作的CMOS电路上的铁电电容器的横截面；
图2是一工艺流程图，它示出在第一次RTA退火和第二次RTA退火之间淀积顶部电极层，在第二次RTA退火之后蚀刻PZT和炉内回复退火；
图3示出替代工艺的流程图，其中，在第一次RTA退火之后淀积顶部电极层，并且在蚀刻PZT之后进行第二次RTA退火；以及
图4示出替代工艺的流程图，其中，在第一次RTA退火之后淀积顶部电极层，并且在蚀刻PZT和淀积封装层之后进行第二次RTA退火。
具体实施方式
参照图1和2，铁电电容器一般在已部分完成的CMOS集成电路晶片的热氧化层100的上面生长。在此氧化层上溅射钛层(步骤200)，该钛层厚度为50-200，优选为200。在氧气氛中在300-700℃下优选在700℃下对此钛层进行氧化10分钟到一小时，形成二氧化钛的粘附层102，该层增强粘附力并由此防止后面的各层的脱落。
在氧化了的钛粘附层100上溅射(步骤202)铂底部电极层104，厚度为500-2500，为了获得最佳的电极质量优选1000厚。为了获得最佳的电极质量和下述PZT层的最佳质量，此层在衬底温度为450-600℃时通过DC溅射而淀积。对于本专利申请而言，贵金属是铂、铱、钯，或者是其它主要包含在元素周期表中与铂、铱、钯在相同区域的元素的金属。
接着，淀积一个或多个搀杂镧的PZT铁电电介质层。这可以是约1800厚的PZT单层，优选用钙和锶搀杂对此层进行改良而获得所需要的电气性质。也可以是，溅射(步骤204)富含铅的、搀杂镧的PZT铁电薄膜106，此膜厚度为约150，优选搀杂镧并用钙和锶搀杂进行改良。所淀积的PZT中包含的铅成分是PZT化学计量比的1.05-1.3倍。然后，此富含铅的层被进一步溅射(步骤206)的厚约1650的PZT主体层108覆盖，得到总的PZT厚度约1800。PZT淀积优选通过在温度约25℃的衬底上进行RF溅射而进行。PZT淀积还可按1999年东京“有关固体状态器件和材料的1999国际会议补充摘要”第400-401页所述的溶胶-凝胶方法进行。
然后在525℃和600℃之间，优选在575℃下对PZT进行快速热退火(RTA)(步骤208)，退火时间约60到120秒，优选90秒。此退火在低真空或在主要是不活泼气体的气氛中进行，由此具有比环境空气更少的氧气。希望用于退火的气氛所包含的氧气分压不超过一个大气压的10％。已成功使用在大气压下在氩气中含有约5％O2的混合物。此步骤在此称为第一次退火或者是结晶化退火。
对于本专利申请而言，术语稀有气体(noble gas)是氦气、氩气、氖气，或者是其它具有相似性质和在元素周期表中位于相似位置的气体。术语不活泼气体(inert gas)包括任何在退火条件下不与集成电路表面起明显化学反应的气体，也包括稀有气体。术语低真空包括下述条件：其总压力大大小于1个大气压的含不活泼气体、空气和/或氧气的气体混合物。
接着，此已部分退火的PZT用溅射(步骤210)的非晶铱氧化物(IrOx)顶部电极层110覆盖，顶部电极层110的厚度为500-2000，优选为1500。此电极通过在室温下在衬底上进行DC溅射而淀积。对于本专利申请而言，贵金属氧化物是前文定义的贵金属的氧化物，包括铂和铱的氧化物。已发现铱氧化物作为顶部电极层是尤其有效的，因为IrOx顶部电极层在第二次退火和后续工艺阶段中有效地密封和保护PZT，由此制造比其它成品铁电电容器质量更高的PZT层。
在顶部电极层110被溅射(步骤210)之后，在一定温度下对顶部电极层和下面的PZT一起进行快速热退火(步骤212)，退火时间足以使PZT的晶粒生长结束。此退火在超过625℃的温度下进行，一般在700-750℃之间。在725℃下退火约20秒已获得良好的结果。要求退火时间大于10秒以避免退火工艺中的过度变化，优选退火时间小于40秒，因为更长时间的退火是不必要的。这个步骤在此称为第二次退火或者是晶粒生长退火。第二次退火在具有小于5％大气压的氧气分压的气体混合物中进行，氧气分压优选为约1％大气压。此分压优选通过在室内压力下混合不活泼气体和1％氧气而获得，不过希望也可使用低真空。所用的不活泼气体包括氩气，尽管还希望可使用其它的不活泼气体，包括稀有气体氖气和氦气。
在图2的工艺中，发现在第二次退火过程中存在氧气明显大于规定范围的分压，导致在IrOx顶部电极层形成小结核。这些小结核具有干扰器件后续处理的潜力。
已观察到，所述工艺在底部电极、铁电电介质和顶部电极层之间产生能分界良好的界面。具体地，铁电电介质层显示出能清晰界定的具有典型柱状结构的晶粒。
随后，对顶部电极和PZT层进行掩蔽和蚀刻步骤214，以确定在本领域中已知的单个铁电电容器。
采用标准FRAM工艺进行蚀刻损坏回复炉内退火(步骤216)一小时，退火温度的范围在500-700℃之间，优选650℃。
接着淀积(步骤218)封装层112，此层包含PZT、氧化铝或其它在本领域中已知的材料。继续用本领域中已知的工艺(步骤220)掩蔽和蚀刻底部电极层，并且在封装层中掩蔽和蚀刻接触孔。本工艺还继续淀积、掩蔽和蚀刻CMOS集成电路中典型的互连电介质、钝化层和金属化层，以便把所得到的铁电电容器和电路其它部件互连在一起而形成铁电RAM集成电路。
在图3所示的替代工艺中，开始的工艺步骤，如溅射和氧化粘附层步骤200、溅射底部电极层步骤202、溅射一个或多个PZT铁电材料层步骤204、进行第一次RTA退火步骤206、以及溅射IrOx顶部电极层步骤208与图2中的开始工艺步骤相同。在此替代工艺中，在溅射IrOx顶部电极层步骤208之后，不是进行第二次RTA退火而是进行掩蔽和蚀刻步骤300以确定用于顶部电极和PZT层的区域。在这些掩蔽和蚀刻步骤之后才进行第二次RTA退火步骤302。
第二次RTA退火步骤302或晶粒生长退火步骤在一定温度下对顶部电极层和下面的PZT一起进行快速热退火，退火时间足以使PZT的晶粒生长结束。此退火在超过625℃的温度下进行，一般在700-750℃之间。在725℃下退火约20秒已获得良好的结果。要求退火时间大于10秒以避免退火工艺中的过度变化，优选退火时间小于40秒，因为更长时间的退火是不必要的。
对于图3所示的替代工艺，图2工艺中的蚀刻损坏回复炉内退火步骤216不再是必要的，并可省略。因此在第二次RTA退火步骤302之后，溅射封装层步骤304，并且如图2工艺中的一样继续进行工艺步骤306。封装层可包含氧化铝或PZT。
在图4所示的第二替代工艺中，开始的工艺步骤如溅射和氧化粘附层步骤200、溅射底部电极层步骤202、溅射一个或多个PZT铁电材料层步骤204、进行第一次RTA退火步骤206、溅射IrOx顶部电极层步骤208、以及掩蔽和蚀刻顶部电极和PZT层与图3中的开始工艺步骤相同。
在这些掩蔽和蚀刻步骤之后，不进行退火步骤就溅射淀积封装层(步骤400)，然后才进行第二次RTA退火步骤402。
第二次RTA退火步骤402或晶粒生长退火步骤在一定温度下对顶部电极层和下面的PZT一起进行快速热退火，退火时间足以使PZT的晶粒生长结束。此退火在超过625℃的温度下进行，一般在700-750℃之间。在725℃下退火约20秒已获得良好的结果。要求退火时间大于10秒以避免退火工艺中的过度变化，优选退火时间小于40秒，因为更长时间的退火是不必要的。
对于图4所示的替代工艺，图2工艺中的蚀刻损坏回复炉内退火步骤216不再是必要的，并可省略。在第二次RTA退火步骤402之后，掩蔽和蚀刻(步骤404)封装层112和底部电极层104。这些步骤之后是常规的蚀刻回复炉内退火步骤406，并且与图2工艺相同，继续进行触点和更高的互连层的加工(步骤408)。
在图5所示的第三替代工艺中，开始的工艺步骤如溅射和氧化粘附层步骤200、溅射底部电极层步骤202、溅射一个或多个PZT铁电材料层步骤204、进行第一次RTA退火步骤206、溅射IrOx顶部电极层步骤208、掩蔽和蚀刻顶部电极和PZT层步骤300、以及与图4中的开始工艺步骤相同。
在图5的工艺中，在溅射(步骤400)封装层112步骤之后，对封装层112和底部电极层104进行本领域中已知的掩蔽和蚀刻步骤500。
在这些掩蔽和蚀刻步骤300和500之后进行第二次RTA退火步骤502。
第二次RTA退火步骤502或晶粒生长退火步骤在一定温度下对顶部电极层和下面的PZT一起进行快速热退火，退火时间足以使PZT的晶粒生长结束。此退火在超过625℃的温度下进行，一般在700-750℃之间。在725℃下退火约20秒已获得良好的结果。要求退火时间大于10秒以避免退火工艺中的过度变化，优选退火时间小于40秒，因为更长时间的退火是不必要的。
对于图5所示的替代工艺，图2工艺中的蚀刻损坏回复炉内退火步骤216不再是必要的，并可省略。相似地，图2、3和4工艺所要求的蚀刻回复退火步骤216也不是必需的，并可省略。在第二次RTA退火步骤502之后，与本文描述的其它工艺一样进行触点和更高的互连层的加工(步骤504)。
已结合铂导电底部电极层和铱氧化物导电顶部电极层描述了本发明的各工艺。至少一些其它的金属或非金属导电物质，包括铱和相似的贵金属，也可用于制造可行的铁电电容器底部电极。相似地，至少一些其它的贵金属氧化物也可用于制造可行的铁电电容器顶部电极。然而，要求底部和顶部电极层的熔点大于在这些层被淀积之后所进行的快速热退火工艺的温度。
已结合溅射淀积各种层描述了本发明工艺。本工艺可与其它适用于各种层并在本领域中公知的淀积方法如化学汽相淀积(CVD)或溶液化学淀积(自旋)技术一同运用。
在此所用的快速热退火(RTA)是一种热处理技术，此技术依赖于通过使物体暴露在红外线的辐射下而对物体的至少一个表面加热，辐射也可由热灯或激光产生。
尽管对本发明已结合其优选实施例进行了描述，但本领域的技术人员应该理解，只要不偏离本发明的精神和范围可对本发明的形式和细节作各种其它的改变。

Claims (8)

1.一种集成电路的铁电电容器元件的制造方法，包括以下步骤：
淀积导电的底部电极层；
淀积铁电电介质材料层；
在525-600℃之间的温度下对铁电电介质材料层进行第一次退火以形成钙钛矿相，该第一次退火是在包含氧气的气氛中进行的快速热退火，其中氧气分压小于一个大气压的10％；
淀积导电的顶部电极层；以及
在700-750℃之间的温度下对铁电电介质材料层进行第二次退火，把铁电电介质材料层变成具有柱状结构的晶粒，该第二次退火是在包含氧气的气氛中进行的快速热退火，其中氧气分压小于一个大气压的5％，且该第二次退火在淀积导电的顶部电极层的步骤之后进行。
2.如权利要求1所述的方法，其中，导电的底部电极层包含贵金属。
3.如权利要求2所述的方法，其中，导电的底部电极层包含铂。
4.如权利要求1所述的方法，其中，铁电电介质层包含PZT。
5.如权利要求1所述的方法，其中，导电的顶部电极层包含贵金属氧化物。
6.如权利要求5所述的方法，其中，导电的顶部电极层包含铱氧化物。
7.如权利要求1所述的方法，其中，第二次退火为在725℃温度下退火10-40秒。
8.如权利要求7所述的方法，其中，第二次退火时间为20秒。
CNB011437197A 2000-12-20 2001-12-18 集成电路的铁电电容器元件的制造方法 Expired - Fee Related CN1193422C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/742,204 2000-12-20
US09/742,204 US6887716B2 (en) 2000-12-20 2000-12-20 Process for producing high quality PZT films for ferroelectric memory integrated circuits

Publications (2)

Publication Number Publication Date
CN1371124A CN1371124A (zh) 2002-09-25
CN1193422C true CN1193422C (zh) 2005-03-16

Family

ID=24983885

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011437197A Expired - Fee Related CN1193422C (zh) 2000-12-20 2001-12-18 集成电路的铁电电容器元件的制造方法

Country Status (6)

Country Link
US (1) US6887716B2 (zh)
EP (1) EP1217658A3 (zh)
JP (1) JP4194269B2 (zh)
KR (1) KR100753574B1 (zh)
CN (1) CN1193422C (zh)
TW (1) TWI293508B (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3627640B2 (ja) * 2000-09-22 2005-03-09 松下電器産業株式会社 半導体メモリ素子
US6960479B2 (en) * 2001-07-20 2005-11-01 Intel Corporation Stacked ferroelectric memory device and method of making same
US6781184B2 (en) * 2001-11-29 2004-08-24 Symetrix Corporation Barrier layers for protecting metal oxides from hydrogen degradation
EP1516355A2 (en) * 2002-05-28 2005-03-23 Kabushiki Kaisha Toshiba Ferroelectric capacitor and method of manufacturing the same
JP4323137B2 (ja) * 2002-06-03 2009-09-02 新光電気工業株式会社 基板埋め込み用キャパシタ、基板埋め込み用キャパシタを埋め込んだ回路基板及び基板埋め込み用キャパシタの製造方法
JP3791614B2 (ja) * 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
JP4601896B2 (ja) * 2002-10-30 2010-12-22 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7071007B2 (en) * 2002-12-06 2006-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a low voltage drive ferroelectric capacitor
GB2396481A (en) * 2002-12-18 2004-06-23 Qinetiq Ltd Laser annealing method and device
JP4609621B2 (ja) * 2002-12-24 2011-01-12 セイコーエプソン株式会社 強誘電体キャパシタの製造方法
TW560408U (en) * 2003-01-24 2003-11-01 Ruei-Sen Liau Displacement indication device for carpentry machine
US20040152214A1 (en) * 2003-01-30 2004-08-05 Sanjeev Aggarwal Method of making a haze free, lead rich PZT film
KR20040070564A (ko) * 2003-02-04 2004-08-11 삼성전자주식회사 강유전체 커패시터 및 그 제조방법
US6713840B1 (en) * 2003-02-27 2004-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insulator-metal device structure inserted into a low k material and the method for making same
JP4221576B2 (ja) * 2003-03-10 2009-02-12 セイコーエプソン株式会社 セラミックス膜の製造方法および強誘電体キャパシタの製造方法、ならびにセラミックス膜、強誘電体キャパシタおよび半導体装置
JP2004356464A (ja) * 2003-05-30 2004-12-16 Oki Electric Ind Co Ltd 強誘電体素子の製造方法、強誘電体素子及びＦｅＲＡＭ
JP4313797B2 (ja) * 2003-06-06 2009-08-12 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
DE10341059B4 (de) 2003-09-05 2007-05-31 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren
JP3924286B2 (ja) * 2003-10-31 2007-06-06 Ｔｄｋ株式会社 積層セラミック電子部品の製造方法
US7119021B2 (en) * 2003-11-07 2006-10-10 Infineon Technologies Ag Ferroelectric capacitor devices and a method for compensating for damage to a capacitor caused by etching
JP2005183841A (ja) * 2003-12-22 2005-07-07 Fujitsu Ltd 半導体装置の製造方法
WO2005074032A1 (ja) * 2004-01-28 2005-08-11 Fujitsu Limited 半導体装置及びその製造方法
JP2005251843A (ja) * 2004-03-02 2005-09-15 Nec Electronics Corp 半導体装置、その製造方法及び記憶装置
JP4589092B2 (ja) * 2004-12-03 2010-12-01 富士通セミコンダクター株式会社 半導体装置の製造方法
US20070082503A1 (en) * 2005-10-11 2007-04-12 Yun-Ren Wang Method of fabricating a dielectric layer
JP4670612B2 (ja) 2005-11-30 2011-04-13 Ｔｄｋ株式会社 誘電体素子とその製造方法
JP4887827B2 (ja) 2006-02-20 2012-02-29 富士通セミコンダクター株式会社 強誘電体キャパシタの形成方法および半導体装置の製造方法
JP2008060291A (ja) * 2006-08-31 2008-03-13 Fujitsu Ltd 強誘電体キャパシタの形成方法および半導体装置の製造方法
JP5140972B2 (ja) * 2006-09-12 2013-02-13 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2008124274A (ja) * 2006-11-13 2008-05-29 Fujitsu Ltd 半導体装置の製造方法
JP5109341B2 (ja) * 2006-11-14 2012-12-26 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP2008124330A (ja) * 2006-11-14 2008-05-29 Fujitsu Ltd 半導体装置の製造方法
JP5076543B2 (ja) * 2007-02-21 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法
WO2008105100A1 (ja) * 2007-02-28 2008-09-04 Fujitsu Limited 半導体装置及びその製造方法
JP5092461B2 (ja) * 2007-03-09 2012-12-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
WO2008114423A1 (ja) 2007-03-20 2008-09-25 Fujitsu Microelectronics Limited 半導体装置およびその製造方法
JP5326256B2 (ja) * 2007-10-23 2013-10-30 富士通セミコンダクター株式会社 半導体装置の製造方法
KR20090093660A (ko) * 2008-02-29 2009-09-02 삼성전자주식회사 강유전체 기록매체 및 그의 제조방법
KR20100089522A (ko) * 2009-02-04 2010-08-12 삼성전자주식회사 커패시터 및 그 제조 방법.
FR2964497B1 (fr) * 2010-09-03 2013-04-19 Commissariat Energie Atomique Capacité intégrée comprenant une couche d'isolation électrique en matériau de type perovskite amorphe et procédé de fabrication
US9761785B2 (en) 2011-10-17 2017-09-12 The United States Of America As Represented By The Secretary Of The Army Stylo-epitaxial piezoelectric and ferroelectric devices and method of manufacturing
US8866367B2 (en) 2011-10-17 2014-10-21 The United States Of America As Represented By The Secretary Of The Army Thermally oxidized seed layers for the production of {001} textured electrodes and PZT devices and method of making
US10266936B2 (en) 2011-10-17 2019-04-23 The United States Of America As Represented By The Secretary Of The Army Process for making lead zirconate titanate (PZT) layers and/or platinum electrodes and products thereof
US20130149500A1 (en) * 2011-12-06 2013-06-13 Nazanin Bassiri-Gharb Soft-template infiltration manufacturing of nanomaterials
US8962350B2 (en) 2013-02-11 2015-02-24 Texas Instruments Incorporated Multi-step deposition of ferroelectric dielectric material
JP6347085B2 (ja) * 2014-02-18 2018-06-27 アドバンストマテリアルテクノロジーズ株式会社 強誘電体膜及びその製造方法
FR3039704B1 (fr) * 2015-07-28 2017-12-29 Commissariat Energie Atomique Electrode pour structure metal-isolant-metal, capacite de type metal-isolant-metal, et procede de realisation d’une telle electrode et d’une telle capacite.
WO2019053819A1 (ja) * 2017-09-13 2019-03-21 堺ディスプレイプロダクト株式会社 フレキシブルディスプレイ、その製造方法、およびフレキシブルディスプレイ用支持基板
US11121139B2 (en) * 2017-11-16 2021-09-14 International Business Machines Corporation Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414472A (ja) 1990-05-08 1992-01-20 Oki Electric Ind Co Ltd オーバレイコントロール方法
US5661114A (en) * 1993-04-01 1997-08-26 American Superconductor Corporation Process of annealing BSCCO-2223 superconductors
JPH07143243A (ja) 1993-11-18 1995-06-02 Yazaki Corp 集中監視制御システム
DE4409697A1 (de) * 1994-03-22 1995-09-28 Philips Patentverwaltung Perowskithaltiger Verbundwerkstoff, Verfahren zu seiner Herstellung, elektronisches Bauelement und Modul
JP3188179B2 (ja) * 1995-09-26 2001-07-16 シャープ株式会社 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
JPH09312381A (ja) * 1996-05-23 1997-12-02 Hitachi Ltd 半導体装置およびその製造方法
JPH1012832A (ja) 1996-06-21 1998-01-16 Texas Instr Japan Ltd 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法
US5990507A (en) * 1996-07-09 1999-11-23 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor structures
JPH1050960A (ja) 1996-07-26 1998-02-20 Texas Instr Japan Ltd 強誘電体キャパシタ及び強誘電体メモリ装置と、これらの製造方法
US6027947A (en) * 1996-08-20 2000-02-22 Ramtron International Corporation Partially or completely encapsulated top electrode of a ferroelectric capacitor
US6303391B1 (en) * 1997-06-26 2001-10-16 Advanced Technology Materials, Inc. Low temperature chemical vapor deposition process for forming bismuth-containing ceramic films useful in ferroelectric memory devices
JPH10173140A (ja) 1996-12-11 1998-06-26 Texas Instr Japan Ltd 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
US6080499A (en) 1997-07-18 2000-06-27 Ramtron International Corporation Multi-layer approach for optimizing ferroelectric film performance
KR100279297B1 (ko) 1998-06-20 2001-02-01 윤종용 반도체 장치 및 그의 제조 방법
US6541375B1 (en) 1998-06-30 2003-04-01 Matsushita Electric Industrial Co., Ltd. DC sputtering process for making smooth electrodes and thin film ferroelectric capacitors having improved memory retention
JP2000031411A (ja) * 1998-07-09 2000-01-28 Oki Electric Ind Co Ltd 強誘電体薄膜の製造方法
US6133092A (en) * 1998-07-24 2000-10-17 Symetrix Corporation Low temperature process for fabricating layered superlattice materials and making electronic devices including same
US6322849B2 (en) * 1998-11-13 2001-11-27 Symetrix Corporation Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
US6545856B1 (en) 1998-11-30 2003-04-08 Interuniversitair Microelectronica Centrum (Imec) Method of fabrication of a ferro-electric capacitor and method of growing a PZT layer on a substrate
JP3655113B2 (ja) * 1998-12-28 2005-06-02 シャープ株式会社 半導体記憶装置の製造方法
KR100309818B1 (ko) * 1998-12-30 2002-01-17 박종섭 페로일렉트릭램소자의축전기제조방법
KR100324601B1 (ko) * 1998-12-30 2002-04-17 박종섭 계면의 특성 향상을 위한 강유전체 캐패시터 제조 방법
US6541806B2 (en) * 1999-01-14 2003-04-01 Symetrix Corporation Ferroelectric device with capping layer and method of making same
US6316797B1 (en) * 1999-02-19 2001-11-13 Advanced Technology Materials, Inc. Scalable lead zirconium titanate(PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material
US6121648A (en) 1999-03-31 2000-09-19 Radiant Technologies, Inc Ferroelectric based memory devices utilizing hydrogen getters and recovery annealing
JP2000332209A (ja) * 1999-05-21 2000-11-30 Oki Electric Ind Co Ltd Ｂｉ系強誘電体素子の製造方法
JP2000349245A (ja) 1999-06-02 2000-12-15 Sony Corp 誘電体キャパシタおよびメモリならびにそれらの製造方法
JP2001144263A (ja) * 1999-11-11 2001-05-25 Tokyo Ohka Kogyo Co Ltd 誘電体素子および誘電体素子の製造方法
US6682772B1 (en) * 2000-04-24 2004-01-27 Ramtron International Corporation High temperature deposition of Pt/TiOx for bottom electrodes

Also Published As

Publication number Publication date
US20020074601A1 (en) 2002-06-20
JP2002246564A (ja) 2002-08-30
TWI293508B (en) 2008-02-11
KR20020050082A (ko) 2002-06-26
CN1371124A (zh) 2002-09-25
KR100753574B1 (ko) 2007-08-30
EP1217658A3 (en) 2003-03-26
US6887716B2 (en) 2005-05-03
EP1217658A2 (en) 2002-06-26
JP4194269B2 (ja) 2008-12-10

Similar Documents

Publication Publication Date Title
CN1193422C (zh) 集成电路的铁电电容器元件的制造方法
CN1180465C (zh) 集成电路用电容元件的制造方法
JP3275335B2 (ja) Ｉｃにおける強誘電性キャパシタおよびその製造方法
CN1184348C (zh) 选择性沉积铋基铁电薄膜的方法
CN1169193C (zh) 工序被破坏的铁电膜的电压循环恢复
US8421140B2 (en) Dielectric structures
CN1618123A (zh) 用于集成电路应用的镧系分层超晶格材料
CN1639867A (zh) 非易失性存储器及其制造方法
KR100737636B1 (ko) 금속 박막 및 그 형성 방법, 유전체 캐패시터 및 그 제조방법과 반도체 장치
CN1236986A (zh) 利用氧来抑制和修复氢退化的制造铁电集成电路的方法
CN1337068A (zh) 具有铁电薄膜的铁电存储器及其制造方法
CN1227669A (zh) 半导体存储器及其制造方法
CN1193404C (zh) 具有受吸气层保护的氢退化介电层的集成电容器件
CN101714579B (zh) 铁电体电容器、铁电体电容器的制造方法、铁电体存储器
JPH0563205A (ja) 半導体装置
CN1447416A (zh) 半导体器件的制造方法
CN1159763C (zh) 具有高介电常数介质层的半导体器件电容器的制造方法
US6403441B1 (en) Method for fabricating storage capacitor using high dielectric constant material
CN1649156A (zh) 半导体器件及其制造方法
CN100352063C (zh) 半导体器件及其制造方法
CN1346511A (zh) 处理单晶半导体晶片的方法和局部处理的半导体晶片
JP3419974B2 (ja) 強誘電体キャパシタの製造方法
CN1225021C (zh) 应用于金属铁电氧化物和硅单管单元存储器的具有钛缓冲层的高－k栅氧化物
CN1276089A (zh) 介电元件的制造方法
JPH113976A (ja) 誘電体素子、強誘電体メモリおよびその動作方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee