KR20030017910A - 반도체 소자의 커패시터 제조방법 - Google Patents

반도체 소자의 커패시터 제조방법 Download PDF

Info

Publication number
KR20030017910A
KR20030017910A KR1020010051530A KR20010051530A KR20030017910A KR 20030017910 A KR20030017910 A KR 20030017910A KR 1020010051530 A KR1020010051530 A KR 1020010051530A KR 20010051530 A KR20010051530 A KR 20010051530A KR 20030017910 A KR20030017910 A KR 20030017910A
Authority
KR
South Korea
Prior art keywords
semiconductor device
capacitor
predetermined
capacitor manufacturing
gas
Prior art date
Application number
KR1020010051530A
Other languages
English (en)
Inventor
이원종
Original Assignee
에스엠텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스엠텍 filed Critical 에스엠텍
Priority to KR1020010051530A priority Critical patent/KR20030017910A/ko
Publication of KR20030017910A publication Critical patent/KR20030017910A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 커패시터 제조방법에 관한 것으로, 반도체 기판의 상부에 베리어막을 형성하는 단계와, 상기 형성된 베리어막의 상부에 설정 저온이하에서 소정 가스를 첨가하여 소정 물질을 증착한 다음 환원성 분위기에서 후속 열처리를 통해 소정 형상의 하부전극을 형성하는 단계와, 상기 형성된 소정 형상의 하부전극상에 유전막과 상부전극을 형성하는 단계를 포함하여 이루어지며, 하부전극의 증착조건과 후속 열처리를 통해 물결 모양(corrugated) 형태의 하부전극을 형성함으로써 하부전극의 표면적을 증대시켜 커패시터의 정전용량을 증대시킬 수 있는 효과가 있다.

Description

반도체 소자의 커패시터 제조방법{method for manufacturing capacitor of semiconductor device}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 고집적도의 반도체소자에서 높은 정전용량의 커패시터를 제조하는 방법에 관한 것이다.
DRAM(Dynamic Random Access Memory) 같이 커패시터가 포함된 반도체 소자 제조공정에 있어서, 소자의 집적도가 증가함에 따라 셀면적이 감소하고 이에 따라 커패시터가 차지할 수 잇는 면적도 감소한다.
따라서, 초고집적 반도체 장치를 제조하기 위해서는 정전용량을 증가시킬 수 있는 방법을 개발해야 한다.
정전용량을 증가시키기 위해서는 유전체막의 두께를 감소시키거나, 보다 고유전율의 유전체 물질을 사용하거나, 전극의 표면적을 증가시켜야 한다.
기존에 DRAM에서 가장 많이 사용하고 있는 NO(Nitride/Oxide) 공정은 유전박막의 두께를 더 이상 감소시킬 수 없는 물리적 한계에 도달해 있으며, 따라서 실현 가능한 정전용량이 현재 그 한계에 도달하고 있다.
따라서 최근에는 유전 상수가 높은 Ta2O5나 ST(SrTiO3)등의 유전 재료를 사용하여 정전용량을 증가시키고자 하고 있다.
이때, 하부전극으로 폴리실리콘을 사용할 경우에는, 그 위에 형성되는 유전박막의 산화분위기에서의 증착 공정 과정과 후속 열처리 과정에서 하부전극인 폴리실리콘막이 산화된다.
이로 인하여 형성되는 저유전상수를 가진 실리콘 산화막 때문에 전체적인 등가산화막두께(equivalent thickness to SiO2, 유효산화막두께)가 증가되어 커패시터의 정전용량이 감소하는 결과를 가져온다.
이러한 문제점을 해결하기 위해 최근에는 하부전극으로 Ru, Pt, Ir 등과 같은 귀금속(noble metal)을 사용한 금속/유전체/금속(Metal/Insulator/Metal;이하 MIM이라 약칭함) 구조를 적용하여 더 높은 정전용량 확보를 하고자 하고 있다.
그러나 최근 소자의 집적도의 급격한 증가로 인하여 이러한 금속 하부전극을 사용한 MIM 구조의 커패시터의 경우에도 더 높은 정전용량이 요구되고 있다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 하부전극의 증착조건과 후속 열처리를 통해 물결 모양(corrugated) 형태의 하부전극을 형성함으로써 하부전극의 표면적을 증대시켜 커패시터의 정전용량을 증대시키기 위한 반도체 소자의 커패시터 제조방법을 제공하는데 그 목적이 있다.
도 1 은 본 발명에 따른 반도체 소자의 커패시터 제조방법의 400℃이하의 저온에서 증착한 하부전극의 구조를 나타낸 단면도
도 2 는 도 1 의 조건에서 증착한 다음 환원성 분위기에서 어닐링(annealing)하거나 환원성 분위기의 플라즈마를 이용하여 처리한 후의 하부전극의 구조를 나타낸 도면
도 3 은 도 1 및 도 2 의 공정에 따라 제작된 하부전극의 투과전자현미경의 단면을 나타낸 사진
도 4 는 도 1 및 도 2 의 공정에 따라 형성된 하부전극 상에 기상화학증착법으로 유전막과 상부전극을 증착하여 제조한 금속/유전체/금속(Metal/Insulator/Metal) 커패시터의 구조를 나타낸 단면도
도면의 주요부분에 대한 부호의 설명
1 : 폴리실리콘 기판 2 : 베리어막
3, 4 : 하부전극 5 : 유전막
6 : 상부전극
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 커패시터 제조방법의 특징은, 반도체 기판의 상부에 베리어막을 형성하는 단계와, 상기 형성된 베리어막의 상부에 설정 저온이하에서 소정 가스를 첨가하여 소정 물질을 증착한 다음 환원성 분위기에서 후속 열처리를 통해 소정 형상의 하부전극을 형성하는 단계와, 상기 형성된 소정 형상의 하부전극상에 유전막과 상부전극을 형성하는 단계를 포함하여 구성되는데 있다.
상기 성정 저온은 400℃이고, 상기 소정 가스는 산화성가스 또는 산화성가스와 환원성가스중 어느 하나로, 상기 산화성가스는 O2, O3, N2O중 어느 하나이고, 상기 환원성가스는 NH3또는 H2중 어느 하나인 것을 다른 특징으로 하는데 있다.
상기 소정 물질은 귀금속(noble metal) 또는 전도성 산화물중 어느 하나로, 상기 귀금속(noble metal)은 Ru, Pt, Ir중 어느 하나이고, 상기 전도성 산화물은 RuO2, IrO2, SRO(SrRuO3), BSRO(BaSrRuO3)중 어느 하나인 것을 또다른 특징으로 하는데 있다.
상기 후속 열처리시 NH3또는 H2중 어느 하나의 환원성 분위기에서의 400~800℃의 고온에서 어닐링(annealing)하거나 상기 후속 열처리시 NH3또는 H2중 어느 하나의 환원성 분위기에서 플라즈마 처리를 병행하여 열처리하는 것을 또다른 특징으로 하는데 있다.
상기 소정 형상은 물결 모양(corrugated)인 것을 또다른 특징으로 하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 커패시터 제조방법의 다른 특징은, 반도체 기판의 상부에 베리어막을 형성하는 단계와, 상기 형성된 베리어막의 상부에 설정 저온이하에서 소정 가스를 첨가하면서 금속 유기 전구체(Metal Organic precursor)를 증착한 다음 환원성 분위기에서 후속 열처리를 통해 소정 형상의 하부전극을 형성하는 단계와, 상기 형성된 소정 형상의 하부전극상에 기상화학증착법을 이용하여 유전막과 상부전극을 형성하는 단계를 포함하여 이루어지는데 있다.
상기 설정 저온은 400℃이고, 상기 소정 가스는 산화성가스 또는 산화성가스와 환원성가스중 어느 하나로, 상기 산화성가스는 O2, O3, N2O중 어느 하나이고, 상기 환원성가스는 NH3또는 H2중 어느 하나인 것을 또다른 특징으로 하는데 있다.
상기 금속 유기 전구체(Metal Organic precursor)는 Ru에 유기체를 첨가한 귀금속(noble metal)으로, Ru(OD)3나 Ru(EtCp)2중 어느 하나인 것을 또다른 특징으로 하는데 있다.
상기 후속 열처리시 NH3또는 H2중 어느 하나의 환원성 분위기에서의 400~800℃의 고온에서 어닐링(annealing)하거나 상기 후속 열처리시 NH3또는 H2중 어느 하나의 환원성 분위기에서 플라즈마 처리를 병행하여 열처리하는 것을 또다른 특징으로 하는데 있다.
상기 소정 형상은 물결 모양(corrugated)인 것을 또다른 특징으로 하는데 있다.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
이하, 본 발명에 따른 반도체 소자의 커패시터 제조방법의 바람직한 실시예에 대하여 설명하면 다음과 같다.
도 1 은 본 발명에 따른 반도체 소자의 커패시터 제조방법의 400℃이하의 저온에서 증착한 하부전극의 구조를 나타낸 단면도이고, 도 2 는 도 1 의 조건에서 증착한 다음 환원성 분위기에서 어닐링(annealing)하거나 환원성 분위기의 플라즈마를 이용하여 처리한 후의 하부전극의 구조를 나타낸 도면이며, 도 3 은 도 1 및 도 2 의 공정에 따라 제작된 하부전극의 투과전자현미경의 단면을 나타낸 사진이고, 도 4 는 도 1 및 도 2 의 공정에 따라 형성된 하부전극 상에 기상화학증착법으로 유전막과 상부전극을 증착하여 제조한 금속/유전체/금속(Metal/Insulator/Metal) 커패시터의 구조를 나타낸 단면도이다.
이와 같은 구조의 본 발명에 따른 반도체 소자의 커패시터 제조방법에 대하여 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 폴리실리콘 기판(1)상에 TiN, TaN, WN중 어느 하나를 증착하여 베리어막(barrier layer;2)을 형성한 후 400℃이하의 저온에서 산화성가스를 첨가 또는 산화성가스와 환원성가스를 동시에 첨가하여 산화성 분위기에 강한 Ru, Pt, Ir중 어느 하나의 귀금속(noble metal) 또는 RuO2, IrO2, SRO(SrRuO3), BSRO(BaSrRuO3)중 어느 하나의 전도성 산화물을 증착하여 하부전극(3)을 형성하게 된다. 상기 산화성가스는 하부전극(3) 증착시 증착속도를 증가시키기 위한 것으로, 예를 들어, O2, O3, N2O중 어느 하나의 산화성가스이고, 환원성가스는 하부전극(3) 증착시 불순물을 감소시키기 위한 것으로, 예를 들어, NH3, H2중 어느 하나의 환원성가스이다.
또한, 폴리실리콘 기판(1)상에 베리어막(2)을 형성한 후 400℃이하의 저온에서 NH3, H2중 어느 하나의 환원성가스를 첨가하면서 플라즈마 처리를 병행하여 산화성 분위기에 강한 Ru, Pt, Ir중 어느 하나의 귀금속(noble metal) 또는 RuO2, IrO2,SRO(SrRuO3), BSRO(BaSrRuO3)중 어느 하나의 전도성 산화물을 증착하여 하부전극(3)을 형성할 수도 있다.
한편, 상기 하부전극(3)을 Ru로 증착하여 형성할 경우에는 폴리실리콘 기판(1)상에 베리어막(2)을 형성한 후 400℃이하의 저온에서 산화성가스를 첨가 또는 산화성가스와 환원성가스를 동시에 첨가하여 금속 유기 전구체(Metal Organic precursor)인 Ru에 유기체를 첨가한 귀금속(noble metal)을 증착하여 하부전극(3)을 형성하게 된다. 상기 Ru에 유기체를 첨가한 귀금속(noble metal)은 예를 들어 Ru(OD)3, Ru(EtCp)2중 어느 하나이다.
이렇게 형성된 하부전극(3)은 도 1 에 도시된 바와 같이, 미세거칠기(micro roughness)를 갖게 되는데 이러한 미세거칠기(micro roughness)는 후속으로 형성되는 유전막의 균일한 증착이 힘들기 때문에 유전막의 누설전류(leakage current)를 증가시키게 된다.
그러므로, 폴리실리콘 기판(1)상에 베리어막(2)을 형성한 후 400℃이하의 저온에서 귀금속(noble metal) 또는 전도성 산화물을 NH3, H2중 어느 하나의 환원성 분위기에서의 400~800℃의 고온에서 어닐링(annealing)하거나 NH3, H2중 어느 하나의 환원성 분위기의 플라즈마를 이용하여 후속 열처리하여 도 2 에 도시된 바와 같이 거시거칠기(macro roughness)의 물결 모양(corrugated)을 갖는 하부전극(4)을 형성하게 되며, 이렇게 제조된 하부전극의 투과전자현미경(Transmission Electron Microscope;TEM) 단면을 나타낸 사진은 도 3 에 도시된 바와 같다. 여기서, 하부전극(4)에 형성된 거시거칠기(macro roughness)는 유전막의 표면적을 증가시켜 커패시터 단위면적단 정전용량 값을 증가시킬 수 있게 된다.
상기 물결 모양(corrugated)을 갖는 하부전극(4) 상에 도 4 에 도시된 바와 같이, 피복률(step coverage)이 우수한 기상화학증착법(Chemical Vapor Deposition;CVD)으로 물결 모양(corrugated)의 유전막(5)과 상부전극(6)을 증착하여 커패시터를 형성하게 된다. 상기 유전막(5)으로는 Ta2O5, TiO2, BST(BaSrTiO3), ST(SrTiO3), PZT(PbZrTiO3), PLZT(PbLaZrTiO3), SBT(SrBi2Ta2O8)중 어느 하나의 고유전 산화물의 유전물질로 형성되며, 상기 상부전극(6)으로는 상기 하부전극(4)과 동일한 물질 또는 TiN, TaN, WN중 어느 하나를 사용할 수 있다.
이와 같이 표면적을 증대시킨 물결 모양(corrugated)을 갖는 하부전극을 사용함으로써 커패시터의 유효면적을 증대시켜 커패시터의 정전용량을 최대 2배까지 증대시킬 수 있게 된다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체 소자의 커패시터 제조방법은 하부전극의 증착조건과 후속 열처리를 통해 물결 모양(corrugated) 형태의 하부전극을 형성함으로써 하부전극의 표면적을 증대시켜 커패시터의 정전용량을 증대시킬 수 있는 효과가 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위 및 그와 균등한 것들에 의하여 정해져야 한다.

Claims (23)

  1. 반도체 기판의 상부에 베리어막을 형성하는 단계와;
    상기 형성된 베리어막의 상부에 설정 저온이하에서 소정 가스를 첨가하여 소정 물질을 증착한 다음 환원성 분위기에서 후속 열처리를 통해 소정 형상의 하부전극을 형성하는 단계와;
    상기 형성된 소정 형상의 하부전극상에 유전막과 상부전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  2. 제 1 항에 있어서,
    상기 설정 저온은 400℃인 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  3. 제 1 항에 있어서,
    상기 소정 가스는 산화성가스 또는 산화성가스와 환원성가스중 어느 하나인 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  4. 제 3 항에 있어서,
    상기 산화성가스는 O2, O3, N2O중 어느 하나인 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  5. 제 3 항에 있어서,
    상기 환원성가스는 NH3또는 H2중 어느 하나인 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  6. 제 1 항에 있어서,
    상기 소정 물질은 귀금속(noble metal) 또는 전도성 산화물중 어느 하나인 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  7. 제 6 항에 있어서,
    상기 귀금속(noble metal)은 Ru, Pt, Ir중 어느 하나인 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  8. 제 6 항에 있어서,
    상기 전도성 산화물은 RuO2, IrO2, SRO(SrRuO3), BSRO(BaSrRuO3)중 어느 하나인 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  9. 제 1 항에 있어서,
    상기 후속 열처리시 NH3또는 H2중 어느 하나의 환원성 분위기에서의 설정 고온에서 어닐링(annealing)하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  10. 제 9 항에 있어서,
    상기 소정 고온은 400~800℃인 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  11. 제 1 항에 있어서,
    상기 후속 열처리시 NH3또는 H2중 어느 하나의 환원성 분위기에서 플라즈마 처리를 병행하여 열처리하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  12. 제 1 항에 있어서,
    상기 소정 형상은 물결 모양(corrugated)인 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  13. 반도체 기판의 상부에 베리어막을 형성하는 단계와;
    상기 형성된 베리어막의 상부에 설정 저온이하에서 소정 가스를 첨가하면서 금속 유기 전구체(Metal Organic precursor)를 증착한 다음 환원성 분위기에서 후속 열처리를 통해 소정 형상의 하부전극을 형성하는 단계와;
    상기 형성된 소정 형상의 하부전극상에 기상화학증착법을 이용하여 유전막과 상부전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  14. 제 13 항에 있어서,
    상기 설정 저온은 400℃인 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  15. 제 13 항에 있어서,
    상기 소정 가스는 산화성가스 또는 산화성가스와 환원성가스중 어느 하나인 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  16. 제 15 항에 있어서,
    상기 산화성가스는 O2, O3, N2O중 어느 하나인 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  17. 제 15 항에 있어서,
    상기 환원성가스는 NH3또는 H2중 어느 하나인 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  18. 제 13 항에 있어서,
    상기 금속 유기 전구체(Metal Organic precursor)는 Ru에 유기체를 첨가한 귀금속(noble metal)인 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  19. 제 18 항에 있어서,
    상기 Ru에 유기체를 첨가한 귀금속(noble metal)은 Ru(OD)3나 Ru(EtCp)2중 어느 하나인 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  20. 제 13 항에 있어서,
    상기 후속 열처리시 NH3또는 H2중 어느 하나의 환원성 분위기에서의 설정 고온에서 어닐링(annealing)하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  21. 제 13 항에 있어서,
    상기 설정 고온은 400~800℃인 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  22. 제 13 항에 있어서,
    상기 후속 열처리시 NH3또는 H2중 어느 하나의 환원성 분위기에서 플라즈마 처리를 병행하여 열처리하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
  23. 제 13 항에 있어서,
    상기 소정 형상은 물결 모양(corrugated)인 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
KR1020010051530A 2001-08-25 2001-08-25 반도체 소자의 커패시터 제조방법 KR20030017910A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010051530A KR20030017910A (ko) 2001-08-25 2001-08-25 반도체 소자의 커패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010051530A KR20030017910A (ko) 2001-08-25 2001-08-25 반도체 소자의 커패시터 제조방법

Publications (1)

Publication Number Publication Date
KR20030017910A true KR20030017910A (ko) 2003-03-04

Family

ID=27720858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010051530A KR20030017910A (ko) 2001-08-25 2001-08-25 반도체 소자의 커패시터 제조방법

Country Status (1)

Country Link
KR (1) KR20030017910A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100944323B1 (ko) * 2003-06-30 2010-03-03 주식회사 하이닉스반도체 반도체 메모리 장치의 고유전체 캐패시터의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100944323B1 (ko) * 2003-06-30 2010-03-03 주식회사 하이닉스반도체 반도체 메모리 장치의 고유전체 캐패시터의 제조방법

Similar Documents

Publication Publication Date Title
KR100493040B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
US6144060A (en) Integrated circuit devices having buffer layers therein which contain metal oxide stabilized by heat treatment under low temperature
US6613629B2 (en) Methods for manufacturing storage nodes of stacked capacitors
US5861332A (en) Method for fabricating capacitors of semiconductor devices
US6828190B2 (en) Method for manufacturing capacitor of semiconductor device having dielectric layer of high dielectric constant
US20070004164A1 (en) Capacitor in semiconductor device and method of manufacturing the same
KR100505397B1 (ko) 반도체메모리소자의캐패시터제조방법
US20030059959A1 (en) Method for fabricating capacitor
KR20060092643A (ko) 반도체 메모리 소자 및 그 제조 방법
US6180482B1 (en) Method for manufacturing high dielectric capacitor
US6548351B2 (en) Method for fabricating semiconductor capacitor
KR100376268B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20030017910A (ko) 반도체 소자의 커패시터 제조방법
KR100390837B1 (ko) 캐패시터 제조 방법
KR0165408B1 (ko) 고유전막 캐패시터의 제조방법
KR100533991B1 (ko) 반도체 장치의 고유전체 캐패시터 제조방법
KR100398661B1 (ko) 집적화 전자기소자용 박막 커패시터 제조 방법
KR20010027082A (ko) 반도체 소자의 캐패시터 제조방법
KR20000043578A (ko) 캐패시터 제조방법
KR20010001595A (ko) 캐패시터 제조 방법
KR100325458B1 (ko) 반도체메모리소자의제조방법
KR100671605B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20040003967A (ko) 반도체장치의 캐패시터 제조방법
KR20010113111A (ko) 초고압 열처리를 이용한 커패시터 형성방법
KR19980029365A (ko) 강유전체 캐패시터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application