KR19990006057A - 반도체 소자의 캐패시터 형성방법 - Google Patents
반도체 소자의 캐패시터 형성방법 Download PDFInfo
- Publication number
- KR19990006057A KR19990006057A KR1019970030279A KR19970030279A KR19990006057A KR 19990006057 A KR19990006057 A KR 19990006057A KR 1019970030279 A KR1019970030279 A KR 1019970030279A KR 19970030279 A KR19970030279 A KR 19970030279A KR 19990006057 A KR19990006057 A KR 19990006057A
- Authority
- KR
- South Korea
- Prior art keywords
- tin
- mocvd
- forming
- plasma
- thin film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000003990 capacitor Substances 0.000 title claims abstract description 13
- 230000015572 biosynthetic process Effects 0.000 title abstract description 4
- 239000010409 thin film Substances 0.000 claims abstract description 23
- 239000010408 film Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000011229 interlayer Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims abstract description 7
- 238000009832 plasma treatment Methods 0.000 claims description 13
- 239000002243 precursor Substances 0.000 claims description 6
- MNWRORMXBIWXCI-UHFFFAOYSA-N tetrakis(dimethylamido)titanium Chemical compound CN(C)[Ti](N(C)C)(N(C)C)N(C)C MNWRORMXBIWXCI-UHFFFAOYSA-N 0.000 claims description 5
- 238000003475 lamination Methods 0.000 claims 1
- 238000001020 plasma etching Methods 0.000 abstract 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000013212 metal-organic material Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로,반도체기판의 층간절연막에 구비된 콘택홀을 매립하는 콘택플러그를 형성하고 상기 반도체기판 상부에 Ti 박막을 일정두께 형성한 다음, 상기 Ti 박막 상부에 플라즈마 처리되거나 처리되지않은 MOCVD-TiN 으로 척층된 구조로 하부전극을 형성하고 상기 하부전극을 상부에 유전체막을 형성한 다음 , 상기 유전체막 상부에 상기 하부전극 형성공정의 역순으로 플라즈마 처리되거나 처리되지않은 MOCVD-TiN 으로 척층된 구조를 갖는 상부전극을 형성하여 캐패시터를 형성함으로써 반응성이온식각 (RIE, reactive ion etch ) 을 용이하게 실시할 수있도록 하고, 양호한 단차피복성을 가지며, 적절한 플라즈마처리시 유전층과의 계면을 안정적으로 유지할 수 있도록 하여 반도체 소자의 신뢰성을 향상기킬 수 있으며, 공정 단계 축소 및 공정 단순화를 가능하게 하여 반도체소자의 생산성을 향상시키고 그에 따른 반도체소자의 수율 및 생산성을 향상시킬 수 있는 기술이다.
Description
본 발명은 차세대 반도체소자에서 캐패시터(Capacitor)재료로서 사용이 기대되는 Ta2, PbTiO3, PbZr-1XTixO3, SrBi2Ta2O9, Bi4Ti3O12, BatIO3, Ba1-xSrxTiO3,SrTiO3등의 고유전체에 대한 상부 및 하부전극 재료로서 TDMAT, TEMAT, TDEAT 등의 전구체를 원료로 하여 제조한 티타늄나이트라이드(TiN)박막을 사용하는 기술에 관한 것으로 특히 TiN 의 개질처리에 의해 제조된 TiN의 구조에 관한 것이다.
상기한 Ts2O5, PbTiO3, PbZr-1xTixO3, SrBi2Ta2O9, Ba1-XSrxTiO3,등의 높은 유전상수를 갖는 재료위에 상,하부전극으로 사용될 재료는, 전기 전도도 이외에 높은 온도에서도 유전체와 물리적, 화학적으로 안정적인 물질이어야 한다.
또한, 전후 공정에서 사용되는 절연산화물과의 반응에 의한 산화반응을 일으키지 않아야한다. 현재 반도체 제조공정에서 가장 널리 사용되고 있는 스퍼터링TiN 은 전기 전도도가 우수하지만 고유전 물질과 반응하여 TiO 또는 TiO2를 계면에 형성시킴으로써 캐패시터의 유전율을 떨어뜨리며 전기적으로 절연시키는 문제점이 있다.
특히, Ti-산화막의 형성시 부피 팽창에 기인한 막의 균열 또는 막의 벗겨짐(peeling)현상을 야기시킨다. 이에 따라 정상적인 소자의 동작은 불가능해진다. 따라서 Ti- 산화막의 형성을 최대한 막아주어야 한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 전기전도도가 우수하며, 확산장벽 및 내산화 특성이 우수하고, 고유전체막을 사용할 수 있는 상,하부전극을 형성하여 반도체소자의 고집적화를 가능하게 하는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d 는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성 방법을 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
1 ; 콘택플러그, 2 : 티타늄막, 3 : 플라즈마 처리되지않은 제1MOCVD-TiN, 4 : 플라즈마 처리된 제1MOCVD-TiN, 5 : 유전체막, 6 : 플라즈마 처리된 제2MOCVD-TiN, 7 : 플라즈마 처리되지않은 제2MOCVD-TiN
이상의 목적을 달성하기위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은,
반도체기판의 층간절연막에 구비된 콘택홀을 매립하는 콘택플러그를 형성하는 공정과,
상기 반도체기판 상부에 Ti 박막을 일정두께 형성하는 공정과,
상기 Ti 박막 상부에 플라즈마 처리되거나 처리되지않은 MOCVD-TiN으로 척층된 구조로 하부전극을 형성하는 공정과,
상기 하부전극을 상부에 유전체막을 형성하는 공정과,
상기 유전체막 상부에 상기 하부전극 형성공정의 역순으로 플라즈마 처리되거나 처리되지않은 MOCVD-TiN으로 척층된 구조를 갖는 상부전극을 형성하는 공정을 포함하는 것을 특징으로한다.
한편, 이상의 목적을 달성하기 위한 본 발명의 원리는 다음과 같다.
Ta2O5, PbTiO3, PbZr-1XTixO3, SrBi2Ta2O9, Ba1-xSrxTiO3, 등의 높은 유전상수를 갖는 재료위에 상하부 전극으로 사용될 재료로서, 확산장벽 특성이 우수하며 모서리 도포성(step coverage) 이 훌륭한 MOCVD-TiN(Metal Organic Chemical Vapor Deposited - Titanium Nitride, 이하에서 MOCVD-TiN 이라 함)을 사용하여 제조함으로써 앞서 기술한 문제를 해결하고자 하였다. 이때, 상기 MOCVD-TiN 은 TDMAT, TDEAT, TEMAT등의 금속 유기물을 전구체 (precursor)로 사용하여 제조한다. 그리고, 용도에 따라 CVD-TiN 층을 플라즈마 처리함으로써 전기전도도가 우수하며 확산장벽 및 내산화 특성이 우수한 막을 제조할 수 있으며 고유 전체에 대한 전극 물질로 적합하도록 하는 것이다,
일반적으로, MOCVD-TiN은 스퍼터 TiN 또는 TiCl4를 사용한 CVD-TiN에 비해 확산장벽 특성이 월등히 우수하다. 그리고, 박막의 구조가 치밀하지 못하여 대기에 노출될 경우 대기중의 수분 및 산소를 흡수하는 경향이 있다. 이때, 박막의 비저항은 흡수되는 양에따라 증가하게 되는데 이것은 박막의 증착후 플라즈마 처리를 이용하여 박막을 치밀화시킴으로서 대기 노출시 산소등의 흡수를 억제시켜 방지 할 수 있다. 그러나, MOCVD-TiN 박막의 플라즈마 처리는 확산장벽 특성을 급격히 저하시키는 부정적인 효과도 있다.
이러한 MOCVD-TiN이 갖는 특성을 잘 조합함으로써 전기전도도를 크게 증가시키지 않으면서 확산장벽 및 내산화성이 우수한 박막을 제조할 수 있다. 예를 들어 300Å의 TiN 박막을 제조할 경우 밑의 150Å은 플라즈마 처리를 하여주어 전기전도도를 향상시키고 위의 150Å은 플라즈마 처리를 생략함으로써 TiN위 층과의 산화반응 및 확산장벽 특성을 향상시킬 수 있다. 이렇게 제조된 MOCVD-TiN 박막은 단차피복성이 우수하여 고유전체에 대한 상부전극으로의 사용에 무리가 없으며 화학적, 전기적으로 요구되는 성질을 만족시킬 수 있어 그 응용이 기대된다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다,
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체소자의 캐피시터 형성 방법을 도시한 단면도이다.
먼저, 반도체기판(20) 상부에 층간절연막(8)을 형성하고, 콘택마스크(도시안 됨)를 이용한 식각공정으로 상기 층간절연막(8)을 식각하여 콘택홀(10)을 형성한다. 이때, 상기 층간절연막(8)은 소자분리막, 워드라인 또는 비트라인이 형성된 것이다.
그리고, 상기 콘택홀(10)을 매립하는 콘택플러그 (1)를 형성한다.이때, 상기 콘택플러그(1)는 다결정실리콘으로 상기 콘택홀(10)을 매립하고 이를 전면식각하여 형성한다.
그 다음에, 상기 층간절연막(8) 상부에 Ti 박막(2)을 100~1000 Å정도의 두께로 형성한다.
그리고, 상기 Ti 박막(2) 상부에 플라즈마 처리되지 않은 제1MOCVD-TiN (3)과 플라즈마 처리된 제1MOCVD-TiN (4)을 순차적으로 형성하여 전체두께가 100~1000 Å 정도의 두께로 하부전극을 형성한다,
이때, 상기 플라즈마 처리된 제1MOCVD-TiN(4)은 30~500 Å정도의 두께로 형성한다.
그리고, 상기 하부전극은, 플라즈마 처리된 제 1 MOCVD0TiN / 플라즈마 처리되지 않은 제1MOCVD-TiN 의 적층구조, 플라즈마처리된 제1 MOCVD-TiN / 플라즈마처리되지 않은 제 1MOCVD-TiN /플라즈마 처리된 제1MOCVD-TiN 의 적층구조 또는 프라즈마 처리되지 않은 제1MOCVD-TiN/ 플라즈마처리되니않은 제 1MOCVD-TiN 의 적층구조로 형성할 수도 있다.
그리고, 상기 TiN은 TDMAT, TDEAT, TEMAT 등의 금속 유기물을 전구체로 하여 형성한다.(도 1a)
그 다음에, 저장전극마스크(도시안됨)를 이용한 식각공정으로 상기 플라즈마 처리된 제1MOCVD-TiN(4)과 플라즈마 처리되지 않은 제1MOCVD-TiN (3) 및 Ti박막(2)을 순차적으로 식각하여 하부전극을 형성한다.(도 1b)
그 다음에 , 상기 하부전극이 형성된 반도체기판(20)의 전체표면상부에 유전체막(5)을 형성한다, 이때, 상기 유전체막(5)은 Ta2O5, PbTiO3, PbZr-1xTixO3, SrBi2Ta2O9, Ba1-xSrxTiO3,등의 높은 유전상수를 갖는 재료로 형성한다.(도 1c)
그리고, 상기 유전체막(5) 상부에 상기 하부전극 형성방법과 같은 방법으로 형성하되, 역순으로 형성한다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 캐패시터 형성방법은 ,TDMAT, TDEAT, TEMAT 등의 금속 유기체를 전구체로 하여 CVD 방법으로 제조된 TiN박막을 제조하여 반응성이온식각 (RIE, reactive ion etch )을 용이하게 실시할 수 있도록 하고, 단차피복성을 가지며, 적절한 플라즈마 처리시 유전층과의 계면을 안정적으로 유지할 수 있다. 따라서 반도체 소자의 신뢰성을 향상시킬 수 있으며 공정 단계의 축소 및 공정의 단순화에 기인한 제조 원가의 감소효과가 대단히 크다.
Claims (6)
- 반도체기판의 층간절연막에 구비된 콘택홀을 매립하는 콘택플러그를 형성하는 공정과,상기 반도체기판 상부에 Ti 박막을 일정두께 형성하는 공정과,상기 Ti 박막 상부에 플라즈마 처리되거나 처리되지않은 MOCVD-TiN으로 척층된 구조로 하부전극을 형성하는 공정과,상기 하부전극을 상부에 유전체막을 형성하는 공정과,상기 유전체막 상부에 상기 하부전극 형성공정의 역순으로 플라즈마 처리되거나 처리되지않은 MOCVD-TiN으로 척층된 구조를 갖는 상부전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 형성방법.
- 청구항 1 에 있어서상기 Ti 박막은 100 내지 1000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 청구항 1 에 있어서상기 MOCVD-TiN 박막은 TDMAT, TEMAT, TDEAT 등을 전구체로 하여 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 청구항 1에 있어서상기 하부전극 및 상부전극은 , 플라즈마 처리된 MOCVD-TiN /플라즈마 처리되지 않은 MOCVD-TiN 의 적층구조, 플라즈마 처리된 MOXCD-TiN /플라즈마 처리되지 않은 MOCVD-TiN /플라즈마 처리된 MOCVD-TiN 의 적층구조 또는 플라즈마 처리되지 않은 MOCVD-TiN / 플라즈마 처리된 MOCVD-TiN /플라즈마 처리되지 않은 MOCVD-TiN 의 적층구조로 형성하는 것을 특징으로하는 반도체 소자의 캐패시터 형성방법.
- 청구항 1 똔느 청구항 4 에 있어서상기 플라즈마 처리된 MOCVD-TiN 박막은 30~500Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
- 청구항 1 또는 청구항 4에 있어서상기 상부전극 및 하부전극은 , 각각의 전극에 사용된 MOCVD-TiN 을 100~1000 Å정도의 두께가 되도록 형성하는 것을 특징으로 하는 반도체소자의 캐피시터 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970030279A KR100268792B1 (ko) | 1997-06-30 | 1997-06-30 | 반도체 소자의 캐패시터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970030279A KR100268792B1 (ko) | 1997-06-30 | 1997-06-30 | 반도체 소자의 캐패시터 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990006057A true KR19990006057A (ko) | 1999-01-25 |
| KR100268792B1 KR100268792B1 (ko) | 2000-10-16 |
Family
ID=19513015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970030279A KR100268792B1 (ko) | 1997-06-30 | 1997-06-30 | 반도체 소자의 캐패시터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100268792B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100846384B1 (ko) * | 2002-06-29 | 2008-07-15 | 주식회사 하이닉스반도체 | 반도체 장치의 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006190809A (ja) | 2005-01-06 | 2006-07-20 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US101A (en) * | 1836-12-06 | Method of jcakibtg and furling iw sails fob ships | ||
| KR0156980B1 (ko) * | 1995-06-23 | 1998-12-01 | 신현주 | 질화금속 박막증착용 화합물 및 그를 이용한 증착방법 |
| KR970024215A (ko) * | 1995-10-28 | 1997-05-30 | 김광호 | 진공어닐에 의한 오산화탄탈륨 커패시터 형성방법 |
-
1997
- 1997-06-30 KR KR1019970030279A patent/KR100268792B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100846384B1 (ko) * | 2002-06-29 | 2008-07-15 | 주식회사 하이닉스반도체 | 반도체 장치의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100268792B1 (ko) | 2000-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100269306B1 (ko) | 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법 | |
| US6815226B2 (en) | Ferroelectric memory device and method of forming the same | |
| KR100355948B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
| JP4925494B2 (ja) | 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法 | |
| KR100505397B1 (ko) | 반도체메모리소자의캐패시터제조방법 | |
| KR100268792B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100670726B1 (ko) | 반도체 소자의 캐패시터 및 그 형성방법 | |
| KR100614576B1 (ko) | 캐패시터 제조 방법 | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
| KR100335773B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100517911B1 (ko) | 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법 | |
| KR100419027B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR19980060612A (ko) | 반도체의 캐패시터 제조방법 | |
| KR20010027082A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100772685B1 (ko) | 캐패시터 형성 방법 | |
| KR100597598B1 (ko) | 반도체 소자의 고유전체 캐패시터 형성방법 | |
| KR100376987B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100580747B1 (ko) | 고유전체 캐패시터의 제조 방법 | |
| KR100519375B1 (ko) | 반도체 소자의 캐패시터 및 제조 방법 | |
| KR100384848B1 (ko) | 반도체소자 제조 방법 | |
| KR100685631B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100384844B1 (ko) | 반도체소자 제조 방법 | |
| KR100691941B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20010061089A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR20020052455A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080619 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |