KR20010061089A - 반도체소자의 캐패시터 제조방법 - Google Patents
반도체소자의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR20010061089A KR20010061089A KR1019990063573A KR19990063573A KR20010061089A KR 20010061089 A KR20010061089 A KR 20010061089A KR 1019990063573 A KR1019990063573 A KR 1019990063573A KR 19990063573 A KR19990063573 A KR 19990063573A KR 20010061089 A KR20010061089 A KR 20010061089A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- bst
- bst film
- forming
- semiconductor device
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims description 43
- 239000010408 film Substances 0.000 claims abstract description 124
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 238000003860 storage Methods 0.000 claims abstract description 17
- 239000010409 thin film Substances 0.000 claims abstract description 15
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- 238000005240 physical vapour deposition Methods 0.000 claims abstract description 12
- 238000009792 diffusion process Methods 0.000 claims abstract description 8
- 239000000126 substance Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 10
- 229910010272 inorganic material Inorganic materials 0.000 claims description 5
- 239000011147 inorganic material Substances 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 229910008484 TiSi Inorganic materials 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 239000007800 oxidant agent Substances 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 238000000151 deposition Methods 0.000 abstract description 2
- 238000005498 polishing Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 4
- 230000008021 deposition Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000002294 plasma sputter deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 실린더형 하부전극을 갖는 캐패시터 제조공정시 고유전율을 갖는 BST((Ba1-xSrx)TiO3)막을 유전체막으로 형성하되, 상기 BST막을 물리기상증착방법과 화학기상증착방법을 사용하여 2단계에 거쳐 형성하여 실린더형 하부전극의 측면 및 저면에서의 스텝커버리지를 향상시키고, 물리기상증착방법으로 형성된 BST막은 결정성이 우수하기 때문에 화학기상증착방법으로 형성된 BST막의 막질을 향상시킴으로써 BST막의 유전특성을 향상시키는 동시에 캐패시터의 정전용량을 증가시키는 기술이다.
Description
본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 특히 고유전율을 갖는 유전막인 BST((Ba1-xSrx)TiO3)막을 물리기상증착(physical vapordeposition, 이하 PVD 라 함)방법과 화학기상증착(chemical vapor deposition, 이하 CVD 라 함)방법을 사용하여 2단계로 증착하여 상기 BST막의 스텝커버리지를 향상시키는 반도체소자의 캐패시터 제조방법에 관한 것이다.
반도체소자가 고집적화됨에 따라 소자의 동작에 필요한 최소한의 저장전극의 용량은 줄어드는데 한계가 있다. 이에 작은 면적에 최소한의 저장전극 용량(C)을 확보하기 위하여 많은 노력을 기울이고 있다. 저장전극 용량은 유전율(ε)과 저장전극 표면적(A)에 비례하고 유전막 두께(d)에 반비례하므로 저장전극의 용량을 증가시키는 방법으로는 여러가지가 있을 수 있지만, 그 중에서 유전율이 큰 물질인 BST((Ba1-xSrx)TiO3), PZT(Pb(ZrTi1-x)O3), Ta2O5등을 이용하여 저장전극 용량을 증가시키는 방법이 현재 많이 연구되고 있다.
상기 유전율이 큰 물질중에서도 상기 BST막은 기존의 DRAM용 유전체물질인 ONO막보다 20배 이상, Ta2O5막 보다는 약 10배 정도의 유전율을 가지므로 4G 이상의 고집적도가 요구되는 DRAM의 유전체물질로 유리하다.
상기와 같은 BST막의 제조방법은 PVD방법과 CVD방법으로 크게 나누어지고, 상기 PVD방법은 일정한 조성을 갖는 타겟(target)에 불활성기체를 충돌시켜 튀어나오는 플럭스(flux)를 이용하여 제조하는 방법으로, 플라즈마 스퍼터링(plasma sputtering)방법이 주로 사용되는데 이렇게 형성된 BST막은 조성비가 우수하고, 조밀한(dense) 성질을 갖는다. 그러나, 상기 플라즈마 스퍼터링방법은 강한 직진성을 가진 플럭스(flux)를 형성하기 때문에 스텝커버리지(step coverage)가 매우 불량하다.
이에 비하여 상기 CVD방법은 액체나 고체 소오스(source)를 기화(vaporization)시켜 박막을 제조하는 방법으로서 상기 PVD방법에 비하여 스텝커버리지가 양호한 특성을 가지고, 이렇게 형성된 BST막은 후속 열처리공정에 의해 유전특성과 누설전류특성이 매우 향상된다.
상기BST막을 캐패시터에 적용하기 위해서는 Tox(effective oxide thickness)가 5 ∼ 10Å으로 형성되고, 누설전류는 0.1fA/㎛2이하게 되어야 한다. 그러나, 상기와 같은 특성을 갖는 BST막도 고집적 DRAM의 캐패시터로 사용되는 경우 평편한(planar) 구조로는 정전용량의 확보가 어렵기 때문에 표면적을 넓힌 스택형, 실린더형 등의 구조를 사용한다.
상기 CVD방법으로 BST막을 증착하는 경우 금속(metal-organic) 소오스에 탄소, 수소와 같은 무기물이 다량 포함되어 있고, 박막의 결정성도 나빠서 소자에 적용되기 위해서는 반드시 열처리공정을 거쳐야 한다. 이러한 후속 열처리공정은 450℃ 이하에서 실시되는 저온열공정으로 산화분위기 하에서 하는 UV/O3처리 또는 플라즈마처리공정과 500℃ 이상에서 하는 고온열처리공정으로 급속열처리(rapidly thermal process, 이하 RTP 라 함)공정 또는 퍼니스(furcace) 열처리공정이 있다.
그러나, 후속 열처리공정의 온도가 너무 높으면 하부전극구조의 산화등과 같은 열화가 일어나기 때문에 캐패시터의 특성이 급격히 저하되는 현상이 일어난다.
고집적 DRAM의 캐패시터에는 상대적으로 우수한 스텝커버리지를 갖는 CVDBST막을 사용하고 있지만, 저면(bottom)에 대한 스텝커버리지가 저하되는 특성을 갖고, 소자의 크기가 작아질수로 그 특성은 더욱 두드러지게 나타난다.
도 1 및 도 2 는 MOCVD(metal orgrnic chemical vapor deposition)방법으로 형성된 BST막의 상부(top), 측면(side wall) 및 저면에서의 스텝커버리지 특성을 나타낸 사진이다.
상기 도면에 도시된 바와 같이 실린더형의 저장전극에 BST막을 형성하는 경우 BST막의 두께가 상부는 448Å이고, 측면은 313Å이고, 저면은 192Å으로 형성되어, 저면에서의 스텝커버리지 특성이 저하되는 것을 알 수 있다.
따라서, 상기와 같이 BST막의 스텝커버리지 특성이 저하되서 BST막이 얇게 형성되면, 그 부분에 상대적으로 강한 전기장이 형성되서 누설전류의 원인이 되고, 캐패시터의 신뢰도가 저하된다.
또한, CVD BST막은 막내에 다량의 무기물을 포함하고 결정성이 불량하기 때문에 반드시 저온열처리공정을 실시하여 상기 무기물을 제거한 다음에 박막을 치밀하게 하기 위하여 RTP처리공정과 같은 고온열처리공정이 진행된다. 이때, 상기 BST막의 열처리온도가 너무 높으면 금속으로 형성된 하부전극과 BST막의 계면에 금속산화물이 형성되거나 확산방지막이 산화되는 현상이 발생한다. 이렇게 되면 BST를 이용한 캐패시터의 전기적 성질의 열화가 나타나고 이로 인하여 동작 전압에서 충분한 정전용량을 확보할 수 없기 때문에 데이터(data)를 저장하는 캐패시터로서 사용하기 어려운 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위하여, 실린더형의 캐패시터를 형성하는 공정에서 BST막을 PVD방법과 CVD방법을 이용하여 2단계로 증착하여 측면 및 저면에서의 스텝커버리지를 향상시켜 우수한 막질을 갖는 BST막을 형성하는 반도체소자의 캐패시터 제조방법을 제공하는 데 그 목적이 있다.
도 1 및 도 2 는 MOCVD(metal orgrnic chemical vapor deposition)방법으로 형성된 BST막의 상부(top), 측면(side wall) 및 저면(bottom)에서의 스텝커버리지 특성을 나타낸 사진.
도 3a 내지 도 3d 는 본 발명에 따른 반도체소자의 캐패시터 제조방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호 설명 >
11 : 반도체기판 13 : 제1층간절연막
15 : 저장전극 콘택플러그 16 : 확산방지막
17 : 제2층간절연막 19 : 하부전극
21 : 제1BST막 23 : 제2BST막
상기 목적을 달성하기 위해 본 발명에 따른 반도체소자의 캐패시터 제조방법은,
반도체기판 상부에 저장전극 콘택플러그와 확산방지막 패턴이 구비된 제1층간절연막을 형성하는 공정과,
전체표면 상부에 저장전극으로 예정되는 부분을 노출시키는 트렌치가 구비된 제2층간절연막을 형성하는 공정과,
전체표면 상부에 하부전극용 박막을 형성하고, 희생절연막을 형성하여 평탄화하는 공정과,
상기 희생절연막과 하부전극용 박막을 화학적 기계적 연마공정으로 제거하여 실린더형 하부전극을 형성하되, 상기 화학적 기계적 연마공정은 상기 제2층간절연막을 식각장벽으로 실시한 다음, 상기 희생절연막을 제거하는 공정과,
전체표면 상부에 물리기상증착방법으로 제1BST막을 형성하는 공정과,
상기 제1BST막 상부에 화학기상증착방법으로 제2BST막을 형성하는 공정과,
상기 제1BST막 및 제2BST막을 UV/O3처리하여 상기 제1BST막 및 제2BST막 내의 무기물을 제거하는 공정과,
상기 제2BST막과 제1BST막을 열처리하여 치밀화시키는 공정과,
상기 제2BST막 상부에 상부전극을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 캐패시터 제조방법에 대하여 상세히 설명을 하기로 한다.
도 3a 내지 도 3d 는 본 발명에 따른 반도체소자의 캐패시터 제조방법을 도시한 단면도이다.
먼저, 반도체기판(11)에 소자분리 절연막, 게이트산화막을 형성하고, 게이트 전극 및 소오스/드레인영역을 구비하는 모스 트랜지스터 및 비트라인 등의 하부구조물을 형성하고, 전체표면 상부에 저장전극콘택플러그(15) 및 확산방지막(16)이 구비된 제1층간절연막(13)을 형성한다. 이때, 상기 저장전극콘택플러그(15)는 다결정실리콘층으로 형성하고, 상기 확산방지막(16) 은 하부전극이 상기 저장전극 콘택플러그(15)와 반응하는 것을 방지하기 위하여 TiN막으로 형성하되, 상기 TiN막과 상기 저장전극 콘택플러그의 접촉특성을 향상시키기 위하여 TiN/TiSix막의 적층구조로 형성한다.
다음, 전체표면 상부에 제2층간절연막(17)을 형성하고, 하부전극으로 예정되는 부분을 노출시키는 하부전극마스크를 식각마스크로 상기 제2층간절연막(17)을 식각하여 트렌치를 형성한다.
그 다음, 전체표면 상부에 하부전극용 박막을 형성하고, 희생절연막(도시안됨)을 형성하여 평탄화시킨다. 이때, 상기 하부전극용 박막은 Pt막 또는 Ru막 또는Ru계 화합물 또는 Ir막 또는 Ir계 화합물 또는 도전성을 갖는 산화막을 이용하여 형성한다.
다음, 상기 희생절연막과 하부전극용 박막을 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정으로 제거하여 실린더형 하부전극(19)을 형성하되, 상기 CMP공정은 상기 제2층간절연막(17)을 식각장벽으로 사용하여 실시한다.
그 다음, 상기 하부전극(19) 내부에 남아있는 희생절연막을 제거한다. (도 3a 참조)
다음, 전체표면 상부에 유전체막으로 BST막을 형성하되, 상기 하부전극(19) 상부에 오버행(overhang)이 형성되지 않도록 200 ∼ 300Å 두께로 형성한다.
먼저, 1단계로 전체표면 상부에 PVD방법으로 제1BST막(21)을 형성하되, 400 ∼ 500℃의 온도에서 100 ∼ 200Å 두께로 형성한다.
다음, 2단계로 상기 제1BST막(21) 상부에 CVD방법으로 제2BST막(23)을 형성하되, 상기 제2BST막(23)은 400 ∼ 420℃의 온도와 1 ∼ 2 torr의 압력하에서 100 ∼ 200Å 두께로 형성하고, 300 ∼ 1000sccm의 O2또는 N2O가 산화제(oxidant)로 사용된다.
상기 공정으로 형성된 제1BST막(21)과 제2BST막(23)은 실린더의 저면 및 측면에서 총 두께가 200 ∼ 300Å가 되도록 하고, 조성비는 Ba : Sr : Ti = 0.5 : 0.5 :1가 되도록 한다.
그 후, UV/O3처리공정을 실시하여 제1BST막(21) 및 제2BST막(23) 내에 함유되어 있는 무기물을 제거한다. 이때, 상기 UV/O3처리공정은 350 ∼ 450℃에서 100 ∼150mW의 UV파워 및 20 ∼ 30mg/Nm의 O3농도를 이용하여 5 ∼ 20 분간 실시한다.
그 다음, 질소 또는 산소분위기에서 600 ∼ 1000℃의 온도로 RTP처리공정을 실시하여 상기 제1BST막(21)과 제2BST막(23)을 치밀화시킨다. 이때, 상기 RTP처리공정 대신 퍼니스 열처리공정을 실시할 수도 있다.
그 후, 상기 제2BST막(23) 상부에 상부전극용 박막(도시안됨)을 형성하고, 상부전극마스크를 식각마스크로 사용하여 상기 상부전극용 박막과 제1BST막(21) 및 제2BST막(23)을 식각한다. 상기 상부전극용 박막은 상기 하부전극(19)과 같은 물질을 사용하여 형성할 수 있다.
상기한 바와 같이 본 발명에 따른 반도체 소자의 캐패시터 제조방법은, 실린더형 하부전극을 갖는 캐패시터 제조공정시 고유전율을 갖는 BST((Ba1-xSrx)TiO3)막을 유전체막으로 형성하되, 상기 BST막을 물리기상증착방법과 화학기상증착방법을 사용하여 2단계에 거쳐 실시하여 실린더형 하부전극의 측면 및 저면에서의 스텝커버리지를 향상시키고, 물리기상증착방법으로 형성된 BST막은 결정성이 우수하기 때문에 화학기상증착방법으로 형성된 BST막의 막질을 향상시킴으로써 BST막의 유전특성을 향상시키는 동시에 캐패시터의 정전용량을 증가시키는 이점이 있다.
Claims (10)
- 반도체기판 상부에 저장전극 콘택플러그와 확산방지막 패턴이 구비된 제1층간절연막을 형성하는 공정과,전체표면 상부에 저장전극으로 예정되는 부분을 노출시키는 트렌치가 구비된 제2층간절연막을 형성하는 공정과,전체표면 상부에 하부전극용 박막을 형성하고, 희생절연막을 형성하여 평탄화하는 공정과,상기 희생절연막과 하부전극용 박막을 화학적 기계적 연마공정으로 제거하여 실린더형 하부전극을 형성하되, 상기 화학적 기계적 연마공정은 상기 제2층간절연막을 식각장벽으로 실시한 다음, 상기 희생절연막을 제거하는 공정과,전체표면 상부에 물리기상증착방법으로 제1BST막을 형성하는 공정과,상기 제1BST막 상부에 화학기상증착방법으로 제2BST막을 형성하는 공정과,상기 제1BST막 및 제2BST막을 UV/O3처리하여 상기 제1BST막 및 제2BST막 내의 무기물을 제거하는 공정과,상기 제2BST막과 제1BST막을 열처리하여 치밀화시키는 공정과,상기 제2BST막 상부에 상부전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제 1 항에 있어서,상기 확산방지막은 TiN/TiSix막의 적층구조로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제 1 항에 있어서,상기 하부전극은 Pt막 또는 Ru막 또는 Ru계 화합물 또는 Ir막 또는 Ir계 화합물 또는 도전성을 갖는 산화막을 이용하여 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제 1 항에 있어서,상기 제1BST막은 400 ∼ 500℃의 온도에서 100 ∼ 200Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제 1 항에 있어서,상기 제2BST막은 400 ∼ 420℃의 온도와 1 ∼ 2 torr의 압력하에서 300 ∼ 1000sccm의 O2또는 N2O를 산화제로 사용하여 각각 100 ∼ 200Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제 1 항에 있어서,상기 제1BST막과 제2BST막은 Ba : Sr : Ti = 0.5 : 0.5 :1의 조성비를 갖도록 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제 1 항에 있어서,상기 제1BST막과 제2BST막은 총 두께가 200 ∼ 300Å이 되도록 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제 1 항에 있어서,상기 UV/O3처리공정은 350 ∼ 450℃에서 100 ∼150mW의 UV파워 및 20 ∼ 30mg/Nm의 O3농도를 이용하여 5 ∼ 20 분간 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제 1 항에 있어서,상기 열처리공정은 RTP처리공정으로 질소 또는 산소분위기에서 600 ∼ 1000℃의 온도로 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제 1 항에 있어서,상기 열처리공정은 퍼니스열처리공정인 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990063573A KR100546151B1 (ko) | 1999-12-28 | 1999-12-28 | 반도체소자의 캐패시터 제조방법 |
| US09/739,742 US20010046716A1 (en) | 1999-12-28 | 2000-12-20 | Method for manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990063573A KR100546151B1 (ko) | 1999-12-28 | 1999-12-28 | 반도체소자의 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010061089A true KR20010061089A (ko) | 2001-07-07 |
| KR100546151B1 KR100546151B1 (ko) | 2006-01-24 |
Family
ID=19630898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990063573A KR100546151B1 (ko) | 1999-12-28 | 1999-12-28 | 반도체소자의 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100546151B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474857B1 (ko) * | 2002-06-29 | 2005-03-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 구리 배선 형성방법 |
| KR100694991B1 (ko) * | 2001-06-28 | 2007-03-14 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100223939B1 (ko) * | 1996-09-07 | 1999-10-15 | 구본준 | 고유전막의 제조방법 및 그를 이용한 캐패시터의 제조방법 |
| KR100238249B1 (ko) * | 1997-07-30 | 2000-01-15 | 윤종용 | 고유전체 커패시터의 제조방법 |
| KR100624904B1 (ko) * | 1999-09-10 | 2006-09-19 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| JP2001217408A (ja) * | 2000-02-03 | 2001-08-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1999
- 1999-12-28 KR KR1019990063573A patent/KR100546151B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100694991B1 (ko) * | 2001-06-28 | 2007-03-14 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 제조 방법 |
| KR100474857B1 (ko) * | 2002-06-29 | 2005-03-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 구리 배선 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100546151B1 (ko) | 2006-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100355948B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
| JPH0685173A (ja) | 半導体集積回路用キャパシタ | |
| US20100184240A1 (en) | Semiconductor device and method of manufacturing the same | |
| US5739049A (en) | Method for fabricating semiconductor device having a capacitor and a method of forming metal wiring on a semiconductor substrate | |
| KR100319171B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| WO2002056383A1 (fr) | Mémoire à semi-conducteurs et procédé de fabrication | |
| KR100424710B1 (ko) | 반도체 소자의 제조방법 | |
| US6579755B2 (en) | High dielectric capacitor and method of manufacturing the same | |
| KR100546151B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100408725B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR19980086199A (ko) | 강유전체를 이용한 반도체 메모리의 커패시터 형성방법 | |
| KR100282459B1 (ko) | 강유전성램 캐패시터의 제조방법 | |
| KR100614576B1 (ko) | 캐패시터 제조 방법 | |
| KR100677773B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100376987B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100268792B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100580747B1 (ko) | 고유전체 캐패시터의 제조 방법 | |
| KR100414737B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100772685B1 (ko) | 캐패시터 형성 방법 | |
| KR20000043578A (ko) | 캐패시터 제조방법 | |
| KR0180786B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100440073B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100431811B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR20010003252A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR20010059739A (ko) | 반도체메모리장치의 커패시터제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |