KR100223939B1 - 고유전막의 제조방법 및 그를 이용한 캐패시터의 제조방법 - Google Patents
고유전막의 제조방법 및 그를 이용한 캐패시터의 제조방법 Download PDFInfo
- Publication number
- KR100223939B1 KR100223939B1 KR1019960038788A KR19960038788A KR100223939B1 KR 100223939 B1 KR100223939 B1 KR 100223939B1 KR 1019960038788 A KR1019960038788 A KR 1019960038788A KR 19960038788 A KR19960038788 A KR 19960038788A KR 100223939 B1 KR100223939 B1 KR 100223939B1
- Authority
- KR
- South Korea
- Prior art keywords
- composition
- film
- layer
- dielectric
- bst
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000003990 capacitor Substances 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 2
- 238000009751 slip forming Methods 0.000 claims 2
- 239000010408 film Substances 0.000 description 80
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 230000006911 nucleation Effects 0.000 description 7
- 238000010899 nucleation Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 5
- 238000004151 rapid thermal annealing Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000000089 atomic force micrograph Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
- C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
- C23C16/029—Graded interfaces
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/409—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Computer Hardware Design (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 캐패시터의 제조에 대한 것으로, 특히 고집적 소자의 높은 유전율을 갖는데 적당한 고유전막 및 그를 이용한 캐패시터의 제조 방법에 관한 것이다.
상기와 같은 본 발명 고유전막은 기판을 준비하는 단계, 상기 기판상에 제 1 조성을갖는 BST층을 형성하는 단계, 상기 제 1 조성을 갖는 BST층상에 제 2 조성을 갖는 BST층을 연속적으로(in-situ) 형성하는 단계를 포함하여 제조된다.
Description
본 발명은 캐패시터의 제조에 대한 것으로, 특히 고집적 소자의 높은 유전율을 갖는데 적당한 고유전막의 제조방법 및 그를 이용한 캐패시터의 제조방법에 관한 것이다.
소자가 고집적화됨에 따라 특히 256M 디램급 이상의 유전막으로 쓰이기 위해서는 좀더 높은 유전율을 갖으며 표면이 매끈하여 막의 물리적, 전기적 특성을 향상시킬 수 있는 유전막의 개발이 필요하게 되었다.
이하 첨부된 도면을 참고로 종래의 고유전막 및 그를 이용한 캐패시터의 제조방법을 설명하면 다음과 같다.
도1은 종래 고유전막의 제조 과정을 나타낸 공정 단면도이다.
먼저 도1a에 도시한 바와 같이 종래의 고유전막을 이용한 캐패시터의 제조방법은 기판(1) 상에 절연막(2)을 증착하고 상기 절연막(2) 상에 감광막을 도포하여 노광 및 현상 공정으로 선택적으로 감광막을 제거하여 제거된 감광막을 마스크로 이용하여 절연막(2)을 식각하여 홀을 형성한다. 그리고 전면에 폴리실리콘을 증착한 후 홀 안에만 폴리실리콘을 남도록하여 폴리실리콘 플러그(plug)(3)을 형성한다.
이후에 절연막(2)과 폴리실리콘 플러그(plug)(3)상에 스퍼터링으로 Ru로 이루어진 하부 전극(4)을 증착하고 이 하부 전극(4)상에 실리콘 산화막(5)을 증착한다.
다음으로 도1b에 도시한 바와 같이 상기 실리콘 산화막(5) 상에 감광막을 도포하여 폴리실리콘 플러그(3) 상부를 덮도록 감광막을 노광 및 현상 공정으로 선택적으로 제거한다. 이후에 제거된 남은 감광막을 마스크로 이용하여 실리콘 산화막(5)을 하부 전극(4)의 소정 부분이 드러나도록 식각한다.
이어서 도1c에 도시한 바와 같이 상기 제거되고 남은 감광막을 마스크로 이용하여 절연막(2)의 소정 부분이 드러나도록 하부 전극(4)을 이방성 식각 한다. 이후에 감광막을 제거한다. 그리고 드러난 절연막(2)과 하부 전극(4) 상에 MOCVD(Metal-Organic Chemical Vapor Deposition)법을 사용하여 정해진 조성을 갖는 제 1 BST 유전막(6)을 얇게 입힌 후 급속 열처리(RTA : Rapid Thermal Anneal)를 한다.
이후에 도1d에 도시한 바와 같이 다시 MOCVD(Metal-Organic Chemical Vapor Deposition)법을 사용하여 원하는 조성의 원하는 두께까지 제 2 BST 유전막(7)을 증착한 후 다시 급속 열처리(RTA : Rapid Thermal Anneal)를 하여 BST 유전막의 표면 거칠기를 개선하였다.
다음으로 도1e에 도시한 바와 같이 제 2 BST 유전막(7)상에 Ru로 이루어진 상부 전극(8)을 형성한다.
상기에 설명한 종래의 고유전막을 이용한 캐패시터의 제조방법은 다음과 같은 문제점이 있었다.
첫째, 증착하고 열처리하고 또 증착하고 열처리하는 공정을 반복해서 따로 해주므로 두 공정을 하기 위안 장비, 즉 MOCVD 장비와 RTA장비를 오가며 유전막을 증착 해야 하므로 공정이 복잡하다.
둘째, 증착과 열처리 공정을 반복하므로써 대기 중으로 유전막이 노출되어 오염 및 막의 전기적인 특성에 나쁜 영향을 줄 수 있다.
본 발명은 상기와 같이 종래의 고유전막의 문제점을 해결하기 위하여 안출한 것으로, 유전율이 높으며 전기적, 물리적 특성이 향상된 고유전막 및 그를 이용한 캐패시터를 제공하는데 그 목적이 있다.
도1은 종래 고유전막의 제조과정을 나타낸 공정 단면도
도2는 고유전막을 이용한 본 발명 캐패시터의 제조과정을 나타낸 공정 단면도
도3a는 한번에 고유전막을 형성한 유전막의 표면을 나타낸 AFM사진
도3b는 본 발명 고유전막의 표면을 나타낸 AFM사진
도4는 본 발명 고유전막의 조성에 따른 표면의 거친 정도를 측정한 그래프
* 도면의 주요부분에 대한 부호의 설명
11 : 절연막 12 : 폴리 실리콘 플러그(plug)
13 : 하부 전극 14 : 실리콘 산화막
15 : 제 1 유전막 16 : 제 2 유전막
17 : 상부 전극
본 발명의 목적을 달성하기 위한 본 발명 고유전막은 기판을 준비하는 단계, 상기 기판상에 제 1 조성을 갖는 BST층을 형성하는 단계, 상기 제 1 조성을 갖는 BST층상에 제 2 조성을 갖는 BST층을 연속적으로(in-situ) 형성하는 단계를 포함하여 제조된다.
이와 같은 본 발명의 고유전막의 제조방법 및 그를 이용한 캐패시터의 제조방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도2는 본 발명의 고유전막의 제조방법 및 그를 이용한 캐패시터의 제조를 나타낸 공정 단면도이고, 도3a 는 한번에 고유전막을 형성한 고유전막의 표면을 나타낸 AFM 사진이고, 도3b는 두단계에 걸쳐 연속적으로 고유전막을 형성한 본 발명의 고유전막의 표면을 나타낸 AFM 사진이다.
그리고 도4는 본 발명 고유전막의 조성에 따른 표면의 거친 정도를 측정한 데이터도이다.
먼저 본 발명의 고유전막 제조방법의 개요를 설명하면 Ba와 Sr의 조성에 따라 합성하여 형성되는 BST 유전막은 그 조성이 변화함에 따라 유전막의 물성이 변화하는 특성이 있다.
예를 들어 Ba와 Sr이 같은 양의 조성비일 때 최대의 유전율을 갖는 박막이 형성된다.
그리고 Ba의 조성비가 클수록 핵을 생성할 수 있는 위치(Nucleation Site)가 감소하여 핵생성 밀도가 감소되므로 표면이 거친 유전막이 형성된다. 그러므로 초기에 핵을 생성할 수 있는 지점을 많게하기 위하여 Ba의 조성을 동일 온도에서 적게준다.
본 발명에서는 이와 같이 최대의 유전율을 갖고 표면이 매끈한 유전막을 형성하기 위하여 두단계에 거쳐서 유전막을 형성하는 방법을 사용한다.
도2a에 도시한 바와 같이 본 발명에 따른 고유전막 및 그를 이용한 캐패시터의 제조방법은 기판(10) 상에 절연막(11)을 증착한 후 상기 절연막(11)상에 감광막을 도포하고 노광 및 현상 공정을 통하여 선택적으로 감광막을 제거하고 제거되고 남은 감광막을 마스크로 이용하여 절연막(11)을 식각하므로써 절연막(11) 내에 홀을 형성한다. 다음에 전면에 폴리 실리콘을 증착하여 이 홀 안에만 폴리 실리콘에 남도록 폴리 실리콘을 제거하여 폴리실리콘 플러그(plug)(12)를 형성한다.
그리고 절연막(11)과 폴리실리콘 플러그(plug)(12)상에 스퍼터링에 의해 Ru로 이루어진 하부 전극(13)을 증착하고 이 하부 전극(13)상에 실리콘 산화막(14)을 증착한다.
다음으로 도2b에 도시한 바와 같이 폴리실리콘 플러그(plug)(12)를 포함하도록 실리콘 산화막(14) 전면에 감광막을 도포하여 노광 및 현상한다. 그리고 감광막을 마스크로 이용하여 실리콘 산화막(14)을 하부 전극(13)의 소정 부분이 드러나도록 식각하고 또한 상기 제거되고 남은 감광막을 마스크로 이용하여 절연막(11)의 소정 부분이 드러나도록 하부 전극(13)을 이방성 식각 한다. 이후에 감광막을 제거한다.
이후에 도2c에 도시한 바와 같이 절연막(11)과 하부 전극(13)상에 표면이 매끈한 유전막을 형성하기 위해서는 초기에 표면에서의 핵을 생성할 수 있는 지점을 많게 하여야 한다. 이에 따라 BST층을 증착할 때 MOCVD(Metal-Organic Chemical Vapor Deposition)법을 사용하여 0.1∼10 Torr의 압력과 400∼650℃정도의 온도하에서 Ba와 Sr의 조성비(Ba / (Ba +Sr))를 조절하여 핵생성층으로 사용하기 위하여 원하는 Ba와 Sr 전체조성에 대한 Ba 조성비 X가 0∼0.4인 BST막을 20∼2000Å 정도의 두께로 증착한다. 예를 들어서 X가 0.1인 경우는 Ba0.1Sr0.9TiO3인 제 1 유전막(15)을 증착하게 되는 것이다.
다음으로 도2d에 도시한 바와 같이 제 1 유전막(15) 상에 최대의 유전율을 갖도록 연속하여 MOCVD(Metal-Organic Chemical Vapor Deposition)법을 사용하여 0.1∼10 Torr의 압력하에서 원하는 조성보다 낮거나 같은 정도의 온도(400∼650℃)하에서 Ba와 Sr의 전체조성에 대한 Ba의 조성비(Ba / (Ba +Sr)) X가 0.5인 Ba0.5Sr0.5TiO3의 제 2 유전막(16)을 300∼1500Å정도 두께로 형성한다. 이렇게 제 1 유전막(15)과 제 2 유전막(16)을 형성하면 실제 원하는 조성의 두께가 상대적으로 훨씬 두껍기 때문에 유전율의 손실 없이 표면이 매끈한 고유전막을 제조할 수 있다.
다음으로 도2e에 도시한 바와 같이 제 2 유전막(16) 상에 스퍼터링 방법으로 Ru로 이루어진 상부 전극(17)을 형성한다.
다음으로 도3a에 도시한 바와 같이 한스텝으로 형성한 BST막의 표면 AFM 사진을 설명하면 한스텝으로 Ba0.5Sr0.5TiO3의 조성을 갖는 고유전막을 형성하였기 때문에 핵생성층(uncleation layer)이 형성되지 않아서 핵을 생성할 수 있는 지점 (uncleation site)이 적으므로 표면이 거칠어지는 문제가 생긴다.
이어서 도3b에 도시한 바와 같이 표면의 거친 정도가 개선된 본 발명의 고유전막의 AFM 사진은 Ba0.1Sr0.9TiO3의 제 1 유전막(15)을 먼저 형성하여 핵생성층 (uncleation layer)으로 사용하고 다음으로 Ba0.5Sr0.5TiO3의 제 2 유전막(16)을 나중에 형성하여 BST 고유전막의 표면의 거칠기를 개선하였다.
이어서 도4에 도시한 바와 같이 본 발명의 고유전막의 Ba / (Ba +Sr) 조성비에 따른 표면의 거친 정도를 나타낸 그래프 중 도4의(a)는 도3a의 데이터를 나타낸 것으로써 한스텝으로 Ba0.5Sr0.5TiO3의조성을 갖는 고유전막을 한꺼번에 증착하였으므로 핵생성층(uncleation layer)이 형성되지 않아서 핵을 생성할 수 있는 지점 (uncleation site)이 적다. 그래서 Ba 의 조성비가 X=0.5일때까지는 표면의 거칠어지는 정도가 계속 증가되는 것을 볼 수 있다.
이에 반해 도4에 도시한 바와 같이 본 발명의 고유전막의 거친 정도를 나타낸 그래프중 도4의 (b)는 도3b 의 데이터를 나타낸 것으로써 Ba0.1Sr0.9TiO3의 제 1 유전막(15)을 먼저 형성하여 핵생성층 (uncleation layer)으로 사용하고 다음으로 원하는 조성비의 가스를 연속적으로 증착하여 Ba0.5Sr0.5TiO3의 제 2 유전막(16)를 형성하는 것으로써 두 단계에 걸쳐서 형성하므로 Ba 의 조성이 Xg=0.5 일 때, 표면의 거친 정도가 한번에 형성한 BST 고유전막에 비해 작다는 것을 알 수 있다.
본 발명 고유전막 및 그를 이용한 캐패시터의 제조 방법은 다음과 같은 효과가 있다.
첫째, 원하는 조성보다 낮은 양을 갖는 핵생성층 (uncleation layer)을 20∼200Å 정도 두께로 형성한 후 연속적으로 원하는 조성을 갖는 가스를 증착하므로 실제 원하는 조성의 두께보다 훨씬 두껍게 형성할 수 있으므로 유전율의 손실 없이 표면이 거칠어지는 현상을 방지할 수 있고 또한 유전막의 물리적 특성을 향상 시킬수 있다.
둘째, 한 장비 내에서 연속적으로 유전막을 형성할 수 있으므로 공정이 단순화되어 생산성이 향상된다.
Claims (10)
- (1) 기판을 준비하는 단계 ;(2)상기 기판상에 제 1 조성을 갖는 BST층을 형성하는 단계 ;(3)상기 제 1 조성을 갖는 BST층상에 제 2 조성을 갖는 BST층을 연속적으로(in-itu) 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 고유전막의 제조 방법.
- 제1항에 있어서, 제 (2) 단계에서 상기 제 1조성을 갖는 BST층은 Ba와 Sr의 전체 조성에 대한 Ba의 조성비 X가 0∼0.4의 범위인 BaxSr1-x TiO3층인 것을 특징으로 하는 고유전막의 제조 방법.
- 제1항에 있어서, 제 (2) 단계와 제 (3)단계에서 상기 제 1조성을 갖는 BST층과, 상기 제 2 조성을 갖는 BST층은 하나의 MOCVD 장비내에서 연속으로 형성함을 특징으로 하는 고유전막의 제조 방법.
- 제1항에 있어서, 제 (2) 단계에서 상기 제 1 조성을 갖는 BST층은 0.1∼10 Torr의 압력과 400∼650℃정도의 온도하에서 20∼200Å 정도의 두께로 형성함을 특징으로 하는 고유전막의 제조 방법.
- 제1항에 있어서, 제 (3) 단계에서 상기 제 2조성을 갖는 BST층은 0.1∼10 Torr의 압력과 650℃이하에서 300∼1500Å 정도의 두께로 형성함을 특징으로 하는 고유전막의 제조 방법.
- 제1항에 있어서, 제 (3) 단계에서 상기 제 2조성을 갖는 BST층은 Ba와 Sr의 전체 조성에 대한 Ba의 조성비 X가 0.5인 Ba0.5Sr0.5TiO3층인 것을 특징으로 하는 고유전막의 제조 방법.
- (1) 기판을 준비하는 단계 ;(2)상기 기판상에 절연막을 형성하는 단계 ;(3)상기 절연막을 상기 기판이 노출되도록 선택적으로 식각을 하여 콘택홀(Contact Hole)을 형성하는 단계 ;(4)상기 노출된 콘택홀(Contact Hole)에 하부전극을 형성하는 단계 ;(5)상기 절연막과 하부전극상에 제 1 조성을 갖는 BST 층을 형성하는 단계 ;(6)상기 제 1 조성을 갖는 BST층 상에 제 2 조성을 갖는 BST층을 연속적(in-situ)으로 형성하는 단계 ;(7)상기 제 2 조성을 갖는 BST층상에 상부전극을 형성하는 단계를 더 포함함을 특징으로 하는 캐패시터의 제조방법.
- 제7항에 있어서, 제 (5) 단계에서 상기 제 1 조성을 갖는 BST층은 Ba와 Sr의 전체 조성에 대한 Ba의 조성비 (Ba / (Ba +Sr)) X가 0∼0.4의 범위인 BaxSr1-x TiO3층인 것을 특징으로 하는 캐패시터의 제조 방법.
- 제7항에 있어서, 제 (6) 단계에서 상기 제 2 조성을 갖는 BST층은 Ba와 Sr의 전체 조성에 대한 Ba의 조성비 (Ba / (Ba +Sr)) X가 0.5인 Ba0.5Sr0.5TiO3층인 것을 특징으로 하는 캐패시터의 제조 방법.
- 제7항에 있어서, 제 (5) 단계와 제 (6)단계에서 상기 제 1 조성을 갖는 BST 층과, 상기 제 2 조성을 갖는 BST 층은 하나의 MOCVD 장비내에서 연속적으로 형성함을 특징으로 하는 캐패시터의 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960038788A KR100223939B1 (ko) | 1996-09-07 | 1996-09-07 | 고유전막의 제조방법 및 그를 이용한 캐패시터의 제조방법 |
| US08/810,919 US5783253A (en) | 1996-09-07 | 1997-03-05 | Method for forming a dielectric film and method for fabricating a capacitor using the same |
| JP9199763A JP2929435B2 (ja) | 1996-09-07 | 1997-07-25 | 高誘電膜の製造方法及びそれを用いたキャパシタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960038788A KR100223939B1 (ko) | 1996-09-07 | 1996-09-07 | 고유전막의 제조방법 및 그를 이용한 캐패시터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980020346A KR19980020346A (ko) | 1998-06-25 |
| KR100223939B1 true KR100223939B1 (ko) | 1999-10-15 |
Family
ID=19473054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960038788A KR100223939B1 (ko) | 1996-09-07 | 1996-09-07 | 고유전막의 제조방법 및 그를 이용한 캐패시터의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5783253A (ko) |
| JP (1) | JP2929435B2 (ko) |
| KR (1) | KR100223939B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002063A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 비에스티 박막의 형성 방법 및 그를 이용한 캐패시터의제조 방법 |
| KR100418581B1 (ko) * | 2001-06-12 | 2004-02-11 | 주식회사 하이닉스반도체 | 메모리 소자의 제조방법 |
| KR101111623B1 (ko) * | 2009-04-22 | 2012-02-14 | 삼성전기주식회사 | 유전체 및 유전체의 제조방법 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3612839B2 (ja) * | 1996-02-13 | 2005-01-19 | 三菱電機株式会社 | 高誘電率薄膜構造、高誘電率薄膜形成方法および高誘電率薄膜形成装置 |
| US5910880A (en) | 1997-08-20 | 1999-06-08 | Micron Technology, Inc. | Semiconductor circuit components and capacitors |
| US6527865B1 (en) | 1997-09-11 | 2003-03-04 | Applied Materials, Inc. | Temperature controlled gas feedthrough |
| US6191443B1 (en) | 1998-02-28 | 2001-02-20 | Micron Technology, Inc. | Capacitors, methods of forming capacitors, and DRAM memory cells |
| US6730559B2 (en) * | 1998-04-10 | 2004-05-04 | Micron Technology, Inc. | Capacitors and methods of forming capacitors |
| EP1115148A4 (en) * | 1998-08-03 | 2005-06-01 | Nec Corp | APPARATUS AND GAS PHASE SEPARATION METHOD FOR DIELECTRIC METAL OXIDE FILMS |
| US6140200A (en) * | 1998-09-02 | 2000-10-31 | Micron Technology, Inc. | Methods of forming void regions dielectric regions and capacitor constructions |
| KR100392047B1 (ko) * | 1998-12-16 | 2003-07-23 | 동경 엘렉트론 주식회사 | 박막 형성 방법 |
| US6319764B1 (en) * | 1999-08-25 | 2001-11-20 | Micron Technology, Inc. | Method of forming haze-free BST films |
| US6943392B2 (en) * | 1999-08-30 | 2005-09-13 | Micron Technology, Inc. | Capacitors having a capacitor dielectric layer comprising a metal oxide having multiple different metals bonded with oxygen |
| US6444478B1 (en) | 1999-08-31 | 2002-09-03 | Micron Technology, Inc. | Dielectric films and methods of forming same |
| KR100546151B1 (ko) * | 1999-12-28 | 2006-01-24 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 제조방법 |
| KR100353809B1 (ko) * | 1999-12-28 | 2002-09-26 | 주식회사 하이닉스반도체 | 강유전체 캐패시터의 제조 방법 |
| KR100376987B1 (ko) * | 1999-12-28 | 2003-03-26 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 제조방법 |
| US6335049B1 (en) | 2000-01-03 | 2002-01-01 | Micron Technology, Inc. | Chemical vapor deposition methods of forming a high K dielectric layer and methods of forming a capacitor |
| US6207584B1 (en) * | 2000-01-05 | 2001-03-27 | International Business Machines Corp. | High dielectric constant material deposition to achieve high capacitance |
| US7005695B1 (en) | 2000-02-23 | 2006-02-28 | Micron Technology, Inc. | Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region |
| US6558517B2 (en) * | 2000-05-26 | 2003-05-06 | Micron Technology, Inc. | Physical vapor deposition methods |
| WO2002002842A2 (en) * | 2000-06-29 | 2002-01-10 | Applied Materials, Inc. | Low temperature cvd bst deposition |
| US6566147B2 (en) | 2001-02-02 | 2003-05-20 | Micron Technology, Inc. | Method for controlling deposition of dielectric films |
| US6617266B2 (en) | 2001-04-12 | 2003-09-09 | Applied Materials, Inc. | Barium strontium titanate annealing process |
| US6838122B2 (en) * | 2001-07-13 | 2005-01-04 | Micron Technology, Inc. | Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers |
| US20030017266A1 (en) * | 2001-07-13 | 2003-01-23 | Cem Basceri | Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers, including such layers having a varied concentration of barium and strontium within the layer |
| US7011978B2 (en) | 2001-08-17 | 2006-03-14 | Micron Technology, Inc. | Methods of forming capacitor constructions comprising perovskite-type dielectric materials with different amount of crystallinity regions |
| KR100427030B1 (ko) * | 2001-08-27 | 2004-04-14 | 주식회사 하이닉스반도체 | 다성분계 박막의 형성 방법 및 그를 이용한 커패시터의제조 방법 |
| US6819540B2 (en) * | 2001-11-26 | 2004-11-16 | Shipley Company, L.L.C. | Dielectric structure |
| US20040121566A1 (en) * | 2002-12-23 | 2004-06-24 | Infineon Technologies North America Corp | Method to produce low leakage high K materials in thin film form |
| US6855594B1 (en) * | 2003-08-06 | 2005-02-15 | Micron Technology, Inc. | Methods of forming capacitors |
| US7112541B2 (en) * | 2004-05-06 | 2006-09-26 | Applied Materials, Inc. | In-situ oxide capping after CVD low k deposition |
| US7273823B2 (en) * | 2005-06-03 | 2007-09-25 | Applied Materials, Inc. | Situ oxide cap layer development |
| JP4882457B2 (ja) | 2006-03-31 | 2012-02-22 | 富士通株式会社 | 薄膜キャパシタおよびこれを有する半導体装置 |
| US8875363B2 (en) * | 2008-09-25 | 2014-11-04 | Cda Processing Limited Liability Company | Thin film capacitors on metal foils and methods of manufacturing same |
| JP5532505B2 (ja) * | 2009-07-23 | 2014-06-25 | 日本電気硝子株式会社 | コンデンサー用ガラスフィルム |
| JP2015133392A (ja) | 2014-01-10 | 2015-07-23 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5383088A (en) * | 1993-08-09 | 1995-01-17 | International Business Machines Corporation | Storage capacitor with a conducting oxide electrode for metal-oxide dielectrics |
| US5589284A (en) * | 1994-08-01 | 1996-12-31 | Texas Instruments Incorporated | Electrodes comprising conductive perovskite-seed layers for perovskite dielectrics |
| US5635741A (en) * | 1994-09-30 | 1997-06-03 | Texas Instruments Incorporated | Barium strontium titanate (BST) thin films by erbium donor doping |
-
1996
- 1996-09-07 KR KR1019960038788A patent/KR100223939B1/ko not_active IP Right Cessation
-
1997
- 1997-03-05 US US08/810,919 patent/US5783253A/en not_active Expired - Lifetime
- 1997-07-25 JP JP9199763A patent/JP2929435B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100418581B1 (ko) * | 2001-06-12 | 2004-02-11 | 주식회사 하이닉스반도체 | 메모리 소자의 제조방법 |
| KR20030002063A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 비에스티 박막의 형성 방법 및 그를 이용한 캐패시터의제조 방법 |
| KR101111623B1 (ko) * | 2009-04-22 | 2012-02-14 | 삼성전기주식회사 | 유전체 및 유전체의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5783253A (en) | 1998-07-21 |
| JPH1098169A (ja) | 1998-04-14 |
| KR19980020346A (ko) | 1998-06-25 |
| JP2929435B2 (ja) | 1999-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100223939B1 (ko) | 고유전막의 제조방법 및 그를 이용한 캐패시터의 제조방법 | |
| KR0155918B1 (ko) | 선택적 텅스텐질화박막을 이용한 반도체장치의 캐패시터 형성방법 | |
| US5843818A (en) | Methods of fabricating ferroelectric capacitors | |
| US5923970A (en) | Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure | |
| KR100390952B1 (ko) | 커패시터 제조 방법 | |
| US6583021B2 (en) | Method of fabricating capacitor having hafnium oxide | |
| US5714402A (en) | Method for fabricating a capacitor of a semiconductor device and the structure of the same | |
| KR100235949B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100480469B1 (ko) | 반도체 소자내 커패시터 제조방법 | |
| KR100464649B1 (ko) | 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법 | |
| US6762091B2 (en) | Methods for manufacturing semiconductor devices having a metal layer | |
| KR100401525B1 (ko) | 캐패시터 및 그 제조방법 | |
| KR100190025B1 (ko) | 반도체장치의 커패시터 형성방법 | |
| KR100199364B1 (ko) | 반도체 소자의 전하저장전극 형성방법 | |
| KR100311034B1 (ko) | 반도체장치의캐패시터제조방법 | |
| KR20010027083A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100275116B1 (ko) | 반도체소자의커패시터형성방법 | |
| US6762090B2 (en) | Method for fabricating a capacitor | |
| US6713363B1 (en) | Method for fabricating capacitor of semiconductor device | |
| KR20040102277A (ko) | 유전막 형성방법 | |
| KR100465635B1 (ko) | 반도체 소자의 커패시터 형성방법 | |
| KR100293722B1 (ko) | 액체 유기금속 원료로 형성되는 비에스티 유전막을 갖는 캐패시터 제조 방법 | |
| KR100399940B1 (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| KR100361212B1 (ko) | 커패시터의 하부 전극 형성 방법 | |
| KR20020015421A (ko) | 고유전체 캐패시터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140623 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20150623 Year of fee payment: 17 |
|
| EXPY | Expiration of term |