KR100392047B1 - 박막 형성 방법 - Google Patents

박막 형성 방법 Download PDF

Info

Publication number
KR100392047B1
KR100392047B1 KR10-2001-7007391A KR20017007391A KR100392047B1 KR 100392047 B1 KR100392047 B1 KR 100392047B1 KR 20017007391 A KR20017007391 A KR 20017007391A KR 100392047 B1 KR100392047 B1 KR 100392047B1
Authority
KR
South Korea
Prior art keywords
substrate
gas
temperature
crystal
metal oxide
Prior art date
Application number
KR10-2001-7007391A
Other languages
English (en)
Other versions
KR20010093162A (ko
Inventor
리우이준
신리키히로시
마가라다카시
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20010093162A publication Critical patent/KR20010093162A/ko
Application granted granted Critical
Publication of KR100392047B1 publication Critical patent/KR100392047B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/409—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Oxygen, Ozone, And Oxides In General (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명의 박막 형성 방법에서는 박막 형성 대상의 기판 분위기를 예컨대 0.01 Torr 이하의 고진공도로 설정한 상태에서, 약 450℃ 정도로 가열된 기판 표면상에 유기 금속 화합물의 가스와 산화 가스를 도입하여, 기판 표면에 유기 금속 화합물을 구성하고 있는 금속 산화물로 이루어지는 복수의 결정핵을 형성하고 있다. 이어서, 기판 분위기를 상기한 제1 진공도보다 저진공도로 설정한 상태에서, 약 450℃ 정도로 가열된 기판 표면에 연속해서 유기 금속 화합물의 가스와 산화 가스를 도입하여, 금속 산화물로 이루어지는 막을 기판 표면상에 형성하도록 하고 있다. 상기한 공정 중에서 제1 공정에서는 진공도를 상이한 재료의 표면에서 금속 산화물의 결정이 제1 온도에서 성장하는 진공도로 설정하고, 결정핵이 성장된 경우에 형성되는 결정립이 인접한 결정핵으로부터 성장하는 결정립과 접촉하도록 복수의 결정핵을 고밀도로 형성하고 있다. 또한, 제2 공정에서는 기판의 온도를 상이한 재료의 표면에서 금속 산화물이 결정 성장하는 온도 미만으로 설정한다.

Description

박막 형성 방법{METHOD OF FORMING THIN FILM}
반도체 집적 기술의 급속한 개발에 따라 반도체 집적 장치를 구성하는 여러 가지의 부품에 대해서도 소형화와 고속화 및 고집적화가 도모되고 있다. 예컨대, 반도체 기억 장치의 분야는 전술한 과제에 부가해서 대용량화의 요구도 증가하고 있고, 개발 기술의 템포도 매우 빠르다. 예를 들어 설명하면, 반도체 기억 장치의 대표적인 것 중 하나인 DRAM(다이나믹 랜덤 액세스 메모리)에 있어서는 주요 구성 요소 중 하나인 커패시터의 소형화와 단위 면적당의 용량 증가가 요구되고 있다. DRAM의 커패시터의 형태로서 일반적으로 이용되고 있는 유전체는 반도체 공정의 관점으로부터 실리콘 산화물을 이용하는 것이 일반적이다. 그러나, 실리콘 산화물에서는 유전율이 10 이하로 단위 면적당 용량은 4 fF/㎛2이기 때문에, 단위 면적당 용량 증가 요구에 대응할 수 없다. 이 때문에, 최근에는 실리콘 산화물보다도 유전율이 높은 BST 등이 주목받게 되었다.
여기서, 상기한 DRAM의 구성에 관해서 간단히 설명한다.
도 13은 Si 기판(1301)상에 형성된 DRAM 메모리 셀의 일부를 도시하고 있다. 이러한 DRAM의 메모리 셀은 트랜지스터(1302)와 커패시터(1310)에 의해 구성되어 있다. 트랜지스터(1302)는 드레인 단자에 접속해 있는 플러그(1303)를 통해 커패시터(1310)와 접속하고 있다. 이 플러그(1303)는 산화실리콘 등의 절연물로 이루어지는 층간 절연막(1304)에 형성된 접촉 홀(contact hole)내에 형성되어 있다.
또한, 플러그(1303)는 예컨대, 도전성을 갖도록 불순물이 첨가된 폴리실리콘으로 구성되고, 커패시터(13l0)의 한쪽 전극이 되는 기억 노드(1305)에 접속되어 있다. 기억 노드(1305)는 평탄한 층간 절연막(1304) 상에 형성되어, 예컨대, 백금 또는 루테늄 또는 산화루테늄 등의 막으로 구성되어 있다. 또, 기억 노드(1305)는 예컨대, TiN 등의 방호막(1303a)을 통해 플러그(1303)에 접속하여 형성되어 있다.
그리고, 기억 노드(1305)를 포함하는 층간 절연막(1304)상에 용량막(1306)이 형성되어 있다. 또한, 이 용량막(1306)상에는 셀 플레이트(1307)가 형성되고, 기억 노드(1305)와 용량막(1306)과 셀 플레이트(1307)로 커패시터(1310)가 구성되어 있다. 그리고, 이 커패시터(1310) 위에, 상부 층간 절연막(1308)이 형성되어 있다. 그리고, 도시 생략되어 있지만, 상부 층간 절연막(l308)상에는 트랜지스터(1302)의 게이트에 접속하는 워드선이나 소스 단자에 접속하는 비트선 등이 배치되어 있다. 이상 도시한 바와 같이, 트랜지스터상에 층간 절연막(1304)을 통해 형성된 커패시터가 되는 한 쪽 전극을 덮도록 용량막은 형성된다.
이러한 커패시터용의 용량막에 요구되는 성능으로서는, 첫번째로 높은 유전율을 갖고 있는 것이 중요하다. 이러한 높은 유전율을 갖는 재료로서, Ba, Sr, Ti,Pb, Zn, Bi, Ta 등을 구성 원소로 하는 화합물이 있다. 그리고, 상술한 커패시터용의 용량막에 요구되는 성능으로서 두번째로 누설 전류가 작은 것이 중요하다.
한편, 높은 유전율을 갖는 재료를 이용하더라도, 1G 비트 이상의 DRAM은 평면 커패시터로 실현할 수 없고, 상술한 바와 같이 입체 구조를 채용하는 것이 불가결해 진다. 커패시터를 입체 구조로 하기 위해서는 입체 구조의 기억 노드의 평탄부 및 측벽부도 막 두께, 조성, 특성이 균일한 막을 형성할 수 있고, 복잡한 단차 형상에 대한 피복성이 우수한 박막 형성 방법이 필요하게 된다.
이 단차 피복성이 우수한 박막 형성 기술로서는, 화학 증기 증착(CVD)법이 사용되고 있다. 그러나, 이 CVD 법에서는 형성하는 박막을 구성하는 재료의 원료를 기체 상태로 기판 상에 수송해야 한다. CVD용 원료로서 가장 바람직한 것은 실온에서 기체인 가스이다. 가스를 원료로서 이용하는 경우, 공급량은 가스의 유량만으로 결정되기 때문에 제어성이 우수하다. 그러나, 고유전체 또는 강유전체의 재료가 되는 상술한 원소의 실온에서 기체의 화합물은 존재하지 않는다. 따라서, 높은 유전율을 갖는 재료를 CVD로 형성할 경우, 원료를 공급하는 수단은 버블링된다. 또, 엄밀히 말하면, 고체 원료의 경우, 원료를 공급 수단은 승화시키게 된다.
버블링으로 원료를 공급할 경우, 원료 가스로서는 액체 상태가 보다 안정된 공급량 제어를 할 수 있다. 또한, 원료 가스에 요구되는 것은 증기압이 높은 것, 가능하다면 실온 이하에서 충분한 증기압이 있는 것이다. 그러나, 상술한 어떤 원소의 화합물도 증기압이 충분히 높은 화합물은 거의 없고, 얼마간의 증기압을 갖는 화합물은 거의가 유기 금속 화합물이 된다.
이러한 관점에서, 티타늄산 바륨(BaTiO3: BT), 티타늄산 스트론튬(SrTiO3: ST) 및 BT와 ST의 고용체인 BST가 상술한 CVD법으로 형성될 수 있는 DRAM의 용량막 재료로서 주목받고 있다.
즉, 우선, BT와 ST는 유전율이 100 정도, BST는 유전율이 약 200∼300정도로 고유전체이며, 상술한 용량막에 요구되는 하나의 성능을 만족시키고 있다. 또한, 바륨이나 스트론튬 또한 티탄은 유기 화합물이 존재하고, BT, ST 또는 BST의 박막은 MO(Metal Organic) CVD법에 의해 형성할 수 있다. 이 박막 형성 방법은 유기 금속 화합물(MO)을 이용하여 비교적 저온(400∼500℃)에서 금속이나 화합물의 막을 형성하는 열 CVD법이다. 이와 같이, BT, ST 또는 BST의 박막은 우수한 단차 피복성을 얻을 수 있는 CVD법으로 형성될 수 있고, 전술한 용량막에 요구되는 두번째 성능도 만족시키고 있다.
BST 막의 MOCVD 법에 의한 형성은 일반적으로 박막 형성 대상 기판을 가열한 상태에서 기판상에 예컨대, 기화한 Ba(thd)2, Sr(thd)2및 Ti(O-iPr)2(thd)2를 공급함으로써, 기판상에 BST 막을 형성하도록 하고 있다. 여기서, Ba(thd)2는 바륨 소스, Sr(thd)2는 스트론튬 소스, Ti(O-iPr)2(thd)2는 티탄 소스이다.
그리고, 상기한 BST 막 형성시의 기판 온도를 너무 고온으로 하면, 단차 피복성이 뒤떨어지기 때문에, 종횡비가 3 이상의 단차인 경우, 단차 피복성을 90% 이상으로 설정하기 위해서 450℃ 이하의 온도 범위에서 가열되고 있다. 한편, 온도를 낮게 하면, 박막 형성 속도가 늦어지기 때문에, BST 막의 형성에서는 기판 온도를약 450℃ 정도로서 가열을 행하도록 하고 있다.
그런데, MOCVD 법으로 BST 막을 형성할 경우, 박막 형성 대상의 기판 온도가 500℃ 이상이 되지 않으면, 형성된 BST 막을 용량막에 이용할 수 있는 고유전율이 되는 결정 상태가 되지 않는다. 즉, 상술한 약 450℃ 정도의 기판 온도로 박막을 형성한 경우, BST 막은 비정질 상태가 되어, 용량막으로서는 적합하지 않다. 이 때문에, 종래에는 후술하는 바와 같이, 3단계의 박막 형성에 의해 용량막으로서 이용할 수 있는 결정 상태로 하는 BST 막을 단차 피복성이 양호한 상태로 형성하도록 하고 있다(참고 문헌: 일본 특개평8-176826호 공보).
우선, 첫번째로 소정의 MOCVD 장치를 이용하여 원하는 단차 피복성을 얻을 수 있는 기판 온도에서 티타늄산 스트론튬의 막(ST 막)을 얇게 형성한다. ST 막은 BST과 비교하여 용이하게 이종 기판상에서 결정 성장하기 때문에, 비교적 얇은 막 두께로 결정성이 우수한 페로브스카이트(perovskite) 상태의 초기막을 얻을 수 있다.
두번째로, 별도의 가열 장치를 이용하여 얇은 ST 막이 형성된 기판을 적외선 가열 램프에 의해 가열하여 얇게 형성한 ST 막의 결정화를 촉진시키고, 그 ST 막 위에 형성하는 막이 결정 상태가 되기 쉽게 한다.
세번째로, 다시 MOCVD 장치를 이용하여 ST 막상에 Sr과 비교하여 Ba가 많은 BST 막을 형성한다. 이 Ba가 많은 BST 막으로 이루어지는 층에 의해, 이후의 열처리에 있어서 기초막인 ST 막에 대하여 Ba의 공급이 행해진다.
네번째로, Sr과 비교하여 Ba가 많은 BST 막상에 이번에는 Sr과 Ba가 1 : l비율의 BST 막을 형성한다. 이 박막 형성시에는 기초막에 결정막으로 되어 있는 ST 막이 있기 때문에, BST 막이 결정 상태로 형성된다.
다섯번째로, 별도의 가열 장치를 이용하여 상기한 3층 막이 형성된 기판을 적외선 가열 램프에 의해 가열하여 형성한 BST 막의 결정화를 촉진시킴과 동시에, 최하층의 얇은 ST 막에 대하여 Ba를 공급하여 전체 구조를 용량막으로서 이용할 수 있는 결정 상태인 BST 막이 된 상태로 형성된다.
이상과 같이 함으로써, 단차 피복성이 양호하고, 또한, 결정성이 양호한 상태로 BST 막을 형성할 수 있다.
그런데, 종래에는 상술한 바와 같이 많은 공정을 필요로 하고 있었기 때문에, 시스템이 대형화하여 박막 형성에 이용하는 장치의 비용을 증가시킴으로써, 결과적으로, 제품 단가를 높게 하였다.
따라서, 본 발명의 주목적은, 상기한 문제점을 해소하기 위해서 이루어진 것으로서, 비용을 억제시킨 상태에서 단차의 이종(異種) 재료 표면상에 BST 등의 금속 산화물의 결정막을 단차 피복성이 양호한 상태로 형성하는 데에 있다.
본 발명은 박막 형성 방법에 관한 것으로, 예컨대 반도체 기억 장치에 이용되는 (Ba, Sr)Ti3(티타늄산 바륨 스트론튬: 이하 BST라고 한다)에 관한 것이다.
도 1은 본 발명의 제1 실시예에서 이용하는 CVD 장치의 개략적인 구성을 도시한 구성도.
도 2a∼도 2e는 본 발명의 실시예에서의 박막 형성 방법을 DRAM 용량막의 형성을 예로 들어 설명한 설명도.
도 3은 결정핵의 형성과 온도 및 압력과의 관계를 도시하는 그래프도.
도 4는 제1 실시예에서의 막 형성 공정을 도시한 플로우차트.
도 5는 BST 막의 유전 특성을 도시하는 그래프도.
도 6은 제2 실시예에서의 막 형성 공정을 도시한 플로우차트.
도 7은 본 발명의 제3 실시예에서 이용하는 CVD 장치의 개략적인 일부 구성을 도시한 구성도.
도 8은 제3 실시예에서의 막 형성 공정을 도시한 플로우차트.
도 9는 제4 실시예에서의 막 형성 공정을 도시한 플로우차트.
도 10은 제5 실시예에서의 막 형성 공정을 도시한 플로우차트.
도 11은 본 발명의 실시예에서 이용하는 다른 CVD 장치의 개략적인 구성을 도시한 구성도.
도 12는 본 발명의 실시예에서 이용하는 다른 CVD 장치의 개략적인 구성을 도시한 구성도.
도 13은 일반적인 DRAM의 구성을 모식적으로 도시한 단면도.
이러한 목적을 달성하기 위해서, 본 발명의 하나의 형태에 따르면, 우선 제1 공정으로서, 분위기를 제1 진공도로 한 상태에서 제1 온도로 가열한 기판 표면상에 유기 금속 화합물의 기체와 산소 가스를 도입하여 기판 표면에 유기 금속 화합물을 구성하고 있는 금속 산화물로 이루어지는 복수의 결정핵을 형성한다. 다음에, 제2 공정으로서, 분위기를 제1 공정보다 저진공인 제2 진공도로 한 상태에서 제2 온도로 가열한 기판 표면에 유기 금속 화합물의 기체와 산소 가스를 도입하여 금속 산화물로 이루어지는 결정 박막을 기판 표면상에 형성하도록 했다. 그리고, 제1 공정에서는, 제1 진공도는 상이한 재료의 표면에서 상기한 금속 산화물의 결정이 제1 온도로 성장하는 진공도로 하고, 결정핵이 성장한 경우에 형성되는 결정립이 인접한 결정핵으로부터 성장하는 결정립과 접촉하도록 복수의 결정핵을 고밀도로 형성하고, 제2 공정에서는, 제2 온도를 상이한 재료의 표면에서 금속 산화물이 결정 성장하는 온도 미만으로 설정하고 있다. 상기한 2개의 공정에서, 유기 금속 화합물로서는 스트론튬 유기 화합물, 바륨 유기 화합물 및 티탄 유기 화합물을 이용하도록 하고 있다. 또한, 유기 금속 화합물로서, 스트론튬 유기 화합물 또는 바륨 유기 화합물 중 어느 한 쪽과 티탄 유기 화합물을 이용하도록 하고 있다. 또한, 제l 공정에서는, 스트론튬 유기 화합물 또는 바륨 유기 화합물 중 어느 한 쪽의 기체와 티탄 유기 화합물의 기체와 산소 가스를 기판 표면에 도입하고, 제2 공정에서는, 스트론튬 유기 화합물의 기체, 바륨 유기 화합물의 기체, 티탄 유기 화합물의 기체 및 산소 가스를 기판 표면에 도입하도록 하고 있다.
본 발명에 따르면, 결정핵을 형성한 뒤, 상이한 재료의 표면에서 금속 산화물이 결정 성장하지 않는 온도 범위인 단차 피복성이 우수한 온도에서, 예컨대 BST 등의 금속 산화물의 결정막이 형성된다.
또한, 본 발명의 다른 형태에 따르면, 우선 사전 처리로서 박막 형성 대상의 기판 표면을 플라즈마에 노출하고, 이 후, 제1 공정으로서 분위기를 제1 진공도로 설정한 상태에서 제1 온도로 가열한 기판 표면상에 유기 금속 화합물의 기체와 산소 가스를 도입하고, 기판 표면에 유기 금속 화합물을 구성하고 있는 금속 산화물로 이루어진 복수의 결정핵을 형성한다. 다음에, 제2 공정으로서, 분위기를 제2 진공도로 설정한 상태에서 제2 온도로 가열한 기판 표면에 유기 금속 화합물의 기체와 산소 가스를 도입하여 금속 산화물로 이루어지는 막을 기판 표면상에 형성한다. 그리고, 제1 공정에서는, 제1 진공도는 사전 처리를 행한 기판 표면에 상기한 금속 산화물의 결정이 제1 온도에서 성장하는 진공도로 하여 결정핵이 성장한 경우에 형성되는 결정립이 인접한 결정핵으로부터 성장하는 결정립과 접촉하도록 복수의 결정핵을 고밀도로 형성하고, 제2 공정에서는, 제2 온도를 상이한 재료의 표면에서 금속 산화물이 결정 성장하는 온도 미만으로 설정하였다. 상기한 공정에서, 유기 금속 화합물로서는 스트론튬 유기 화합물과 바륨 유기 화합물과 티탄 유기 화합물을 이용하도록 하였다. 또한, 유기 금속 화합물로서 스트론튬 유기 화합물 또는 바륨 유기 화합물 중 어느 한 쪽과 티탄 유기 화합물을 이용하도록 하였다. 또한, 제1 공정에서는, 스트론튬 유기 화합물 또는 바륨 유기 화합물 중 어느 한 쪽의 기체와 티탄 유기 화합물의 기체와 산소 가스를 기판 표면에 도입하고, 제2 공정에서는, 스트론튬 유기 화합물의 기체와 바륨 유기 화합물의 기체와 티탄 유기 화합물의 기체와 산소 가스를 기판 표면에 도입하도록 했다.
본 발명에 따르면, 결정핵을 형성한 뒤, 상이한 재료의 표면에서 금속 산화물이 결정 성장하지 않는 온도 범위인 단차 피복성이 우수한 온도에서, 예컨대 BST 등의 금속 산화물의 결정막이 형성되고 있다.
또한, 본 발명의 다른 형태에 따르면, 제1 공정으로서, 분위기를 제1 진공도로 설정한 상태에서 제1 온도로 가열한 기판 표면상에 유기 금속 화합물의 기체와 산소 가스를 도입하여 기판 표면에 유기 금속 화합물을 구성하고 있는 금속 산화물로 이루어지는 복수의 결정핵을 형성한다. 이어서, 제2 공정으로서, 분위기를 제2 진공도로 설정한 상태에서 제2 온도로 가열한 기판 표면에 유기 금속 화합물의 기체와 산소 가스를 도입하여 금속 산화물로 이루어지는 막을 기판 표면상에 형성한다. 그리고, 제1 공정에서는, 제1 온도는 상이한 재료의 표면에서 상기한 금속 산화물의 결정이 제1 진공도로 성장하는 온도로 하고, 결정핵이 성장한 경우에 형성되는 결정립이 인접한 결정핵으로부터 성장하는 결정립과 접촉하도록 복수의 결정핵을 고밀도로 형성하고, 제2 공정에서는, 제2 온도를 상이한 재료의 표면에서 금속 산화물이 결정 성장하는 온도 미만으로 설정하였다. 상기한 공정에서 유기 금속 화합물로서는 스트론튬 유기 화합물과 바륨 유기 화합물과 티탄 유기 화합물을 이용하도록 하고 있다. 또한, 유기 금속 화합물로서 스트론튬 유기 화합물 또는 바륨 유기 화합물 중 어느 한 쪽과 티탄 유기 화합물을 이용하도록 하고 있다. 또한, 제1 공정에서는 스트론튬 유기 화합물 또는 바륨 유기 화합물 중 어느 한 쪽의 기체와 티탄 유기 화합물의 기체와 산소 가스를 기판 표면에 도입하고, 제2 공정에서는, 스트론튬 유기 화합물의 기체와 바륨 유기 화합물의 기체와 티탄 유기 화합물의 기체와 산소 가스를 기판 표면에 도입하도록 하고 있다.
본 발명에 따르면, 결정핵을 형성한 뒤, 상이한 재료의 표면에서 금속 산화물이 결정 성장하지 않는 온도 범위인 단차 피복성이 우수한 온도에서, 예컨대 BST 등의 금속 산화물의 결정막이 형성된다.
또한, 본 발명의 다른 형태에 따르면, 박막 형성 대상의 기판 분위기를 소정의 진공도로 설정한 상태에서 제l 온도로 가열한 기판 표면상에 유기 금속 화합물의 기체와 산화 가스와 불활성 가스를 도입하여 기판 표면에 유기 금속 화합물을 구성하고 있는 금속 산화물로 이루어지는 복수의 결정핵을 형성하는 제1 공정과, 기판 분위기를 소정의 진공도로 설정한 상태에서 제2 온도로 가열한 기판 표면에 유기 금속 화합물의 기체와 산화 가스를 도입하여 금속 산화물로 이루어지는 막을 기판 표면상에 형성하는 제2 공정을 구비하고, 제1 공정에서는, 유기 금속의 베이스 분압은 상이한 재료의 표면에서 금속 산화물의 결정이 제1 온도에서 성장하는 진공도로 하고, 결정핵이 성장한 경우에 형성되는 결정립이 인접한 결정핵으로부터 성장하는 결정립과 접촉하도록 복수의 결정핵을 고밀도로 형성하고, 제2 공정에서는, 제2 온도를 상이한 재료의 표면에서 금속 산화물이 결정 성장하는 온도 미만으로 설정하였다.
본 발명에 따르면, 유기 금속 화합물의 베이스 분압을 내림으로써 결정핵을 형성한 뒤, 상이한 재료의 표면에서 금속 산화물이 결정 성장하지 않는 온도 범위인 단차 피복성이 우수한 온도에서, 예컨대 BST 등의 금속 산화물의 결정막이 형성된다.
이하, 첨부 도면을 참조하여 본 발명의 양호한 실시예를 상세히 설명한다.
(제1 실시예)
우선 본 발명의 제1 실시예에 관해서 설명한다. 실시예 l에서는 BST 막의 형성을 예로 들어 설명한다. 또한, 제1 실시예에서는 BST 막을 전술한 DRAM 용량막에이용하는 경우에 관해서 설명한다.
우선, 본 발명을 설명하기 위해서 이용되는 CVD 장치의 개요에 관해서 설명한다. 도 1에 도시한 바와 같이, 반응실(101)은 기밀 용기이며, 반응실(101) 내부에는 베이스 위에 적재된 기판 스테이지(102)가 배치되고, 기판 스테이지(102)에 웨이퍼(l03)가 적재되도록 되어 있다. 도 1에는 도시 생략되어 있지만. 반응실(101)은 주위에 배치된 가열 수단에 의해 반응실(101)의 벽 온도를 250℃ 까지로 가열할 수 있는 구성으로 되어 있다. 기판 스테이지(102)에는 웨이퍼(103)를 하측에서 가열하기 위한 히터가 내장되어 있고, 도시는 생략되어 있지만, 반응실(101)내에 플라즈마를 발생하기 위해서 RF 전원에 접속되어 고주파 전력을 반응실(101)내에 공급하는 전극도 배치되어 있다.
반응실(101)내의 상면에는 기판 스테이지(102)에 대향하여 확산판(104)이 배치되고, 이 확산판(104)에 의해 소스 가스가 기판 스테이지(102)측으로 확산하여 공급된다. 확산판(104)의 이면에는 혼합기(105)가 배치되어, 반응실(101)에 도입되는 각 가스는 혼합기(105)에 의해 혼합되어 확산판(104)으로 공급되고 있다. 또한, 유기 금속 화합물 소스와 산화 가스를 각각 개별 샤워 헤드로부터 공급하는 구성(Post-Mix 방식)으로 해도 좋다.
또한, 반응실(101)의 내부는 진공 펌프(106)에 의해 진공 배기되는 구성으로 되어 있고, 반응실(101)에서 진공 펌프(106)까지의 배기 라인에는 트랩(107)과 압력 제어부(108)가 구비되어 있다. 여기서, 트랩(107)은 트랩(107)이 접속되어 있는 배기 라인에 있어서 배기중에 존재하는 실온에서는 액체로 되는 물질을 제거하는것이다. 또한, 압력 제어부(108)는 진공 펌프(106)의 배기량을 조정함으로써, 반응실(101)내의 진공도를 제어하고 있다. 다만, 최대 진공 도달도는 진공 펌프(106)의 배기 능력에 의해 결정된다.
다음에, 반응실(101)로 도입하는 각 가스의 공급에 관해서 설명한다.
우선, 반응실(101)에는 가스 공급부(111)를 통해 Ar 가스 라인(112), O2가스 라인(113) 및 N2O 가스 라인(114)이 접속되고, 각 가스 라인(112, 113, 114)에 의해 반응실(101)내에 Ar 가스나 O2가스 또는 N2O 가스가 도입된다. 각 가스 라인(112, 113, 114)의 도중에는 공급 가스의 유량을 제어하는 미량 유량 컨트롤러(MFC)(112a, 113a, 114a)가 설치되어, 반응실(101)의 내부로 공급되는 가스의 공급량을 제어하고 있다. 또한, O2와 N2O는 산화물 형성을 위한 가스이다. 또한, Ar 가스는 희석을 위해서 이용되거나 플라즈마 생성을 위해서 이용한다.
또한, 반응실(101)에는 가스 공급부(115)를 통해 예컨대 약 200∼250℃ 정도로 가열된 기화 가스 라인(116)이 접속되고, 이 기화 가스 라인(116)에는 Ar 가스가 도입되는 Ar 가스 라인(117)과 박막을 형성하는 물질인 유기 금속 화합물의 가스를 공급하는 각 원료 가스 공급부(12l, 122, 123)가 접속되어 있다. 이들 각 원료 가스 공급부(121∼123)는 각각 오븐(121a, 122a, 123a) 내에 배치되어 가열할 수 있는 구성으로 되어 있고, 이 원료 가스 공급부(121∼123)의 내부에 저장된 고체 시료를 승화시킬 수 있도록 되어 있다.
또한, 상기한 원료 가스 공급부(12l∼123)에는 Ar 가스 라인(l31)이 접속되고, 가압된 Ar 가스가 MFC(131a)에서 공급량이 제어되고, 또한, 히터(131b)에 의해 가열되어 배압(背壓)으로서 대응하는 오븐에 공급되고 있다. 이어서, 각 원료 가스 공급부(121∼123)로부터 승화함으로써 생성된 박막 형성 재료의 원료 가스를 기화 가스 라인(116)에 송출하도록 하고 있다. 또한, 기화 가스 라인(115)에 송출된 원료 가스가 가스 공급부(115)를 통해 반응실(101)내에 도입된다. 그런데, 상기한 유기 금속 화합물이 승화한 원료 가스가 각 가스 라인을 통과할 때 승화한 유기 금속 화합물은 온도가 내려가면 곧바로 고화하여 가스 라인이 막혀 버린다. 그러나, 기화 가스 라인(116)은 200∼250℃ 정도로 가열되어 있기 때문에, 유기 금속 화합물은 기체 상태를 유지하면서 반응실(101)에 도입된다.
여기서, 우선, 원료 가스 공급부(121)에서는 Ba(thd)2의 고체 시료가 충전되고, 고체인 Ba(thd)2가 오븐(121a)에 의해 가열되어 승화하여 Ba(thd)2의 가스가 발생하도록 되어 있다. 또한, 원료 가스 공급부(122)에는 Sr(thd)2의 고체 시료가 충전되고, 고체인 Sr(thd)2가 오븐(122a)에 의해 가열되어 승화하여 Sr(thd)2가스가 발생하도록 되어 있다. 그리고, 원료 가스 공급부(123)에는 Ti(O-iPr)2(thd)2의 고체 시료가 충전되고, 고체인 Ti(O-iPr)2(thd)2가 오븐(l23a)에 의해 가열되어 승화하여 Ti(O-iPr)2(thd)2가스가 발생하도록 되어 있다.
다음에, 도 1에 표시되는 CVD 장치를 이용하여 본 발명에 의한 BST 박막의 형성 방법을 설명한다. 또, 이하의 설명에서는, DRAM의 기억 노드가 형성된 상태부터 설명한다.
우선, 도 2a에 도시한 바와 같이, 트랜지스터(202)에 플러그(203)를 통해 접속해 있는 기억 노드(205)가 형성된 기판(201)을 준비한다. 기억 노드(205)는 트랜지스터(202)를 덮도록 형성된 층간 절연막(204)상에 형성되어 있다. 층간 절연막(204)은 예컨대, 산화실리콘을 CVD법으로 증착함으로써 형성된다. 그리고, 층간 절연막(204)에 형성된 접촉 홀내에 불순물을 도입한 도전성을 갖는 폴리실리콘을 충전함으로써 플러그(203)가 형성된다.
또한, 기억 노드(205)는 재료의 상호 확산을 억제하기 위해 형성된 방호막(203a)을 통해 플러그(203)에 접속하도록 형성되어 있다. 여기서, 기억 노드(205)는, 예컨대 Pt 등으로 구성되어 있다. 예컨대, 표면에 방호막(203a)을 구비하여 플러그(203)를 형성한 뒤, 층간 절연막(204)상에 스퍼터링법 등으로 Pt 막을 형성하고, 공지의 포토리소그래피 및 에칭 기술에 의해 Pt 막을 패터닝하면 기억 노드(205)를 형성할 수 있다.
다음에, 이상과 같이 기억 노드(205)가 형성된 기판(201)을 준비하면, 기판(201)을 도 1에 도시한 CVD 장치의 기판 스테이지(102)상에 처리 대상 웨이퍼(l03)로서 얹어 놓는다. 그리고, 웨이퍼(103)가 배치된 반응실(101)의 내부를 예컨대, 10-2Torr 이하로 고진공으로 설정한 상태에서, 반응실(101)내에 Ti, Ba, Sr의 각 소스 가스와 함께, O2가스 및 N2O 가스를 공급하여 BST의 증착이 발생하는 상태로 한다. 이 BST의 증착이 발생할 때는 처리 대상 웨이퍼(103)의 온도가450℃ 정도가 되도록, 기판 스테이지(102)의 가열 기구를 제어한다. 이 온도 제어의 결과, 도 2b에 도시한 바와 같이, 적어도 기억 노드(204) 표면에는 BST의 결정핵(206a)이 형성된다. 또, 결정핵을 형성할 때의 기판 온도는 450℃로 한정하는 것이 아니라, 상술한 고진공 상태에서 결정핵이 형성되는 온도 이상으로 하면 된다. 예컨대, 500℃ 이상의 고온으로 해도 좋다. 보다 고온으로 함으로써 결정핵(206a)의 형성이 촉진된다.
이어서, Ti, Ba, Sr의 각 소스 가스와 함께 O2가스 및 N2O 가스를 계속해서 공급하여 BST의 증착이 발생하는 상태로 한 채로, 반응실(101)을 0.l Torr 내지 수 Torr 정도의 저진공 상태로 설정하고, Ti, Ba, Sr의 각 소스 가스의 공급량을 증가시킨다. 또한, 이 때에도 처리 대상 웨이퍼(103)의 온도가 450℃ 정도가 되도록, 기판 스테이지(102)의 가열 기구를 제어한다. 또, 저진공 상태로 했을 때의 기판 온도는 450℃로 한정하는 것은 아니다. 기판 온도는 헤테로 계면(heterointerface)에서 결정 성장이 발생하는 온도 미만에서 원하는 단차 피복성을 얻을 수 있고, 원하는 박막 형성 속도를 얻을 수 있는 온도로 하면 된다. 이상의 사항에 의해, 도 2c에 도시한 바와 같이, 결정핵(206a)이 크게 성장하여, 결과적으로 결정 상태의 BST로 이루어지는 용량막(206)이 형성된다.
상술한 바에 의해, 기억 노드(204) 위를 덮도록 결정 상태(다결정 상태)의 BST로 이루어지는 용량막(206)을 형성할 수 있다.
이어서, 도 2d에 도시한 바와 같이 용량막(206)상에 셀 플레이트(207)를 형성하면, 트랜지스터(202)에 접속하는 커패시터(210)가 형성되게 된다.
커패시터(210)가 형성된 뒤, 도 2e에 도시한 바와 같이 셀 플레이트(207)상에 층간 절연막(208)을 형성한다. 그리고, 층간 절연막(208)상에 비트선 등의 각 배선을 형성하는 것 등에 의해 고유전율의 BST로 이루어지는 용량막(206)이 기억 노드(205)상에 단차 피복성이 양호하게 형성된 DRAM을 얻을 수 있다.
여기서, 우선, 도 2b에서 설명한 결정핵 형성에 관해서 보다 상세히 설명한다.
상술한 BST로 이루어지는 용량막을 형성하는 MOCVD 법에 따르면, 가스로서 기판 표면에 공급되는 박막 형성 재료에 대해 열 등의 에너지를 인가하여, 가스 분자의 여기(勵起)나 분해를 행하여 중간 생성물(선구 물질)을 형성하여 기판 표면에서의 흡착, 확산, 반응 및 해리를 거쳐서 박막을 증착하는 방법이다.
박막 형성을 하는 기판의 분위기를 보다 고진공 상태로 설정하면, 공급된 원료 가스의 농도가 낮고, 선구 물질 분자의 밀도도 낮아져서, 분자끼리의 충돌보다도 분자의 표면 확산 쪽이 발생하기 쉬운 상태로 된다. 이와 같이, 막 형성 대상의 기판 표면에 흡착된 선구 물질 분자가 충분히 표면 확산을 할 수 있는 상태로 하면, 열역학적으로 가장 안정된 상태인 결정핵이 형성되기 쉬워진다. 따라서, 상술한 바와 같이, 기판 분위기를 고진공 상태로 설정함으로써 선구 물질 분자가 충분히 표면 확산을 행할 수 있는 상태로 하면, 이종 재료 표면상에서도 결정핵이 생성되기 쉬운 상태가 된다.
한편, 성장 초기에 있어서 기판 표면에 결정핵이 형성하면, 발생된 결정핵을기원으로 해서 기상으로부터 기판 표면에 공급되는 선구 물질이 차례 차례로 결정핵상에 증착하여 결정립으로까지 성장하는 것으로 생각된다. 그리고, 통상, 이종 재료 표면상에서는 결정이 성장하지 않는 낮은 온도 범위나 낮은 진공도의 상태에서도, 결정핵이 있으면 이 결정핵으로부터 결정이 성장하여 결정 구조를 계속해서 유지할 수 있는 것으로 생각된다.
여기서, 성장 초기의 기판 표면에서 결정핵을 예컨대 1015cm-2이상의 고밀도로 발생시킬 수 있다면, 발생시킨 결정핵이 어느 정도 성장해 나가면, 각각이 서로 연결되어 연속된 결정막이 된다. 그리고, 연속막의 표면에서 새로운 결정핵이 형성되어 임의 다결정막이 형성되어 가는 것으로 가정한다.
따라서, MOCVD 법에 의해, BST 막을 450℃ 정도에서 박막 형성하고자 할 경우에도, 박막 형성 초기에 있어서 기판 표면에 많은 결정핵을 발생시켜 두면, 형성된 많은 결정핵으로부터 결정막을 형성할 수 있기 때문에, 결정핵을 발생시킨 뒤에 형성하는 막 전체 영역을 결정으로 할 수 있어, 평탄한 결정막을 얻을 수 있는 것으로 생각된다. 또한, 막 전체가 결정 상태로 되어 있으면, 부분적으로 성장이 빠른 곳이 없어지기 때문에 부분적으로 결정립이 발생하는 등으로 의한 돌기물의 발생을 억제시킬 수 있다.
따라서, 본 발명의 제1 실시예에서는 상술한 바와 같이, MOCVD 법의 박막 형성 초기에는 박막 형성 대상 기판 분위기의 진공도를 높은 상태로 하여 박막 형성 대상 기판 표면에 고밀도의 결정핵을 형성시키도록 했다. 그런데, 진공도가 높은상태로 MOCVD 법에 의한 박막 형성을 계속하더라도 결정 성장은 지속되지만, 진공도가 높은 상태로는 박막 형성을 위해 공급할 수 있는 소스 가스의 양을 많게 할 수 없다. 그 결과, 진공도가 높은 상태로는 박막 형성 속도가 매우 느리고, 생산성이 저하하여 공정 비용의 증대를 초래하고, 또한 실용적이지 못하다. 그러나, 상술한 바와 같이, 결정핵이 이미 존재하고 있으면, 진공도를 낮게 하여 소스 가스의 공급량을 증가시키더라도 결정막이 형성되기 때문에, 원하는 밀도로 결정핵이 형성된 뒤에는 상술한 바와 같이, 원하는 박막 형성 속도를 얻을 수 있는 진공도로서 박막을 형성하도록 했다. 또, 원하는 밀도로 결정핵이 형성된 뒤에는 상술한 바와 같이, 기판 온도는 이종 재료 표면에서 결정 성장이 발생하는 온도 미만으로 소망하는 단차 피복성을 얻을 수 있는 상태로 한다. 상기한 결정핵의 형성 가능한 온도와 압력 영역은 도 3의 영역 I에 대응한다. 또한, 도 3의 영역 II에 도시한 바와 같이, 압력이 높더라도 500℃ 이상의 고온으로 하면 결정이 성장한다.
이상을 정리하면, 본 발명의 제1 실시예에서는, 도 4에 도시한 바와 같이, 우선, 단계 S11에서, 예컨대 10-2Torr 이하로 분위기를 보다 고진공으로 하여 소스 가스를 공급해서 BST의 증착이 발생하는 상태로 하고, BST를 형성하고자 하는 기판상의 영역에 소망하는 밀도로 BST의 결정핵을 형성한다. 단계 S12에서, 0.1 Torr 내지 수 Torr 정도로 설정하고, 분위기를 통상의 MOCVD 법에 의한 박막 형성의 진공도로서 소스 가스를 공급하여 BST의 증착이 발생하는 상태로 하고, 또한, 이종 재료 표면에서 결정 성장이 발생하는 온도 미만에서 단차 피복성이 양호한 상태로박막 형성할 수 있는 기판 온도로 하여 BST 막을 성장시키도록 하였다.
그 결과, 상기한 제1 실시예에 따르면, 단차 피복성이 양호한 상태로 BST의 결정막을 형성할 수 있게 된다. 또한, 본 제1 실시예에 따르면, 결정핵을 형성하는 공정을 부가했을 뿐이기 때문에, 공정수의 증대를 초래하는 일은 없다. 또한, 결정핵을 형성하는 공정이 부가되었을 뿐이기 때문에, 진공 배기가 가능하고 기판을 가열할 수 있는 반응실을 구비한 CVD 장치를 이용하면 되고, 시스템의 대형화를 초래하는 일은 없다.
도 5에는 본 제1 실시예에 의해 형성한 BST 막과 결정핵을 형성하지 않고 막 형성한 BST 막과의 유전율과 유전 손실을 비교한 결과를 도시하고 있다. 도 5에 있어서, ●표시가 본 제1 실시예에 의한 BST 막(BSTl)의 각 바이어스 전압에서의 유전율의 변화를 나타내고, ■표시가 결정핵을 형성하지 않고 막 형성한 BST 막(BST2)의 각 바이어스 전압에서의 유전율의 변화를 나타내고 있다. 또한, ×표시가 본 제1 실시예에 의한 BST 막(BSTl)의 각 바이어스 전압에서의 유전 손실의 변화를 나타내고, ▲표시가 결정핵을 형성하지 않고 막 형성한 BST 막(BST2)의 각 바이어스 전압에서의 유전 손실의 변화를 나타내고 있다. 도 5로부터 분명한 바와 같이, 본 실시예에 의한 BST 막 쪽이 다른 BST 막에서 보다 높은 유전율을 갖고 있다.
(제2 실시예)
이어서, 본 발명의 제2 실시예에 관해서 설명한다. 본 제2 실시예에서도, BST 막의 형성을 예로 들어 설명한다. 또한, 이후에서도, BST 막을 전술한 DRAM 용량막에 이용하는 경우에 관해서 설명한다. 또한, 본 제2 실시예에서도, 상기 제1 실시예와 마찬가지로, 도 1에 도시한 CVD 장치를 이용한다. 또한, 본 제2 실시예에서도, 도 2a∼도 2e를 이용하여 박막 형성 방법에 관해서 설명한다. 이로 인해, 이 제2 실시예에서는 도 1∼도 2a, 도 2c∼도 2e에 대해서는 상기 제1 실시예와 동일하다.
우선, 도 2a에 도시한 바와 같이, 트랜지스터(202)에 플러그(203)를 통해 접속하고 있는 기억 노드(205)가 형성된 기판(201)을 준비한다. 기억 노드(205)는 트랜지스터(202)를 덮도록 형성된 층간 절연막(204)상에 형성되어 있다. 층간 절연막(204)은 예컨대, 산화실리콘을 CVD 법으로 증착함으로써 형성된다. 그리고, 층간 절연막(204)에 형성된 접촉 홀내에 불순물을 도입하여 도전성을 갖는 폴리실리콘을 충전함으로써 플러그(203)가 형성된다.
또한, 기억 노드(205)는 재료의 상호 확산을 억제하기 위해 형성된 방호막(203a)을 통하여 플러그(203)에 접속하도록 형성되어 있다. 기억 노드(205)는 예컨대 Pt 등으로 구성되어 있다. 예컨대, 표면에 방호막(203a)을 구비하여 플러그(203)를 형성한 뒤, 층간 절연막(204)상에 스퍼터링법 등에 의해 Pt 막을 형성하고, 공지의 포토리소그래피 및 에칭 기술에 의해 Pt 막을 패터닝하면 기억 노드(205)를 형성할 수 있다.
다음에, 이상과 같이 기억 노드(205)가 형성된 기판(201)을 준비하면, 기판(201)을 도 1에 도시한 CVD 장치의 기판 스테이지(102)상에 처리 대상웨이퍼(103)로서 얹어 놓고, 반응실(l01)을 예컨대, 10-2Torr의 고진공으로 설정한 상태에서 반응실(101)내에 Ar 가스를 공급한다. 또한, 플라즈마 처리에는 Ar 가스 외에도 헬륨 등의 불활성 가스나 수소 가스 등을 이용하도록 해도 좋다. 그리고, 본 제2 실시예에서는, 기판 스테이지(102)에 내장되어 있는 도시 생략된 전극에 RF를 인가함으로써, 반응실(101)내에 고주파 전력을 공급하여 플라즈마를 발생시킨다. 그리고, 도 2a에 도시한 기판(201)의 표면을 발생시킨 플라즈마에 소정의 시간동안 노출하여 기판(201)의 적어도 기억 노드(205)의 표면이 플라즈마에 노출된 상태로 한다.
이어서, 고주파 전력의 공급을 정지하는 동시에 Ar 가스의 공급을 정지하고, 플라즈마의 발생을 정지한다. 그리고, 진공 펌프(106) 및 압력 제어부(l08)의 동작 상태를 변경하고, 반응실(101)내의 진공도를, 예컨대 0.l Torr 내지 수 Torr의 상태로서 Ti, Ba 및 Sr의 각 소스 가스 및 O2, N2를 공급하여 BST의 증착이 발생하는 상태로 한다. 그 결과, 도 2b에 도시한 바와 같이, 적어도 기억 노드(205)의 표면에는 BST의 결정핵(206a)이 형성된다. 또한, 결정핵을 형성할 때의 기판 온도는 450℃로 한정하는 것이 아니라, 상술한 플라즈마 처리후에 결정핵이 형성되는 온도 이상으로 하면 되고, 예컨대, 500℃ 이상의 고온으로 해도 좋다. 보다 고온으로 함으로써 결정핵(206a)이 형성되기 쉬워진다. 또한, 반응실(101)내의 진공도를, 예컨대 10-2Torr 이하의 고진공으로 설정한 상태에서 각 소스 가스를 공급하도록 해도 좋다. 이와 같이 하면, 결정핵이 보다 형성되기 쉬워진다.
계속해서, 처리 대상 웨이퍼(103)의 온도가 450℃ 정도의 상태에서 상술한 가스를 계속해서 공급하여 BST의 증착이 발생하는 상태를 계속 유지한다. 또, 이 단계에서의 기판 온도는 450℃로 한정하는 것이 아니라, 이종 재료 표면에서 결정 성장이 발생하는 온도 미만에서 원하는 단차 피복성을 얻을 수 있고 원하는 박막 형성 속도를 얻을 수 있는 온도로 하면 된다. 이로 인해, 결정핵(206a)이 크게 성장하여, 결과적으로, 도 2c에 도시한 바와 같이, 결정 상태의 BST로 이루어지는 용량막(206)이 형성된다.
상술한 바에 의해, 기억 노드(205)상을 덮도록, 결정 상태(다결정 상태)의 BST로 이루어지는 용량막(206)을 형성할 수 있다.
이어서, 도 2d에 도시한 바와 같이, 용량막(206)상에 셀 플레이트(207)를 형성하면, 트랜지스터(202)에 접속하는 커패시터(210)가 형성되게 된다. 이후, 도 2e에 도시한 바와 같이, 셀 플레이트(207)상에 층간 절연막(208)을 형성한다. 그리고, 층간 절연막(208)상에 비트선 등의 각 배선을 형성하는 것 등에 의해 DRAM이 형성된다.
이상 설명한 바와 같이, 본 제2 실시예에서는, MOCVD 법에 의한 BST 막의 형성 이전에 박막 형성 대상 기판 표면을 플라즈마에 노출하도록 했다. 그리고, 플라즈마에 노출되는 사전 처리 후에 통상의 방식대로 BST 막을 박막 형성하도록 했다.
상술한 바와 같이, 성장 초기에 있어서 기판 표면에 결정핵이 형성되면, 이 결정핵을 기원으로, 가스상(gas phase)으로부터 기판 표면에 공급되는 선구 물질이 차례 차례로 핵상에 증착하여 결정립으로까지 성장시킬 수 있다. 그리고, 통상적으로는 결정이 성장하지 않는 낮은 온도 범위나 낮은 진공도의 상태에서도, 결정핵이 있으면 결정핵으로부터 결정이 성장하여 결정 구조를 계속해서 유지할 수 있다.
여기서, 본 제2 실시예에서는 도 6에 도시한 바와 같이, 우선 단계 S21에서 박막 형성 이전에 기판 표면을 플라즈마에 노출시키고, 이어서, 단계 S22에서 박막 형성을 개시함으로써, 성장 초기의 기판 표면에 BST의 결정핵을 고밀도로 발생시키도록 했다. 그리고, 단계 S23에서 결정핵이 고밀도로 형성된 상태에서 종래의 방식대로, MOCVD 법으로 BST 막을 박막 형성하도록 했다.
그 결과, 본 제2 실시예에서도 전술한 제1 실시예와 같이, 단차 피복성이 양호한 상태로 BST의 결정막을 형성할 수 있게 된다. 또한, 이 제2 실시예에서도 플라즈마를 발생시켜 노출되는 공정을 부가했을 뿐이기 때문에, 공정수의 증대를 초래하는 일은 없다. 또한, 공정 부가가 플라즈마 발생뿐이기 때문에, 진공 배기가 가능하고 플라즈마를 생성할 수 있는 반응실을 구비한 CVD 장치를 이용하면 되고, 시스템의 대형화를 초래하는 일이 없다.
그런데, 상술한 제2 실시예에서는 플라즈마 처리한 뒤, 통상의 MOCVD 법에 의한 BST 막을 형성하도록 하였지만, 본 발명은 이것에 한정하는 것이 아니다. 플라즈마 처리한 뒤, 전술한 제1 실시예의 공정을 행하도록 해도 좋다. 즉, 플라즈마 처리한 뒤, 예컨대, 10-2Torr 이하의 고진공 상태에서 소스 가스를 공급하여 BST의 증착이 발생하는 상태로 함으로써 고밀도로 BST의 결정핵을 형성하도록 해도 좋다. 이와 같이 함으로써, BST의 결정핵이 보다 생성하기 쉬워진다.
(제3 실시예)
다음에, 본 발명의 제3 실시예에 관해서 설명한다. 이 제3 실시예에서도 BST 막의 형성을 예로 들어 설명한다. 또한, 이하에서도, 본 발명은 BST 막을 전술한 DRAM의 용량막으로서 이용하는 경우에 관해서 설명할 것이다.
여기서, 본 제3 실시예에서는 도 7에 도시한 CVD 장치를 이용한다. 도 7에서는 CVD 장치의 박막 형성을 행하는 반응실의 내부를 부분적으로 도시하고 있다. 이 CVD 장치의 반응실의 내부에는 반응실의 저면(701)에 3개의 기판 스테이지(702a, 702b, 702c)를 구비하고 이들 기판 스테이지(702a, 702b, 702c)는 회전 가능하게 구성되어 있다. 또한, 반응실 저면(701)의 중앙부에는 도시 생략된 배기부에 연통하는 배기구(703)가 배치되어 있다. 또한, 기판 스테이지(702a, 702b, 702c) 각각의 주위에는 소스 가스 도입부(704a, 704b, 704c)가 구비되어 있다. 그리고, 반응실 저면(70l)에 대향해 있는 상면(705)에 적외선 램프(706a, 706b, 706c)가 구비되어 있다.
이상과 같이 구성된 CVD 장치에 있어서, 예컨대 적외선 램프(706a)는 기판 스테이지(702a)에 대향 배치하고 있다. 그리고, 적외선 램프(706a)에서 조사되는 적외선에 의해 기판 스테이지(702a)상에 적재되는 기판 표면을 가열할 수 있도록 구성되어 있다.
또한, 저면(701) 및 상면(705) 등에 의해 구성되는 반응실의 내부는 배기구(703)를 통해 진공 배기된다. 예컨대, 소스 가스 도입부(704a)에서 도입된 소스 가스는 기판 스테이지(702a)상을 통과하여 배기구(703)를 통하여 배기된다.
따라서, 예컨대 기판 스테이지(702a)상에 적재된 기판 표면은 적외선 램프(706a)로부터의 적외선에 의해 가열되고, 그 가열된 기판상에 소스 가스가 공급됨으로써, CVD 법에 의해 기판 상에는 박막이 형성된다. 또한, 기판 스테이지(702a)는 회전하기 때문에, 회전하고 있는 기판 표면에 소스 가스가 공급되는 상태가 된다. 그 결과, 기판 표면에 균일하게 박막을 형성할 수 있게 된다.
또한, 기판의 가열은 표면에서 적외선 조사에 의해 행해진다. 즉, 이 CVD 장치에 따르면, CVD 법에 의해 박막 형성되어 있는 막의 상부 표면이 직접 가열되는 상태로 되어 있다.
다음에, 본 제3 실시예에서의 DRAM 용량막의 형성에 관해서 설명한다. 여기서도, 특히, DRAM의 기억 노드가 형성된 상태부터 설명한다. 또한, 이 제3 실시예에서도, BST 막의 형성을 예로 들어 설명한다. 또한, 이후에서도, BST 막을 전술한 DRAM의 용량막에 이용할 경우에 관해서 설명한다. 또한, 이 제3 실시예에서도 도 2a∼도 2e를 이용하여 박막 형성 방법에 관해서 설명한다. 이로 인해, 이 제3 실시예에서도, 도 1∼도 2a 및 도 2c∼도 2e에 관해서는 상기 제1 실시예와 동일하다. 다만, 이 제3 실시예에서는 도 7에 도시한 반응실을 갖는 CVD 장치를 이용한다.
우선, 도 2a에 도시한 바와 같이, 트랜지스터(202)에 플러그(203)를 통해 접속해 있는 기억 노드(205)가 형성된 기판(201)을 준비한다. 여기서, 기억 노드(205)는 트랜지스터(202)를 덮도록 형성된 층간 절연막(204)상에 형성되어 있다. 형성된 층간 절연막(204)은 예컨대, 산화실리콘을 CVD 법으로 증착함으로써 형성된다. 그리고, 층간 절연막(204)에 형성된 접촉 홀내에 불순물을 도입하여 도전성을 갖는 폴리실리콘을 충전함으로써 플러그(203)가 형성된다.
또한, 기억 노드(205)는 재료의 상호 확산을 억제하기 위해 형성된 방호막(203a)을 통해 플러그(203)에 접속하도록 형성되어 있다. 여기서, 기억 노드(205)는, 예컨대 Pt 등으로 구성되어 있다. 예컨대, 표면에 방호막(203a)을 구비하여 플러그(203)를 형성한 뒤, 층간 절연막(204)상에 스퍼터링법 등에 의해 Pt 막을 형성하고, 공지의 포토리소그래피 및 에칭 기술에 의해 Pt 막을 패터닝하면, 기억 노드(205)를 형성할 수 있다.
다음에, 이상과 같이 기억 노드(205)가 형성된 기판(201)을 준비하면, 기판(20l)을 도 7에 도시한 CVD 장치의 기판 스테이지(702a,702b,702c)상에 처리대상 웨이퍼로서 얹어 놓는다. 그리고, 기판을 도입한 반응실의 내부를, 예컨대 10-2Torr 이하로 고진공으로 설정한 상태에서, 소스 가스 도입부(704a, 704b, 704c)에 의해 각 웨이퍼상에 Ti, Ba, Sr의 각 소스 가스와 함께, O2, N2가스를 공급하여 BST의 증착이 발생하는 상태로 한다. 이 때, 적외선 램프(706a, 706b, 706c)에 의해 적외선을 웨이퍼에 조사함으로써, 기판 스테이지(702a, 702b, 702c)상의 처리 대상 웨이퍼 표면의 온도를 순간적으로 500℃ 이상으로 한다.
그 결과, 도 2b에 도시한 바와 같이, 적어도 기억 노드(205)의 표면에는 BST의 결정핵(206a)이 형성된다. 또, 상기한 500℃라는 온도는 MOCVD 법에서 이종 재료 표면에 BST의 결정이 성장하는 온도이다. 다만, 이 단계에서 상술한 바와 같이 고진공으로 할 필요는 없고, 고온으로 함으로써 핵 형성이 일어나는 범위에서, 예컨대, 0.l Torr 내지 수 Torr의 보다 낮은 진공도로 해도 좋다. 한편, 10-2Torr 이하의 고진공으로 설정한 상태에서 소스 가스를 도입하도록 한 경우, 전술한 제1 실시예와 동일하며, 적외선 램프(706a, 706b, 706c)에 의한 적외선을 조사할 때에, 처리 대상 웨이퍼 표면의 온도를 약 450℃ 정도로 저온 상태로 해두어도 좋다.
계속해서, 적외선 램프(706a, 706b, 706c)로부터의 적외선 조사 출력을 저하시켜서, 처리 대상 웨이퍼 표면의 온도가 450℃ 정도가 되도록 한다. 또한, 상술한 소스 가스의 공급은 연속하여 행하고, BST의 증착이 발생하는 상태를 계속해서 유지한다. 또, 이 단계에서의 웨이퍼의 기판 온도는 450℃로 한정하는 것이 아니라, 이종 재료 표면에서 결정 성장이 발생하는 온도 미만에서 원하는 단차 피복성을 얻을 수 있고, 원하는 박막 형성 속도를 얻을 수 있는 온도로 하면 된다. 그 결과, 결정핵(206a)가 크게 성장하여, 결과적으로 도 2c에 도시한 바와 같이, 결정 상태의 BST로 이루어지는 용량막(206)이 형성된다.
상술한 바에 의해, 기억 노드(205)상을 덮도록, 결정 상태(다결정 상태)의 BST로 이루어지는 용량막(206)을 형성할 수 있다.
계속해서, 도 2d에 도시한 바와 같이, 용량막(206)상에 셀 플레이트(207)를 형성하면, 트랜지스터(202)에 접속하는 커패시터(210)가 형성되게 된다. 이 후, 도 2e에 도시한 바와 같이, 셀 플레이트(207)상에 층간 절연막(208)을 형성한다. 그리고, 층간 절연막(208)상에 비트선 등의 각 배선을 형성하는 것 등에 의해, 고유전율의 BST로 이루어지는 용량막(206)이 기억 노드(205)상에 단차 피복성이 양호하게형성된 DRAM을 얻을 수 있다.
이상 설명한 바와 같이, 본 제3 실시예에서는, MOCVD 법에 의한 BST 막의 형성 초기에 적외선 램프를 이용하는 것 등에 의해, 박막 형성 대상 기판 표면 온도를 순간적으로 500℃ 이상 고온으로 하여 결정막이 성장하는 상태로 하고, 이후, 상기한 기판 표면의 온도를 저하시켜 통상의 방식대로 BST 막을 박막 형성하도록 했다.
상기 제1 실시예 및 제2 실시예에서 설명한 바와 같이, 성장 초기에 있어서 기판 표면에 결정핵이 형성하면, 발생시킨 결정핵을 기원으로 가스상으로부터 기판 표면에 공급되는 선구 물질이 차례 차례로 핵상에 증착하여, 결정립으로까지 성장시킬 수 있다. 그리고, 통상 결정이 성장하지 않는 낮은 온도 범위나 낮은 진공도의 상태에서도, 결정핵이 있으면 결정핵으로부터 결정이 성장하여 결정 구조를 계속해서 유지할 수 있다.
여기서, 본 제3 실시예에서는 도 8에 도시한 바와 같이, 우선 단계 S3l에서, 적외선 램프를 이용함으로써 박막 형성 초기에 기판 표면의 온도를 결정이 성장하는 온도로 하여, 성장 초기의 기판 표면에 BST의 결정핵을 고밀도로 발생시키도록 했다. 그리고, 단계 S32에서, 결정핵이 고밀도로 형성된 상태에서 종래의 방식대로 MOCVD법으로 BST 막을 박막 형성하도록 했다.
그 결과, 본 제3 실시예에서도, 전술한 제1 및 제2 실시예와 마찬가지로, 단차 피복성이 양호한 상태로 BST의 결정막을 형성할 수 있게 된다. 또한, 이 제3 실시예에서도, 박막 형성 초기에 기판 온도를 결정 성장 온도 이상으로 하는 공정을부가했을 뿐이기 때문에, 공정수의 증대를 초래하는 일은 없다. 또한, CVD 장치로서는 적외선의 조사 수단을 부가할 뿐이기 때문에, 시스템의 대형화를 초래하는 일이 없다.
(제4 실시예)
다음에, 본 발명의 제4 실시예에 관해서 설명한다.이 제4 실시예에서도 BST 막의 형성을 예로 들어 설명한다. 또한, 이후에서도, 본 발명은 BST 막을 전술한 DRAM의 용량막에 이용하는 경우에 관해서 설명한다. 또한, 이 제4 실시예에서도, 상기 제1 실시예와 같이, 도 1에 도시한 CVD 장치를 이용한다. 또한, 이 제4 실시예에서도, 도 2a∼도 2e를 이용하여 박막 형성 방법에 관해서 설명한다. 이로 인해, 이 제4 실시예에서도, 도 1∼도 2a 및 도 2c∼도 2e에 관해서는 상기 제1 실시예와 동일하다.
우선, 도 2a에 도시한 바와 같이, 트랜지스터(202)에 플러그(203)를 통해 접속해 있는 기억 노드(205)가 형성된 기판(201)을 준비한다. 기억 노드(205)는 트랜지스터(202)를 덮도록 형성된 층간 절연막(204)상에 형성되어 있다. 층간 절연막(204)은 예컨대, 산화실리콘을 CVD법으로 증착함으로써 형성된다. 그리고, 층간 절연막(204)에 형성된 접촉 홀내에 불순물을 도입하여 도전성을 갖는 폴리실리콘을 충전함으로써 플러그(203)가 형성된다.
또한, 기억 노드(205)는 재료의 상호 확산을 억제하기 위해 형성된 방호막(203a)을 통해 플러그(203)에 접속하도록 형성되어 있다. 기억 노드(205)는, 예컨대 Pt 등으로 구성되어 있다. 예컨대, 표면에 방호막(203a)을 구비하여플러그(203)를 형성한 뒤, 층간 절연막(204)상에 스퍼터링법 등에 의해 Pt 막을 형성하고, 공지의 포토리소그래피 및 에칭 기술에 의해 Pt 막을 패터닝하면, 기억 노드(205)를 형성할 수 있다.
다음에, 이상과 같이 기억 노드(205)가 형성된 기판(201)을 준비하면, 기판(201)을 도 l에 도시한 CVD 장치의 기판 스테이지(102)상에 처리 대상 웨이퍼(103)로서 얹어 놓는다. 그리고, 반응실(101)내에 Ti, Ba, Sr의 각 소스 가스와 함께 O2, N2O 가스를 공급했다. 이때, 본 제4 실시예에서는, Ti, Ba, Sr의 각 소스 가스와 O2, N2O 가스의 공급량은 상기한 제1 실시예와 동일하게 설정한 상태에서, 동시에 아르곤 가스 등의 불활성 가스를 도입함으로써, 웨이퍼(103)가 배치된 반응실(101)의 내부를 예컨대, 10-1Torr 정도의 진공도로 설정하였다. 즉, 아르곤 가스를 추가하여 공급함으로써, 각 가스의 공급량을 증가시키는 일이 없이 반응실내의 진공도를 저하시키고 있다. 이때, 처리 대상 웨이퍼(103)의 온도가 450℃ 정도가 되도록, 기판 스테이지(102)의 가열 기구를 제어한다. 이와 같은 온도 제어의 결과, 도 2b에 도시한 바와 같이, 적어도 기억 노드(205) 표면에는 BST의 결정핵(206a)이 형성된다. 또한, 결정핵을 형성할 때의 기판 온도는 450℃로 한정하는 것이 아니라, 상술한 고진공 상태에서 결정핵이 형성되는 온도 이상으로 하면 된다. 예컨대, 기판 온도를 500℃ 이상의 고온으로 해도 좋다. 보다 고온으로 함으로써 결정핵(206a)의 형성이 촉진된다.
이어서, 진공도를 저하시키기 위해서 추가한 아르곤 가스의 공급을 정지하고, 한 쪽에서, Ti, Ba, Sr의 각 소스 가스와 함께 O2, N2O 가스를 계속해서 공급하여 BST의 증착이 발생하는 상태로 한 채로, 반응실(101)을 0.l Torr 내지 수 Torr 정도의 저진공 상태로 설정하여, Ti, Ba, Sr의 각 소스 가스의 공급량을 증가시킨다. 그리고, 이때 처리 대상 웨이퍼(103)의 온도가 450℃ 정도가 되도록, 기판 스테이지(102)의 가열 기구를 제어한다. 또, 저진공 상태로 했을 때의 기판 온도는 450℃로 한정하는 것이 아니다. 기판 온도는 헤테로 계면에서 결정 성장이 발생하는 온도 미만에서 원하는 단차 피복성을 얻을 수 있고, 원하는 박막 형성 속도를 얻을 수 있는 온도로 하면 된다. 이로 인해, 도 2c에 도시한 바와 같이, 결정핵(206a)이 크게 성장하여, 결과적으로 결정 상태의 BST로 이루어지는 용량막(206)이 형성된다.
상술한 바에 의해, 기억 노드(205)상을 덮도록 결정 상태(다결정 상태)의 BST로 이루어지는 용량막(206)을 형성할 수 있다.
이어서, 도 2d에 도시한 바와 같이, 용량막(206)상에 셀 플레이트(207)를 형성하면, 트랜지스터(202)에 접속하는 커패시터(210)가 형성되게 된다.
커패시터(210)가 형성된 뒤, 도 2e에 도시한 바와 같이, 셀 플레이트(207)상에 층간 절연막(208)을 형성한다. 그리고, 층간 절연막(208)상에 비트선 등의 각 배선을 형성하는 것 등에 의해 고유전율의 BST로 이루어지는 용량막(206)이 기억 노드(205)상에 단차 피복성이 양호하게 형성된 DRAM을 얻을 수 있다.
여기서, 우선, 도 2b에서 설명한 결정핵 형성에 관해서 보다 상세히 설명한다.
상술한 BST로 이루어지는 용량막을 형성하는 MOCVD 법은 가스로서 기판 표면에 공급되는 박막 형성 재료에 대해 열 등의 에너지를 인가하여 가스 분자의 여기나 분해를 행하여 중간 생성물(선구 물질)을 형성하여, 기판 표면에서의 흡착, 확산, 반응 및 해리를 거쳐서 박막을 기판에 증착하는 방법이다.
박막이 형성되는 기판의 분위기를 보다 고진공의 상태로 설정하면, 공급된 원료 가스의 농도가 낮아지고 선구 물질 분자의 밀도도 낮아지며, 분자끼리의 충돌보다도 분자의 표면 확산 쪽이 발생하기 쉬운 상태로 된다. 이와 같이, 막 형성 대상의 기판 표면에 흡착된 선구 물질 분자가 충분히 표면 확산을 할 수 있는 상태로 하면, 열역학적으로 가장 안정된 상태인 결정핵이 형성되기 쉬워진다. 따라서, 제1 실시예와 같이, 기판 분위기를 고진공 상태로 설정함으로써 선구 물질 분자가 충분히 표면 확산을 행할 수 있는 상태로 하면, 이종 재료의 표면상에서도 결정핵이 생성되기 쉬운 상태가 된다.
그리고, 저진공 상태에서도 가스상내의 원료 가스의 분압을 낮게 하면, 기판 표면에서 흡착되는 선구 물질의 밀도도 낮아지기 때문에, 상기한 고진공 상태와 마찬가지로 핵형성이 가능하다.
그래서, 본 제4 실시예에서는 상술한 바와 같이, MOCVD 법의 박막 형성 초기에는 막 형성 반응에 관여하지 않는 아르곤 가스 등의 불활성 가스를 첨가하여, 소스 가스 및 산화 가스의 공급량을 증가시키는 일이 없이 박막 형성 대상 기판 분위기의 진공도를 낮게 하여, 박막 형성 대상의 기판 표면에 고밀도의 결정핵을 형성시키도록 했다. 반응실 등의 박막 형성 대상 기판 분위기의 진공도가 낮은 상태로 하면, 각 가스를 보다 균일하게 기판의 전역에 공급할 수 있게 되고, 형성되는 결정핵의 형성 분포를 보다 균일하게 할 수 있다. 또한, 분위기를 고진공으로 설정할 필요가 없기 때문에, 높은 진공 배기 능력이 필요없게 되고, 막 형성을 위한 장치를 보다 저렴하게 구성할 수 있다.
이상을 정리하면, 본 제4 실시예에서는 도 9에 도시한 바와 같이, 우선, 단계 S41에서, 예컨대 소스 가스 및 산화 가스를 10-2Torr 이하의 고진공 상태에서의 공급량으로 하고, 이것에 아르곤 가스 등의 불활성 가스를 부가하여 전체적으로 10-lTorr 정도의 낮은 진공도로서 BST의 증착이 발생하는 상태로 하고, BST를 형성하고자 하는 기판의 영역에 소망하는 밀도로 BST의 결정핵을 형성한다. 이 단계 S41에서는, 전체적인 혼합물이 저진공(높은 압력) 상태로 되어 있지만, 소스 가스의 분압은 낮고, 소스 가스의 공급량은 제1 실시예의 고진공으로 한 상태와 마찬가지로 한다. 단계 S42에서, 아르곤 가스의 공급량을 저하시켜서 0.l Torr 내지 수 Torr 정도로 설정하고, 분위기를 통상의 MOCVD 법에 의한 박막 형성의 진공도로 해서, 소스 가스를 공급하여 BST의 증착이 발생하는 상태로 하고, 또한, 이종 재료의 표면에서 결정 성장이 발생하는 온도 미만으로 단차 피복성이 양호한 상태에서 박막을 형성할 수 있는 기판 온도로 하여 BST 막을 성장시키도록 했다.
그 결과, 상기한 제4 실시예에서도, 단차 피복성이 양호한 상태에서 BST의 결정막을 형성할 수 있게 된다. 또한, 이 제4 실시예에 따르면, 결정핵을 형성하는공정을 낮은 진공도(높은 압력)에서 행하도록 하였기 때문에, 보다 균일하게 막을 형성하는 것이 가능하게 되고, 또한, 장치를 보다 저렴하게 구성할 수 있다.
(제5 실시예)
다음에, 본 발명의 제5 실시예에 관해서 설명한다. 이 제5 실시예에서도, BST 막의 형성을 예로 들어 설명한다. 또한, 이후에서도 본 발명은 BST 막을 전술한 DRAM의 용량막에 이용하는 경우에 관해서 설명한다. 또한, 이 제5 실시예에서도, 상기 제1 실시예와 마찬가지로, 도 1에 도시한 CVD 장치를 이용한다. 또한, 이 제5 실시예에서도, 도 2a∼도 2e를 이용하여 박막을 형성하는 방법에 관해서 설명한다. 이로 인해, 이 제5 실시예에서도 도 1∼도 2a 및 도 2c∼도 2e에 관해서는 상기 제1 실시예와 동일하다.
우선, 도 2a에 도시한 바와 같이, 트랜지스터(202)에 플러그(203)를 통해 접속하고 있는 기억 노드(205)가 형성된 기판(201)을 준비한다. 기억 노드(205)는 트랜지스터(202)를 덮도록 형성된 층간 절연막(204)상에 형성되어 있다. 층간 절연막(204)은 예컨대 산화실리콘을 CVD 법으로 증착함으로써 형성된다. 그리고, 층간 절연막(204)에 형성된 접촉 홀내에 불순물을 도입하여 도전성을 갖는 폴리실리콘을 충전함으로써 플러그(203)가 형성된다.
또한, 기억 노드(205)는 재료의 상호 확산을 억제하기 위해 형성된 방호막(203a)을 통해 플러그(203)에 접속하도록 형성되어 있다. 또한, 기억 노드(205)는, 예컨대 Pt 등으로 구성되어 있다. 예컨대, 표면에 방호막(203a)을 구비하여 플러그(203)를 형성한 뒤, 층간 절연막(204)상에 스퍼터링법 등에 의해 Pt막을 형성하고, 공지의 포토리소그래피 및 에칭 기술에 의해 Pt 막을 패터닝하면, 기억 노드(205)를 형성할 수 있다.
이어서, 이상과 같이 기억 노드(205)가 형성된 기판(201)을 준비하면, 기판(201)을 도 1에 도시한 CVD 장치의 기판 스테이지(102)상에 처리 대상 웨이퍼(103)로서 얹어 놓는다. 그리고, 웨이퍼(103)가 배치된 반응실(101)의 내부를 예컨대 10-2Torr 이하의 고진공으로 설정한 상태에서 반응실(101)내에 Ti, Ba, Sr의 각 소스 가스와 함께, O2, N2O 가스를 공급하여 BST의 증착이 발생하는 상태로 한다. 이때, 처리 대상 웨이퍼(103)의 온도가 약 450℃ 정도가 되도록, 기판 스테이지(102)의 가열 기구를 제어한다. 이 온도 제어의 결과, 도 2b에 도시한 바와 같이, 적어도 기억 노드(205)의 표면에는 BST의 결정핵(206a)이 형성된다. 또한, 결정핵을 형성할 때의 기판 온도는 450℃로 한정하는 것이 아니라, 상술한 고진공의 상태에서 결정핵이 형성되는 온도 이상으로 하면 된다. 예컨대, 기판 온도를 500℃ 이상의 고온으로 해도 좋다. 보다 고온으로 설정함으로써 결정핵(206a)의 형성이 촉진된다.
그리고, 본 제5 실시예에서는 결정핵(206)을 형성한 뒤, 반응실(101)의 내부로의 각 가스 공급을 정지하고, 기판(201)이 과열되어 있을 뿐인 상태를 약 l∼3 분 정도로 유지한다. 기판(201)의 온도는 기판 스테이지(102)의 가열 기구를 제어하여 약 450℃ 정도로 설정한다. 이 가열뿐인 공정에 의해 기판(201)상에 형성되어 있는 결정핵(206)의 결정 상태를 향상시킬 수 있다.
이어서, 재차 Ti, Ba, Sr의 각 소스 가스와 함께 O2가스 및 N2O 가스를 공급하고, 반응실(101)을 0.l Torr 내지 수 Torr 정도의 저진공 상태로하여 BST의 증착이 발생하는 상태로 한다. 이때, 처음부터 Ti, Ba 및 Sr의 각 소스 가스의 공급량을 증가시킨다. 이때, 처리 대상 웨이퍼(103)의 온도가 450℃ 정도가 되도록 기판 스테이지(102)의 가열 기구를 제어한다. 또한, 기판 온도를 저진공 상태로 했을 때의 기판 온도는 450℃로 한정하는 것이 아니다. 기판 온도는 헤테로 계면에서 결정 성장이 발생하는 온도 미만에서 원하는 단차 피복성을 얻을 수 있고, 원하는 박막 형성 속도를 얻을 수 있는 온도로 하면 좋다. 상술한 바에 의해, 도 2c에 도시한 바와 같이 결정핵(206a)이 크게 성장하여, 결과적으로 결정 상태의 BST로 이루어지는 용량막(206)이 형성된다.
이상의 설명에 의해, 기억 노드(205)상을 덮도록 결정 상태(다결정 상태)의 BST로 이루어지는 용량막(206)을 형성할 수 있다. 또한, 본 제5 실시예에서는 결정핵을 형성한 뒤, 곧바로 용량막을 형성하지 않고서, 결정핵을 가열할 뿐인 공정을 추가하여 결정핵의 결정 상태를 향상시키도록 하였기 때문에, 결정핵을 바탕으로 결정 성장한 용량막의 결정성도 향상되고, 보다 막질이 양호한 상태로 형성할 수 있다.
계속해서, 도 2d에 도시한 바와 같이 용량막(206)상에 셀 플레이트(207)를 형성하면, 트랜지스터(202)에 접속하는 커패시터(210)가 형성되게 된다.
커패시터(210)가 형성된 뒤, 도 2e에 도시한 바와 같이 셀 플레이트(207)상에 층간 절연막(208)을 형성한다. 그리고, 층간 절연막(208)상에 비트선 등의 각 배선을 형성하는 것 등에 의해 고유전율의 BST로 이루어지는 용량막(206)이 기억 노드(205)상에 단차 피복성이 양호하게 형성된 DRAM을 얻을 수 있다.
이상을 정리하면, 본 제5 실시예에서는 도 10에 도시한 바와 같이, 우선 단계 S51에서 예컨대 10-2Torr 이하로 분위기를 보다 고진공으로 설정하여 소스 가스를 공급하여 BST의 증착이 발생하는 상태로 하여 BST를 형성하고자 하는 기판의 영역에 소망하는 밀도로 BST의 결정핵을 형성한다. 이어서, 단계 S52에서 각 가스의 공급을 정지하여 기판을 과열할 뿐인 상태를 소정 시간동안 유지한다. 그리고, 단계 S53에서 0.l Torr 내지 수 Torr 정도로 설정하여, 분위기를 통상의 MOCVD 법에 의한 박막 형성의 진공도로서 소스 가스를 재차 공급하여 BST의 증착이 발생하는 상태로 하고, 또한, 이종 재료 표면에서 결정 성장이 발생하는 온도 미만에서 단차 피복성이 양호한 상태로 박막이 형성될 수 있는 기판 온도로 하여 BST 막을 성장시키도록 하고 있다.
그 결과, 본 제5 실시예에서도 전술한 제1 실시예와 같이 단차 피복성이 양호한 상태로 BST의 결정막을 형성할 수 있다. 또한, 본 제5 실시예에서는 결정핵이 형성된 뒤, 막 형성 이전에 결정핵을 가열 처리할 뿐인 공정을 추가했기 때문에, 결정핵의 결정 상태를 향상시키는 것이 가능하게 되고, 결정핵을 바탕으로 결정 성장하는 BST의 막질을 향상시킬 수 있다.
그리고, 결정핵을 형성한 뒤, 가열만을 실행하는 공정에서 결정핵이 형성된기판상에 예컨대 이산화질소(NO2) 등의 산화 가스를 첨가해도 좋다. 결정핵을 형성한 뒤, 가열할 뿐이 아니라 산화 가스를 첨가함으로써, 결정핵의 결정 상태를 보다 향상시킬 수 있다. 보다 상세히 설명하면, 형성된 결정핵에서는 우선 다소의 산소 결함이 존재하지만, 가열 공정에서 결정핵이 형성된 기판상에 산소 가스를 도입함으로써, 산소 결함을 보충하여 결정 상태를 보다 향상시킬 수 있다. 또한, 유기 금속을 소스 가스로서 이용하고 있기 때문에, 형성된 결정핵상이나 인접한 탄소 화합물의 잔류물이 존재하고 있다. 가열 공정에서 산화 가스를 도입함으로써 이 탄소 화합물의 잔류물을 산화시켜 가스화함으로써 제거할 수 있다.
그런데, 상기 실시예에서는 고체 원료를 가열하여 승화시킴으로써 소스 가스를 공급하는 구성의 CVD 장치를 이용하도록 하고 있지만, 본 발명은 이것에 한정하는 것이 아니다. 원료를 유기 유기 용매에 용해하여 이 용해액을 기화시킴으로써 소스 가스를 공급하는 CVD 장치를 이용하도록 해도 거의 동일한 효과를 얻을 수 있다.
도 11 및 도 12는 용해액을 기화시킴으로써 소스 가스를 공급하는 CVD 장치의 개략적인 구성을 도시한 구성도이다. 우선 도 11에 도시한 CVD 장치에 관해서 설명하면, 반응실(1101)은 기밀 용기이며, 내부에는 베이스 위에 적재된 기판 스테이지(1102)가 배치되고, 기판 스테이지(1102)에는 웨이퍼(1103)가 적재되도록 되어 있다.
또한, 도시는 생략되어 있지만, 반응실(1101)은 주위에 배치된 가열 수단에의해, 반응실(1101)의 벽 온도를 250℃ 까지로 가열할 수 있는 구성으로 되어 있다.
또한, 기판 스테이지(1102)에는 웨이퍼(1103)를 하측에서 가열하기 위한 히터가 내장되어 있고, 또한, 도시는 생략되어 있지만, 반응실(1101)내에 플라즈마를 발생하기 위해서 RF 전원에 접속되어 고주파 전력을 반응실(1101)내에 공급하는 전극도 배치되어 있다.
또한, 반응실(1101)내의 상면에는 기판 스테이지(1102)에 대향하여 확산판(1104)이 배치되어 있다. 확산판(1104)의 이면에는 혼합기(1105)가 배치되어 있다. 그리고, 반응실(1101)로 도입되는 각 가스는 혼합기(1105)에 의해 혼합되어, 확산판(1104)으로 공급된다.
또한, 반응실(1101)의 내부는 진공 펌프(1106)에 의해 진공 배기되는 구성으로 되어 있다. 또한, 반응실(1101)에서 진공 펌프(1106)까지의 배기 라인에는 트랩(1107)과 압력 제어부(1108)가 구비되어 있다. 이 배기 라인에서는 트랩(1107)에 의해 배기중에 존재하는 실온에서는 액체로 되는 물질이 제거된다. 또한, 압력 제어부(1108)에 의해, 반응실(1101)내의 진공도가 제어된다. 단, 최대 진공 도달도는 진공 펌프(1106)의 배기 능력에 의해 결정된다.
이상, 설명한 내용은 도 1에 도시된 CVD 장치와 거의 유사하다.
다음에, 반응실(1101)로 도입하는 각 가스의 공급에 관해서 설명한다.
우선, 반응실(1101)내에는 Ar 가스나 O2가스 및 N2O 가스 등이 가스공급부(1111)로부터 도입된다. 가스 공급부(1111)에는 Ar 가스 라인(1112), O2가스 라인(1113) 및 N2O 가스 라인(1114)이 접속되어 있다. 또한, 가스 공급부(1111)에 NO2라인(1124)도 접속함으로써, 상기한 이산화 질소 가스의 첨가에 의한 결정핵의 결정 상태의 향상을 실현할 수 있다. 각각의 가스 라인(1112, 1113, 1114) 도중에는 공급 가스의 유량을 제어하는 미량 유량 컨트롤러(MFC)(1112a, 1113a, 1114a)가 설치되어 있다. 그리고, O2나 N2O 및 NO2는 산화물을 형성하기 위한 산화 가스이며, NO2가스는 특히 산화력이 강한 가스이다. 또한, Ar 가스는 희석을 위해서나 플라즈마 생성을 위해서 이용한다. 이들 가스 공급에 대해서도 도 1의 CVD 장치와 거의 동일한 방법으로 공급된다.
한편, 박막 형성 재료의 원료 가스는 가스 공급부(1115)로부터 공급된다. 가스 공급부(1115)에는 기화 가스 라인(1116)이 접속되어 있다. 기화 가스 라인(1116)은 예컨대 약 230∼250℃ 정도로 가열된 상태로 되어 있다.
그리고, 기화 가스 라인(1116)에는 기화기(1117)를 통하여 박막 형성 물질인 유기 금속 화합물의 용해 용액을 공급하는 각각의 원료 용액 공급부(1121, 1122, 1123)가 접속되어 있다. 또한, 기화기(1117)에는 Ar 가스 라인(1118)이 도입되어 히터(11l8a)에 의해 가열된 Ar 가스를 공급할 수 있도록 구성되어 있다.
또한, 원료 용액 공급부(1121∼1123)에는 Ar 가스 라인(1131)이 접속되어 가압된 Ar 가스가 배압으로서 공급된다.
그리고, 공급되는 Ar 가스의 배압에 의해, 각 원료 용액 공급부(1121∼1123)로부터 유기 금속 화합물인 초산부틸 용액이 기화기(1117)에 공급된다. 또한, 각 원료 용액 공급부(1121∼1123)로부터 공급되는 용액의 공급량은 액체의 공급량을 제어하는 LMFC(1119)에 의해 제어되고 있다.
또, 원료 용액 공급부(1121)에는 Ba(thd)2가 초산부틸에 용해되어 저장되어 있다. 또한, 원료 용액 공급부(1122)에는 Sr(thd)2가 초산부틸에 용해되어 저장되어 있다. 또한, 원료 용액 공급부(1123)에는 Ti(O-iPr)2(thd)2가 초산부틸에 용해되어 저장되어 있다.
그리고, 원료 용액 공급부(112l∼1123)는 예컨대 원료 용액 공급부(1121)에서는 저장되어 있는 Ba(thd)2의 초산부틸 용액이 기화기(1117)에 공급되어 기화된다. 그리고, 기화기(1117)로 기화된 가스가 기화 가스 라인(1116)을 통해 가스 공급부(1115)에 공급된다. 그런데, 유기 금속 화합물인 초산부틸 용액이 기화한 가스는 온도가 하강하면 곧바로 액화 ·고화하여 가스 라인을 막아 버린다. 그러나, 기화 가스 라인(1116)은 230∼250℃ 정도로 가열되어 있기 때문에, 기화 가스 라인(1116)을 통과하는 기화 가스는 기체 상태를 유지하는 상태로 반응실(1101)에 도입된다.
다음에, 도 12에 도시한 CVD 장치에 관해서 설명한다. 이 CVD 장치의 반응실(1201)은 기밀 용기이며, 내부에는 베이스 상에 적재된 기판 스테이지(1202)가 배치되어 기판 스테이지(1202)에 웨이퍼(1203)가 적재되도록 되어 있다. 그리고, 도 12에는 도시 생략되어 있지만, 반응실(l201)은 주위에 배치된 가열 수단에 의해 벽 온도를 250℃ 까지로 가열할 수 있는 구성으로 되어 있다. 또한, 이 기판 스테이지(1202)에는 웨이퍼(1203)를 하측에서 가열하기 위한 히터가 내장되어 있고, 또한, 도시는 생략되어 있지만, 반응실(1201)내에 플라즈마를 발생하기 위해서 RF 전원에 접속되어 고주파 전력을 반응실(1201)내에 공급하는 전극도 배치되어 있다.
또한, 반응실(1201)내의 상면에는 기판 스테이지(1202)에 대향하여 확산판(1204)이 배치되어 있다. 확산판(1204)의 이면에는 혼합기(1205)가 배치되어 있다. 그리고, 반응실(1201)로 도입되는 각 가스는 혼합기(1205)에 의해 혼합되어 확산판(l204)으로 공급된다.
또한, 반응실(1201)의 내부에는 진공 펌프(1206)에 의해 진공 배기되는 구성으로 되어 있다. 또한, 반응실(1201)로부터 진공 펌프(1206)까지의 배기 라인에는 트랩(1207)과 압력 제어부(1208)가 구비되어 있다. 이 배기 라인에서는, 트랩(1207)에 의해 배기중에 존재하고 있는 실온에서는 액체로 되는 물질이 제거된다. 또한, 압력 제어부(1208)에 의해 반응실(1201)내의 진공도가 제어된다. 단, 최대 진공 도달도는 진공 펌프(1206)의 배기 능력에 의해 결정된다.
이상의 사항은 도 1에 도시한 CVD 장치와 거의 동일하다.
다음에, 반응실(1201)로 도입하는 각 가스의 공급에 관해서 설명한다.
우선, 반응실(1201)내에는 Ar 가스나 O2가스 등이 가스 공급부(1211)를 통해서 도입된다. 가스 공급부(1211)에는 Ar 가스 라인(12l2), O2가스 라인(1213) 및 N2O 가스 라인(1214)이 접속되어 있다. 각각의 가스 라인(12l2, 1213, 1214)의 도중에는 공급 가스의 유량을 제어하는 미량 유량 컨트롤러(MFC)(1212a, 1213a, 1214a)가 설치되어 있다. 또한, O2와 N2O는 산화물을 형성하기 위한 가스이다. 또한, Ar 가스는 희석을 위해서나 플라즈마 생성을 위해서 이용한다. 이들 가스 공급에 관해서도 도 1의 CVD 장치와 거의 동일하다.
한편, 박막 형성 재료의 원료 가스는 가스 공급부(1215)로부터 공급된다. 가스 공급부(1215)에는 기화 가스 라인(1216)이 접속되어 있다. 기화 가스 라인(1216)은 예컨대 약 230∼250℃ 정도로 가열된 상태로 되어 있다.
그리고, 기화 가스 라인(1216)에는 기화기(1217)를 통하여 박막 형성 물질인 유기 금속 화합물의 용해 용액을 공급하는 각 원료 용액 공급부(1221, 1222, 1223)가 접속되어 있다. 또한, 기화기(1217)에는 Ar 가스 라인(1218)이 도입되어 히터(1218a)에 의해 가열된 Ar 가스를 공급할 수 있도록 구성되어 있다.
또한, 원료 용액 공급부(1221∼1223)에는 Ar 가스 라인(1231)이 접속되어 가압된 Ar 가스가 배압으로서 공급된다.
그리고, 이 공급되는 Ar 가스의 배압에 의해, 각 원료 용액 공급부(1221∼1223)로부터 유기 금속 화합물의 초산부틸 용액이 기화기(1217)에 공급된다. 또한, 각 원료 용액 공급부(1221∼1223)로부터 공급되는 각 초산부틸 용액은 혼합기(1219)에 의해 혼합되어 용액 공급기(1220)에 의해 유량 제어가 이루어져서 기화기(l217)에 공급된다.
또, 원료 용액 공급부(1221)에는 Ba(thd)2가 초산부틸에 용해되어 저장되어 있다. 또한, 원료 용액 공급부(1222)에는 Sr(thd)2가 초산부틸에 용해되어 저장되어 있다. 그리고, 원료 용액 공급부(1223)에는 Ti(O-iPr)2(thd)2가 초산부틸에 용해되어 저장되어 있다.
또한, 원료 용액 공급부(1221∼l223)는 예컨대 원료 용액 공급부(1221)에서는 저장되어 있는 Ba(thd)2의 초산부틸 용액이 기화기(1217)에 공급되어, 여기서 기화된다. 그리고, 기화기(1217)에서 기화된 가스가 기화 가스 라인(l216)을 통해 가스 공급부(1215)에 공급된다. 이때, 유기 금속 화합물인 초산부틸 용액이 기화한 가스는 온도가 하강되면 바로 액화 및 고화하여 가스 라인을 막아 버린다. 그러나, 기화 가스 라인(1216)은 230∼250℃ 정도로 가열되어 있기 때문에, 기화 가스 라인(1216)을 통과하는 기화 가스는 기체 상태를 유지하는 상태로 반응실(1201)로 도입된다.
전술한 원료를 유기 용매에 용해하여 얻어진 용해액을 기화시킴으로써 소스 가스를 공급하는 CVD 장치를 이용하도록 해도, 전술한 실시예와 동일한 효과를 얻을 수 있다. 다만, 전술한 고체 원료를 가열하여 승화시킴으로써 소스 가스를 공급하는 구성의 CVD 장치의 쪽이 보다 순수한 원료를 반응실에 공급할 수 있기 때문에, 결정핵이 형성되기 용이할 수 있다.
또한, 상기 실시예에서는, BST의 결정핵을 고밀도로 형성하도록 하였지만,본 발명을 이것으로 한정하는 것은 아니다. 초기 단계에서는 BT나 ST의 결정핵을 고밀도로 형성하도록 해도 좋다. BT나 ST의 결정핵이 고밀도로 형성되어 있으면, 결정 성장이 발생하지 않는 저온 영역에서도 고밀도로 형성된 많은 결정핵으로부터 BST의 결정막이 성장한다.
또한, 이와 유사하게 본 발명은 BST 막의 형성뿐만 아니라, ST나 BT의 결정막의 형성에 적용할 수도 있는 것은 물론이다.
그런데, 전술한 설명에 있어서는, Ti의 소스로서 Ti(O-iPr)2(thd)2를 이용하고 있지만, 본 발명을 이것으로 한정하는 것은 아니다.
Ti의 소스로서 TiO(thd)2또는 Ti(O-iPr)4[TTIP]를 이용할 수도 있다.
이상 설명한 바와 같이, 본 발명에서는 우선 제1 공정으로서, 분위기를 제1 진공도로 설정한 상태에서 제1 온도로 가열한 기판 표면상에 유기 금속 화합물의 가스와 산소 가스를 도입하여, 기판 표면에 유기 금속 화합물을 구성하고 있는 금속 산화물로 이루어지는 복수의 결정핵을 형성한다. 다음에, 제2 공정으로서, 분위기를 제1 공정보다 저진공인 제2 진공도로 설정한 상태에서 제2 온도로 가열한 기판 표면에 유기 금속 화합물의 가스와 산소 가스를 도입하여, 금속 산화물로 이루어지는 결정 박막을 기판 표면상에 형성하도록 하고 있다. 그리고, 제l 공정에서는, 제1 진공도는 상이한 재료의 표면에서 금속 산화물이 결정 성장에 의해 형성되는 진공도로 설정되고, 결정핵이 성장하는 경우에 형성되는 결정립이 인접한 결정핵으로부터 성장하는 결정립과 접촉하도록 복수의 결정핵을 고밀도로 형성되고 있다. 제2 공정에 있어서는, 제2 온도를 상이한 재료의 표면에서 금속 산화물이 결정 성장하는 온도 미만으로 설정하고 있다.
또한, 우선 사전 처리로서, 박막 형성 대상의 기판 표면을 플라즈마에 노출시킨 후, 제1 공정으로서, 분위기를 제l 진공도로 설정한 상태에서 제1 온도로 가열한 기판 표면상에 유기 금속 화합물의 가스와 산소 가스를 도입하여 기판 표면에 유기 금속 화합물을 구성하고 있는 금속 산화물로 이루어지는 복수의 결정핵을 형성한다. 이어서, 제2 공정으로서, 분위기를 제2 진공도로 설정한 상태에서 제2 온도로 가열한 기판 표면에 유기 금속 화합물의 가스와 산소 가스를 도입하여 금속 산화물로 이루어지는 막을 기판 표면상에 형성한다. 그리고, 제1 공정에서는, 제1 진공도는 사전 처리를 행한 기판 표면에 상기한 금속 산화물의 결정이 제1 온도에서 성장하는 진공도로 설정하여 결정핵이 성장한 경우에 형성되는 결정립이 인접한 결정핵으로부터 성장하는 결정립과 접촉하도록 복수의 결정핵을 고밀도로 형성하고, 제2 공정에서는, 제2 온도를 상이한 재료의 표면에서 금속 산화물이 결정 성장하는 온도 미만으로 설정하고 있다.
또한, 제1 공정으로서, 분위기를 제1 진공도로 설정한 상태에서 제1 온도로 가열한 기판 표면상에 유기 금속 화합물의 가스와 산소 가스를 도입하여 기판 표면에 유기 금속 화합물을 구성하고 있는 금속 산화물로 이루어지는 복수의 결정핵을 형성한다. 이어서, 제2 공정으로서, 분위기를 제2 진공도로 설정한 상태에서 제2 온도로 가열한 기판 표면에 유기 금속 화합물의 가스와 산소 가스를 도입하여 금속 산화물로 이루어지는 막을 기판 표면상에 형성한다. 제1 공정에서, 제1 온도는 상이한 재료의 표면에서 금속 산화물의 결정이 제1 진공도로 성장하는 온도로 설정하고, 결정핵이 성장한 경우에 형성되는 결정립이 인접한 결정핵으로부터 성장하는 결정립과 접촉하도록 복수의 결정핵을 고밀도로 형성되고 있다. 제2 공정에서는, 제2 온도를 상이한 재료의 표면에서 금속 산화물이 결정 성장하는 온도 미만으로 설정하고 있다.
또한, 본 발명은 박막 형성 대상의 기판 분위기를 소정의 진공도로 설정한 상태에서 제1 온도로 가열한 기판 표면상에 유기 금속 화합물의 가스와 산화 가스와 불활성 가스를 도입하여 기판 표면에 유기 금속 화합물을 구성하고 있는 금속 산화물로 이루어지는 복수의 결정핵을 형성하는 제1 공정과, 기판 분위기를 소정의 진공도로 설정한 상태에서 제2 온도로 가열한 기판 표면에 유기 금속 화합물의 가스와 산화 가스를 도입하여 금속 산화물로 이루어지는 막을 기판 표면상에 형성하는 제2 공정을 포함하고 있다. 제1 공정에 있어서, 유기 금속 화합물의 기판 분압은 상이한 재료의 표면에서 금속 산화물의 결정이 제l 온도에서 성장하는 진공도로 설정하여, 결정핵이 성장한 경우에 형성되는 결정립이 인접한 결정핵으로부터 성장하는 결정립과 접촉하도록 복수의 결정핵을 고밀도로 형성되고 있다. 제2 공정에 있어서는, 제2 온도를 상이한 재료의 표면에서 금속 산화물이 결정 성장하는 온도 미만으로 설정하고 있다.
이상과 같이 박막이 형성되기 때문에, 분위기를 고진공 상태로 설정하거나 또는 불활성 가스를 첨가함으로써 유기 금속 화합물의 양을 억제시키면서 결정핵을 형성한 후에, 기판 온도를 상이한 재료의 표면에서 금속 산화물이 결정 성장하지않는 온도 범위인 양호한 단차 피복성을 제공하는 값으로 설정하고, 예컨대 BST 등의 금속 산화물의 결정막이 형성된다.
따라서, 본 발명에 따르면, 결정핵을 형성하는 방법을 단지 부가했을 뿐이기 때문에, 공정수의 증대를 초래하는 일이 없다. 또한, 결정핵을 형성하는 방법을 단지 부가했을 뿐이기 때문에, 예컨대 진공 배기가 가능한 반응실을 구비한 CVD 장치를 이용하면, 만족시킬 수 있고, 시스템의 대형화를 초래하는 일이 없다. 즉, 본 발명에 의하면, 비용을 억제시킨 상태에서 단차가 있는 상이한 형태의 재료 표면에 BST 등의 금속 산화물의 결정막을 단차 피복성이 양호한 상태로 형성할 수 있다고 하는 우수한 효과를 달성할 수 있다.

Claims (15)

  1. 박막 형성 대상의 기판 분위기를 제1 진공도로 설정한 상태에서 제1 온도로 가열된 상기 기판 표면상에 유기 금속 화합물의 가스와 산화 가스를 도입하여 상기 기판 표면에 상기 유기 금속 화합물을 구성하고 있는 금속 산화물로 이루어지는 복수의 결정핵을 형성하는 제1 공정과;
    상기 기판 분위기를 상기 제1 공정보다 저진공인 제2 진공도로 설정한 상태에서 제2 온도로 가열된 상기 기판 표면에 상기 유기 금속 화합물의 가스와 산화 가스를 도입하여 상기 금속 산화물로 이루어지는 막을 상기 기판 표면상에 형성하는 제2 공정을 구비하고,
    상기 제1 공정에서는 상기 제l 진공도를 상이한 재료의 표면에서 상기 금속 산화물의 결정이 상기 제1 온도에서 성장하는 진공도로 설정하고, 상기 결정핵이 성장된 경우에 형성되는 결정립이 인접한 결정핵으로부터 성장하는 결정립과 접촉하도록 상기 복수의 결정핵을 고밀도로 형성하고,
    상기 제2 공정에서는 상기 제2 온도를 상이한 재료의 표면에서 상기 금속 산화물이 결정 성장하는 온도 미만으로 설정하는 것을 특징으로 하는 박막 형성 방법.
  2. 박막 형성 대상의 기판 표면을 플라즈마에 노출시키는 사전 처리 공정과;
    상기 기판 분위기를 제1 진공도로 설정한 상태에서 제l 온도로 가열된 상기기판 표면상에 유기 금속 화합물의 가스와 산화 가스를 도입하여 상기 기판 표면에 상기 유기 금속 화합물을 구성하고 있는 금속 산화물로 이루어지는 복수의 결정핵을 형성하는 제1 공정과;
    상기 기판 분위기를 제2 진공도로 설정한 상태에서 제2 온도로 가열된 상기 기판 표면에 상기 유기 금속 화합물의 가스와 산화 가스를 도입하여 상기 금속 산화물로 이루어지는 막을 상기 기판 표면상에 형성하는 제2 공정을 구비하고,
    상기 제1 공정에서는 상기 제1 진공도를 상기 사전 처리를 행한 상기 기판 표면에 상기 금속 산화물의 결정이 상기 제1 온도에서 성장하는 진공도로 설정하고, 상기 결정핵이 성장된 경우에 형성되는 결정립이 인접한 결정핵으로부터 성장하는 결정립과 접촉하도록 상기 복수의 결정핵을 고밀도로 형성하고,
    상기 제2 공정에서는 상기 제2 온도를 상이한 재료의 표면에서 상기 금속 산화물이 결정 성장하는 온도 미만으로 설정하는 것을 특징으로 하는 박막 형성 방법.
  3. 박막 형성 대상의 기판 분위기를 소정의 진공도로 설정한 상태에서 제1 온도로 가열된 상기 기판 표면상에 유기 금속 화합물의 가스와 산화 가스를 도입하여 이들 가스가 도입되어 있는 상태에서 상기 기판 표면에 상기 유기 금속 화합물을 구성하고 있는 금속 산화물로 이루어지는 복수의 결정핵을 형성하는 제1 공정과;
    상기 기판 분위기를 소정의 진공도로 설정한 상태에서 제2 온도로 가열된 상기 기판 표면에 상기 유기 금속 화합물의 가스와 산화 가스를 도입하여 상기 금속 산화물로 이루어지는 막을 상기 기판 표면상에 형성하는 제2 공정을 구비하고,
    상기 제1 공정에서는 상기 제1 온도를 상이한 재료의 표면에서 상기 금속 산화물의 결정이 성장하는 온도로 설정하고, 상기 결정핵이 성장된 경우에 형성되는 결정립이 인접한 결정핵으로부터 성장하는 결정립과 접촉하도록 상기 복수의 결정핵을 고밀도로 형성하고,
    상기 제2 공정에서는 상기 제2 온도를 상이한 재료의 표면에서 상기 금속 산화물이 결정 성장하는 온도 미만으로 설정하는 것을 특징으로 하는 박막 형성 방법.
  4. 박막 형성 대상의 기판 분위기를 소정의 진공도로 설정한 상태에서 제1 온도로 가열된 상기 기판 표면상에 유기 금속 화합물의 가스와 산화 가스 및 불활성 가스를 도입하여 이들 가스가 도입되어 있는 상태에서 상기 기판 표면에 상기 유기 금속 화합물을 구성하고 있는 금속 산화물로 이루어지는 복수의 결정핵을 형성하는 제1 공정과;
    상기 기판 분위기를 소정의 진공도로 설정한 상태에서 제2 온도로 가열된 상기 기판 표면에 상기 유기 금속 화합물의 가스와 산화 가스를 도입하여 상기 금속 산화물로 이루어지는 막을 상기 기판 표면상에 형성하는 제2 공정을 구비하고,
    상기 제1 공정에서는 상기 유기 금속 화합물의 가스의 분압을 상이한 재료의 표면에서 상기 금속 산화물의 결정이 상기 제1 온도에서 성장하는 압력으로 설정하고, 상기 결정핵이 성장된 경우에 형성되는 결정립이 인접한 결정핵으로부터 성장하는 결정립과 접촉하도록 상기 복수의 결정핵을 고밀도로 형성하고,
    상기 제2 공정에서는 상기 제2 온도를 상이한 재료의 표면에서 상기 금속 산화물이 결정 성장하는 온도 미만으로 설정하는 것을 특징으로 하는 박막 형성 방법.
  5. 제1항에 있어서, 상기 제1 공정 후, 상기 기판 분위기의 가스를 제거하고, 상기 기판을 제3 온도로 소정 시간동안 유지시키고 나서 상기 제2 공정을 실행하는 것을 특징으로 하는 박막 형성 방법.
  6. 제5항에 있어서, 상기 제3 온도는 상기 제1 온도와 동일한 것을 특징으로 하는 박막 형성 방법.
  7. 제5항에 있어서, 상기 기판을 상기 제3 온도로 유지하는 동안 상기 기판 분위기에 산화 가스를 도입하는 것을 특징으로 하는 박막 형성 방법.
  8. 제7항에 있어서, 상기 산화 가스는 이산화질소인 것을 특징으로 하는 막 형성 방법.
  9. 제1항에 있어서, 상기 기판의 가열은 적외선 램프에 의한 적외선을 상기 기판의 박막 형성 표면에 조사함으로써 행하는 것을 특징으로 하는 박막 형성 방법.
  10. 제1항에 있어서, 상기 유기 금속 화합물은 스트론튬 유기 화합물, 바륨 유기 화합물 및 티탄 유기 화합물인 것을 특징으로 하는 박막 형성 방법.
  11. 제1항에 있어서, 상기 유기 금속 화합물은 스트론튬 유기 화합물 또는 바륨 유기 화합물 중 어느 한 쪽과 티탄 유기 화합물인 것을 특징으로 하는 박막 형성 방법.
  12. 제10항에 있어서, 상기 제1 공정에서는, 스트론튬 유기 화합물 가스 또는 바륨 유기 화합물 가스 중 어느 한 쪽의 가스와 티탄 유기 화합물의 가스 및 산화 가스를 상기 기판 표면에 도입하고,
    상기 제2 공정에서는, 스트론튬 유기 화합물의 가스와 바륨 유기 화합물의 가스와 티탄 유기 화합물의 가스 및 산화 가스를 상기 기판 표면에 도입하는 것을 특징으로 하는 박막 형성 방법.
  13. 박막 형성 대상의 기판 분위기를 소정의 진공도로 설정한 상태에서 제1 온도로 가열된 상기 기판 표면상에 유기 금속 화합물의 가스와 산화 가스를 도입하여 이들 가스가 도입되어 있는 상태에서 상기 기판 표면에 상기 유기 금속 화합물을 구성하고 있는 금속 산화물로 이루어지는 복수의 결정핵을 형성하는 제1 공정과;
    상기 기판 분위기를 소정의 진공도로 설정한 상태에서 제2 온도로 가열된 상기 기판 표면에 상기 유기 금속 화합물의 가스와 산화 가스를 도입하여 상기 금속 산화물로 이루어지는 막을 상기 기판 표면상에 형성하는 제2 공정을 구비하고,
    상기 제1 공정에서는 상기 제1 온도를 상이한 재료의 표면에서 상기 금속 산화물의 결정이 성장하는 온도로 설정하고, 상기 결정핵이 성장된 경우에 형성되는 결정립이 인접한 결정핵으로부터 성장하는 결정립과 접촉하도록 상기 복수의 결정핵을 고밀도로 형성하고,
    상기 제2 공정에서는 상기 제2 온도를 상이한 재료의 표면에서 상기 금속 산화물이 결정 성장하는 온도 미만으로 설정하며,
    상기 제1 공정 이후에 가스의 공급을 소정 시간동안 정지시킨 후 상기 제2 공정을 행하는 것을 특징으로 하는 박막 형성 방법.
  14. 제13항에 있어서, 상기 제2 공정에서는 상기 제2 온도를 상이한 재료의 표면에서 상기 금속 산화물이 결정 성장하는 온도 미만으로서, 상기 제1 온도보다 낮은 온도로 설정하는 것을 특징으로 하는 박막 형성 방법.
  15. 박막 형성 대상의 기판 분위기를 소정의 진공도로 설정한 상태에서 제1 온도로 가열된 상기 기판 표면상에 유기 금속 화합물의 가스와 산화 가스 및 불활성 가스를 도입하여 이들 가스가 도입되어 있는 상태에서 상기 기판 표면에 상기 유기 금속 화합물을 구성하고 있는 금속 산화물로 이루어지는 복수의 결정핵을 형성하는 제1 공정과;
    상기 기판 분위기를 소정의 진공도로 설정한 상태에서 제2 온도로 가열된 상기 기판 표면에 상기 유기 금속 화합물의 가스와 산화 가스를 도입하여 상기 금속 산화물로 이루어지는 막을 상기 기판 표면상에 형성하는 제2 공정을 구비하고,
    상기 제1 공정에서는 상기 유기 금속의 가스의 분압을 상이한 재료의 표면에서 상기 금속 산화물의 결정이 상기 제1 온도에서 성장하는 압력으로 설정하고, 상기 결정핵이 성장된 경우에 형성되는 결정립이 인접한 결정핵으로부터 성장하는 결정립과 접촉하도록 상기 복수의 결정핵을 고밀도로 형성하고,
    상기 제2 공정에서는 상기 제2 온도를 상이한 재료의 표면에서 상기 금속 산화물이 결정 성장하는 온도 미만으로 설정하며,
    상기 제1 공정 이후에 가스의 공급을 소정 시간동안 정지시킨 후 상기 제2 공정을 행하는 것을 특징으로 하는 박막 형성 방법.
KR10-2001-7007391A 1998-12-16 1999-12-13 박막 형성 방법 KR100392047B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP98-357945 1998-12-16
JP35794598 1998-12-16
PCT/JP1999/006991 WO2000036640A1 (fr) 1998-12-16 1999-12-13 Procede de formation d'une couche mince

Publications (2)

Publication Number Publication Date
KR20010093162A KR20010093162A (ko) 2001-10-27
KR100392047B1 true KR100392047B1 (ko) 2003-07-23

Family

ID=18456755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7007391A KR100392047B1 (ko) 1998-12-16 1999-12-13 박막 형성 방법

Country Status (6)

Country Link
US (1) US6485564B1 (ko)
EP (1) EP1143501A4 (ko)
JP (1) JP4008664B2 (ko)
KR (1) KR100392047B1 (ko)
TW (1) TW521102B (ko)
WO (1) WO2000036640A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1496584A (zh) * 2001-03-09 2004-05-12 �ձ�������ʽ���� 金属氧化物介电膜气相生长方法和pzt膜
DE10123510A1 (de) * 2001-05-15 2002-11-28 Infineon Technologies Ag Herstellungsverfahren für ein Halbleiterbauelement
US6730354B2 (en) * 2001-08-08 2004-05-04 Agilent Technologies, Inc. Forming ferroelectric Pb(Zr,Ti)O3 films
WO2003048411A1 (en) 2001-12-03 2003-06-12 Nippon Sheet Glass Company, Limited Method for forming thin film, substrate having transparent electroconductive film and photoelectric conversion device using the substrate
JP4171250B2 (ja) * 2002-06-19 2008-10-22 東京エレクトロン株式会社 半導体装置の製造方法
WO2004087989A1 (ja) * 2003-03-28 2004-10-14 Toyo Seikan Kaisha, Ltd. プラズマcvd法による化学蒸着膜及びその形成方法
US7537662B2 (en) 2003-04-29 2009-05-26 Asm International N.V. Method and apparatus for depositing thin films on a surface
US7132300B2 (en) 2003-06-30 2006-11-07 Matsushita Electric Industrial Co., Ltd. Method for forming ferroelectric film and semiconductor device
KR101246499B1 (ko) * 2003-08-25 2013-03-25 가부시키가이샤 알박 산화물 박막 제조 방법 및 그 제조 장치
US7351656B2 (en) * 2005-01-21 2008-04-01 Kabushiki Kaihsa Toshiba Semiconductor device having oxidized metal film and manufacture method of the same
JP6101083B2 (ja) * 2013-01-16 2017-03-22 東京エレクトロン株式会社 成膜方法及び成膜装置
KR102556277B1 (ko) * 2018-04-23 2023-07-17 삼성디스플레이 주식회사 성막 장치 및 성막 방법
JP7321730B2 (ja) * 2019-03-14 2023-08-07 キオクシア株式会社 半導体装置の製造方法
KR102210809B1 (ko) * 2019-04-26 2021-02-03 에코플라스틱 주식회사 건식 도금 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3476932B2 (ja) * 1994-12-06 2003-12-10 シャープ株式会社 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法
JPH08176826A (ja) * 1994-12-28 1996-07-09 Mitsubishi Electric Corp Ｃｖｄ法による薄膜の堆積装置及び堆積方法並びに該堆積装置又は該堆積方法で用いられるｃｖｄ原料及び液体原料容器
US5776254A (en) 1994-12-28 1998-07-07 Mitsubishi Denki Kabushiki Kaisha Apparatus for forming thin film by chemical vapor deposition
JP3891603B2 (ja) * 1995-12-27 2007-03-14 シャープ株式会社 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法
JP3612839B2 (ja) * 1996-02-13 2005-01-19 三菱電機株式会社 高誘電率薄膜構造、高誘電率薄膜形成方法および高誘電率薄膜形成装置
JPH09282943A (ja) * 1996-04-19 1997-10-31 Sharp Corp 強誘電体結晶薄膜の製造方法及び強誘電体キャパシタ
KR100223939B1 (ko) * 1996-09-07 1999-10-15 구본준 고유전막의 제조방법 및 그를 이용한 캐패시터의 제조방법
JPH10182291A (ja) * 1996-12-20 1998-07-07 Sharp Corp 強誘電体薄膜の製造方法、強誘電体薄膜被覆基板及びキャパシタ
US6010744A (en) * 1997-12-23 2000-01-04 Advanced Technology Materials, Inc. Method for nucleation controlled chemical vapor deposition of metal oxide ferroelectric thin films
KR100505310B1 (ko) * 1998-05-13 2005-08-04 동경 엘렉트론 주식회사 성막 장치 및 방법

Also Published As

Publication number Publication date
JP4008664B2 (ja) 2007-11-14
KR20010093162A (ko) 2001-10-27
TW521102B (en) 2003-02-21
EP1143501A1 (en) 2001-10-10
WO2000036640A1 (fr) 2000-06-22
US6485564B1 (en) 2002-11-26
EP1143501A4 (en) 2005-02-02

Similar Documents

Publication Publication Date Title
JP4220075B2 (ja) 成膜方法および成膜装置
US6992022B2 (en) Fabrication method for semiconductor integrated devices
US6773495B2 (en) Solutions of metal-comprising materials
US6558517B2 (en) Physical vapor deposition methods
US7488514B2 (en) Methods of forming barium strontium titanate layers
US6962824B2 (en) Method for controlling deposition of dielectric films
KR100629023B1 (ko) 티타늄 함유 유전체막 및 그 제조 방법
KR100392047B1 (ko) 박막 형성 방법
JP2001527282A (ja) ビスマスベースの強誘電体膜を選択的に堆積させる方法
KR100403435B1 (ko) 반도체장치 및 그 제조방법
KR100391026B1 (ko) 박막 형성 방법 및 박막 형성 장치
KR20090125827A (ko) 용량 소자의 제조 방법
JP3676004B2 (ja) 酸化ルテニウム膜の形成方法および半導体装置の製造方法
Cho et al. Low temperature MOCVD of BST thin film for high density DRAMs
KR20010036043A (ko) 반도체 장치의 고유전막 형성 방법
US20030012875A1 (en) CVD BST film composition and property control with thickness below 200 A for DRAM capacitor application with size at 0.1mum or below
JP2002033462A (ja) 半導体装置の製造方法
JP2006161097A (ja) 薄膜の成膜方法及び薄膜の成膜装置
JP2003209109A (ja) 半導体装置の製造方法および基板処理装置
JPH1143328A (ja) 強誘電体薄膜およびその製造方法並びに製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090623

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee