JP4008664B2 - 薄膜形成方法 - Google Patents

薄膜形成方法 Download PDF

Info

Publication number
JP4008664B2
JP4008664B2 JP2000588798A JP2000588798A JP4008664B2 JP 4008664 B2 JP4008664 B2 JP 4008664B2 JP 2000588798 A JP2000588798 A JP 2000588798A JP 2000588798 A JP2000588798 A JP 2000588798A JP 4008664 B2 JP4008664 B2 JP 4008664B2
Authority
JP
Japan
Prior art keywords
gas
substrate
temperature
crystal
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000588798A
Other languages
English (en)
Inventor
憶軍 劉
博 神力
敬 真柄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Application granted granted Critical
Publication of JP4008664B2 publication Critical patent/JP4008664B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/409Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Oxygen, Ozone, And Oxides In General (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

技術分野
本発明は、薄膜形成方法に関し、例えば半導体記憶装置に用いられるような(Ba,Sr)Ti(チタン酸バリウム・ストロンチウム:以下BSTという)に関するものである。
背景技術
半導体集積技術の急速な開発に伴い、半導体集積装置を構成する種々の部品についても、ダウンサイジングと高速化および高集積化が図られている。例えば、半導体記憶装置の分野については、上述した課題に加えて大容量化の要求もあり、開発技術のテンポが非常に速い。例を挙げて説明すると、半導体記憶装置の代表的なひとつであるDRAM(ダイナミックランダムアクセスメモリー)においては、主構成要素の1つであるキャパシタのダウンサイジングと単位面積あたりの容量の増加が求められている。DRAMのキャパシタとして一般に用いられている誘電体は、半導体プロセスの関係からシリコン酸化物を用いるのが一般的である。しかし、シリコン酸化物では、誘電率が10以下で単位面積あたりの容量は4fF/μmなので、単位面積あたりの容量の増加要求に対応できない。このため、最近では、シリコン酸化物よりも誘電率の高いBSTなどが注目されるようになった。
ここで、上記のDRAMの構成に関して簡単に説明する。
図13は、Si基板1301上に形成されたDRAMメモリセルの一部を示している。このようなDRAMのメモリセルは、トランジスタ1302とキャパシタ1310とによって構成されている。トランジスタ1302は、ドレイン端に接続しているプラグ1303を介してキャパシタ1310と接続している。このプラグ1303は、酸化シリコンなどの絶縁物からなる層間絶縁膜1304に形成されたコンタクトホール内に形成されている。
また、プラグ1303は、例えば、導電性を有するように不純物が添加されたポリシリコンから構成され、キャパシタ1310の一方の電極となるストレージノード1305に接続されている。ストレージノード1305は、平坦な層間絶縁膜1304上に形成され、例えば、白金あるいはルテニウムもしくは酸化ルテニウムなどの膜から構成されている。なお、ストレージノード1305は、例えば、TiNなどのバリア膜1303aを介してプラグ1303に接続して形成されている。
そして、ストレージノード1305を含む層間絶縁膜1304上に、容量膜1306が形成されている。また、この容量膜1306上には、セルプレート1307が形成され、ストレージノード1305と容量膜1306とセルプレート1307とで、キャパシタ1310が構成されている。そして、この上に、上部層間絶縁膜1308が形成されている。なお、図示していないが、上部層間絶縁膜1308上には、トランジスタ1302のゲートに接続するワード線やソース端に接続するビット線などが配置されている。以上示したように、トランジスタ上に層間絶縁膜を介して形成されたキャパシタとなる一方の電極を覆うように、容量膜は形成される。
このような、キャパシタ用の容量膜に要求される性能としては、第1に、高い誘電率を有していることが重要である。このような、高い誘電率を有した材料として、Ba,Sr,Ti,Pb,Zn,Bi,Taなどを構成元素とする化合物がある。そして、上述したキャパシタ用の容量膜に要求される性能として第2に、リーク電流が小さいことが重要である。
一方、高い誘電率を持つ材料を用いたとしても、1Gビット以上のDRAMは平面キャパシタで実現することができず、上述したように立体構造を採用することが不可欠となる。キャパシタを立体構造とするためには、立体構造のストレージノードの平坦部も側壁部も、膜厚,組成,特性が均一な膜が形成可能な、複雑な段差形状への被覆性に優れた薄膜形成方法が必要となる。
この段差被覆性に優れた薄膜形成技術としては、化学的気相成長(CVD)法がある。しかし、このCVD法では、形成する薄膜を構成する材料の原料を、気体の状態で基板上に輸送する必要がある。CVD用原料として最も好ましいのは、室温で気体のガスである。ガスを原料に用いた場合、供給量はガスの流量のみで決定されるので制御性に優れている。しかし、高・強誘電体の材料となる上述した元素の常温で気体の化合物は存在しない。したがって、高い誘電率を持つ材料をCVDで形成する場合、原料を供給する手段はバブリングになる。なお、厳密にいうと、固体原料の場合、原料を供給手段はサブリメーションになる。
バブリングで原料を供給する場合、原料ガスとしては液体状の方がより安定な供給量制御が行える。また、原料ガスに要求されるのは、蒸気圧が高いこと,可能であるなら室温以下で十分な蒸気圧があることである。しかし、上述したいずれの元素の化合物も蒸気圧が十分に高い化合物はほとんどなく、いくらかの蒸気圧を有する化合物はほとんどが有機金属化合物になる。
このような観点から、チタン酸バリウム(BaTiO:BT)やチタン酸ストロンチウム(SrTiO:ST)そして、BTとSTの固溶体であるBSTが、上述したCVD法で成膜できるDRAMの容量膜として注目されている。
すなわち、まず、BT,STは誘電率が100程度、BSTは誘電率が200〜300程度と高誘電体であり、上述した容量膜に要求される1つの性能を満たしている。また、バリウムやストロンチウムまたチタンは有機化合物が存在し、BT,ST,BSTの薄膜は、MO(Metal Organic)CVD法により形成することができる。この薄膜形成方法は、有機金属化合物(MO)を用い、比較的低温(400〜500℃)で金属や化合物の膜を形成する熱CVD法である。このように、BT,ST,BSTの薄膜は、優れた段差被覆性が得られるCVD方法で成膜することができ、前述した容量膜に要求される2つ目の性能も満たしている。
BST膜のMOCVD法による形成は、一般的には、薄膜形成対象の基板を加熱した状態で、基板上に、例えば、気化したBa(thd)、Sr(thd)、Ti(O−iPr)(thd)を供給することで、基板上にBST膜を形成するようにしている。ここで、Ba(thd)はバリウムソース、Sr(thd)はストロンチウムソース、Ti(O−iPr)(thd)はチタンソースである。
そして、上記のBST膜形成時の基板温度は、あまり高温にすると段差被覆性に劣るため、アスペクト比が3以上の段差の場合、段差被覆性を90%以上にするために450℃以下の範囲で行うようにしている。一方、温度を低くすると、薄膜形成速度が遅くなるため、BST膜の形成では、基板温度を、約450℃程度として行うようにしている。
ところが、MOCVD法でBST膜を形成する場合、薄膜形成対象の基板温度が500℃以上にならないと、形成されたBST膜が容量膜に用いることができる高誘電率となる結晶状態とならない。すなわち、上述した約450℃程度の基板温度で薄膜形成した場合、BST膜はアモルファス状態となっており、容量膜としては適していない。このため、従来では、つぎに示すように、3段階の薄膜形成により容量膜として用いることができる結晶状態としたBST膜を、段差被覆性のよい状態で形成するようにしていた(文献:特開平8−176826号公報)。
まず、第1に、所定のMOCVD装置を用い、所望の段差被覆性が得られる基板温度で、チタン酸ストロンチウムの膜(ST膜)を薄く形成する。ST膜は、BSTに比較して、容易に異種基板上で結晶成長するため、比較的薄い膜厚で結晶性の優れたペロブスカイト状態の初期膜が得られる。
第2に、別の加熱装置を用い、薄いST膜が形成された基板を、赤外線加熱ランプにより加熱し、薄く形成したST膜の結晶化を促進させ、この上に形成する膜が結晶状態となりやすいようにする。
第3に、再びMOCVD装置を用い、ST膜上にSrに比較してBaの多いBST膜を形成する。このBaの多いBST膜からなる層により、以降の熱処理において、下地のST膜に対してBaの供給が行われる。
第4に、Srに比較してBaの多いBST膜上に、今度は、SrとBaとが1:1の割合のBST膜を形成する。この薄膜形成時には、下地に結晶膜となっているST膜があるので、BST膜が結晶状態で形成される。
第5に、別の加熱装置を用い、上記の3層の膜が形成された基板を、赤外線加熱ランプにより加熱し、形成したBST膜の結晶化を促進するとともに、最下層の薄いST膜に対してBaを供給し、全体が容量膜として用いることができる結晶状態であるBST膜となった状態とする。
以上のようにすることで、段差被覆性がよく、加えて、結晶性のよい状態にBST膜を形成することができる。
ところが、従来では、上述したように多くの工程を必要としていたので、システムが大型化し、薄膜形成に用いる装置のコストを高くし、結果として、製品単価を高くしていた。
したがって、この発明の主目的は、上記の問題点を解消するためになされたものであり、コストを抑制した状態で、段差の異種材料表面上にBSTなどの金属酸化物の結晶膜を、段差被覆性のよい状態で形成することである。
発明の開示
このような目的を達成するために、本発明の一態様によれば、まず第1の工程として、雰囲気を第1の真空度とした状態で第1の温度に加熱した基体表面上に有機金属化合物の気体と酸素ガスとを導入し、基体表面に有機金属化合物を構成している金属の酸化物からなる複数の結晶核を形成する。つぎに、第2の工程として、雰囲気を第1の工程より低真空の第2の真空度とした状態で第2の温度に加熱した基体表面に有機金属化合物の気体と酸素ガスとを導入し、金属の酸化物からなる結晶薄膜を基体表面上に形成するようにした。そして、第1の工程では、第1の真空度は、異なる材料の表面で上記の金属の酸化物の結晶が第1の温度で成長する真空度とし、結晶核が成長した場合に形成される結晶粒が隣の結晶核より成長する結晶粒と接触するように複数の結晶核を高密度に形成し、第2の工程では、第2の温度を、異なる材料の表面で金属の酸化物が結晶成長する温度未満とした。上記の2つの工程において、有機金属化合物としては、ストロンチウムの有機化合物とバリウムの有機化合物とチタンの有機化合物を用いるようにした。また、有機金属化合物として、ストロンチウムの有機化合物もしくはバリウムの有機化合物のいずれか一方とチタンの有機化合物を用いるようにした。また、第1の工程では、ストロンチウムの有機化合物もしくはバリウムの有機化合物いずれか一方の気体とチタンの有機化合物の気体と酸素ガスとを基体表面に導入し、第2の工程では、ストロンチウムの有機化合物の気体とバリウムの有機化合物の気体とチタンの有機化合物の気体と酸素ガスとを基体表面に導入するようにした。
この発明によれば、結晶核を形成した後、異なる材料の表面で金属の酸化物が結晶成長しない温度範囲である段差被覆性の優れた温度で、例えばBSTなどの金属酸化物の結晶膜が形成される。
また、この発明の他の態様によれば、まず前処理として、薄膜形成対象の基体表面をプラズマに晒し、この後、第1の工程として、雰囲気を第1の真空度とした状態で第1の温度に加熱した基体表面上に有機金属化合物の気体と酸素ガスとを導入し、基体表面に有機金属化合物を構成している金属の酸化物からなる複数の結晶核を形成する。つぎに、第2の工程として、雰囲気を第2の真空度とした状態で第2の温度に加熱した基体表面に有機金属化合物の気体と酸素ガスとを導入し、金属の酸化物からなる膜を基体表面上に形成する。そして、第1の工程では、第1の真空度は、前処理を行った基体表面に上記の金属の酸化物の結晶が第1の温度で成長する真空度とし、結晶核が成長した場合に形成される結晶粒が隣の結晶核より成長する結晶粒と接触するように複数の結晶核を高密度に形成し、第2の工程では、第2の温度を、異なる材料の表面で金属の酸化物が結晶成長する温度未満とした。上記の工程において、有機金属化合物としては、ストロンチウムの有機化合物とバリウムの有機化合物とチタンの有機化合物を用いるようにした。また、有機金属化合物として、ストロンチウムの有機化合物もしくはバリウムの有機化合物のいずれか一方とチタンの有機化合物を用いるようにした。また、第1の工程では、ストロンチウムの有機化合物もしくはバリウムの有機化合物いずれか一方の気体とチタンの有機化合物の気体と酸素ガスとを基体表面に導入し、第2の工程では、ストロンチウムの有機化合物の気体とバリウムの有機化合物の気体とチタンの有機化合物の気体と酸素ガスとを基体表面に導入するようにした。
この発明によれば、結晶核を形成した後、異なる材料の表面で金属の酸化物が結晶成長しない温度範囲である段差被覆性の優れた温度で、例えばBSTなどの金属酸化物の結晶膜が形成される。
また、この発明の他の態様によれば、第1の工程として、雰囲気を第1の真空度とした状態で第1の温度に加熱した基体表面上に有機金属化合物の気体と酸素ガスとを導入し、基体表面に有機金属化合物を構成している金属の酸化物からなる複数の結晶核を形成する。つぎに、第2の工程として、雰囲気を第2の真空度とした状態で第2の温度に加熱した基体表面に有機金属化合物の気体と酸素ガスとを導入し、金属の酸化物からなる膜を基体表面上に形成する。そして、第1の工程では、第1の温度は、異なる材料の表面で上記の金属の酸化物の結晶が第1の真空度で成長する温度とし、結晶核が成長した場合に形成される結晶粒が隣の結晶核より成長する結晶粒と接触するように複数の結晶核を高密度に形成し、第2の工程では、第2の温度を、異なる材料の表面で金属の酸化物が結晶成長する温度未満とした。上記の工程において、有機金属化合物としては、ストロンチウムの有機化合物とバリウムの有機化合物とチタンの有機化合物を用いるようにした。また、有機金属化合物として、ストロンチウムの有機化合物もしくはバリウムの有機化合物のいずれか一方とチタンの有機化合物を用いるようにした。また、第1の工程では、ストロンチウムの有機化合物もしくはバリウムの有機化合物いずれか一方の気体とチタンの有機化合物の気体と酸素ガスとを基体表面に導入し、第2の工程では、ストロンチウムの有機化合物の気体とバリウムの有機化合物の気体とチタンの有機化合物の気体と酸素ガスとを基体表面に導入するようにした。
この発明によれば、結晶核を形成した後、異なる材料の表面で金属の酸化物が結晶成長しない温度範囲である段差被覆性の優れた温度で、例えばBSTなどの金属酸化物の結晶膜が形成される。
また、この発明の他の態様によれば、薄膜形成対象の基体雰囲気を所定の真空度とした状態で第1の温度に加熱した基体表面上に有機金属化合物の気体と酸化ガスと不活性ガスとを導入し、基体表面に有機金属化合物を構成している金属の酸化物からなる複数の結晶核を形成する第1の工程と、基体雰囲気を所定の真空度とした状態で第2の温度に加熱した基体表面に有機金属化合物の気体と酸化ガスとを導入し、金属の酸化物からなる膜を基体表面上に形成する第2の工程とを備え、第1の工程では、有機金属の基体の分圧は、異なる材料の表面で金属の酸化物の結晶が第1の温度で成長する真空度とし、結晶核が成長した場合に形成される結晶粒が隣の結晶核より成長する結晶粒と接触するように複数の結晶核を高密度に形成し、第2の工程では、第2の温度を、異なる材料の表面で金属の酸化物が結晶成長する温度未満とした。
この発明によれば、有機金属化合物の基体の分圧を下げることで結晶核を形成した後、異なる材料の表面で金属の酸化物が結晶成長しない温度範囲である段差被覆性の優れた温度で、例えばBSTなどの金属酸化物の結晶膜が形成される。
発明を実施するための最良の形態
以下、図面を参照して本発明の実施例を詳細に説明する。
(実施例1)
はじめに、本発明の第1の実施例について説明する。実施例1では、BST膜の形成を例にとり説明する。また、実施例1では、BST膜を前述したDRAMの容量膜に用いる場合について説明する。
まず、本発明を説明するために用いられるCVD装置の概要について説明する。図1に示すように、反応室101は気密容器であり、反応室101内部にはベース上に載置された基板ステージ102が配置され、基板ステージ102にウエハ103が載置されるようになっている。なお、図示していないが、反応室101は、周囲に配置された加熱手段により、反応室101の壁温度を250℃までに加熱できる構成となっている。基板ステージ102には、ウエハ103を下方から加熱するためのヒータが内蔵されており、図示はされていないが、反応室101内にプラズマを発生するためにRF電源に接続されて高周波電力を反応室内101に供給する電極も配置されている。
反応室101内の上面には、基板ステージ102に対向して拡散板104が配置され、拡散板104によりソースガスが基板ステージ102側に拡散して供給される。拡散板104裏面には、ミキサー105が配置され、反応室101に導入される各ガスは、ミキサー105により混合されて拡散板104に供給されている。なお、有機金属化合物ソースと酸化ガスとを、各々個別のシャワーヘッドから供給する構成(Post−Mix方式)としてもよい。
また、反応室101内は、真空ポンプ106により真空排気される構成となっており、反応室101から真空ポンプ106までの排気ラインには、トラップ107と圧力制御部108が備えられている。ここで、トラップ107は、トラップ107が接続されている排気ラインにおいて、排気中に存在している常温では液体となる物質を除去するものである。また、圧力制御部108は、真空ポンプ106の排気量を調整することで、反応室101内の真空度を制御している。ただし、最大真空到達度は、真空ポンプ106の排気能力により決定される。
つぎに、反応室101に導入する各ガスの供給に関して説明する。
まず、反応室101には、ガス供給部111を介してArガスライン112およびOライン113そしてNOライン114が接続され、各ガスラインにより、反応室内にArガスやOガス又はNOガスが導入される。各ガスラインの途中には、供給ガスの流量を制御する微量流量コントローラ(MFC)112a,113a,114aが設けられ、反応室101内に供給されるガスの供給量を制御している。なお、OとNOは、酸化物形成のためのガスである。また、Arガスは、希釈のためやプラズマ生成のために用いる。
また、反応室101には、ガス供給部115を介して、例えば200〜250℃程度に加熱された気化ガスライン116が接続され、気化ガスライン116には、Arガスが導入されるArガスライン117と、薄膜形成物質の有機金属化合物の気体を供給する各原料ガス供給部121,122,123が接続されている。これら各原料ガス供給部121〜123は、各々、オーブン121a,121b,123a内に配置され、加熱できる構成となっており、格納された固体試料を昇華させることができるようにされている。
また、上記の原料ガス供給部121〜123には、Arガスライン131が接続され、加圧されたArガスがMFC131aで供給量を制御され、かつ、ヒータ131bにより加熱されて背圧として供給され、そして、各原料ガス供給部121〜123より昇華することで生成された薄膜形成材料の原料ガスを、気化ガスライン116に送り出すようにしている。そして、気化ガスライン115に送り出された原料ガスが、ガス供給部115を介して反応室101内に導入される。ところで、上記の有機金属化合物が昇華した原料ガスが各ガスラインを通過するとき、昇華した有機金属化合物は、温度が下がればすぐに固化し、ガスラインを詰まらせてしまう。しかし、気化ガスライン116は200〜250℃程度に加熱されているので、有機金属化合物は気体の状態のままで反応室101に導入される。
ここで、まず、原料ガス供給部121では、Ba(thd)の固体試料が充填され、固体のBa(thd)がオーブン121aにより加熱されて昇華し、Ba(thd)の気体が発生するようになっている。また、原料ガス供給部122には、Sr(thd)の固体試料が充填され、固体のSr(thd)がオーブン122aにより加熱されて昇華し、Sr(thd)気体が発生するようになっている。そして、原料ガス供給部123には、Ti(O−iPr)(thd)の固体試料が充填され、固体のTi(O−iPr)(thd)がオーブン122aにより加熱されて昇華し、Ti(O−iPr)(thd)気体が発生するようになっている。
つぎに、図1に示されるCVD装置を用いて本発明によるBST薄膜の形成方法を説明する。なお、以下の説明では、DRAMのストレージノードが形成された状態から説明する。
まず、図2(a)に示すように、トランジスタ202およびトランジスタ202にプラグ203を介して接続しているストレージノード204が形成された基板201を用意する。ストレージノード204は、トランジスタ202を覆うように形成された層間絶縁膜205上に形成されている。層間絶縁膜205は、例えば、酸化シリコンをCVD法で堆積することで形成される。そして、層間絶縁膜205に形成されたコンタクトホール内に、不純物を導入した導電性を持たせたポリシリコンを充填することで、プラグ203が形成される。
また、ストレージノード204は、材料の相互拡散を抑制するなどのために形成されたバリア膜203aを介してプラグ203に接続するように形成されている。ここで、ストレージノード204は、例えばPtなど構成されている。例えば、表面にバリア膜203aを備えてプラグ203を形成した後、層間絶縁膜205上に、スパッタ法などによりPtの膜を形成し、公知のフォトリソグラフィおよびエッチング技術によりPtの膜をパターニングすれば、ストレージノード204が形成できる。
つぎに、以上のようにストレージノード204が形成された基板201を用意したら、基板201を図1に示したCVD装置の基板ステージ102上に処理対象のウエハ103として載置する。そして、ウエハ103が配置された反応室101内を、例えば、10−2Torr以下と高真空にした状態で、反応室101内に、Ti,Ba,Srの各ソースガスとともに、O,NOガスを供給し、BSTの堆積が起こる状態とする。このBSTの堆積のときは、処理対象のウエハ103の温度が450℃程度となるように、基板ステージ102の加熱機構を制御する。この温度制御の結果、図2(b)に示すように、少なくともストレージノード204表面には、BSTの結晶核206aが形成される。なお、結晶核を形成するときの基板温度は、450℃に限るものではなく、上述した高真空の状態で結晶核が形成される温度以上とすればよい。例えば、500℃以上の高温としてもよい。より高温とすることで、結晶核206aの形成が促進される。
次いで、Ti,Ba,Srの各ソースガスとともにO,NOガスを供給し続けてBSTの堆積が起こる状態としたままで、反応室101を0.1Torr〜数Torr程度の低真空状態とし、Ti,Ba,Srの各ソースガスの供給量を増加させる。そして、このときも、処理対象のウエハ103の温度が450℃程度となるように、基板ステージ102の加熱機構を制御する。なお、低真空状態としたときの基板温度は、450℃に限るものではない。基板温度は、ヘテロ界面において結晶成長が起こる温度未満で、所望の段差被覆性が得られ、所望の薄膜形成速度が得られる温度とすればよい。以上のことにより、図2(c)に示すように、結晶核206aが大きく成長し、結果として、結晶状態のBSTからなる容量膜206が形成される。
以上のことにより、ストレージノード204上を覆うように、結晶状態(多結晶状態)のBSTからなる容量膜206が形成できる。
次いで、図2(d)に示すように、容量膜206上に、セルプレート207を形成すれば、トランジスタ202に接続するキャパシタ210が形成されたことになる。
キャパシタ210が形成された後、図2(e)に示すように、セルプレート207上に、層間絶縁膜208を形成する。そして、層間絶縁膜208上に、ビット線などの各配線を形成するなどのことにより、高誘電率のBSTからなる容量膜206が、ストレージノード204上に段差被覆性よく形成されたDRAMが得られる。
ここで、まず、図2(b)で説明した結晶核形成に関して、より詳細に説明する。
上述したBSTからなる容量膜を形成するMOCVD法は、ガスとして基板表面に供給される薄膜形成材料に対して、熱などのエネルギーを加えてガス分子の励起や分解を行い、中間生成物(プリカーサー)を形成し、基板表面での吸着・拡散・反応・解離を経て薄膜を堆積する方法である。
薄膜形成を行う基板の雰囲気をより高真空な状態とすると、供給された原料ガスの濃度が低くプリカーサー分子の密度も低くなり、分子同士の衝突よりも分子の表面拡散の方が起こりやすい状態となっている。このように、成膜対象の基板表面に吸着されたプリカーサー分子が十分に表面拡散を行えるような状態とすれば、熱力学的に最も安定な状態である結晶の核が形成されやすくなる。したがって、上述したように、高真空な状態とすることで、プリカーサー分子が十分に表面拡散を行えるような状態とすれば、異種材料表面上でも、結晶核が生成されやすい状態となる。
一方、成長初期において基板表面に結晶核が発生すれば、発生した結晶核を起源にして、気相から基板表面に供給されるプリカーサーが次々と結晶核上に堆積し、結晶粒にまで成長するものと考えられる。そして、通常、異種材料表面上では結晶が成長しないような低い温度範囲や低い真空度の状態でも、結晶核があればこの結晶核より結晶が成長し、結晶構造を維持し続けることができるものと考えられる。
ここで、成長初期の基板表面で、結晶核を例えば1015cm−2以上に高密度に発生させることができれば、発生させた結晶核がある程度成長していくと、各々がつながって連続した結晶膜となる。そして、連続膜の表面で新たな結晶核が形成され、ランダムな多結晶膜が形成されていくものと考えられる。
したがって、MOCVD法により、BST膜を450℃程度で薄膜形成しようとする場合においても、薄膜形成初期において、基板表面に多くの結晶核を発生させておけば、形成された多くの結晶核より結晶膜を形成できるので、結晶核を発生させた後に形成する膜全域を結晶とすることができ、平坦な結晶膜が得られるものと考えられる。また、膜全体が結晶状態となっていれば、部分的に成長の早いところがなくなるので、部分的に結晶粒が発生するなどによる突起物の発生を抑制できる。
そこで、本実施例1では、前述したように、MOCVD法の薄膜形成初期には、薄膜形成対象の基板雰囲気の真空度を高い状態とし、薄膜形成対象の基板表面に高密度の結晶核を形成させるようにした。ところが、真空度の高い状態でMOCVD法による薄膜形成を続けても、結晶の成長は持続するが、真空度の高いままでは、薄膜形成のために供給できるソースガスの量が多くできない。この結果、真空度が高いままでは、薄膜形成速度が非常に遅く、生産性が低下してプロセスコストの増大を招いてしまい、また実用にならない。しかしながら、前述したように、結晶核が既に存在していれば、真空度を低くしてソースガスの供給量を増加させても、結晶膜が形成されるので、所望の密度に結晶核が形成された後は、前述したように、所望の薄膜形成速度が得られる真空度として薄膜形成を行うようにした。なお、所望の密度に結晶核が形成された後は、前述したように、基板温度は、異種材料表面で結晶成長が起こる温度未満で、所望とする段差被覆性が得られる状態とする。上記の結晶核の形成可能な温度と圧力領域は、図3の領域Iとなる。また、図3の領域IIに示すように、圧力が高くても500℃以上の高温とすれば結晶が成長する。
以上をまとめると、本実施例1では、図4に示すように、まず、ステップS11で、例えば、10−2Torr以下と雰囲気をより高真空としてソースガスを供給してBSTの堆積が起こる状態とし、BSTを形成したい基板上の領域に所望とする密度でBSTの結晶核を形成する。ステップS12で、0.1Torr〜数Torr程度と、雰囲気を通常のMOCVD法による薄膜形成の真空度としてソースガスを供給してBSTの堆積が起こる状態とし、また、異種材料表面で結晶成長が起こる温度未満で段差被覆性のよい状態で薄膜形成できる基板温度とし、BST膜を成長させるようにした。
この結果、上記の実施例1によれば、段差被覆性のよい状態で、BSTの結晶膜を形成できるようになる。また、本実施例1によれば、結晶核を形成するプロセスが付加しただけなので、工程数の増大を招くことがない。また、結晶核を形成するプロセスが付加しただけなので、真空排気が可能で基板を加熱できる反応室を備えたCVD装置を用いればよく、システムの大型化を招くことがない。
図5に、本実施例1により形成したBST膜と、結晶核を形成することなく成膜したBST膜との、誘電率と誘電損失を比較した結果を示す。図5では、黒丸が本実施例1によるBST膜(BST1)の各バイアス電圧における誘電率の変化を示し、黒四角が結晶核を形成しないで成膜したBST膜(BST2)の各バイアス電圧における誘電率の変化を示している。また、「×」が本実施例1によるBST膜(BST1)の各バイアス電圧における誘電損失の変化を示し、黒三角が結晶核を形成しないで成膜したBST膜(BST2)の各バイアス電圧における誘電損失の変化を示している。図5から明らかなように、本実施例によるBST膜の方が高い誘電率を有している。
(実施例2)
つぎに、本発明の第2の実施例について説明する。本実施例2でも、BST膜の形成を例にとり説明する。また、以降においても、BST膜を前述したDRAMの容量膜に用いる場合について説明する。また、本実施例2においても、上記実施例1と同様に、図1に示したCVD装置を用いる。また、本実施例2においても、図2(a)〜図2(e)を用いて、薄膜形成方法に関して説明する。このため、この実施例2では、図2(a)まで、および図2(c)〜図2(e)に関しては、上記実施例1と同様である。
まず、図2(a)に示すように、トランジスタ202およびトランジスタ202にプラグ203を介して接続しているストレージノード204が形成された基板201を用意する。ストレージノード204は、トランジスタ202を覆うように形成された層間絶縁膜205上に形成されている。層間絶縁膜205は、例えば、酸化シリコンをCVD法で堆積することで形成される。そして、層間絶縁膜205に形成されたコンタクトホール内に、不純物を導入して導電性を持たせたポリシリコンを充填することで、プラグ203が形成される。
また、ストレージノード204は、材料の相互拡散を抑制するなどのために形成されたバリア膜203aを介し、プラグ203に接続するように形成されている。ストレージノード204は、例えばPtなどで構成されている。例えば、表面にバリア膜203aを備えてプラグ203を形成した後、層間絶縁膜205上に、スパッタ法などによりPtの膜を形成し、公知のフォトリソグラフィおよびエッチング技術によりPt膜をパターニングすれば、ストレージノード204が形成できる。
つぎに、以上のようにストレージノード204が形成された基板201を用意したら、基板201を図1に示したCVD装置の基板ステージ102上に処理対象のウエハ103として載置し、反応室101を、例えば、10−2Torrと高真空にした状態で、反応室101内にArガスを供給する。なおプラズマ処理には、他にもヘリウムなどの不活性ガスや水素ガスなどを用いるようにしてもよい。そして、本実施例2では、基板ステージ102に内蔵されている図示していない電極にRFを印加することで、反応室101内に高周波電力を供給してプラズマを発生させる。そして、図2(a)に示す基板201表面を、発生させたプラズマに所定の時間晒し、基板201の、少なくともストレージノード204表面が、プラズマに晒された状態とする。
つぎに、高周波電力の供給を停止するとともにArガスの供給を停止し、プラズマの発生を停止する。そして、真空ポンプ106および圧力制御部108の動作状態を変更し、反応室101内の真空度を、例えば、0.1Torr〜数Torrの状態としてTi,Ba,Srの各ソースガスおよびO,Nを供給し、BSTの堆積が起こる状態とする。このことにより、図2(b)に示すように、少なくともストレージノード204表面には、BSTの結晶核206aが形成される。なお、結晶核を形成するときの基板温度は、450℃に限るものではなく、上述したプラズマ処理の後で結晶核が形成される温度以上とすればよく、例えば、500℃以上の高温としてもよい。より高温とすることで、結晶核が形成されやすくなる。また、反応室101内の真空度を、例えば、10−2Torr以下と高真空にした状態で、各ソースガスを供給するようにしてもよい。このようにすれば、より結晶核が形成されやすくなる。
引き続き、処理対象のウエハ103の温度が450℃程度の状態で、上述したガスを供給し続け、BSTの堆積が起こる状態を保持し続ける。なお、この段階における基板温度は、450℃に限るものではなく、異種材料表面で結晶成長が起こる温度未満で、所望の段差被覆性が得られ、所望の薄膜形成速度が得られる温度とすればよい。このことにより、結晶核206aが大きく成長し、結果として、図2(c)に示すように、結晶状態のBSTからなる容量膜206が形成される。
以上のことにより、ストレージノード204上を覆うように、結晶状態(多結晶状態)のBSTからなる容量膜206が形成できる。
ついで、図2(d)に示すように、容量膜206上に、セルプレート207を形成すれば、トランジスタ202に接続するキャパシタ210が形成されたことになる。この後、図2(e)に示すように、セルプレート207上に、層間絶縁膜208を形成する。そして、層間絶縁膜208上にビット線などの各配線を形成するなどのことにより、DRAMが形成される。
以上示したように、本実施例2においては、MOCVD法によるBST膜の形成前に、薄膜形成対象基板表面をプラズマに晒すようにした。そして、プラズマに晒すという前処理の後、通常どおり、BST膜を薄膜形成するようにした。
前述したように、成長初期において基板表面に結晶核が発生すれば、この結晶核を起源に、気相から基板表面に供給されるプリカーサーが次々と核上に堆積し、結晶粒にまで成長させることができる。そして、通常では結晶が成長しないような低い温度範囲や低い真空度の状態でも、結晶核があれば結晶核より結晶が成長し、結晶構造を維持し続けることができる。
ここで、本実施例2では、図6に示すように、まずステップS21で、薄膜形成前に基板表面をプラズマに晒し、次いで、ステップS22で薄膜形成を開始することで、成長初期の基板表面にBSTの結晶核を高密度に発生させるようにした。そして、ステップS23で、結晶核が高密度に形成された状態で、従来どおり、MOCVD法でBST膜を薄膜形成するようにした。
この結果、本実施例2においても、前述した実施例1と同様に、段差被覆性のよい状態で、BSTの結晶膜を形成できるようになる。また、この実施例2においても、プラズマを発生させて晒すプロセスが付加しただけなので、工程数の増大を招くことがない。また、プロセス付加がプラズマ発生だけなので、真空排気が可能でプラズマが生成できる反応室を備えたCVD装置を用いればよく、システムの大型化を招くことがない。
ところで、上述した実施例2では、プラズマ処理した後、通常のMOCVD法によるBST膜の形成を行うようにしたが、これに限るものではない。プラズマ処理した後、前述した実施例1のプロセスを行うようにしてもよい。すなわち、プラズマ処理した後、例えば、10−2Torr以下と高真空の状態でソースガスを供給してBSTの堆積が起こる状態とすることで、高密度にBSTの結晶核を形成するようにしてもよい。このようにすることで、BSTの結晶核がより生成しやすくなる。
(実施例3)
つぎに、本発明の第3の実施例について説明する。この実施例3でも、BST膜の形成を例にとり説明する。また、以降でも、BST膜を前述したDRAMの容量膜に用いる場合について説明する。
ここで、本実施例3においては、図7に示したCVD装置を用いる。図7では、CVD装置の薄膜形成を行う反応室内を部分的に示している。このCVD装置の反応室内は、反応室の底面701に3つの基板ステージ702a,702b,702cを備え、これら基板ステージ702a,702b,702cは、回転可能に構成されている。また、反応室の底面701の中央部には、図示していない排気部に連通する排気口703が配置されている。また、基板ステージ702a,702b,702c各々の周囲には、ソースガス導入部704a,704b,704cが備えられている。そして、反応室の底面701に対向している上面705に、赤外線ランプ706a,706b,706cが備えられている。
以上のように構成されたCVD装置では、例えば、赤外線ランプ706aは、基板ステージ702aに対向配置している。そして、赤外線ランプ706aから照射される赤外線により、基板ステージ702a上に載置される基板表面が加熱できるように構成されている。
また、底面701および上面705などにより構成されている反応室内は、排気口703を介して真空排気される。そして、例えば、ソースガス導入部704aから導入されたソースガスは、基板ステージ702a上を通過して排気口703より排気される。
したがって、例えば、基板ステージ702a上に載置された基板表面は、赤外線ランプ706aからの赤外線により加熱され、加熱された基板上にソースガスが供給されることで、CVD法による薄膜形成が行われる。また、基板ステージ702aは回転するので、回転している基板表面にソースガスが供給される状態となる。この結果、基板表面に、均一に薄膜形成ができるようになる。
また、基板の加熱は、表面から赤外線の照射により行われている。すなわち、このCVD装置によれば、CVD法により薄膜形成されている膜表面が、直接加熱される状態となっている。
つぎに、本実施例3における、DRAMの容量膜の形成に関して説明する。ここでも、特に、DRAMのストレージノードが形成された状態から説明する。また、この実施例3でも、BST膜の形成を例にとり説明する。また、以降でも、BST膜を前述したDRAMの容量膜に用いる場合について説明する。また、この実施例3においても、図2(a)〜図2(e)を用いて、薄膜形成方法に関して説明する。このため、この実施例3でも、図2(a)まで、および図2(c)〜図2(e)に関しては、上記実施例1と同様である。ただし、この実施例3では、図7に示した反応室を有するCVD装置を用いる。
まず、図2(a)に示すように、トランジスタ202およびトランジスタ202にプラグ203を介して接続しているストレージノード204が形成された基板201を用意する。ここで、ストレージノード204は、トランジスタ202を覆うように形成された層間絶縁膜205上に形成されている。形成された層間絶縁膜205は、例えば、酸化シリコンをCVD法で堆積することで形成される。そして、層間絶縁膜205に形成されたコンタクトホール内に、不純物を導入して導電性を持たせたポリシリコンを充填することで、プラグ203が形成される。
また、ストレージノード204は、材料の相互拡散を抑制するなどのために形成されたバリア膜203aを介してプラグ203に接続するように形成されている。ここで、ストレージノード204は、例えばPtなど構成されている。例えば、表面にバリア膜203aを備えてプラグ203を形成した後、層間絶縁膜205上に、スパッタ法などによりPtの膜を形成し、公知のフォトリソグラフィおよびエッチング技術によりPt膜をパターニングすれば、ストレージノード204が形成できる。
つぎに、以上のようにストレージノード204が形成された基板201を用意したら、基板201を図7に示したCVD装置の基板ステージ702a,702b,702c上に、処理対象のウエハとして載置する。そして、基板を導入した反応室内を、例えば、10−2Torr以下と高真空にした状態で、ソースガス導入部704a,704b,704cにより、各ウエハ上にTi,Ba,Srの各ソースガスとともに、O,Nガスを供給し、BSTの堆積が起こる状態とする。このとき、赤外線ランプ706a,706b,706cにより赤外線を照射することで、基板ステージ702a,702b,702c上の処理対象のウエハ表面の温度を、瞬間的に500℃以上とする。
この結果、図2(b)に示すように、少なくともストレージノード204表面には、BSTの結晶核206aが形成される。なお、上記の500℃という温度は、MOCVD法において、異種材料表面にBSTの結晶が成長する温度である。ただし、この段階において、上述したように高真空とする必要はなく、高温とすることで核形成が起きる範囲で、例えば、0.1Torr〜数Torrとより低い真空度としてもよい。一方、10−2Torr以下と高真空にした状態でソースガスを導入するようにした場合、前述した実施例1と同様であり、赤外線ランプ706a,706b,706cによる赤外線を照射で、処理対象のウエハ表面の温度を450℃程度と低温状態としておいてもよい。
引き続き、今度は、赤外線ランプ706a,706b,706cからの赤外線の照射出力を低下させ、処理対象のウエハ表面の温度が450℃程度となるようにする。また、上述したソースガスの供給は連続して行い、BSTの堆積が起こる状態を保持し続ける。なお、この段階におけるウエハの温度は、450℃に限るものではなく、異種材料表面で結晶成長が起こる温度未満で、所望の段差被覆性が得られ、所望の薄膜形成速度が得られる温度とすればよい。この結果、結晶核206aが大きく成長し、結果として、図2(c)に示すように、結晶状態のBSTからなる容量膜206が形成される。
以上のことにより、ストレージノード204上を覆うように、結晶状態(多結晶状態)のBSTからなる容量膜206が形成できる。
次いで、図2(d)に示すように、容量膜206上に、セルプレート207を形成すれば、トランジスタ202に接続するキャパシタ210が形成されたことになる。この後、図2(e)に示すように、セルプレート207上に層間絶縁膜208形成する。そして、層間絶縁膜208上に、ビット線などの各配線を形成するなどのことにより、高誘電率のBSTからなる容量膜206が、ストレージノード204上に段差被覆性よく形成されたDRAMが得られる。
以上示したように、本実施例3においては、MOCVD法によるBST膜の形成初期に、赤外線ランプを用いることなどにより、薄膜形成対象基板表面温度を瞬間的に500℃以上と高温にして結晶膜が成長する状態とし、この後、上記の基板表面温度を低下させて通常どおりBST膜を薄膜形成するようにした。
前述の実施例1,2に示したように、成長初期において基板表面に結晶核が発生すれば、発生させた結晶核を起源に、気相から基板表面に供給されるプリカーサーが次々と核上に堆積し、結晶粒にまで成長させることができる。そして、通常では結晶が成長しないような低い温度範囲や低い真空度の状態でも、結晶核があれば結晶核より結晶が成長し、結晶構造を維持し続けることができる。
ここで、本実施例3では、図8に示すように、まずステップS31で、赤外線ランプを用いることで、薄膜形成初期に基板表面の温度を結晶が成長する温度とし、成長初期の基板表面にBSTの結晶核を高密度に発生させるようにした。そして、ステップS32で、結晶核が高密度に形成された状態で、従来どおり、MOCVD法でBST膜を薄膜形成するようにした。
この結果、本実施例3においても、前述した実施例1,2と同様に、段差被覆性のよい状態で、BSTの結晶膜を形成できるようになる。また、この実施例3においても、薄膜形成初期に基板温度を結晶成長温度以上とするプロセスが付加しただけなので、工程数の増大を招くことがない。また、CVD装置としては、赤外線の照射手段を付加するだけなので、システムの大型化を招くことがない。
(実施例4)
つぎに、本発明の第4の実施例について説明する。この実施例4でも、BST膜の形成を例にとり説明する。また、以降においても、BST膜を前述したDRAMの容量膜に用いる場合について説明する。また、この実施例4においても、上記実施例1と同様に、図1に示したCVD装置を用いる。また、この実施例4においても、図2(a)〜図2(e)を用いて、薄膜形成方法に関して説明する。このため、この実施例4でも、図2(a)まで、および図2(c)〜図2(e)に関しては、上記実施例1と同様である。
まず、図2(a)に示すように、トランジスタ202およびトランジスタ202にプラグ203を介して接続しているストレージノード204が形成された基板201を用意する。ストレージノード204は、トランジスタ202を覆うように形成された層間絶縁膜205上に形成されている。層間絶縁膜205は、例えば、酸化シリコンをCVD法で堆積することで形成される。そして、層間絶縁膜205に形成されたコンタクトホール内に、不純物を導入して導電性を持たせたポリシリコンを充填することで、プラグ203が形成される。
また、ストレージノード204は、材料の相互拡散を抑制するなどのために形成されたバリア膜203aを介してプラグ203に接続するように形成されている。なお、ストレージノード204は、例えばPtなど構成されている。例えば、表面にバリア膜203aを備えてプラグ203を形成した後、層間絶縁膜205上に、スパッタ法などによりPtの膜を形成し、公知のフォトリソグラフィおよびエッチング技術によりPtの膜をパターニングすれば、ストレージノード204が形成できる。
つぎに、以上のようにストレージノード204が形成された基板201を用意したら、基板201を図1に示したCVD装置の基板ステージ102上に処理対象のウエハ103として載置する。そして、反応室101内に、Ti,Ba,Srの各ソースガスとともに、O,NOガスを供給した。このとき、本実施例4では、Ti,Ba,Srの各ソースガスと、O,NOガスの供給量は前記の実施例1と同様にした状態で、同時にアルゴンガスなどの不活性ガスを導入することで、ウエハ103が配置された反応室101内を、例えば、10−1Torr程度の真空度とした。つまり、アルゴンガスを追加して供給することで、各ガスの供給量を増加させることなく、反応室内の真空度を低下させた。またこのとき、処理対象のウエハ103の温度が450℃程度となるように、基板ステージ102の加熱機構を制御する。上記の結果、図2(b)に示すように、少なくともストレージノード204表面には、BSTの結晶核206aが形成される。なお、結晶核を形成するときの基板温度は、450℃に限るものではなく、上述した高真空の状態で結晶核が形成される温度以上とすればよい。例えば、500℃以上の高温としてもよい。より高温とすることで、結晶核206aの形成が促進される。
次いで、真空度を低下させるために追加したアルゴンガスの供給を停止し、一方で、Ti,Ba,Srの各ソースガスとともにO,NOガスを供給し続けてBSTの堆積が起こる状態としたままで、反応室101を0.1Torr〜数Torr程度の低真空状態とし、Ti,Ba,Srの各ソースガスの供給量を増加させる。そして、このときも、処理対象のウエハ103の温度が450℃程度となるように、基板ステージ102の加熱機構を制御する。なお、低真空状態としたときの基板温度は、450℃に限るものではない。基板温度は、ヘテロ界面において結晶成長が起こる温度未満で、所望の段差被覆性が得られ、所望の薄膜形成速度が得られる温度とすればよい。このことにより、図2(c)に示すように、結晶核206aが大きく成長し、結果として、結晶状態のBSTからなる容量膜206が形成される。
以上のことにより、ストレージノード204上を覆うように、結晶状態(多結晶状態)のBSTからなる容量膜206が形成できる。
次いで、図2(d)に示すように、容量膜206上に、セルプレート207を形成すれば、トランジスタ202に接続するキャパシタ210が形成されたことになる。
キャパシタ210が形成された後、図2(e)に示すように、セルプレート207上に、層間絶縁膜208を形成する。そして、層間絶縁膜208上に、ビット線などの各配線を形成するなどのことにより、高誘電率のBSTからなる容量膜206が、ストレージノード204上に段差被覆性よく形成されたDRAMが得られる。
ここで、まず、図2(b)で説明した結晶核形成に関して、より詳細に説明する。
上述したBSTからなる容量膜を形成するMOCVD法は、ガスとして基板表面に供給される薄膜形成材料に対して、熱などのエネルギーを加えてガス分子の励起や分解を行い、中間生成物(プリカーサー)を形成し、基板表面での吸着・拡散・反応・解離を経て薄膜を堆積する方法である。
薄膜形成を行う基板の雰囲気をより高真空な状態とすると、供給された原料ガスの濃度が低くプリカーサー分子の密度も低くなり、分子同士の衝突よりも分子の表面拡散の方が起こりやすい状態となっている。このように、成膜対象の基板表面に吸着されたプリカーサー分子が十分に表面拡散を行えるような状態とすれば、熱力学的に最も安定な状態である結晶の核が形成されやすくなる。したがって、実施例1のように、高真空な状態とすることで、プリカーサー分子が十分に表面拡散を行えるような状態とすれば、異種材料表面上でも、結晶核が生成されやすい状態となる。
そして、低真空な状態においても、気相中の原料ガスの分圧を低くすれば、基板表面で吸着されるプリカーサーの密度も低くなるため、上記の高真空状態と同様に核形成が可能である。
そこで、本実施例4では、前述したように、MOCVD法の薄膜形成初期には、成膜反応に関与しないアルゴンガスなどの不活性ガスを添加し、ソースガスおよび酸化ガスの供給量を増加させることなく薄膜形成対象の基板雰囲気の真空度を低くし、薄膜形成対象の基板表面に高密度の結晶核を形成させるようにした。反応容器などの薄膜形成対象の基板雰囲気の真空度が低い状態とすれば、各ガスがより均一に基板全域に供給できるようになり、形成する結晶核の形成分布をより均一にできる。また、高真空にする必要がないので、高い真空排気能力が必要ないので、膜形成のための装置をより安価に構成することができる。
以上をまとめると、本実施例4では、図9に示すように、まず、ステップS41で、例えば、ソースガスおよび酸化ガスを10−2Torr以下の高真空の状態での供給量とし、これにアルゴンガスなどの不活性ガスを加えて全体で10−1Torr程度の低い真空度としてBSTの堆積が起こる状態とし、BSTを形成したい基板上の領域に所望とする密度でBSTの結晶核を形成する。このステップS41では、全体では低真空(高い圧力)状態となっているが、ソースガスの分圧は低く、ソースガスの供給量は実施例1の高真空とした状態と同様とする。ステップS42で、アルゴンガスの供給量を低下させて0.1Torr〜数Torr程度と、雰囲気を通常のMOCVD法による薄膜形成の真空度としてソースガスを供給してBSTの堆積が起こる状態とし、また、異種材料表面で結晶成長が起こる温度未満で段差被覆性のよい状態で薄膜形成できる基板温度とし、BST膜を成長させるようにした。
この結果、上記の実施例4でも、段差被覆性のよい状態で、BSTの結晶膜を形成できるようになる。また、この実施例4によれば、結晶核を形成するプロセスを低い真空度(高い圧力)で行うようにしたので、より均一に成膜することが可能となり、また、装置をより安価に構成できる。
(実施例5)
つぎに、本発明の第5の実施例について説明する。この実施例5でも、BST膜の形成を例にとり説明する。また、以降においても、BST膜を前述したDRAMの容量膜に用いる場合について説明する。また、この実施例5においても、上記実施例1と同様に、図1に示したCVD装置を用いる。また、この実施例5においても、図2(a)〜図2(e)を用いて、薄膜形成方法に関して説明する。このため、この実施例5でも、図2(a)まで、および図2(c)〜図2(e)に関しては、上記実施例1と同様である。
まず、図2(a)に示すように、トランジスタ202およびトランジスタ202にプラグ203を介して接続しているストレージノード204が形成された基板201を用意する。ストレージノード204は、トランジスタ202を覆うように形成された層間絶縁膜205上に形成されている。層間絶縁膜205は、例えば、酸化シリコンをCVD法で堆積することで形成される。そして、層間絶縁膜205に形成されたコンタクトホール内に、不純物を導入して導電性を持たせたポリシリコンを充填することで、プラグ203が形成される。
また、ストレージノード204は、材料の相互拡散を抑制するなどのために形成されたバリア膜203aを介してプラグ203に接続するように形成されている。なお、ストレージノード204は、例えばPtなど構成されている。例えば、表面にバリア膜203aを備えてプラグ203を形成した後、層間絶縁膜205上に、スパッタ法などによりPtの膜を形成し、公知のフォトリソグラフィおよびエッチング技術によりPtの膜をパターニングすれば、ストレージノード204が形成できる。
つぎに、以上のようにストレージノード204が形成された基板201を用意したら、基板201を図1に示したCVD装置の基板ステージ102上に処理対象のウエハ103として載置する。そして、ウエハ103が配置された反応室101内を、例えば、10−2Torr以下と高真空にした状態で、反応室101内に、Ti,Ba,Srの各ソースガスとともに、O,NOガスを供給し、BSTの堆積が起こる状態とする。このとき、処理対象のウエハ103の温度が450℃程度となるように、基板ステージ102の加熱機構を制御する。この温度制御の結果、図2(b)に示すように、少なくともストレージノード204表面には、BSTの結晶核206aが形成される。なお、結晶核を形成するときの基板温度は、450℃に限るものではなく、上述した高真空の状態で結晶核が形成される温度以上とすればよい。例えば、500℃以上の高温としてもよい。より高温とすることで、結晶核206aの形成が促進される。
そして、本実施例5では、結晶核206を形成した後、反応室101内への各ガスの供給を停止し、基板201が過熱されているだけの状態を1〜3分程度保持する。基板201の温度は、基板ステージ102の加熱機構を制御して450℃程度とする。この加熱だけの工程により、基板201上に形成されている結晶核206の結晶の状態を向上させることができる。
次いで、再度Ti,Ba,Srの各ソースガスとともにO,NOガスを供給し、反応室101を0.1Torr〜数Torr程度の低真空状態としてBSTの堆積が起こる状態とする。このときは、はじめよりTi,Ba,Srの各ソースガスの供給量を増加させる。そして、このときも、処理対象のウエハ103の温度が450℃程度となるように、基板ステージ102の加熱機構を制御する。なお、低真空状態としたときの基板温度は、450℃に限るものではない。基板温度は、ヘテロ界面において結晶成長が起こる温度未満で、所望の段差被覆性が得られ、所望の薄膜形成速度が得られる温度とすればよい。以上のことにより、図2(c)に示すように、結晶核206aが大きく成長し、結果として、結晶状態のBSTからなる容量膜206が形成される。
以上のことにより、ストレージノード204上を覆うように、結晶状態(多結晶状態)のBSTからなる容量膜206が形成できる。また、本実施例5では、結晶核を形成した後すぐに容量膜を形成せずに、結晶核を加熱するだけの工程を追加し、結晶核の結晶の状態を向上させたので、結晶核を元に結晶成長した容量膜の結晶性も向上し、より膜質のよい状態に形成できる。
次いで、図2(d)に示すように、容量膜206上に、セルプレート207を形成すれば、トランジスタ202に接続するキャパシタ210が形成されたことになる。
キャパシタ210が形成された後、図2(e)に示すように、セルプレート207上に、層間絶縁膜208を形成する。そして、層間絶縁膜208上に、ビット線などの各配線を形成するなどのことにより、高誘電率のBSTからなる容量膜206が、ストレージノード204上に段差被覆性よく形成されたDRAMが得られる。
以上をまとめると、本実施例5では、図10に示すように、まず、ステップS51で、例えば、10−2Torr以下と雰囲気をより高真空としてソースガスを供給してBSTの堆積が起こる状態とし、BSTを形成したい基板上の領域に所望とする密度でBSTの結晶核を形成する。次いで、ステップS52で、各ガスの供給を停止し、基板を過熱するだけの状態を所定時間保持する。そして、ステップS53で、0.1Torr〜数Torr程度と、雰囲気を通常のMOCVD法による薄膜形成の真空度としてソースガスを再度供給してBSTの堆積が起こる状態とし、また、異種材料表面で結晶成長が起こる温度未満で段差被覆性のよい状態で薄膜形成できる基板温度とし、BST膜を成長させるようにした。
この結果、本実施例5でも、前述した実施例1と同様に、段差被覆性のよい状態で、BSTの結晶膜を形成できる。加えて、本実施例5では、結晶核が形成された後、膜形成の前に結晶核を加熱処理するだけの工程を追加したので、結晶核の結晶状態を向上させることが可能となり、結晶核を元に結晶成長するBSTの膜質を向上させることができる。
加えて、結晶核を形成した後、加熱だけを行う工程において、結晶核が形成された基板上に、例えば二酸化窒素(NO)などの酸化ガスを添加してもよい。結晶核を形成した後、加熱するだけではなく酸化ガスを添加することで、結晶核の結晶状態をより向上させることができる。より詳細に説明すると、形成された結晶核においては、まず、多少の酸素欠陥が存在しているが、加熱の工程において結晶核が形成された基板上に酸化ガスを導入することで、酸素欠陥を補い結晶の状態をより向上させることができる。また、有機金属をソースガスとして用いているので、形成された結晶核上や近辺には炭素化合物の残渣が存在している。加熱の工程において酸化ガスを導入することで、この炭素化合物の残渣を酸化してガス化することで除去できる。
ところで、上記実施例では、固体原料を加熱して昇華させることで、ソースガスを供給する構成のCVD装置を用いるようにしたが、これに限るものではない。原料を有機溶媒に溶解し、この溶解液を気化させることでソースガスを供給するCVD装置を用いるようにしても、ほぼ同様の効果を得られる。
図11,12は、溶解液を気化させることでソースガスを供給するCVD装置の概略的な構成を示す構成図である。まず図11に示すCVD装置について説明すると、反応室1101は気密容器であり、内部にはベース上に載置された基板ステージ1102が配置され、基板ステージ1102にウエハ1103が載置されるようになっている。
なお、図示されていないが、反応室1101は、周囲に配置された加熱手段により、反応室1101の壁温度を250℃までに加熱できる構成となっている。
また、基板ステージ1102には、ウエハ1103を下方から加熱するためのヒータが内蔵されており、また、図示はされていないが、反応室1101内にプラズマを発生するためにRF電源に接続されて高周波電力を反応室内1101に供給する電極も配置されている。
また、反応室1101内の上面には、基板ステージ1102に対向して拡散板1104が配置されている。拡散板1104裏面には、ミキサー1105が配置されている。そして、反応室1101に導入される各ガスは、ミキサー1105により混合されて拡散板1104に供給されている。
また、反応室1101内は、真空ポンプ1106により真空排気される構成となっている。また、反応室1101から真空ポンプ1106までの排気ラインには、トラップ1107と圧力制御部1108が備えられている。この排気ラインにおいては、トラップ1107により排気中に存在している常温では液体となる物質が除去される。また、圧力制御部1108により、反応室1101内の真空度が制御される。ただし、最大真空到達度は、真空ポンプ1106の排気能力により決定される。
以上のことは、図1に示したCVD装置とほぼ同様である。
つぎに、反応室1101に導入する各ガスの供給に関して説明する。
まず、反応室1101内には、ArガスやO,Nガスなどが、ガス供給部1111より導入される。ガス供給部1111には、Arガスライン1112およびOライン1113そしてNOライン1114が接続している。加えて、ガス供給部1111にNOライン1124も接続することで、上記の二酸化窒素ガスの添加による結晶核の結晶状態の向上を実現できる。各々のガスラインの途中には、供給ガスの流量を制御する微量流量コントローラ(MFC)1112a,1113a,1114a,1124aが設けられている。なお、OやNOおよびNOは酸化物形成のための酸化ガスであり、NOは特に酸化力が強いガスである。またArガスは、希釈のためやプラズマ生成のために用いる。これらのガス供給に関しても、図1のCVD装置とほぼ同様である。
一方、薄膜形成材料の原料ガスは、ガス供給部1115より供給される。ガス供給部1115には、気化ガスライン1116が接続されている。気化ガスライン1116は、例えば230〜250℃程度に加熱された状態となっている。
そして、気化ガスライン1116には、気化器1117を介し、薄膜形成物質の有機金属化合物の溶解溶液を供給する各原料溶液供給部1121,1122,1123が接続されている。なお、気化器1117には、Arガスライン1118が導入され、ヒータ1118aにより加熱されたArガスが供給できるように構成されている。
また、原料用液供給部1121〜1123には、Arガスライン1131が接続され、加圧されたArガスが背圧として供給される。
そして、供給されるArガスの背圧により、各原料用液供給部1121〜1123から有機金属化合物の酢酸ブチル溶液が気化器1117に供給される。また、各原料用液供給部1121〜1123から供給される溶液の供給量は、液の供給量を制御するLMFC1119で制御されている。
なお、原料用液供給部1121には、Ba(thd)が酢酸ブチルに溶解されて格納されている。また、原料用液供給部1122には、Sr(thd)が酢酸ブチルに溶解されて格納されている。そして、原料用液供給部1123には、Ti(O−iPr)(thd)が酢酸ブチルに溶解されて格納されている。
そして、原料用液供給部1121〜1123は、例えば、原料用液供給部1121では、格納されているBa(thd)の酢酸ブチル溶液が、気化器1117に供給されて気化される。そして、気化器1117で気化されたガスが、気化ガスライン1116を通ってガス供給部1115に供給される。ところで、有機金属化合物の酢酸ブチル溶液が気化したガスは、温度が下がればすぐに液化・固化し、ガスラインを詰まらせてしまう。しかし、気化ガスライン1116は230〜250℃程度に加熱されているので、気化ガスライン1116を通過する気化ガスは、気体の状態のままで反応室1101に導入される。
つぎに、図12に示したCVD装置について説明する。このCVD装置の反応室1201は気密容器であり、内部にはベース上に載置された基板ステージ1202が配置され、基板ステージ1202にウエハ1203が載置されるようになっている。なお、図示されていないが、反応室1201は、周囲に配置された加熱手段により壁温度を250℃までに加熱できる構成となっている。また、この基板ステージ1202には、ウエハ1203を下方から加熱するためのヒータが内蔵されており、また、図示はされていないが、反応室1201内にプラズマを発生するためにRF電源に接続されて高周波電力を反応室内1201に供給する電極も配置されている。
また、反応室1201内の上面には、基板ステージ1202に対向して拡散板1204が配置されている。拡散板1204裏面には、ミキサー1205が配置されている。そして、反応室1201に導入される各ガスは、ミキサー1205により混合されて拡散板1204に供給されている。
また、反応室1201内は、真空ポンプ1206により真空排気される構成となっている。また、反応室1201から真空ポンプ1206までの排気ラインには、トラップ1207と圧力制御部1208が備えられている。この排気ラインにおいては、トラップ1207により排気中に存在している常温では液体となる物質が除去される。また、圧力制御部1208により、反応室1201内の真空度が制御される。ただし、最大真空到達度は、真空ポンプ1206の排気能力により決定される。
以上のことは、図1に示したCVD装置とほぼ同様である。
つぎに、反応室1201に導入する各ガスの供給に関して説明する。
まず、反応室1201内には、ArガスやOガスなどが、ガス供給部1211より導入される。ガス供給部1211には、Arガスライン1212およびOライン1213そしてNOライン1214が接続している。各々のガスラインの途中には、供給ガスの流量を制御する微量流量コントローラ(MFC)1212a,1213a,1214aが設けられている。なお、OとNOは、酸化物形成のためのガスである。また、Arガスは、希釈のためやプラズマ生成のために用いる。これらのガス供給に関しても、図1のCVD装置とほぼ同様である。
一方、薄膜形成材料の原料ガスは、ガス供給部1215より供給される。ガス供給部1215には、気化ガスライン1216が接続されている。気化ガスライン1216は、例えば230〜250℃程度に加熱された状態となっている。
そして、気化ガスライン1216には、気化器1217を介し、薄膜形成物質の有機金属化合物の溶解溶液を供給する各原料溶液供給1221,1222,1223が接続されている。なお、気化器1217には、Arガスライン1218が導入され、ヒータ1218aにより加熱されたArガスが供給できるように構成されている。
また、原料用液供給部1221〜1223には、Arガスライン1231が接続され、加圧されたArガスが背圧として供給される。
そして、この供給されるArガスの背圧により、各原料用液供給部1221〜1223から有機金属化合物の酢酸ブチル溶液が気化器1217に供給される。また、各原料用液供給部1221〜1223から供給される各酢酸ブチル溶液は、混合器1219で混合されて液供給器1220により流量制御がなされて気化器1217に供給される。
なお、原料用液供給部1221には、Ba(thd)が酢酸ブチルに溶解されて格納されている。また、原料用液供給部1222には、Sr(thd)が酢酸ブチルに溶解されて格納されている。そして、原料用液供給部1223には、Ti(O−iPr)(thd)が酢酸ブチルに溶解されて格納されている。
そして、原料用液供給部1221〜1223は、例えば、原料用液供給部1221では、格納されているBa(thd)の酢酸ブチル溶液が、気化器1217に供給され、ここで気化される。そして、気化器1217で気化されたガスが、気化ガスライン1216を通ってガス供給部1215に供給される。このとき、有機金属化合物の酢酸ブチル溶液が気化したガスは温度が下がればすぐに液化・固化してしまう。しかし、気化ガスライン1216は230〜250℃程度に加熱されているので、気化ガスライン1216を通過する気化ガスは、気体の状態のままで反応室1201に導入される。
以上示した、原料を有機溶媒に溶解して得られた溶解液を気化させることでソースガスを供給するCVD装置を用いるようにしても、前述した実施例と同様である。ただし、前述した固体原料を加熱して昇華させることで、ソースガスを供給する構成のCVD装置の方が、より純粋な原料を反応室に供給できるので、結晶核が形成されやすいものとなる。
なお、上記実施例では、BSTの結晶核を高密度に形成するようにしたが、これに限るものではない。初期の段階では、BTやSTの結晶核を高密度に形成するようにしてもよい。BTやSTの結晶核が高密度に形成されていれば、結晶成長が起こらない低温域においても、高密度に形成された多くの結晶核よりBSTの結晶膜が成長する。
また、同様であるが、上述した本発明は、BST膜の形成だけでなく、STやBTの結晶膜形成に適用することもできることはいうまでもない。
ところで、上述では、TiのソースにTi(O−iPr)(thd)を用いるようにしたが、これに限るものではない。
Tiのソースには、TiO(thd),Ti(O−iPr),[TTIP]を用いるようにしてもよい。
以上説明したように、本発明では、まず第1の工程として、雰囲気を第1の真空度とした状態で第1の温度に加熱した基体表面上に有機金属化合物の気体と酸素ガスとを導入し、基体表面に有機金属化合物を構成している金属の酸化物からなる複数の結晶核を形成する。つぎに、第2の工程として、雰囲気を第1の工程より低真空の第2の真空度とした状態で第2の温度に加熱した基体表面に有機金属化合物の気体と酸素ガスとを導入し、金属の酸化物からなる結晶薄膜を基体表面上に形成するようにした。そして、第1の工程では、第1の真空度は、異なる材料の表面で金属の酸化物の結晶が第1の温度で成長する真空度とし、結晶核が成長した場合に形成される結晶粒が隣の結晶核より成長する結晶粒と接触するように複数の結晶核を高密度に形成し、第2の工程では、第2の温度を、異なる材料の表面で金属の酸化物が結晶成長する温度未満とするようにした。
また、まず前処理として、薄膜形成対象の基体表面をプラズマに晒し、この後、第1の工程として、雰囲気を第1の真空度とした状態で第1の温度に加熱した基体表面上に有機金属化合物の気体と酸素ガスとを導入し、基体表面に有機金属化合物を構成している金属の酸化物からなる複数の結晶核を形成する。つぎに、第2の工程として、雰囲気を第2の真空度とした状態で第2の温度に加熱した基体表面に有機金属化合物の気体と酸素ガスとを導入し、金属の酸化物からなる膜を基体表面上に形成する。そして、第1の工程では、第1の真空度は、前処理を行った基体表面に上記の金属の酸化物の結晶が第1の温度で成長する真空度とし、結晶核が成長した場合に形成される結晶粒が隣の結晶核より成長する結晶粒と接触するように複数の結晶核を高密度に形成し、第2の工程では、第2の温度を、異なる材料の表面で金属の酸化物が結晶成長する温度未満とするようにした。
また、第1の工程として、雰囲気を第1の真空度とした状態で第1の温度に加熱した基体表面上に有機金属化合物の気体と酸素ガスとを導入し、基体表面に有機金属化合物を構成している金属の酸化物からなる複数の結晶核を形成する。つぎに、第2の工程として、雰囲気を第2の真空度とした状態で第2の温度に加熱した基体表面に有機金属化合物の気体と酸素ガスとを導入し、金属の酸化物からなる膜を基体表面上に形成する。そして、第1の工程では、第1の温度は、異なる材料の表面で金属の酸化物の結晶が第1の真空度で成長する温度とし、結晶核が成長した場合に形成される結晶粒が隣の結晶核より成長する結晶粒と接触するように複数の結晶核を高密度に形成し、第2の工程では、第2の温度を、異なる材料の表面で金属の酸化物が結晶成長する温度未満とするようにした。
また、薄膜形成対象の基体雰囲気を所定の真空度とした状態で第1の温度に加熱した基体表面上に有機金属化合物の気体と酸化ガスと不活性ガスとを導入し、基体表面に有機金属化合物を構成している金属の酸化物からなる複数の結晶核を形成する第1の工程と、基体雰囲気を所定の真空度とした状態で第2の温度に加熱した基体表面に有機金属化合物の気体と酸化ガスとを導入し、金属の酸化物からなる膜を基体表面上に形成する第2の工程とを備え、第1の工程では、有機金属の基体の分圧は、異なる材料の表面で金属の酸化物の結晶が第1の温度で成長する真空度とし、結晶核が成長した場合に形成される結晶粒が隣の結晶核より成長する結晶粒と接触するように複数の結晶核を高密度に形成し、第2の工程では、第2の温度を、異なる材料の表面で金属の酸化物が結晶成長する温度未満とした。
以上のように薄膜形成するので、高真空の状態とする、または不活性ガスを加えることで有機金属化合物の量を抑制して結晶核を形成した後、基体温度を、異なる材料の表面で金属の酸化物が結晶成長しない温度範囲である段差被覆性の優れた温度で、例えばBSTなどの金属酸化物の結晶膜が形成される。
したがって、この発明によれば、結晶核を形成するプロセスが付加しただけなので、工程数の増大を招くことがない。また、結晶核を形成するプロセスが付加しただけなので、例えば真空排気が可能な反応室を備えたCVD装置を用いればよく、システムの大型化を招くことがない。すなわち、この発明は、コストを抑制した状態で、段差のある異種材料表面にBSTなどの金属酸化物の結晶膜が段差被覆性のよい状態で形成できるという優れた効果を有している。
【図面の簡単な説明】
図1は、この発明の第1の実施例で用いるCVD装置の概略的な構成を示す構成図である。
図2(a)〜図2(e)は、この発明の実施例における薄膜形成方法をDRAMの容量膜の形成を例にとり説明する説明図である。
図3は、結晶核の形成と温度および圧力との関係を示す相関図である。
図4は、実施例1における成膜工程を示すフローチャートである。
図5は、BST膜の誘電特性を示す特性図である。
図6は、実施例2における成膜工程を示すフローチャートである。
図7は、この発明の第3の実施例で用いるCVD装置の概略的な一部構成を示す構成図である。
図8は、実施例3における成膜工程を示すフローチャートである。
図9は、実施例4における成膜工程を示すフローチャートである。
図10は、実施例5における成膜工程を示すフローチャートである。
図11は、この発明の実施例で用いる他のCVD装置の概略的な構成を示す構成図である。
図12は、この発明の実施例で用いる他のCVD装置の概略的な構成を示す構成図である。
図13は、一般的なDRAMの構成を模式的に示す断面図である。

Claims (17)

  1. 1の温度に加熱した基体表面上に有機金属化合物の気体と酸化ガスとを導入して薄膜形成対象の基体雰囲気を第1の真空度とした状態で、前記基体表面に前記有機金属化合物を構成している金属の酸化物からなる複数の結晶核を形成する第1の工程と、
    2の温度に加熱した前記基体表面に前記有機金属化合物の気体と酸化ガスとを導入して前記基体雰囲気を前記第1の工程より低真空の第2の真空度とした状態とすることにより前記基体表面への前記有機金属化合物の気体の供給量を増加させ、前記金属の酸化物からなる膜を前記基体表面上に形成する第2の工程と
    を備え、
    前記第1の工程では、前記基体表面上に前記金属の酸化物の結晶核が成長した結晶粒が隣の結晶核より成長する結晶粒と接触するように前記複数の結晶核を高密度に形成し、
    前記第2の工程では、前記第2の温度を、前記基体表面に前記金属の酸化物が結晶成長する温度未満とし、前記結晶核を起源として前記金属の酸化物の結晶成長が行われる
    ことを特徴とする薄膜形成方法。
  2. 薄膜形成対象の基体表面をプラズマに晒す前処理工程と、
    第1の温度に加熱した前記基体表面上に有機金属化合物の気体と酸化ガスとを導入して前記基体雰囲気を第1の真空度とした状態で、前記基体表面に前記有機金属化合物を構成している金属の酸化物からなる複数の結晶核を形成する第1の工程と、
    2の温度に加熱した前記基体表面に前記有機金属化合物の気体と酸化ガスとを導入して前記基体雰囲気を第2の真空度とした状態で、前記金属の酸化物からなる膜を前記基体表面上に形成する第2の工程と
    を備え、
    前記第1の工程では、前記基体表面上に前記金属の酸化物の結晶核が成長した結晶粒が隣の結晶核より成長する結晶粒と接触するように前記複数の結晶核を高密度に形成し、
    前記第2の工程では、前記第2の温度を、前記基体表面に前記金属の酸化物が結晶成長する温度未満とし、前記結晶核を起源として前記金属の酸化物の結晶成長が行われる
    ことを特徴とする薄膜形成方法。
  3. 第1の温度に加熱した基体表面上に有機金属化合物の気体と酸化ガスとを導入して薄膜形成対象の基体雰囲気を第1の真空度とし、前記有機金属化合物の気体と前記酸化ガスとが導入されている状態で、前記基体表面に前記有機金属化合物を構成している金属の酸化物からなる複数の結晶核を形成する第1の工程と、
    第2の温度に加熱した前記基体表面に前記有機金属化合物の気体と酸化ガスとを導入して前記基体雰囲気を前記第1の工程より低真空の第2の真空度とした状態で、前記金属の酸化物からなる膜を前記基体表面上に形成する第2の工程と
    を備え、
    前記第1の工程では、前記金属の酸化物の結晶核が成長した結晶粒が隣の結晶核より成長する結晶粒と接触するように前記複数の結晶核を高密度に形成し、
    前記第2の工程では、前記結晶核を起源として前記金属の酸化物の結晶成長が行われる
    ことを特徴とする薄膜形成方法。
  4. 1の温度に加熱した基体表面上に有機金属化合物の気体と酸化ガス及び不活性ガスとを導入して薄膜形成対象の基体雰囲気を第1の真空度とし、前記有機金属化合物の気体を第1の分圧とした状態で、前記基体表面に前記有機金属化合物を構成している金属の酸化物からなる複数の結晶核を形成する第1の工程と、
    2の温度に加熱した前記基体表面に前記不活性ガスの供給量を低下させて前記有機金属化合物の気体と酸化ガスとを導入し、前記基体雰囲気を第2の真空度として前記有機金属化合物の気体を前記第1の分圧より高い第2の分圧とした状態とすることにより前記基体表面への前記有機金属化合物の気体の供給量を増加させ、前記金属の酸化物からなる膜を前記基体表面上に形成する第2の工程と
    を備え、
    前記第1の工程では、結晶核が成長した結晶粒が隣の結晶核より成長する結晶粒と接触するように前記複数の結晶核を高密度に形成し、
    前記第2の工程では、前記基体表面に前記金属の酸化物が結晶成長する温度未満で行われ、前記結晶核を起源として前記金属の酸化物の結晶成長が行われる
    ことを特徴とする薄膜形成方法。
  5. 請求項1〜4のいずれか1項に記載の薄膜形成方法において、
    前記第1の工程の後、前記基体雰囲気のガスの供給を停止し、前記基体を第3の温度に所定の時間保持してから前記第2の工程を行うことを特徴とする薄膜形成方法。
  6. 請求項1〜4のいずれか1項に記載の薄膜形成方法において、
    前記第1の工程の後、前記基体雰囲気のガスの供給を停止して前記酸化ガスを添加し、前記基体を第3の温度に所定の時間保持してから前記第2の工程を行うことを特徴とする薄膜形成方法。
  7. 請求項5又は6記載の薄膜形成方法において、
    前記第3の温度は前記第1の温度と等しいことを特徴とする薄膜形成方法。
  8. 請求項7記載の薄膜形成方法において、
    前記酸化ガスは、二酸化窒素であることを特徴とする膜形成方法。
  9. 第1の温度に加熱した基体表面上に有機金属化合物の気体と酸化ガスとを導入して薄膜形成対象の基体雰囲気を第1の真空度とし、これらが導入されている状態で、前記基体表面に前記有機金属化合物を構成している金属の酸化物からなる複数の結晶核を形成する第1の工程と、
    第2の温度に加熱した前記基体表面に前記有機金属化合物の気体と酸化ガスとを導入して前記基体雰囲気を前記第1の工程より低真空の第2の真空度とした状態とすることにより前記基体表面への前記有機金属化合物の気体の供給量を増加させ、前記金属の酸化物からなる膜を前記基体表面上に形成する第2の工程と
    を備え、
    前記第1の工程では、前記金属の酸化物の結晶核が成長した結晶粒が隣の結晶核より成長する結晶粒と接触するように前記複数の結晶核を高密度に形成し、
    前記第2の工程では、前記結晶核を起源として前記金属の酸化物の結晶成長が行われ、
    前記第1の工程の後で前記基体雰囲気のガスの供給を所定時間停止したあと前記第2の工程を行う
    ことを特徴とする薄膜形成方法。
  10. 1の温度に加熱した基体表面上に有機金属化合物の気体と酸化ガス及び不活性ガスとを導入して薄膜形成対象の基体雰囲気を第1の真空度とし、前記有機金属化合物の気体を第1の分圧とした状態で前記基体表面に前記有機金属化合物を構成している金属の酸化物からなる複数の結晶核を形成する第1の工程と、
    2の温度に加熱した前記基体表面に前記不活性ガスの供給量を低下させて前記有機金属化合物の気体と酸化ガスとを導入し、前記基体雰囲気を第2の真空度として前記有機金属化合物の気体を前記第1の分圧より高い第2の分圧とした状態とすることにより前記基体表面への前記有機金属化合物の気体の供給量を増加させ前記金属の酸化物からなる膜を前記基体表面上に形成する第2の工程と
    を備え、
    前記第1の工程では、前記金属の酸化物の結晶核が成長した結晶粒が隣の結晶核より成長する結晶粒と接触するように前記複数の結晶核を高密度に形成し、
    前記第2の工程では、前記基体表面に前記金属の酸化物が結晶成長する温度未満として前記結晶核を起源として前記金属の酸化物の結晶成長が行われ、
    前記第1の工程の後で前記基体雰囲気のガスの供給を所定時間停止したあと前記第2の工程を行う
    ことを特徴とする薄膜形成方法。
  11. 請求項1,3,9のいずれか1項に記載の薄膜形成方法において、
    前記基体の加熱は、赤外線ランプによる赤外線を前記基体の薄膜形成表面に照射することで行うことを特徴とする薄膜形成方法。
  12. 請求項1〜11のいずれか1項に記載の薄膜形成方法において、
    前記有機金属化合物はストロンチウムの有機化合物とバリウムの有機化合物とチタンの有機化合物であることを特徴とする薄膜形成方法。
  13. 請求項1〜11のいずれか1項に記載の薄膜形成方法において、
    前記有機金属化合物はストロンチウムの有機化合物もしくはバリウムの有機化合物のいずれか一方とチタンの有機化合物であることを特徴とする薄膜形成方法。
  14. 請求項12項記載の薄膜形成方法において、
    前記第1の工程では、ストロンチウムの有機化合物もしくはバリウムの有機化合物いずれか一方の気体とチタンの有機化合物の気体と酸化ガスとを前記基体表面に導入し、
    前記第2の工程では、ストロンチウムの有機化合物の気体とバリウムの有機化合物の気体とチタンの有機化合物の気体と酸化ガスとを前記基体表面に導入する
    ことを特徴とする薄膜形成方法。
  15. 請求項1〜14のいずれか1項に記載の薄膜形成方法において、
    前記第2の工程における温度を、前記第1の工程における温度より低い温度とすることを特徴とする薄膜形成方法。
  16. 請求項1〜14のいずれか1項に記載の薄膜形成方法において、
    前記第2の工程における温度と前記第1の工程における温度とは、同じである
    ことを特徴とする薄膜形成方法。
  17. 請求項1〜16のいずれか1項に記載の薄膜形成方法において、
    前記第2の工程では、前記第1の工程より低真空とする
    ことを特徴とする薄膜形成方法。
JP2000588798A 1998-12-16 1999-12-13 薄膜形成方法 Expired - Fee Related JP4008664B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP35794598 1998-12-16
PCT/JP1999/006991 WO2000036640A1 (fr) 1998-12-16 1999-12-13 Procede de formation d'une couche mince

Publications (1)

Publication Number Publication Date
JP4008664B2 true JP4008664B2 (ja) 2007-11-14

Family

ID=18456755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000588798A Expired - Fee Related JP4008664B2 (ja) 1998-12-16 1999-12-13 薄膜形成方法

Country Status (6)

Country Link
US (1) US6485564B1 (ja)
EP (1) EP1143501A4 (ja)
JP (1) JP4008664B2 (ja)
KR (1) KR100392047B1 (ja)
TW (1) TW521102B (ja)
WO (1) WO2000036640A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1496584A (zh) * 2001-03-09 2004-05-12 �ձ�������ʽ���� 金属氧化物介电膜气相生长方法和pzt膜
DE10123510A1 (de) * 2001-05-15 2002-11-28 Infineon Technologies Ag Herstellungsverfahren für ein Halbleiterbauelement
US6730354B2 (en) * 2001-08-08 2004-05-04 Agilent Technologies, Inc. Forming ferroelectric Pb(Zr,Ti)O3 films
WO2003048411A1 (en) 2001-12-03 2003-06-12 Nippon Sheet Glass Company, Limited Method for forming thin film, substrate having transparent electroconductive film and photoelectric conversion device using the substrate
JP4171250B2 (ja) * 2002-06-19 2008-10-22 東京エレクトロン株式会社 半導体装置の製造方法
WO2004087989A1 (ja) * 2003-03-28 2004-10-14 Toyo Seikan Kaisha, Ltd. プラズマcvd法による化学蒸着膜及びその形成方法
US7537662B2 (en) 2003-04-29 2009-05-26 Asm International N.V. Method and apparatus for depositing thin films on a surface
US7132300B2 (en) 2003-06-30 2006-11-07 Matsushita Electric Industrial Co., Ltd. Method for forming ferroelectric film and semiconductor device
KR101246499B1 (ko) * 2003-08-25 2013-03-25 가부시키가이샤 알박 산화물 박막 제조 방법 및 그 제조 장치
US7351656B2 (en) * 2005-01-21 2008-04-01 Kabushiki Kaihsa Toshiba Semiconductor device having oxidized metal film and manufacture method of the same
JP6101083B2 (ja) * 2013-01-16 2017-03-22 東京エレクトロン株式会社 成膜方法及び成膜装置
KR102556277B1 (ko) * 2018-04-23 2023-07-17 삼성디스플레이 주식회사 성막 장치 및 성막 방법
JP7321730B2 (ja) * 2019-03-14 2023-08-07 キオクシア株式会社 半導体装置の製造方法
KR102210809B1 (ko) * 2019-04-26 2021-02-03 에코플라스틱 주식회사 건식 도금 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3476932B2 (ja) * 1994-12-06 2003-12-10 シャープ株式会社 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法
JPH08176826A (ja) * 1994-12-28 1996-07-09 Mitsubishi Electric Corp Cvd法による薄膜の堆積装置及び堆積方法並びに該堆積装置又は該堆積方法で用いられるcvd原料及び液体原料容器
US5776254A (en) 1994-12-28 1998-07-07 Mitsubishi Denki Kabushiki Kaisha Apparatus for forming thin film by chemical vapor deposition
JP3891603B2 (ja) * 1995-12-27 2007-03-14 シャープ株式会社 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法
JP3612839B2 (ja) * 1996-02-13 2005-01-19 三菱電機株式会社 高誘電率薄膜構造、高誘電率薄膜形成方法および高誘電率薄膜形成装置
JPH09282943A (ja) * 1996-04-19 1997-10-31 Sharp Corp 強誘電体結晶薄膜の製造方法及び強誘電体キャパシタ
KR100223939B1 (ko) * 1996-09-07 1999-10-15 구본준 고유전막의 제조방법 및 그를 이용한 캐패시터의 제조방법
JPH10182291A (ja) * 1996-12-20 1998-07-07 Sharp Corp 強誘電体薄膜の製造方法、強誘電体薄膜被覆基板及びキャパシタ
US6010744A (en) * 1997-12-23 2000-01-04 Advanced Technology Materials, Inc. Method for nucleation controlled chemical vapor deposition of metal oxide ferroelectric thin films
KR100505310B1 (ko) * 1998-05-13 2005-08-04 동경 엘렉트론 주식회사 성막 장치 및 방법

Also Published As

Publication number Publication date
KR20010093162A (ko) 2001-10-27
TW521102B (en) 2003-02-21
EP1143501A1 (en) 2001-10-10
WO2000036640A1 (fr) 2000-06-22
KR100392047B1 (ko) 2003-07-23
US6485564B1 (en) 2002-11-26
EP1143501A4 (en) 2005-02-02

Similar Documents

Publication Publication Date Title
US6992022B2 (en) Fabrication method for semiconductor integrated devices
JP4220075B2 (ja) 成膜方法および成膜装置
JP4008664B2 (ja) 薄膜形成方法
US6558517B2 (en) Physical vapor deposition methods
US6120846A (en) Method for the selective deposition of bismuth based ferroelectric thin films by chemical vapor deposition
US7259058B2 (en) Fabricating method of semiconductor integrated circuits
JP2003508902A (ja) チタン含有誘電体膜及びその形成方法
US6821845B1 (en) Semiconductor device and method for manufacturing the same
JP4230596B2 (ja) 薄膜形成方法
JPH08176826A (ja) Cvd法による薄膜の堆積装置及び堆積方法並びに該堆積装置又は該堆積方法で用いられるcvd原料及び液体原料容器
JP2006222136A (ja) 容量素子の製造方法及び半導体装置の製造方法並びに半導体製造装置
JP3488007B2 (ja) 薄膜形成方法、半導体装置及びその製造方法
US6640403B2 (en) Method for forming a dielectric-constant-enchanced capacitor
JPH1174478A (ja) 誘電体膜の製造方法、半導体装置の製造方法、半導体装置及び半導体装置の製造装置
US6297122B1 (en) Method of forming conductive film and capacitor
JP3676004B2 (ja) 酸化ルテニウム膜の形成方法および半導体装置の製造方法
JPH0689986A (ja) 電子デバイスおよびその製造方法
JPH09282943A (ja) 強誘電体結晶薄膜の製造方法及び強誘電体キャパシタ
KR20110116065A (ko) 산화물 박막 제조 방법 및 그 제조 장치
JP4243171B2 (ja) 金属酸化物薄膜の形成方法
JP4212013B2 (ja) 誘電体膜の作製方法
JP2006161097A (ja) 薄膜の成膜方法及び薄膜の成膜装置
JP2002033462A (ja) 半導体装置の製造方法
KR20010036043A (ko) 반도체 장치의 고유전막 형성 방법
Cho et al. Low temperature MOCVD of BST thin film for high density DRAMs

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070412

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130907

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees