KR100361212B1 - 커패시터의 하부 전극 형성 방법 - Google Patents

커패시터의 하부 전극 형성 방법 Download PDF

Info

Publication number
KR100361212B1
KR100361212B1 KR1020000083209A KR20000083209A KR100361212B1 KR 100361212 B1 KR100361212 B1 KR 100361212B1 KR 1020000083209 A KR1020000083209 A KR 1020000083209A KR 20000083209 A KR20000083209 A KR 20000083209A KR 100361212 B1 KR100361212 B1 KR 100361212B1
Authority
KR
South Korea
Prior art keywords
lower electrode
forming
capacitor
film
range
Prior art date
Application number
KR1020000083209A
Other languages
English (en)
Other versions
KR20020053549A (ko
Inventor
정경철
김경민
조광준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000083209A priority Critical patent/KR100361212B1/ko
Publication of KR20020053549A publication Critical patent/KR20020053549A/ko
Application granted granted Critical
Publication of KR100361212B1 publication Critical patent/KR100361212B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명에 따른 커패시터의 하부 전극 형성 방법은 하부 전극에 포함된 산소 성분에 의해 하부 요소인 확산 방지막이 산화되는 것을 방지하기 위하여 하부 전극을 소정의 두께로 일정 횟수에 걸쳐 나누어 증착하되, 소정의 두께로 증착이 이루어질 때마다 환원 공정을 실시하여 하부 전극에 포함되어 있는 산소 성분을 제거해 줌으로써 저온에서 반응 가스의 비가 높은 조건에서 증착이 가능하므로 표면의 거칠기와 스텝 커버지 특성을 향상시키고, 비저항율을 낮출 수 있으며, 하부 요소인 확산 방지막이 산화되는 것을 방지하여 전기적 특성을 향상시킬 수 있는 커패시터의 하부 전극 형성 방법이 개시된다.

Description

커패시터의 하부 전극 형성 방법{Method for forming a storage node of capacitor}
본 발명은 커패시터의 하부 전극 형성 방법에 관한 것으로, 특히 하부 전극에 포함된 산소 성분을 제거하여 하부 요소인 확산 방지막이 산화되는 것을 방지할 수 있는 커패시터의 하부 전극 형성 방법에 관한 것이다.
반도체 소자의 고집적화에 되면서 정보 전하를 저장할 기억 소자를 효율적으로 축소하는 문제가 검토되고 있으나, 커패시터가 차지하고 있는 영역의 축소는 기억된 정보와 유지를 위한 충분한 정전 용량을 확보하는데 있어 제약 요소가 되며,-파티클에 의한 소프트 에러(Soft Error)나 노이즈(Noise)에 상관없이 정보 전하를 유지하기 위하여, 기억소자의 축소에 관계없이 적정한 커패시터의 정전 용량을 확보해야 한다.
이를 실현하기 위해 C=As/d(:유전율, As:표면적, d:유전체 두께) 같이 커패시터 유전체의 박막화로 전극간 거리(d)를 최소화하고, 커패시터 구조를 평판 구조(Planar stack), 오목한(Concave) 구조, 실린더(Cylinder) 구조와 같은 3차원 구조로 형성하여 표면적(As)을 최대로 한다. 그러나, 반도체 공정의 초미세화에 의해 커패시터 구조적 개선을 통한 축소는 공정상의 한계에 이르러 더 이상의 축소가 불가능해져 기존 실리콘 계열의 유전체막(Dielectric Film)이 아닌 Ta205, STO, BST, PZT와 같은 고유전율 값을 갖는 유전체막(High Dielectric Film) 개발의 필요성이 대두 되게 되었고, 현재 활발히 개발 중이다. 이런 고유전율 값을 갖는 유전체막은 전극으로 실리콘 대신 대부분 금속을 사용하는데, 3차원 구조에서의 금속 전극은 Ru,lr,Pt와 같은 귀금속(Noble metal)을 CVD 방법을 이용하여 형성한다.
Ru 전구체로 Ru(Od)3및 Ru(EtCp)2를, 반응 개스로 O2를 사용하여 CVD 방법으로 표면 거칠기, 증착 속도, 비저항율, 스텝 커버리지(Step Coverge)와 같은 특성을 양호하게 얻기 위해서는, 저온에서 반응 가스 비(Ratio)가 높은 조건에서 증착을 하여야 한다. 이와 같은 조건에서 증착된 Ru 금속 박막은 박막 내부에 산소(Oxygen)가 많이 고용되어 있어, 후속 열처리를 실시하면 Ru 박막에 보이드(Void)가 다량 발생되며, 하부 확산 방지막(Diffusion Barrier)으로 사용되는 TiN 층이 산소(Oxygen)의 확산에 의해 산화되어 커패시터의 누설 전류 특성 및 정전 용량을 저하시키는 결과를 초래한다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 하부 전극을 소정의 두께로 일정 횟수에 걸쳐 나누어 증착하며, 소정의 두께로 증착이 이루어질 때마다 환원 공정을 실시하여 하부 전극에 포함되어 있는 산소 성분을 제거해 줌으로써 저온에서 반응 가스의 비가 높은 조건에서 증착이 가능하므로 표면의 거칠기와 스텝 커버지 특성을 향상시키고, 비저항율을 낮출 수 있으며, 하부 요소인 확산 방지막이 산화되는 것을 방지하여 전기적 특성을 향상시킬 수 있는 커패시터의 하부 전극 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1g는 본 발명에 따른 커패시터의 하부 전극 형성 방법을 설명하기 위하여 순차적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
1 : 반도체 기판 2 : 층간 절연막
3a : 폴리실리콘층 3b : TiSix막
3c : TiN막 3 : 콘택 플러그
4a : 제 1 RuOx막 4 : 제 1 Ru막
5a : 제 2 RuOx막 5 : 제 2 Ru막
6a : 제 3 RuOx막 6 : 제 3 Ru막
456 : 하부 전극
본 발명에 따른 커패시터의 하부 전극 형성 방법은 콘택홀 내부에 폴리실리콘, TiSix막 및 확산 방지막이 순차적으로 적층된 구조의 콘택 플러그가 형성된 반도체 기판이 반응 챔버 내부로 장착되는 제 1 단계, 확산 방지막을 포함한 전체 상부에 하부 전극용 금속층을 소정의 두께로 형성하는 제 2 단계, 환원 공정을 실시하여 하부 전극용 금속층에 포함된 산소 성분을 제거하는 제 3 단계, 제 2 단계 및 제 3 단계를 1 싸이클로 하여 목표 두께의 금속층이 증착될 때까지 싸이클을 반복 실시하는 제 4 단계 및 목표 두께로 증착된 금속층을 패터닝하여 하부 전극을 형성하는 제 5 단계로 이루어진다.
확산 방지막은 TiN막 또는 TaN막을 증착하여 형성한다.
하부 전극용 금속층은 Ru, Ir 또는 Pt 소오스와 O2또는 N2O를 반응가스로 사용하여 증착한다. 이때, Ru 소오스로는 Ru(od)3또는 Ru(etcp)2를 사용하며, 반응 가스의 유량은 10 내지 3000sccm의 범위로 한다. Ru, Ir 또는 Pt 소오스는 50 내지 350℃의 베이퍼라이져에서 기화되어 반응 챔버 내부로 공급된다. 반응 챔버의 내부 압력은 0.1 내지 10Torr의 범위로 하고, 상기 반도체 기판의 온도는 200 내지 500℃의 범위로 유지한다. 환원 공정은 NH3또는 H2가스를 이용하여 반응 챔버의 압력을 200 내지 500℃의 범위로 하고, 압력을 0.1 내지 10Torr의 범위로 하여 실시한다. 이때, NH3또는 H2가스의 유량은 10 내지 3000sccm의 범위로 한다.
하부 전극용 금속층은 50 내지 500Å의 두께로 증착한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다.
도 1a 내지 도 1g는 본 발명에 따른 커패시터의 하부 전극 형성 방법을 설명하기 위하여 순차적으로 도시한 소자의 단면도이다.
도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(1) 상에 층간 절연막(2)을 형성한 후 소정 영역을 식각하여 반도체 기판(1)이 접합면이 노출되는 콘택홀을 형성한다. 콘택홀에는 상부 요소와의 수직 배선을 위한 콘택 플러그(3)가 형성된다.
콘택 플러그(3) 일반적으로 폴리실리콘층(3a), TiSix막(3b) 및 TiN막(3c)이 순차적으로 적층된 구조로 형성된다. TiN막(3c)은 확산 방지막의 역할을 한다. TiN막(3c) 대신에 TaN막을 형성할 수 있다.
도 1b를 참조하면, 하부 전극을 형성하기 위하여 전체 상부에 소정의 두께로 제 1 RuOx막(4a)을 증착한다. 이때, 제 1 RuOx막(4a)은 후속 공정에서 실시할 환원공정의 효과를 증대시키기 위하여 50 내지 500Å의 두께로 증착한다.
제 1 RuOx막(4a)은 Ru(od)3또는 Ru(etcp)2를 소오스로 하고, O2또는 N2O를 반응가스로 사용하여 증착한다. 이때, Ru(od)3또는 Ru(etcp)2소오스는 LMFC(Liquid Mass Flow Controller)를 통해 일정량이 베이퍼라이져(Vaporizer)로보내지고, 베이퍼라이져를 이용해 Ru(od)3또는 Ru(etcp)2소오스를 기화시킨 후 샤워 헤드를 통해 Ar 또는 N2가스등의 캐리어 가스와 함께 반응 챔버 내부로 공급한다.
Ru(od)2+ O2→ RuOx + 반응 부산물(Byproduct)
반응 챔버 내부로 공급된 Ru(od)3또는 Ru(etcp)2소오스는 화학식 1에 기재한 반응식에 따라 반응 가스인 O2또는 N2O와 반응하여 반도체 기판(1)의 표면에 RuOx막(4a)이 증착된다.
상기의 공정은 반응 챔버 내부의 압력을 0.1 내지 10Torr로 하고, 반도체 기판의 온도를 200 내지 500℃로 하며, 베이퍼라이져의 온도는 50 내지 350℃의 범위로 한다. 또한, 반응가스의 유량은 10 내지 3000sccm로 한다.
도 1c를 참조하면, 제 1 RuOx막(4a) 내부의 산소 성분을 제거하기 위하여 환원 공정을 실시해 제 1 Ru막(4)을 형성한다.
환원 공정은 NH3또는 H2가스를 사용하여 화학식 2에 기재된 화학 반응을 발생시켜 RuOx막(4a) 내부에 포함되었던 산소(O2) 성분을 제거해 제 1 Ru막(4)을 형성한다.
RuOx + NH3→ Ru + H2O(↑) + OH(↑)
이때, 환원 공정은 반응 챔버의 압력을 200 내지 500℃의 범위로 하고, 압력을 0.1 내지 10Torr의 범위로 한다. 또한, 반응 챔버 내부로 공급되는 NH3또는 H2가스의 유량을 10 내지 3000sccm의 범위로 한다.
상기의 공정에서, Ru의 소오스 대신에 Ir 또는 Pt 소오스를 사용하고, 환원 공정을 실시하여 Ru막 대신에 Ir막 또는 Pt막으로 하부 전극을 형성할 수도 있다.
도 1d를 참조하면, 도 1b에서 실시한 RuOx막 증착 공정을 재실시하여 제 1 Ru막(4) 상에 제 2 RuOx막(5a)을 증착한다.
도 1e를 참조하면, 도 1c에서 실시한 환원 공정을 재실시하여 제 2 RuOx막(5a) 내부의 산소 성분을 제거한 제 2 Ru막(5)을 형성한다.
도 1f를 참조하면, 도 1b에서 실시한 RuOx막 증착 공정을 재실시하여 제 2 Ru막(5) 상에 제 3 RuOx막(6a)을 증착한다.
도 1g를 참조하면, 도 1c에서 실시한 환원 공정을 재실시하여 제 3 RuOx막(6a) 내부의 산소 성분을 제거한 제 3 Ru막(6)을 형성하여 제 1 내지 제 3 Ru막(4 내지 6)으로 이루어진 목표 두께의 하부 전극(456)을 형성한다. 이후 하부 전극 마스크를 이용한 식각 공정으로 하부 전극(456)을 패터닝한다.
상기의 공정에서 목표 두께로 형성된 하부 전극(456)은 막 내부에 산소 성분을 최소화하기 위하여 증착하는 과정에서 환원 공정을 실시한다. 본 발명에서는 환원 공정의 효과를 극대화하기 위하여 RuOx막을 소정의 두께로 증착 단계와 환원 공정을 실시하여 산소 성분을 제거하는 단계를 한 싸이클로 하여 목표 두께의 하부전극이 형성될 때까지 싸이클을 반복 실시한다. 또한, Ru(Od)3및 Ru(EtCp)2의 전구체를 사용하고 반응 개스로 O2를 사용하여 얇게 RuOx 층을 형성한 후 저압-NH3분위기의 환원 공정을 거치는 반복 공정을 적용함으로써 저온에서, 반응개스 비(Ratio)가 높은 조건으로 증착이 가능하므로 표면 거칠기, 스텝 커버리지 특성을 양호하게 얻을 수 있고, 저압에서 NH3의 분위기에서 증착된 RuOx를 Ru로 환원시킴으로 비저항율을 낮출 수 있으며, 박막내 산소 함유(Oxygen Content)를 줄일 수 있어 하부 확산 방지막(Diffusion Layer)인 TiN막이 산화되는 문제를 해결 할 수 있다,
상술한 바와 같이, 본 발명은 하부 전극에 포함되어 있는 산소 성분을 제거하고, 저온에서 반응 가스의 비가 높은 조건에서 증착이 가능하므로 표면의 거칠기와 스텝 커버지 특성을 향상시키고, 비저항율을 낮출 수 있으며, 하부 요소인 확산 방지막이 산화되는 것을 방지하여 전기적 특성을 향상키는 효과가 있다.

Claims (10)

  1. 콘택홀 내부에 폴리실리콘, TiSix막 및 확산 방지막이 순차적으로 적층된 구조의 콘택 플러그가 형성된 반도체 기판이 반응 챔버 내부로 장착되는 제 1 단계;
    상기 확산 방지막을 포함한 전체 상부에 하부 전극용 금속층을 소정의 두께로 형성하는 제 2 단계;
    환원 공정을 실시하여 상기 하부 전극용 금속층에 포함된 산소 성분을 제거하는 제 3 단계;
    상기 제 2 단계 및 제 3 단계를 1 싸이클로 하여 목표 두께의 금속층이 증착될 때까지 상기 싸이클을 반복 실시하는 제 4 단계 및
    목표 두께로 증착된 금속층을 패터닝하여 하부 전극을 형성하는 제 5 단계로 이루어지는 것을 특징으로 하는 커패시터의 하부 전극 형성 방법.
  2. 제 1 항에 있어서,
    상기 확산 방지막은 TiN막 또는 TaN막을 증착하여 형성하는 것을 특징으로 하는 커패시터의 하부 전극 형성 방법.
  3. 제 1 항에 있어서,
    상기 하부 전극용 금속층은 Ru, Ir 또는 Pt 소오스와 O2또는 N2O를 반응가스로 사용하여 증착하는 것을 특징으로 하는 커패시터의 하부 전극 형성 방법.
  4. 제 3 항에 있어서,
    상기 Ru 소오스로는 Ru(od)3또는 Ru(etcp)2를 사용하는 것을 특징으로 하는 커패시터의 하부 전극 형성 방법.
  5. 제 3 항에 있어서,
    상기 반응 가스의 유량은 10 내지 3000sccm의 범위로 하는 것을 특징으로 하는 커패시터의 하부 전극 형성 방법.
  6. 제 3 항에 있어서,
    상기 Ru, Ir 또는 Pt 소오스는 50 내지 350℃의 베이퍼라이져에서 기화되어 상기 반응 챔버 내부로 공급되는 것을 특징으로 하는 커패시터의 하부 전극 형성 방법.
  7. 제 1 항에 있어서,
    상기 반응 챔버의 내부 압력은 0.1 내지 10Torr의 범위로 하고, 상기 반도체 기판의 온도는 200 내지 500℃의 범위로 유지하는 것을 특징으로 하는 커패시터의 하부 전극 형성 방법.
  8. 제 1 항에 있어서,
    상기 환원 공정은 NH3또는 H2가스를 이용하여 상기 반응 챔버의 압력을 200 내지 500℃의 범위로 하고, 압력을 0.1 내지 10Torr의 범위로 하여 실시하는 것을 특징으로 하는 커패시터의 하부 전극 형성 방법.
  9. 제 8 항에 있어서,
    상기 NH3또는 H2가스의 유량은 10 내지 3000sccm의 범위로 하는 것을 특징으로 하는 커패시터의 하부 전극 형성 방법.
  10. 제 1 항에 있어서,
    상기 하부 전극용 금속층은 50 내지 500Å의 두께로 증착하는 것을 특징으로 하는 커패시터의 하부 전극 형성 방법.
KR1020000083209A 2000-12-27 2000-12-27 커패시터의 하부 전극 형성 방법 KR100361212B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000083209A KR100361212B1 (ko) 2000-12-27 2000-12-27 커패시터의 하부 전극 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000083209A KR100361212B1 (ko) 2000-12-27 2000-12-27 커패시터의 하부 전극 형성 방법

Publications (2)

Publication Number Publication Date
KR20020053549A KR20020053549A (ko) 2002-07-05
KR100361212B1 true KR100361212B1 (ko) 2002-11-21

Family

ID=27686921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000083209A KR100361212B1 (ko) 2000-12-27 2000-12-27 커패시터의 하부 전극 형성 방법

Country Status (1)

Country Link
KR (1) KR100361212B1 (ko)

Also Published As

Publication number Publication date
KR20020053549A (ko) 2002-07-05

Similar Documents

Publication Publication Date Title
US7524724B2 (en) Method of forming titanium nitride layer and method of fabricating capacitor using the same
KR100401503B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
KR100811271B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100235949B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100417855B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
US20050280066A1 (en) Capacitor in semiconductor device having dual dielectric film structure and method for fabricating the same
EP1417701B1 (en) Methods of forming capacitor electrodes and capacitor constructions
KR100672935B1 (ko) 금속-절연막-금속 커패시터 및 그 제조방법
US6773979B2 (en) Method for fabricating semiconductor device
KR100361212B1 (ko) 커패시터의 하부 전극 형성 방법
US6372667B1 (en) Method of manufacturing a capacitor for semiconductor memory devices
KR100624904B1 (ko) 반도체 소자의 캐패시터 제조방법
US6653198B2 (en) Method for fabricating capacitor in semiconductor device and capacitor fabricated thereby
KR100503961B1 (ko) 커패시터 제조 방법
KR20010027083A (ko) 반도체 소자의 캐패시터 제조방법
KR100646923B1 (ko) 반도체 소자의 커패시터 제조 방법
KR101061169B1 (ko) 반도체 소자의 캐패시터 형성방법
US6632683B2 (en) Method for forming a capacitor of a semiconductor device
KR100559720B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100359784B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100474592B1 (ko) 캐패시터 형성 방법
KR20040003967A (ko) 반도체장치의 캐패시터 제조방법
KR20030050052A (ko) 캐패시터 및 그 제조방법
KR20020055250A (ko) 반도체 소자의 캐패시터 제조 방법
KR20020032696A (ko) 반도체 소자의 커패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee