KR100273680B1 - 백금막을사용한실린더형전자저장전극형성방법 - Google Patents

백금막을사용한실린더형전자저장전극형성방법 Download PDF

Info

Publication number
KR100273680B1
KR100273680B1 KR1019970026969A KR19970026969A KR100273680B1 KR 100273680 B1 KR100273680 B1 KR 100273680B1 KR 1019970026969 A KR1019970026969 A KR 1019970026969A KR 19970026969 A KR19970026969 A KR 19970026969A KR 100273680 B1 KR100273680 B1 KR 100273680B1
Authority
KR
South Korea
Prior art keywords
platinum film
forming
storage electrode
photoresist pattern
charge storage
Prior art date
Application number
KR1019970026969A
Other languages
English (en)
Other versions
KR19990003165A (ko
Inventor
김진웅
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970026969A priority Critical patent/KR100273680B1/ko
Publication of KR19990003165A publication Critical patent/KR19990003165A/ko
Application granted granted Critical
Publication of KR100273680B1 publication Critical patent/KR100273680B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 제조 기술에 관한 것으로, 특히 차세대 초고집적 DRAM(dynamic random access memory)이나 FeRAM(ferroelelctric RAM)의 캐패시터 형성 공정에 관한 것으로, 더 자세히는 백금(Pt)막을 사용한 실린더형 전하저장전극 형성방법에 관한 것이다. 본 발명은 공정을 단순화하고, 버티컬한 식각 프로파일을 확보할 수 있는 백금막을 사용한 실린더형 전하저장전극 형성방법을 제공하는데 그 목적이 있다. 상기 목적을 달성하기 위한 본 발명의 특징적인 백금막을 사용한 실린더형 전하저장전극 형성방법은, 소정의 층간절연막 상에 백금막을 형성하는 제1 단계; 상기 백금막 상부에 전하저장전극 영역을 디파인하기 위한 포토레지스트 패턴을 형성하는 제2 단계; 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 백금막의 플라즈마 식각을 실시하되, 불소계 가스 또는 염소계 가스를 주 식각 가스로 사용하며 1000∼2500W의 소오스 전력, 100∼1000W의 바이어스 전력, 1∼10mT의 챔버 압력 조건을 사용하여 상기 포토레지스트 패턴 측벽 부위에 백금막의 스페이서가 형성되도록 하는 제3 단계: 및 잔류 포토레지스트 패턴을 제거하는 제4 단계를 포함하여 이루어진다.

Description

백금막을 사용한 실린더형 전하저장전극 형성방법{method for forming cylinder type storage node using pt layer}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 차세대 초고집적 DRAM(dynamic random access memory)이나 FeRAM(ferroelelctric RAM)의 캐패시터 형성 공정에 관한 것으로, 더 자세히는 백금(Pt)막을 사용한 실린더형 전하저장전극 형성방법에 관한 것이다.
반도체 메모리에서 캐패시터의 정전용량은 다음의 수학식 1과 같이 표현된다.
Figure pat00001
여기서,
Figure pat00002
은 유전체의 유전율, A는 전극의 표면적, d는 전극간 거리를 각각 나타낸다.
상기한 수학식 1에서 나타난 바와 같이 캐패시터의 정전 용량은 전극의 표면적 및 유전체의 유전율에 비례한다.
일반적으로, 반도체 소자의 고집적화에 따라 반도체 메모리 소자의 충분한 정전 용량을 제공하기 위하여 전하저장전극의 표면적을 증가시키는 방향으로 많은 연구가 진행되어 왔다.
그러나, 1Gb DRAM급 이상의 초고집적 반도체 메모리에서는 전하저장전극의 구조를 복잡하게 하여 그 표면적을 증가시키는 방법으로는 반도체 메모리의 동작 특성을 유지하는데 필요한 충분한 정전용량을 확보할 수 없다.
따라서, 전하저장전극의 구조의 변경에 의한 단순한 표면적 증가가 아닌 유전율이 큰 물질 예컨대, BST, STO 등의 고유전체나 PZT, SBT 등의 강유전체를 사용함으로써 정전용량을 확보할 수 있는 기술에 대한 연구가 진행되고 있다.
특히, 강유전체 물질은 높은 유전상수(dielectric constant), 분극현상의 비휘발성(nonvolatile)으로 인해 반도체 메모리에 응용되어 DRAM의 고직접화(1Gb 이상) 및 FeRAM의 구현에 필요한 물질로 그에 대한 관심이 높아지고 있다.
고유전체 물질이나 강유전체 물질을 캐패시터 유전체로 사용하는 경우, 전극이나 그 주변 물질의 선택 및 공정 조건의 제어가 매우 중요하다. 현재까지 밝혀진 바로는 캐패시터 전극 재료로 백금(Pt)이 가장 안정한 특성을 나타내는 것으로 알려져 있다.
이러한 백금막을 식각하기 위한 방법으로, 종래에는 Cl2/Ar 가스를 사용한 플라즈마 식각을 수행해 왔다. 그러나, 이러한 종래의 식각 방법으로 실린더 구조의 전하저장전극 형성 공정을 진행하는 경우, 백금의 식각이 용이하지 않기 때문에 공정 시간이 매우 길어지거나, 그 형성이 거의 불가능한 문제점이 있었다. 또한, 백금막의 식각 프로파일이 70° 이상의 각도를 확보하기가 어려운 문제점이 있다.
본 발명은 공정을 단순화하고, 버티컬한 식각 프로파일을 확보할 수 있는 백금막을 사용한 실린더형 전하저장전극 형성방법을 제공하는데 그 목적이 있다.
도 1은 본 발명의 일 실시예에 따른 Pt막 식각 후 실린더형 전하저장전극이 형성된 DRAM의 전자 현미경 사진.
상기 목적을 달성하기 위한 본 발명의 특징적인 백금막을 사용한 실린더형 전하저장전극 형성방법은, 소정의 층간절연막 상에 백금막을 형성하는 제1 단계; 상기 백금막 상부에 전하저장전극 영역을 디파인하기 위한 포토레지스트 패턴을 형성하는 제2 단계; 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 백금막의 플라즈마 식각을 실시하되, 불소계 가스를 주 식각 가스로 사용하며 1000∼2500W의 소오스 전력, 100∼1000W의 바이어스 전력, 1∼10mT의 챔버 압력 조건을 사용하여 상기 포토레지스트 패턴 측벽 부위에 백금막의 스페이서가 형성되도록 하는 제3 단계: 및 잔류 포토레지스트 패턴을 제거하는 제4 단계를 포함하여 이루어진다.
또한, 본 발명은, 소정의 층간절연막 상에 백금막을 형성하는 제1 단계; 상기 백금막 상부에 전하저장전극 영역을 디파인하기 위한 포토레지스트 패턴을 형성하는 제2 단계; 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 백금막의 플라즈마 식각을 실시하되, 염소계 가스를 주 식각 가스로 사용하며 1000∼2500W의 소오스 전력, 100∼1000W의 바이어스 전력, 1∼10mT의 챔버 압력 조건을 사용하여 상기 포토레지스트 패턴 측벽 부위에 백금막의 스페이서가 형성되도록 하는 제3 단계: 및 잔류 포토레지스트 패턴을 제거하는 제4 단계를 포함하여 이루어진다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
본 실시예에 따르면 우선, 소정의 하부층 형성 공정을 마친 층간절연막 상부에 전하저장전극 형성을 위한 Pt막을 증착한다.
다음으로, 전체 구조 상부에 포토레지스트를 도포하고, 이를 패터닝하여 전하저장전극 형성을 위한 포토레지스트 패턴을 형성한다.
계속하여, 포토레지스트 패턴을 식각 장벽으로하며 10∼50sccm의 불소계 가스 또는 염소계 가스를 주 반응 가스로 하여 Pt막을 선택 식각한다. 이때, Pt막의 식각에 사용되는 불소계 가스로는 CF4, CHF3, C2F6, C3F6, C3F8, C4F8가스 등이 있으며, 염소계 가스로는 Cl2, BCl3, CCl4가스 등이 있다.
좀더 자세한 공정 조건을 살펴보면, RF 전력은 1000∼2500W의 소오스 전력 및 100∼1000W의 바이어스 전력을 사용하며, 1∼10mT의 챔버 압력을 유지한다. 또한, 상기의 주 반응 가스 외에 Ar 가스와 같은 불활성 가스를 20∼50sccm 가량 더 첨가하여 사용할 수도 있다. 또한, 식각 장비는 플라즈마 방식을 채택하는 장비이면 그 종류에 구애받지 않는다.
상기한 식각 조건으로 공정을 진행하면 강한 이온 타격(ion bombardment)에 의해 Pt가 스퍼터링 되어 포토레지스트 패턴의 측벽 부위에 달라붙게 되고, 이후 포토레지스트 패턴을 제거하면 별도의 증착 및 식각 공정 없이도 실린더 구조의 전하저장전극을 형성할 수 있게 된다.
첨부된 도면 도 1은 본 발명의 일 실시예에 따른 Pt막의 식각 후 실린더형 전하저장전극이 형성된 상태의 전자 현미경(SEM) 사진을 도시한 것이다.
도시된 바와 같이 상기한 공정 조건을 사용하여 식각했을 경우, 분당 1000Å 이상의 식각 속도 및 70° 이상의 식각 프로파일을 확보할 수 있었다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같이 본 발명은 불소계 가스 또는 염소계 가스를 사용하여 백금막의 원스텝 식각을 통해 실린더형 전하저장전극을 용이하게 형성할 수 있으며, 이에 따라 현재 한창 진행중인 FeRAM의 개발 시기를 앞당기는 효과를 기대할 수 있다.

Claims (8)

  1. 소정의 층간절연막 상에 백금막을 형성하는 제1 단계;
    상기 백금막 상부에 전하저장전극 영역을 디파인하기 위한 포토레지스트 패턴을 형성하는 제2 단계;
    상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 백금막의 플라즈마 식각을 실시하되, 불소계 가스를 주 식각 가스로 사용하며 1000∼2500W의 소오스 전력, 100∼1000W의 바이어스 전력, 1∼10mT의 챔버 압력 조건을 사용하여 상기 포토레지스트 패턴 측벽 부위에 백금막의 스페이서가 형성되도록 하는 제3 단계: 및
    잔류 포토레지스트 패턴을 제거하는 제4 단계
    를 포함하여 이루어진 백금막을 사용한 실린더형 전하저장전극 형성방법.
  2. 제1항에 있어서,
    상기 불소계 가스는,
    CF4, CHF3, C2F6, C3F6, C3F8및 C4F8가스 중 어느 하나를 포함하는 것을 특징으로 하는 백금막을 사용한 실린더형 전하저장전극 형성방법.
  3. 제2항에 있어서,
    상기 제3 단계는,
    상기 불소계 가스 외에 불활성 가스를 더 첨가 사용하여 수행하는 것을 특징으로 하는 백금막을 사용한 실린더형 전하저장전극 형성방법.
  4. 제3항에 있어서,
    상기 제3 단계는,
    10∼50sccm의 상기 불소계 가스와 20∼50sccm의 상기 불활성 가스를 사용하여 수행하는 것을 특징으로 하는 백금막을 사용한 실린더형 전하저장전극 형성방법.
  5. 소정의 층간절연막 상에 백금막을 형성하는 제1 단계;
    상기 백금막 상부에 전하저장전극 영역을 디파인하기 위한 포토레지스트 패턴을 형성하는 제2 단계;
    상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 백금막의 플라즈마 식각을 실시하되, 염소계 가스를 주 식각 가스로 사용하며 1000∼2500W의 소오스 전력, 100∼1000W의 바이어스 전력, 1∼10mT의 챔버 압력 조건을 사용하여 상기 포토레지스트 패턴 측벽 부위에 백금막의 스페이서가 형성되도록 하는 제3 단계: 및
    잔류 포토레지스트 패턴을 제거하는 제4 단계
    를 포함하여 이루어진 백금막을 사용한 실린더형 전하저장전극 형성방법.
  6. 제5항에 있어서,
    상기 제3 단계는,
    상기 염소계 가스 외에 불활성 가스를 더 첨가 사용하여 수행하는 것을 특징으로 하는 백금막을 사용한 실린더형 전하저장전극 형성방법.
  7. 제5항 또는 제6항에 있어서,
    상기 염소계 가스는,
    Cl2, BCl3및 CCl4가스 중 어느 하나를 포함하는 것을 특징으로 하는 백금막을 사용한 실린더형 전하저장전극 형성방법.
  8. 제7항에 있어서,
    상기 제3 단계는,
    10∼50sccm의 상기 염소계 가스와 20∼50sccm의 상기 불활성 가스를 사용하여 수행하는 것을 특징으로 하는 백금막을 사용한 실린더형 전하저장전극 형성방법.
KR1019970026969A 1997-06-24 1997-06-24 백금막을사용한실린더형전자저장전극형성방법 KR100273680B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970026969A KR100273680B1 (ko) 1997-06-24 1997-06-24 백금막을사용한실린더형전자저장전극형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970026969A KR100273680B1 (ko) 1997-06-24 1997-06-24 백금막을사용한실린더형전자저장전극형성방법

Publications (2)

Publication Number Publication Date
KR19990003165A KR19990003165A (ko) 1999-01-15
KR100273680B1 true KR100273680B1 (ko) 2001-01-15

Family

ID=40749421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970026969A KR100273680B1 (ko) 1997-06-24 1997-06-24 백금막을사용한실린더형전자저장전극형성방법

Country Status (1)

Country Link
KR (1) KR100273680B1 (ko)

Also Published As

Publication number Publication date
KR19990003165A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
KR100413649B1 (ko) 반도체장치의제조방법
US5256245A (en) Use of a clean up step to form more vertical profiles of polycrystalline silicon sidewalls during the manufacture of a semiconductor device
US6054391A (en) Method for etching a platinum layer in a semiconductor device
US6169009B1 (en) Methods of etching platinum group metal film and forming lower electrode of capacitor
JP3088178B2 (ja) ポリシリコン膜のエッチング方法
KR100273680B1 (ko) 백금막을사용한실린더형전자저장전극형성방법
KR100338808B1 (ko) 이리듐(Ir) 전극의 건식 식각방법
KR20090022809A (ko) 반도체 소자의 제조방법
US6465321B1 (en) Method of forming a storage node in a semiconductor device
KR100329759B1 (ko) 강유전체 캐패시터 형성 방법
KR100598161B1 (ko) 커패시터의 전하저장전극 형성방법
KR100448855B1 (ko) 반도체소자의 제조방법
KR100979231B1 (ko) 강유전성램 소자의 제조방법
KR20000025529A (ko) 마스크 디멘션 변경에 의한 백금 식각 방법
KR100816688B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100329853B1 (ko) 실리콘계 재료의 에칭방법
KR100275337B1 (ko) 에프.이.디램.의 캐패시터 형성방법
KR100632593B1 (ko) 반도체 소자의 제조 방법
KR20000006567A (ko) 실리콘계재료의에칭방법
KR20030054310A (ko) 반도체 소자의 캐패시터의 제조 방법
KR20020009696A (ko) 포토레지스트 패턴 측벽에 증착되는 폴리머를 제거할 수있는 패턴 형성 방법 및 그를 이용한 강유전체 캐패시터형성 방법
KR20020014228A (ko) 하드마스크를 이용한 캐패시터 전극 형성 방법
KR20010018060A (ko) 강유전체 커패시터의 상부 전극을 노출하는 콘택홀 형성방법
KR20010108748A (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR20040001947A (ko) 반도체 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee