KR20010108748A - 반도체 소자의 강유전체 캐패시터 형성방법 - Google Patents

반도체 소자의 강유전체 캐패시터 형성방법 Download PDF

Info

Publication number
KR20010108748A
KR20010108748A KR1020000029639A KR20000029639A KR20010108748A KR 20010108748 A KR20010108748 A KR 20010108748A KR 1020000029639 A KR1020000029639 A KR 1020000029639A KR 20000029639 A KR20000029639 A KR 20000029639A KR 20010108748 A KR20010108748 A KR 20010108748A
Authority
KR
South Korea
Prior art keywords
film
etching
ferroelectric
ferroelectric capacitor
forming
Prior art date
Application number
KR1020000029639A
Other languages
English (en)
Inventor
조준희
설여송
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000029639A priority Critical patent/KR20010108748A/ko
Publication of KR20010108748A publication Critical patent/KR20010108748A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 제조 기술에 관한 것으로, 파티클 발생 및 생산성 저하를 방지하면서 전극용 금속막 및 강유전체 박막 식각시 발생하는 중금속 폴리머를 제거할 수 있는 반도체 소자의 강유전체 캐패시터 형성방법을 제공하는데 그 목적이 있다. 본 발명은 하부전극용 금속막, 강유전체 박막 및 상부전극용 금속막의 적층 구조로 이루어진 반도체 소자의 강유전체 캐패시터 형성방법에 있어서, 상기 반응성 이온 식각 장비에서 감광막을 식각 마스크로 사용하여 상기 하부전극용 금속막, 강유전체 박막, 상부전극용 금속막 중 적어도 어느 하나의 막을 선택 식각 하는 제1 단계와, 반응성 이온 식각 타입의 감광막 제거 장비에서 상기 감광막 및 상기 제1 단계에서 발생한 중금속 폴리머를 제거하는 제2 단계를 포함하여 이루어진다. 즉, 본 발명은 강유전체 캐패시터의 전극 및 강유전체 박막의 식각 후 펜스(중금속 폴리머) 제거를 위해 RIE 타입의 건식식각 장비에서 추가로 수행하는 블랭킷 건식식각 공정을 생략하고, 후속 공정인 감광막 제거 공정에서 RIE 타입의 감광막 제거 장비(stripper)의 레시피 변화를 통해 감광막 제거와 동시에 펜스를 제거하는 기술이다.

Description

반도체 소자의 강유전체 캐패시터 형성방법{A method for forming ferroelectric capacitor in semiconductor devices}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터 유전체로 강유전체막(ferroelectric film)을 사용하는 반도체 소자의 강유전체 캐패시터 형성방법에 관한 것이다.
강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remanent polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(nonvolatile) 메모리 소자로의 응용이 실현되고 있다.
강유전체 메모리 소자(Ferroelectric Random Access Memory, FeRAM)는 (Sr,Bi)Ta2O9(이하, SBT라 약칭함), Pb(ZrxTix-1)O3(이하, PZT라 약칭함) 등의 강유전체 물질을 캐패시터 유전체로 사용하는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 메모리하고 있는 장점이 있을 뿐만 아니라, 동작 속도 측면에서도 기존의 DRAM(Dynamic Random Access Memory)에 필적하기 때문에 차세대 메모리 소자로 각광받고 있다. 즉, 강유전체 박막에 인가되는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 1과 0을 저장하게 되는 원리를 이용하는 것이다.
이와 같이, 반도체 소자에서 강유전체(ferroelectric) 재료를 캐패시터에 사용함으로써 기존 DRAM 소자에서 필요한 리프레쉬(refresh)의 한계를 극복하고 대용량의 메모리로 이용할 수 있는 소자의 개발이 진행되어 왔다.
강유전체 기억소자의 강유전체 박막으로는 SBT 박막과 PZT 박막이 주로 사용되며, 상기와 같은 강유전체 박막의 우수한 강유전 특성을 얻기 위해서 일반적으로 백금(Pt), 이리듐(Ir), 루테늄(Ru)의 금속을 상, 하부 전극물질로 사용하고 있다.
종래 기술에 따라 강유전체 캐패시터 형성하기 위해서는 먼저, 소정의 공정이 진행된 하부층 상부에 하부전극용 전도막, 강유전체막 및 상부전극용 전도막을 차례로 형성한 후 강유전체 캐패시터 패턴 형성을 위하여 마스크 공정 및 선택식각을 통한 패터닝을 실시하게 된다.
그러나, SBT, PZT와 같이 중금속 혼합물로 이루어진 강유전체막과 백금, 이리듐, 루테늄과 같은 귀금속(noble metal)으로 이루어진 전극용 전도막의 패터닝을 위한 식각시 많은 어려움이 발생하고 있다.
특히, 중금속 혼합물로 이루어진 강유전체 박막 및 귀금속은 통상적인 반도체 소자 제조 시 사용하는 식각 가스(chlorine 계열, fluorine계열, bromine 계열의 반응 가스)와 거의 화학적인 반응을 일으키지 않기 때문에 주로 물리적인 타격을 유발하는 스퍼터 식각을 수행하여 패터닝하고 있다.
그런데, 이러한 귀금속 및 강유전체 박막의 건식식각 과정에서 발생되는 중금속 폴리머(polymer)는 건식식각 장비의 챔버에서 원활히 배출되지 않고 식각 후 패턴의 측벽 부분에 증착되어 소위 펜스(fence)를 유발하는 문제점이 있었다. 이러한 펜스는 습식 용액을 이용한 후처리 공정을 통해서는 제거가 거의 불가능하여, 후속 공정시 파티클 소오스로 작용하여 소자의 신뢰도를 저하시키는 문제점을 유발하며, 식각 식간을 증가시켜서 생산성을 저하시키는 문제를 야기한다.
도 1a 내지 도 1c는 종래 기술에 따른 강유전체 캐패시터 패턴 형성 시의 문제점을 도시한 단면도이다.
먼저, 도 1a에 도시된 바와 같이 소정의 공정을 마친 하부층(10) 상에 하부전극용 전도막(11), 강유전체막(12) 및 상부전극용 전도막(13)을 차례로 형성한 후 감광막 패턴(14)을 형성한다.
다음으로, 도 1b에 도시된 바와 같이 감광막 패턴(14)을 식각 마스크로 하여 상부전극용 전도막(13) 및 강유전체막(12)을 선택식각한다. 이때, 도시된 바와 같이 상부전극용 전도막(13) 및 강유전체막(12) 패턴의 측벽에 중금속 폴리머로 이루어진 펜스(15)가 형성된다.
계속하여, 도 1c에 도시된 바와 같이 O3애셔(asher) 또는 다운스트림(downstream) 방식의 감광막 제거장비(stripper)에서 감광막 패턴(14)을 제거한다.
그러나, 이와 같은 감광막 패턴(14) 제거 후에도 펜스(15)는 제거되지 않고 그대로 잔존하고 있게 된다.
한편, 이와 같은 중금속 폴리머로 이루어진 펜스를 제거하기 위하여 현재 각 반도체 제조회사에서는 반응성 이온 식각(Reactive Ion Etching, RIE) 타입의 식각장비를 사용하여 패턴 형성을 위한 주 식각공정 수행하고, 이후 추가적으로 블랭킷(blanket) 식각을 진행하여 펜스를 제거하고 있다. 일반적으로, 블랭킷 식각은 수직방향의 식각속도보다 측벽 모서리 부분의 식각속도가 빠르며, 이러한 효과는 플라즈마를 형성하는 레시피(recipe)의 변화, 즉 낮은 파워, Ar가스의 유량 감소, Cl2가스의 유량 증가, 챔버 압력 증가 등의 식각조건 변화를 이용하여 극대화된다. 이들 식각조건에 따른 식각 메카니즘을 구체적으로 살펴보면, 낮은 파워를 사용하여 웨이퍼에 걸리는 전위차를 낮추고, 스퍼터링(sputtering) 가스인 Ar가스의 유량을 감소시켜 플라즈마 상태에서 형성된 이온(ion) 충격(bombardment) 효과를 최대한 감소시키고, 챔버 압력의 증가를 통해 플라즈마 상태의 Cl2가스 충돌을 유발하여 패턴 측벽의 식각속도가 빨라지는 효과를 극대화시키게 되는 것이다.
그러나, 이와 같은 RIE 타입의 식각 장비를 이용한 추가의 블랭킷 식각을 실시하게 되면, 제거된 폴리머가 식각 챔버의 측벽에 증착되어 웨이퍼의 오염을 유발하며, 이를 방지하기 위해서 식각 장비의 세정 주기를 단축시켜야 하므로 생산성을 저하시키는 문제점이 있다.
본 발명은 파티클 발생 및 생산성 저하를 방지하면서 전극용 금속막 및 강유전체 박막 식각시 발생하는 중금속 폴리머를 제거할 수 있는 반도체 소자의 강유전체 캐패시터 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래 기술에 따른 강유전체 캐패시터 패턴 형성 시의 문제점을 도시한 단면도.
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 강유전체 캐패시터 형성 공정을 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
20 : 하부층 21 : 하부전극용 전도막
22 : 강유전체막 23 : 상부전극용 전도막
24 : 감광막 패턴 25 : 펜스
상기 목적을 달성하기 위하여 본 발명은, 하부전극용 금속막, 강유전체 박막 및 상부전극용 금속막의 적층 구조로 이루어진 반도체 소자의 강유전체 캐패시터 형성방법에 있어서, 상기 반응성 이온 식각 장비에서 감광막을 식각 마스크로 사용하여 상기 하부전극용 금속막, 강유전체 박막, 상부전극용 금속막 중 적어도 어느 하나의 막을 선택식각하는 제1 단계와, 반응성 이온 식각 타입의 감광막 제거 장비에서 상기 감광막 및 상기 제1 단계에서 발생한 중금속 폴리머를 제거하는 제2 단계를 포함하여 이루어진다.
즉, 본 발명은 강유전체 캐패시터의 전극 및 강유전체 박막의 식각 후 펜스(중금속 폴리머) 제거를 위해 RIE 타입의 건식식각 장비에서 추가로 수행하는 블랭킷 건식식각 공정을 생략하고, 후속 공정인 감광막 제거 공정에서 RIE 타입의 감광막 제거 장비(stripper)의 레시피 변화를 통해 감광막 제거와 동시에 펜스를 제거하는 기술이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 강유전체 캐패시터 형성 공정을 도시한 것이다.
본 실시예에 따르면, 먼저 도 2a에 도시된 바와 같이 소정의 공정을 마친 하부층(20) 상부에 하부전극용 전도막(21), 강유전체막(22) 및 상부전극용 전도막(23)을 차례로 형성한 후 그 상부에 감광막 패턴(24)을 형성한다. 이때, 상부전극용 전도막(23) 및 하부전극용 전도막(21)은 백금, 이리듐, 루테늄과 같은 물질을 사용하여 형성하고, 강유전체막(22)은 SBT 또는 PZT와 같은 물질을 사용하여 형성한다.
다음으로, 도 2b에 도시된 바와 같이 RIE 타입의 건식식각 장비에서 감광막패턴(24)을 식각 마스크로 하여 상부전극용 전도막(23) 및 강유전체막(22)을 선택식각 한다. 이때, 도시된 바와 같이 상부전극용 전도막(23) 및 강유전체막(22)의 패턴 측벽에 펜스(중금속 폴리머)(25)가 형성된다.
다음으로, 도 2c에 도시된 바와 같이 RIE 타입의 감광막 제거 장비(stripper)에서 감광막 패턴(24) 및 펜스(25)를 제거한다.
감광막 제거 공정의 레시피를 구체적으로 살펴보기로 한다.
먼저, 플라즈마 발생을 위한 소오스 파워를 600W 이하로 적용하고, 챔버 압력을 100mT 이상으로 조절하며, 20sccm 이상의 유량의 O2가스, 10sccm 이상의 유량의 Cl2가스, 10sccm 이상의 유량의 HBr 가스, 50sccm 이상의 유량의 H2O 가스를 사용한다.
이와 같은 레시피, 즉 낮은 소오스 파워 및 높은 압력에 의해 반응성 이온들이 패턴의 측벽에 위치한 펜스(25)에 무질서하게 충돌하게 되어 패턴의 측벽부분의 식각이 극대화되도록 하는 것이다.
도 2d는 상부전극용 전도막(23) 및 강유전체막(22) 패턴의 측벽에 위치한 펜스(25) 및 감광막 패턴(24)이 제거된 후의 단면 상태를 도시한 것이다.
이상에서 살펴본 바와 같이 본 발명은 강유전체 캐패시터의 전극 물질 및 강유전체 박막 식각시 패턴의 측벽에 발생하는 중금속 폴리머에 의한 펜스 제거공정을, 종래 기술에서와 같이 패턴 식각시 사용하는 RIE 타입의 건식식각 장비에서 추가의 블랭킷 건식식각 공정을 통해 제거하지 않고, 이후 공정인 감광막 제거시 RIE타입의 감광막 제거장비에서 감광막과 펜스를 동시에 제거한다. 본 발명은 이와 같이 펜스 제거 공정을 RIE 타입의 감광막 제거장비에서 수행함으로써 캐패시터 구조 형성을 위한 식각시간을 크게 단축시키고, 건식식각 장비의 세정 주기를 증가시킴으로써 생산성을 크게 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 전극 물질 및 강유전체 박막의 패터닝을 위한 식각 공정시 파티클 발생을 방지하는 효과가 있으며, 식각 공정의 시간을 단축하고 건식식각 장비의 세정 주기를 증가시킴으로써 생산성을 향상시키는 효과가 있다.

Claims (3)

  1. 하부전극용 금속막, 강유전체 박막 및 상부전극용 금속막의 적층 구조로 이루어진 반도체 소자의 강유전체 캐패시터 형성방법에 있어서,
    상기 반응성 이온 식각 장비에서 감광막을 식각 마스크로 사용하여 상기 하부전극용 금속막, 강유전체 박막, 상부전극용 금속막 중 적어도 어느 하나의 막을 선택식각하는 제1 단계와,
    반응성 이온 식각 타입의 감광막 제거 장비에서 상기 감광막 및 상기 제1 단계에서 발생한 중금속 폴리머를 제거하는 제2 단계
    를 포함하여 이루어진 반도체 소자의 강유전체 캐패시터 형성방법.
  2. 제1항에 있어서,
    상기 제2 단계에서,
    600W 이하의 소오스 파워, 100mT 이상의 챔버 압력 조건을 사용하는 것을 특징으로 하는 반도체 소자의 강유전체 캐패시터 형성방법.
  3. 제2항에 있어서,
    상기 제2 단계에서,
    20sccm 이상의 O2가스, 10sccm 이상의 Cl2가스, 10sccm 이상의 HBr 가스, 50sccm 이상의 H2O 가스를 소오스 가스로 사용하는 것을 특징으로 하는 반도체 소자의 강유전체 캐패시터 형성방법.
KR1020000029639A 2000-05-31 2000-05-31 반도체 소자의 강유전체 캐패시터 형성방법 KR20010108748A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000029639A KR20010108748A (ko) 2000-05-31 2000-05-31 반도체 소자의 강유전체 캐패시터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000029639A KR20010108748A (ko) 2000-05-31 2000-05-31 반도체 소자의 강유전체 캐패시터 형성방법

Publications (1)

Publication Number Publication Date
KR20010108748A true KR20010108748A (ko) 2001-12-08

Family

ID=45854988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000029639A KR20010108748A (ko) 2000-05-31 2000-05-31 반도체 소자의 강유전체 캐패시터 형성방법

Country Status (1)

Country Link
KR (1) KR20010108748A (ko)

Similar Documents

Publication Publication Date Title
US5792593A (en) Method for forming a structure using redeposition of etchable layer
KR20010109610A (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100629021B1 (ko) 반도체기판에서의층구조화방법
JPH11126778A (ja) 構造化方法
US6586816B2 (en) Semiconductor structures formed using redeposition of an etchable layer
KR20010108748A (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR20010088057A (ko) 이리듐(Ｉｒ) 전극의 건식 식각방법
KR100333660B1 (ko) 강유전체 캐패시터 형성 방법
KR100333668B1 (ko) 백금-로듐 합금막 식각 방법 및 그를 이용한 캐패시터 형성 방법
KR100724624B1 (ko) 강유전체 메모리 소자에서의 캐패시터의 제조방법
KR100353805B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100273680B1 (ko) 백금막을사용한실린더형전자저장전극형성방법
KR100329786B1 (ko) 강유전체 메모리 소자 제조 방법
KR20020014229A (ko) 백금 전극을 구비하는 캐패시터 형성 방법
KR20020009696A (ko) 포토레지스트 패턴 측벽에 증착되는 폴리머를 제거할 수있는 패턴 형성 방법 및 그를 이용한 강유전체 캐패시터형성 방법
JP2003174095A (ja) 容量素子の製造方法
KR100656945B1 (ko) 커패시터 형성 방법
KR20040102403A (ko) 강유전성램 소자의 제조방법
KR20010004293A (ko) 상하부 전극간 단락을 방지할 수 있는 강유전체 캐패시터 형성방법
KR20020046780A (ko) 강유전체 메모리 소자의 캐패시터 제조방법
JPH113881A (ja) アッシング方法及び装置
KR20010005096A (ko) 강유전체 캐패시터 형성 방법
KR20020014228A (ko) 하드마스크를 이용한 캐패시터 전극 형성 방법
KR20010109622A (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR20000042490A (ko) 반도체소자의 저장전극 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination