KR100353805B1 - 반도체 소자의 캐패시터 형성방법 - Google Patents

반도체 소자의 캐패시터 형성방법 Download PDF

Info

Publication number
KR100353805B1
KR100353805B1 KR1019990064128A KR19990064128A KR100353805B1 KR 100353805 B1 KR100353805 B1 KR 100353805B1 KR 1019990064128 A KR1019990064128 A KR 1019990064128A KR 19990064128 A KR19990064128 A KR 19990064128A KR 100353805 B1 KR100353805 B1 KR 100353805B1
Authority
KR
South Korea
Prior art keywords
capacitor
sccm
forming
flow rate
gas
Prior art date
Application number
KR1019990064128A
Other languages
English (en)
Other versions
KR20010061630A (ko
Inventor
권오성
양우석
권일영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990064128A priority Critical patent/KR100353805B1/ko
Publication of KR20010061630A publication Critical patent/KR20010061630A/ko
Application granted granted Critical
Publication of KR100353805B1 publication Critical patent/KR100353805B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Abstract

본 발명은 반도체 기술에 관한 것으로, 특히 캐패시터 유전체로 강유전체막 또는 고유전체막을 사용하는 반도체 소자의 캐패시터 형성방법에 관한 것이며, 하부전극의 탈착현상을 방지하면서, 식각에 따른 폴리머를 제거할 수 있는 캐패시터 형성방법을 제공하기 위한 것으로 이를 위해 본 발명은, 금속성 물질을 상/하부전극 재료로 사용하는 캐패시터 형성방법에 있어서, 소정의 감광막 패턴을 사용하여 상기 금속성 물질을 노출시키는 건식식각 공정을 수행하는 단계; 유기용매 세정액 또는 순수를 사용한 습식세정을 실시하여 상기 식각시 발생한 폴리머를 제거하는 단계; 및 100 ~ 500sccm 유량의 Ar가스, 10 ~ 50sccm 유량의 CF4가스, 5 ~ 30sccm 유량의 O2가스 및 0 ~ 50sccm 유량의 N2가스를 사용한 RF 플라즈마 처리를 실시하여 상기 세정 후에도 잔류하는 폴리머를 제거하는 단계를 포함한다.

Description

반도체 소자의 캐패시터 형성방법{A method for forming capacitor in semiconductor device}
본 발명은 반도체 기술에 관한 것으로, 특히 캐패시터 유전체로 강유전체막 또는 고유전체막을 사용하는 반도체 소자의 캐패시터 형성방법에 관한 것이다.
일반적으로, 강유전체 메모리 소자(Ferroelectric Random Access Memory, FeRAM)는 (Sr,Bi)Ta2O9(이하, SBT라 약칭함), Pb(ZrxTix-1)O3(이하, PZT라 약칭함) 등의 강유전체 물질을 캐패시터 유전체로 사용하는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 메모리하고 있는 장점이 있을 뿐만 아니라, 동작 속도 측면에서도 기존의 DRAM(Dynamic Random Access Memory)에 필적하기 때문에 차세대 메모리 소자로 각광받고 있다.
이와 같이, 반도체 소자에서 강유전체(ferroelectric) 재료를 캐패시터에 사용함으로써 기존 DRAM 소자에서 필요한 리프레쉬(refresh)의 한계를 극복하고 대용량의 메모리로 이용할 수 있는 소자의 개발이 진행되어왔다.
강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remanent polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(nonvolatile) 메모리 소자로의 응용이 실현되고 있다. 강유전체 박막을 비휘발성 메모리 소자로 사용하는 경우 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 1과 0을 저장하게 되는 원리를 이용하는 것이다.
강유전체 기억소자의 강유전체 박막으로는 SBT 박막과 PZT 박막이 주로 사용되며, 상기와 같은 강유전체 박막의 우수한 강유전 특성을 얻기 위해서 일반적으로 백금(Pt), 이리듐(Ir), 루테늄(Ru)의 금속을 상, 하부 전극물질로 사용하고 있다.
도 1a 내지 도 1e는 종래기술에 따른 강유전체 캐패시터 형성 공정도를 도시한 도면으로써, 이하 이를 참조하여 살펴보기로 한다.
종래기술에 따른 강유전체 캐패시터 형성공정은 먼저, 도 1a에 도시된 바와 같이 모스 트랜지스터(도시되지 않음)를 포함한 소정의 하부공정이 진행된 하부층(10)상에 층간절연막(11)을 형성하고, 셀 플레이트 노드용 전도막과 층간절연막(11)간의 접착을 위하여 TiO2막(12)을 형성한다. 이어서, 셀 플레이트 노드용 전도막(13), 강유전체막(14) 및 스토리지 노드용 전도막(15)을 차례로 적층한 후 스토리지 노드용 전도막(15), 강유전체막(14) 및 셀 플레이트 노드용 전도막(13)을 선택식각하여 강유전체 캐패시터 패턴을 형성한다. 이때, 셀 플레이트 노드용 전도막(13) 및 스토리지 노드용 전도막(15)은 백금, 이리듐, 루테늄과 같은 물질을 사용하고, 강유전체막(14)은 SBT, PZT와 같은 물질을 사용하여 형성한다.
다음으로, 도 1b에 도시된 바와 같이 스토리지 노드(15)의 금속배선 콘택을 위한 감광막 패턴(16)을 형성한다.
다음으로, 도 1c에 도시된 바와 같이 감광막 패턴(16)을 식각 마스크로 사용하여 노출된 강유전체막(14)을 선택식각하여 강유전체막(14) 하부의 셀 플레이트 노드(13)를 노출시킨 후 감광막 패턴(16)을 제거한다.
다음으로, 도 1d에 도시된 바와 같이 전체 구조 상부에 층간절연막(17)을 형성한 후 스토리지 노드 콘택홀 및 셀 플레이트 노드 콘택홀 형성을 위한 감광막 패턴(18)을 형성한다. 이어서, 감광막 패턴(18)을 식각 마스크로 한 층간절연막(17)의 건식식각을 수행하여 각각 스토리지 노드(15) 및 셀 플레이트 노드(13)를 노출시키는 금속배선용 콘택홀을 형성한다. 한편, 도시되지는 않았으나, 모스 트랜지스터의 접합을 노출시키는 금속배선용 콘택홀도 형성된다. 도면부호 '19'는 금속배선용 콘택홀 형성을 위한 건식식각 시 발생한 폴리머(polymer)(19)를 나타낸 것이다.
다음으로, 도 1e에 도시된 바와 같이 감광막 제거장치(stripper)에서 감광막 패턴(18)을 제거한 후 아민(amine)계열의 유기용매 세정액인 EKC830 용액 또는 순수(Deionized water)를 사용한 세정공정을 실시한다.
그러나, 이와 같은 종래기술에 따른 강유전체 캐패시터 형성방법에 따르면, 도 1e에서와 같이 금속배선을 위한 콘택홀 형성 시 발생한 폴리머(19)는 EKC830 용액 또는 순수를 사용한 세정공정을 거치더라도 쉽게 제거되지 않고 남아있어, 후속 공정인 금속배선 형성 시 접착력을 떨어뜨리고, 콘택저항을 증가시키는 문제점이 있었다.
한편, 이와 같은 세정공정 시의 문제점을 해결하기 위하여 반도체 제조 공정 전반에서 통상적으로 사용되고 있는 ACT935와 같은 유기용매 세정액을 사용하게 되면 폴리머는 상당부분 제거할 수가 있으나, 강유전체 캐패시터 또는 고유전체 캐패시터와 같이 전극물질을 백금, 이리듐, 루테늄과 같은 물질을 사용하는 경우에는 하부층과의 접착력 문제로 인하여 ACT935와 같은 용액을 사용하지 못하는 문제점이 있다. 즉, ACT935와 같은 용액을 사용하게 되면, 층간절연막과 하부전극 물질 사이에 형성한 접착층의 접착력을 약화시켜 하부전극이 탈착(peeling)되는 문제점이 발생하게 된다.
도 2는 종래기술에 따른 강유전체 캐패시터 형성방법에 따라 금속배선용 콘택홀을 형성한 후 EKC830 용액 또는 순수를 사용한 세정공정을 거친 후의 모습을 주사전자현미경(Scanning Electron Microscope, SEM)사진으로 나타낸 것이다. 도시된 바와 같이 세전공정을 거친 후에도 백금, 이리듐, 루테늄과 같은 금속 물질 잔유물과 감광막 잔유물이 섞인 식각 폴리머가 타원형의 금속배선용 콘택홀 주위에 방사형으로 남아있는 것을 알 수 있다.
한편, 이러한 문제점은 고유전체막을 사용하는 것을 제외하고는 일반 강유전체 캐패시터와 유사한 공정을 거치는 고유전체 캐패시터 형성공정 시에도 나타날 수 있다.
본 발명은 하부전극의 탈착현상을 방지하면서, 식각에 따른 폴리머를 제거할 수 있는 캐패시터 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 종래기술에 따른 강유전체 캐패시터 형성 공정도를 도시한 도면.
도 2는 종래기술에 따른 강유전체 캐패시터 형성방법에 따라 금속배선용 콘택홀을 형성한 후 EKC830 용액 또는 순수를 사용한 세정공정을 거친 후의 모습을 나타낸 주사전자현미경(Scanning Electron Microscope, SEM)사진.
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 강유전체 캐패시터 형성 공정도.
도 4a 내지 도 4c는 본 발명에 따른 플라즈마 건식 세정공정 시간을 각각 10초, 20초, 30초동안 실시한 후의 SEM 사진.
*도면의 주요 부분에 대한 부호의 간단한 설명
32 : 접착층 32 : 하부전극
33 : 강유전체막 34 : 상부전극
37 : 층간절연막
상기 목적을 달성하기 위한 본 발명은, 금속성 물질을 상/하부전극 재료로 사용하는 캐패시터 형성방법에 있어서, 소정의 감광막 패턴을 사용하여 상기 금속성 물질을 노출시키는 건식식각 공정을 수행하는 단계; 유기용매 세정액 또는 순수를 사용한 습식세정을 실시하여 상기 식각시 발생한 폴리머를 제거하는 단계; 및 100 ~ 500sccm 유량의 Ar가스, 10 ~ 50sccm 유량의 CF4가스, 5 ~ 30sccm 유량의 O2가스 및 0 ~ 50sccm 유량의 N2가스를 사용한 RF 플라즈마 처리를 실시하여 상기 세정 후에도 잔류하는 폴리머를 제거하는 단계를 포함한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 강유전체 캐패시터 형성 공정도이다.
본 실시예는 우선, 상기 도 1a 내지 도 1c에 도시된 공정을 진행한다.
이어서, 도 3a에 도시된 바와 같이 전체 구조 상부에 층간절연막(37)을 형성한 후 스토리지 노드 콘택홀 및 셀 플레이트 노드 콘택홀 형성을 위한 감광막 패턴(38)을 형성한다. 이어서, 감광막 패턴(38)을 식각 마스크로 한 층간절연막(37)의 건식식각을 수행하여 각각 스토리지 노드(35) 및 셀 플레이트 노드(33)를 노출시키는 금속배선용 콘택홀을 형성한다. 한편, 도시되지는 않았으나, 모스 트랜지스터의 접합을 노출시키는 금속배선용 콘택홀도 형성된다. 도면부호 '39'는 금속배선용 콘택홀 형성을 위한 건식식각 시 발생한 폴리머(polymer)(39)를 나타낸 것이다.
다음으로, 도 3b에 도시된 바와 같이 감광막 제거장치(stripper)에서 감광막 패턴(38)을 제거한 후 EKC830 용액 또는 순수를 사용한 세정공정을 실시한다. 이때, EKC830 용액 또는 순수를 사용한 세정공정을 거친후에도 금속배선을 위한 콘택홀 식각 시 발생한 폴리머(39)는 쉽게 제거되지 않고 남아있게 된다.
다음으로, 도 3c에 도시된 바와 같이 건식식각 장비에서 'F', 'O' 등이 포함된 가스를 사용한 RF 플라즈마 처리를 통한 건식세정공정을 실시하여 폴리머(39)를 완전히 제거하는데, 이를 보다 구체적으로 살펴보기로 한다.
먼저, 플라즈마는 마이크로웨이브(microwave) 전력을 사용한 플라즈마보다 이온 운동에너지가 큰 RF 전력을 사용한 플라즈마를 사용하며, 자세한 레시피(recipe)는 다음과 같다.
가) 소오스 파워 : 200 ~ 600W
나) 바이어스 파워 : 100 ~ 500W
다) 사용 가스/유량 : Ar/100 ~ 200sccm, CF4/10 ~ 50sccm
O2/5 ~ 30sccm, N2/0 ~ 50sccm
라) 압력 : 24 ~ 70mT
마) 플라즈마 처리 시간 : 10 ~ 30초
다음으로, 도 3d에 도시된 바와 같이 스토리지 노드(35) 및 셀 플레이트 노드(33) 각각에 금속배선(40)을 형성한다.
또한, 도 4a 내지 도 4c는 본 발명에 따른 플라즈마 건식 세정공정 시간을 각각 10초, 20초, 30초동안 실시한 후의 SEM 사진을 나타낸 것으로써, 본 발명에 따른 플라즈마 건식 세정에 의해 식각 시 발생한 폴리머가 효과적으로 제거된 것을 알 수 있다.
이렇듯, 본 발명은 강유전체 캐패시터의 금속배선용 콘택홀 형성을 위한 건식식각 시 발생한 폴리머를 제거하기 위하여 RF 플라즈마를 사용한 플라즈마 건식 세정공정을 도입함으로써, 하부전극의 탈착현상을 방지하면서 폴리머를 효과적으로 제거할 수 있게된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
전술한 본 실시예에서는, 강유전체 캐패시터 형성공정을 일례로 설명하였으나, Ta2O5, (Ba, Sr)TiO3(BST)등의 고유전 물질을 캐패시터의 유전체막으로 사용하여 고유전체 캐패시터 형성공정을 진행하는 경우에도 본 발명은 적용된다.
본 발명은 효과적으로 폴리머를 제거할 수 있으며, 세정공정 시 하부전극의 탈착현상이 발생되지 않기 때문에 소자의 신뢰도 및 수율향상을 기대할 수 있다.

Claims (6)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 금속성 물질을 상/하부전극 재료로 사용하는 캐패시터 형성방법에 있어서,
    소정의 감광막 패턴을 사용하여 상기 금속성 물질을 노출시키는 건식식각 공정을 수행하는 단계;
    유기용매 세정액 또는 순수를 사용한 습식세정을 실시하여 상기 식각시 발생한 폴리머를 제거하는 단계; 및
    100 ~ 500sccm 유량의 Ar가스, 10 ~ 50sccm 유량의 CF4가스, 5 ~ 30sccm 유량의 O2가스 및 0 ~ 50sccm 유량의 N2가스를 사용한 RF 플라즈마 처리를 실시하여 상기 세정 후에도 잔류하는 폴리머를 제거하는 단계
    를 포함하는 반도체 소자의 캐패시터 형성방법.
  5. 제4항에 있어서,
    상기 플라즈마 처리하는 단계는,
    24 ~ 70mTorr의 압력을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  6. 제4항에 있어서,
    상기 플라즈마 처리하는 단계는,
    200 ~ 600W의 소오스 파워 및 100 ~ 500W의 바이어스 파워를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
KR1019990064128A 1999-12-28 1999-12-28 반도체 소자의 캐패시터 형성방법 KR100353805B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990064128A KR100353805B1 (ko) 1999-12-28 1999-12-28 반도체 소자의 캐패시터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990064128A KR100353805B1 (ko) 1999-12-28 1999-12-28 반도체 소자의 캐패시터 형성방법

Publications (2)

Publication Number Publication Date
KR20010061630A KR20010061630A (ko) 2001-07-07
KR100353805B1 true KR100353805B1 (ko) 2002-09-26

Family

ID=19631444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990064128A KR100353805B1 (ko) 1999-12-28 1999-12-28 반도체 소자의 캐패시터 형성방법

Country Status (1)

Country Link
KR (1) KR100353805B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115576A (ja) * 2001-10-03 2003-04-18 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法
KR20030057204A (ko) * 2001-12-28 2003-07-04 동부전자 주식회사 절연막의 습식식각 또는 화학적 건식식각을 이용한 반도체커패시터 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697075A (ja) * 1992-09-14 1994-04-08 Toshiba Corp 薄膜堆積室のプラズマクリーニング方法
JPH08250462A (ja) * 1995-03-15 1996-09-27 Nec Corp エッチング方法
US5681424A (en) * 1993-05-20 1997-10-28 Hitachi, Ltd. Plasma processing method
KR19990061142A (ko) * 1997-12-31 1999-07-26 김영환 반도체소자의 캐패시터 제조방법
JPH11307731A (ja) * 1998-04-17 1999-11-05 Nec Corp 強誘電体集積回路の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697075A (ja) * 1992-09-14 1994-04-08 Toshiba Corp 薄膜堆積室のプラズマクリーニング方法
US5681424A (en) * 1993-05-20 1997-10-28 Hitachi, Ltd. Plasma processing method
JPH08250462A (ja) * 1995-03-15 1996-09-27 Nec Corp エッチング方法
KR19990061142A (ko) * 1997-12-31 1999-07-26 김영환 반도체소자의 캐패시터 제조방법
JPH11307731A (ja) * 1998-04-17 1999-11-05 Nec Corp 強誘電体集積回路の製造方法

Also Published As

Publication number Publication date
KR20010061630A (ko) 2001-07-07

Similar Documents

Publication Publication Date Title
US6338994B1 (en) Semiconductor device and method of fabricating thereof
US20010041416A1 (en) Method of fabricating semiconductor device
KR20010109610A (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100321728B1 (ko) 플라즈마 펄스를 이용한 강유전체 메모리 소자 제조 방법
KR100353805B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100390833B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100329759B1 (ko) 강유전체 캐패시터 형성 방법
KR100333660B1 (ko) 강유전체 캐패시터 형성 방법
KR100333641B1 (ko) 하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법
KR100329612B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100321703B1 (ko) 반도체 소자의 강유전체 캐패시터 제조방법
KR100345666B1 (ko) 플라즈마의 전자온도 감소를 이용한 강유전체 소자의 열화감소 방법
KR100358149B1 (ko) 플라즈마 처리를 이용하여 강유전체 캐패시터의 열화를회복시키는 강유전체 메모리 소자 제조 방법
KR100321695B1 (ko) 반도체 소자의 강유전체 캐패시터 제조방법
KR19990055813A (ko) 반도체소자의 전하저장전극 형성방법
KR100329784B1 (ko) 폴리머를 이용하여 금속배선 형성 공정 중의 강유전체 캐패시터 특성 열화를 방지하는 방법
KR20030054310A (ko) 반도체 소자의 캐패시터의 제조 방법
KR100513363B1 (ko) 반도체소자의 전하저장전극 제조방법
KR20010109622A (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR20040102403A (ko) 강유전성램 소자의 제조방법
KR20050062142A (ko) 귀금속 전극을 포함하는 캐패시터의 제조방법
KR20020014229A (ko) 백금 전극을 구비하는 캐패시터 형성 방법
KR20020009696A (ko) 포토레지스트 패턴 측벽에 증착되는 폴리머를 제거할 수있는 패턴 형성 방법 및 그를 이용한 강유전체 캐패시터형성 방법
KR20020002548A (ko) 하부전극의 박리를 방지할 수 있는 반도체 메모리 소자 및그 제조 방법
KR20010004306A (ko) 에스비티엔 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee