KR100598161B1 - 커패시터의 전하저장전극 형성방법 - Google Patents

커패시터의 전하저장전극 형성방법 Download PDF

Info

Publication number
KR100598161B1
KR100598161B1 KR1019980058373A KR19980058373A KR100598161B1 KR 100598161 B1 KR100598161 B1 KR 100598161B1 KR 1019980058373 A KR1019980058373 A KR 1019980058373A KR 19980058373 A KR19980058373 A KR 19980058373A KR 100598161 B1 KR100598161 B1 KR 100598161B1
Authority
KR
South Korea
Prior art keywords
metal layer
storage electrode
hard mask
mask layer
charge storage
Prior art date
Application number
KR1019980058373A
Other languages
English (en)
Other versions
KR20000042245A (ko
Inventor
박병준
김중삼
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980058373A priority Critical patent/KR100598161B1/ko
Publication of KR20000042245A publication Critical patent/KR20000042245A/ko
Application granted granted Critical
Publication of KR100598161B1 publication Critical patent/KR100598161B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 전하저장전극을 형성하는 커패시터에서, 절연막을 식각하여 저장전극플러그를 형성하는 단계와; 상기 결과물 상에 장벽메탈층, 금속층 및 하드마스크층을 순차적으로 적층하는 단계와; 상기 하드마스크층 상에 저하저장전극이 형성될 부위에 감광막을 적층한 후 하드마스크층을 식각하여 금속층을 노출시키는 단계와; 상기 하드마스크층을 마스크층으로 하여 플라즈마를 이용하여 금속층을 식각하여 장벽메탈층을 노출시키는 단계와; 상기 금속층 상에 잔류된 하드마스크층과 노출된 장벽메탈층을 플라즈마를 이용하여 제거하여 전하저장전극을 형성하는 단계를 포함한 커패시터의 전하저장전극 형성방법인 바, 유전율이 높은 전하저장전극을 형성할 뿐 만아니라 백금이나 이리듐 식각을 수직적으로 조절할 수 있으므로 고집적소자의 미세패턴에 용이하게 적용하도록 하는 매우 유용하고 효과적인 발명이다.

Description

커패시터의 전하저장전극 형성방법
본 발명은 커패시터에 관한 것으로서, 특히, 저장전극플러그이 형성된 플러그 상에 TiAlN으로 된 장벽메탈층, 그 위에 백금 혹은 이리듐으로 된 금속층, TiAlN으로 된 하드마스크층을 형성한 후 감광막 적층하여 하드마스층을 식각하고, 식각된 하드마스크층으로 장벽메탈층 및 장벽메탈층을 식각하므로 유전율이 높은 전하저장전극을 형성하도록 하는 커패시터의 전하저장전극 형성방법에 관한 것이다.
일반적으로, 커패시터는 전하를 저장하고, 반도체소자의 동작에 필요한 전하를 공급하는 부분으로서, 반도체소자가 고집적화 되어짐에 따라 단위 셀(Cell)의 크기는 작아지면서 소자의 동작에 필요한 정전용량(Capacitance)은 약간 씩 증가하는 것이 일반적인 경향이다.
이와 같이, 반도체소자의 고집적화가 이루어짐에 따라 커패시터 역시 소형화될 것을 요구되어지고 있으나 전하를 저장하는 데 한계에 부딪히게 되어 커패시터는 셀의 크기에 비하여 고집적화시킨 데 어려움이 표출되었으며, 이러한 점을 감안하여 각 업체에서 커패시터의 전하를 저장하기 위한 구조를 다양하게 변화하기에 이르렀으며, 커패시터의 전하를 증가시키는 방법에는 유전상수가 큰 물질을 사용하는 방법, 유전물질의 두께를 낮추는 방법 및 커패시터의 표면적을 늘리는 방법등이 있으며, 최근에는 커패시터의 표면적을 증대시키는 방법이 주로 이용되고 있다.
즉, 커패시터의 전하저장전극의 구조를 보면, 크게 전하를 저장하는 전극은 좁은 평면적 위에 여러층을 쌓아서 넓은 커패시터의 면적을 얻고자 하는 적층구조(Stacked Structure)와, 반도체기판에 일정한 깊이의 홈을 형성한 후에 그 부위에 커패시터를 형성하여 전하를 저장하도록 하는 홈 구조(Trench Structure)등으로 크게 대별되어지고 있다.
특히, 상기 적층구조(Stacked Structure)는 핀 형상으로 형성된 핀(Fin)타입과, 실린더와 같이 원통형상으로 형성되는 실린더(Cylinder)타입 및 캐비티(Cavity)타입에 변형을 가미한 HSG(Hemispherical Shaped Grains) 및 벨로즈(Bellows) 등과 같은 변형 커패시터구조등으로 구성되어 커패시터의 충전용량을 증가시키는 노력이 이루어지고 있다.
그런데, 반도체소자의 선폭이 0.13㎛이하로 내려가는 싯점에 이르게 되면서, 필요한 저장용량을 확보하기 위하여 사용되는 저장전극의 표면적을 증가시키는 방법은 한계에 부딪치게 되면서 더 이상의 고집적반도체소자에는 적용하지 못하므로 유전율의 증대를 통하여 획기적으로 전하저장용량을 증대시키는 노력이 활발하게 이루어지고 있다.
이러한 유전물질중에서 BST는 유전율(≒300)이 높은 물질인 반면에 사용되는 전극에 따라 큰 차이를 보이는 물질이므로 사용되는 전극의 선택이 중요하다. 현재까지는 전극물질로서 백금(Pt) 혹은 이리듐(Ir)드이 가장 우수한 것으로 알려져 있으며 이물질들은 패터닝을 위한 식각이 대단하게 어려운 재질이다.
따라서, 이러한 물질을 식각하는 방법은 주로 플라즈마내에서 이온들의 강한 충격을 사용하는 스퍼터링식 식각이 주 메카니즘으로서, 낮은 선택비 때문에 포토레지스트 외에 하드마스크층을 필요로 하는 것으로서, 최근까지 주로 사용되는 산화막의 경우에는 식각특성은 우수하지만 후속 단계(Step)의 산화막 제거공정에서 하부층의 산화막 손실을 가져오는 문제점을 지니고 있었다.
본 발명의 목적은 저장전극플러그이 형성된 플러그 상에 TiAlN으로 된 장벽메탈층, 그 위에 백금 혹은 이리듐으로 된 금속층, TiAlN으로 된 하드마스크층을 형성한 후 감광막 적층하여 하드마스층을 식각하고, 식각된 하드마스크층으로 장벽메탈층 및 장벽메탈층을 식각하므로 유전율이 높은 전하저장전극을 형성하도록 하는 것이 목적이다.
이러한 목적은 유전율을 이용하여 전하를 저장하도록 하는 전하저장전극을 형성하는 커패시터제조방법에서, 절연막을 식각하여 저장전극플러그를 형성하는 단계와; 상기 결과물 상에 장벽메탈층, 금속층 및 하드마스크층을 순차적으로 적층하는 단계와; 상기 하드마스크층 상에 저하저장전극이 형성될 부위에 감광막을 적층한 후 하드마스크층을 식각하여 금속층을 노출시키는 단계와; 상기 하드마스크층을 마스크층으로 하여 플라즈마를 이용하여 금속층을 식각하여 장벽메탈층을 노출시키는 단계와; 상기 금속층 상에 잔류된 하드마스크층과 노출된 장벽메탈층을 플라즈마를 이용하여 제거하여 전하저장전극을 형성하는 단계를 포함한 커패시터의 전하저장전극 형성방법을 제공함으로써 달성된다.
그리고, 상기 장벽메탈층은 TiAlN을 사용하고, 상기 금속층은 백금(Pt) 혹은 이리듐(Ir)을 사용하도록 하고, 상기 하드마스크층 역시, TiAlN을 사용하도록 한다.
그리고, 상기 금속층을 식각할 때 이용하는 플라즈마는 산소(O2)를 포함하도록 하고, 상기 하드마스크층과 장벽메탈층을 식각할 때 이용하는 플라즈마는 염소(Cl2)를 포함하도록 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 일실시예에 대해 상세하게 설명하고자 한다.
도 1 내지 도 6은 본 발명에 따른 커패시터의 전하저장전극 형성방법을 순차적으로 보인 도면이다.
그리고, 도 1은 절연막(10)을 식각하여 저장전극플러그(20)를 형성하는 상태를 도시하고 있다.
도 2는 상기 결과물 상에 장벽메탈층(30), 금속층(40) 및 하드마스크층(50)을 순차적으로 적층하는 상태를 도시하고 있다.
이때, 상기 장벽메탈층(30)은 TiAlN을 사용하고, 상기 금속층(40)은 백금(Pt) 혹은 이리듐(Ir)을 사용하도록 하며, 상기 하드마스크층(50) 역시, TiAlN을 사용하도록 한다.
그리고, 도 3 은 상기 하드마스크층(50) 상에 저하저장전극이 형성될 부위에 감광막(60)을 적층한 상태를 도시하고 있다.
도 4는 상기 단계 후에 감광막(60)으로 노출된 하드마스크층(50)을 식각하여 금속층(40)을 노출시키는 상태를 도시하고 있다.
도 5는 상기 하드마스크층(50)을 마스크층으로 하여 산소를 포함한 플라즈마를 이용하여 하드마스크층(50) 상에 산화막이 형성되면서 금속층(40)을 식각하여 장벽메탈층(30)을 노출시키는 상태를 도시하고 있다.
도 6은 상기 금속층(40) 상에 잔류된 하드마스크층(50)과 노출된 장벽메탈층(30)을 이온충돌을 최소화시킬 수 있는 염소가 포함된 플라즈마를 이용하여 제거하여 금속층(50)과 장벽메탈층(30)으로 된 전하저장전극(70)을 형성하는 상태를 도시하고 있다.
상기한 바와 같이 본 발명에 따른 커패시터의 전하저장전극 형성방법을 이용하게 되면, 저장전극플러그이 형성된 플러그 상에 TiAlN으로 된 장벽메탈층, 그 위에 백금 혹은 이리듐으로 된 금속층, TiAlN으로 된 하드마스크층을 형성한 후 감광막 적층하여 하드마스층을 식각하고, 식각된 하드마스크층으로 장벽메탈층 및 장벽메탈층을 식각하므로 유전율이 높은 전하저장전극을 형성할 뿐 만아니라 백금이나 이리듐 식각을 보다 수직적으로 조절할 수 있으므로 고집적소자의 미세패턴에 적용하도록 하는 매우 유용하고 효과적인 발명이다.
도 1 내지 도 6은 본 발명에 따른 커패시터의 전하저장전극 형성방법을 순차적으로 보인 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 절연막 20 : 저장전극플러그
30 : 장벽메탈층 40 : 금속층
50 : 하드마스크층 60 : 감광막
70 : 전하저장전극

Claims (1)

  1. 고유전체막을 이용하여 전하를 저장하도록 하는 전하저장전극을 형성하는 커패시터제조방법에 있어서,
    절연막을 식각하여 저장전극플러그를 형성하는 단계와;
    상기 결과물 상에 TiAlN 장벽메탈층, 금속층 및 TiAlN 하드마스크층을 순차적으로 적층하는 단계와;
    상기 TiAlN 하드마스크층 상에 저하저장전극이 형성될 부위에 감광막을 적층한 후 TiAlN 하드마스크층을 식각하여 금속층을 노출시키는 단계와;
    상기 TiAlN 하드마스크층을 마스크층으로 하여 산소를 포함하는 플라즈마를 이용하여 금속층을 식각하여 TiAlN 장벽메탈층을 노출시키는 단계와;
    상기 금속층 상에 잔류된 TiAlN 하드마스크층과 노출된 TiAlN 장벽메탈층을 염소를 포함하는 플라즈마를 이용해 제거하여 전하저장전극을 형성하는 단계를 포함한 것을 특징으로 하는 커패시터의 전하저장전극 형성방법.
KR1019980058373A 1998-12-24 1998-12-24 커패시터의 전하저장전극 형성방법 KR100598161B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980058373A KR100598161B1 (ko) 1998-12-24 1998-12-24 커패시터의 전하저장전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980058373A KR100598161B1 (ko) 1998-12-24 1998-12-24 커패시터의 전하저장전극 형성방법

Publications (2)

Publication Number Publication Date
KR20000042245A KR20000042245A (ko) 2000-07-15
KR100598161B1 true KR100598161B1 (ko) 2006-09-18

Family

ID=19565492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980058373A KR100598161B1 (ko) 1998-12-24 1998-12-24 커패시터의 전하저장전극 형성방법

Country Status (1)

Country Link
KR (1) KR100598161B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431815B1 (ko) * 2002-07-18 2004-05-17 주식회사 하이닉스반도체 반도체소자의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824563A (en) * 1995-05-29 1998-10-20 Samsung Electronics Co., Ltd. Method for forming lower electrode of capacitor
KR19990086483A (ko) * 1998-05-28 1999-12-15 윤종용 백금족 금속막 식각 방법 및 이를 이용한커패시터의 하부 전극형성 방법
KR20000042293A (ko) * 1998-12-24 2000-07-15 김영환 반도체 소자의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824563A (en) * 1995-05-29 1998-10-20 Samsung Electronics Co., Ltd. Method for forming lower electrode of capacitor
KR19990086483A (ko) * 1998-05-28 1999-12-15 윤종용 백금족 금속막 식각 방법 및 이를 이용한커패시터의 하부 전극형성 방법
KR20000042293A (ko) * 1998-12-24 2000-07-15 김영환 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR20000042245A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US6054391A (en) Method for etching a platinum layer in a semiconductor device
US6169009B1 (en) Methods of etching platinum group metal film and forming lower electrode of capacitor
US6844229B2 (en) Method of manufacturing semiconductor device having storage electrode of capacitor
KR100598161B1 (ko) 커패시터의 전하저장전극 형성방법
US6383867B1 (en) Method of manufacturing semiconductor memory device
KR100400327B1 (ko) 반도체소자의 캐패시터 형성방법
KR100440886B1 (ko) 반도체 소자의 전하저장전극 형성 방법
KR100399963B1 (ko) 반도체 장치의 전하저장전극 형성방법
KR100557646B1 (ko) 반도체소자의 저장전극 형성방법
KR100455728B1 (ko) 반도체소자의 캐패시터 제조방법
KR100268911B1 (ko) 반도체소자의 커패시터 및 이의 제조방법
KR100353807B1 (ko) 고유전체 캐패시터의 하부전극 형성방법
KR100818076B1 (ko) 반도체소자의 캐패시터 제조방법
KR100273680B1 (ko) 백금막을사용한실린더형전자저장전극형성방법
KR20000027832A (ko) 커패시터의 하부전극형성방법
KR980012525A (ko) 강유전체 메모리 장치의 커패시터 제조방법
KR20040064841A (ko) 반도체소자의 형성방법
KR20010090155A (ko) 커패시터를 갖는 반도체 장치의 제조 방법
KR20040107133A (ko) 반도체 캐패시터의 저장 전극 형성방법
KR20040048541A (ko) 반도체 소자의 커패시터 형성방법
KR20020014228A (ko) 하드마스크를 이용한 캐패시터 전극 형성 방법
KR20040059780A (ko) 반도체장치의 캐패시터 제조방법
KR20020045890A (ko) 반도체소자의 캐패시터 형성방법
KR20030003351A (ko) 반도체 소자의 커패시터 형성 방법
KR20020045888A (ko) 반도체소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee