JP2007096346A - 強誘電体キャパシタおよびその製造方法 - Google Patents

強誘電体キャパシタおよびその製造方法 Download PDF

Info

Publication number
JP2007096346A
JP2007096346A JP2006341826A JP2006341826A JP2007096346A JP 2007096346 A JP2007096346 A JP 2007096346A JP 2006341826 A JP2006341826 A JP 2006341826A JP 2006341826 A JP2006341826 A JP 2006341826A JP 2007096346 A JP2007096346 A JP 2007096346A
Authority
JP
Japan
Prior art keywords
film
ferroelectric
thin film
electrode
functional thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006341826A
Other languages
English (en)
Inventor
Hisao Nishikawa
尚男 西川
Hiroshi Takiguchi
宏志 瀧口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006341826A priority Critical patent/JP2007096346A/ja
Publication of JP2007096346A publication Critical patent/JP2007096346A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】優れた特性を有するシード層の形成を含む強誘電体キャパシタの製造方法、強誘電体キャパシタおよび強誘電体メモリ装置を提供する。
【解決手段】第1電極20、強誘電体膜30および第2電極22が積層された強誘電体キャパシタの製造方法であって、少なくとも強誘電体膜の材料が堆積される領域に、あらかじめ機能性薄膜(自己組織化膜32a)が形成される工程を含む。機能性薄膜の形成工程は、前記領域に、化学吸着により分子を自己集積的に供給する成膜工程を有する。機能性薄膜32aは、強誘電体膜30aの成膜においてシード層として機能する。
【選択図】図2

Description

本発明は、強誘電体キャパシタおよびその製造方法、特に強誘電体膜の成膜に特徴を有する製造方法に関する。
強誘電体メモリ(FeRAM)は、キャパシタ部分に強誘電体膜を用いてその自発分極によりデータを保持するものである。
強誘電体膜を成膜する際に、この膜のグレインサイズや膜の成長速度を制御する目的で、あらかじめシード層を形成する技術が知られている。例えば、PZT(Pb(ZrTi)O3)系の強誘電体材料を成膜する場合、シード層の有無で膜のグレインサイズおよびその均一性が異なる。すなわち、シード層がないと強誘電体膜のグレインサイズが大きくかつ不均一になるが、シード層を設けることでこのような傾向を抑制することができる。そして、グレインサイズが小さくかつ均一な強誘電体膜は、微細加工しても特性のバラツキが小さく、良好な強誘電体キャパシタを構成できる。また、シード層は、強誘電体膜のグレインサイズの制御や、強誘電体膜の特性への影響の点から、できるだけ膜厚が小さいことが要求される。
従来、シード層を形成する方法としては、スパッタ法あるいはゾル・ゲル法が知られている。しかし、スパッタ法によれば、シード層の膜厚を数nm程度まで薄くできるが、均一の膜を形成することが難しい。また、ゾル・ゲル法によれば、薄いシード層を得ることが難しい。このように、従来のスパッタ法およびゾル・ゲル法では、強誘電体膜のグレインサイズおよびその均一性の制御を充分に達成できるシード層を得ることは困難である。
本発明の目的は、優れた特性を有するシード層の形成を含む強誘電体キャパシタの製造方法および強誘電体キャパシタを提供することにある。
本発明にかかる製造方法は、第1電極、強誘電体膜および第2電極が積層された強誘電体キャパシタの製造方法であって、
少なくとも前記強誘電体膜の材料が堆積される領域に、あらかじめ機能性薄膜が形成される工程を含み、
前記機能性薄膜の形成工程は、前記領域に、化学吸着により物質を自己集積的に堆積する成膜工程を有する。
この製造方法によれば、前記機能性薄膜は、化学吸着により物質を自己集積的に堆積する成膜方法によって形成され、この機能性薄膜は、物質が規則的に配列し、緻密で膜厚が小さくかつ均一である。
したがって、前記機能性薄膜は、前記強誘電体膜の成膜においてシード層として用いることができる。また、前記機能性薄膜はシード層の下地層として用いることができ、この場合、機能性薄膜を形成した後、該機能性薄膜を化学的に活性化してシード層の材料を反応させる工程を有することができる。
前記機能性薄膜は、以下の構成をとることができる。これらの構成は本発明の他の態様の製造方法および本発明の強誘電体キャパシタに適用できる。
(1)前記機能性薄膜は、無機物質から構成できる。このような機能性薄膜は、例えば、有機物質からなる薄膜を自己集積によって形成した後、これを焼成することにより形成することができる。
(2)前記機能性薄膜は、有機物質から構成できる。この場合、前記強誘電体膜として有機系の強誘電体を用いることができる。
さらに、本発明の製造方法は、以下の態様をとりうる。
(A)本発明の製造方法は、第1電極、強誘電体膜および第2電極が積層された強誘電体キャパシタの製造方法であって、
基体上に、第1電極のための電極膜を形成する工程、
前記電極膜上に、化学吸着により物質を自己集積的に堆積して機能性薄膜を形成する工程、および
前記機能性薄膜上に強誘電体膜を形成する工程、を含む。
(B)本発明の製造方法は、第1電極、強誘電体膜および第2電極が積層された強誘電体キャパシタの製造方法であって、
基体上に、第1電極のための電極膜を形成する工程、
前記電極膜上に、化学吸着により物質を自己集積的に堆積して機能性薄膜を形成する工程であって、該機能性薄膜は、その表面が前記強誘電体膜の材料に対して親和性を有する材料から構成され、
前記機能性薄膜を、強誘電体膜が形成される領域に残すようにパターニングする工程、および
前記パターニングされた機能性薄膜上に、強誘電体膜を選択的に形成する工程、を含む。
(C)本発明の製造方法は、第1電極、強誘電体膜および第2電極が積層された強誘電体キャパシタの製造方法であって、
基体上に、第1電極のための電極膜を形成する工程、
前記電極膜上に、化学吸着により物質を自己集積的に堆積して機能性薄膜を形成する工程、
前記機能性薄膜を、強誘電体膜が形成される領域に残すようにパターニングする工程、
前記機能性薄膜が形成された基体上に、強誘電体膜を全面的に形成する工程、および
前記強誘電体膜のうち、前記機能性薄膜が形成されない領域に存在する部分を選択的に除去して強誘電体膜をパターニングする工程、を含む。
本発明にかかる強誘電体キャパシタは、本発明にかかる製造方法によって形成される。具体的には、本発明にかかる強誘電体キャパシタは、第1電極、機能性薄膜、強誘電体膜および第2電極を含み、
前記機能性薄膜は、少なくとも前記強誘電体膜が形成される領域に配置され、かつ、化学吸着により物質を自己集積的に堆積して形成された自己組織化膜である。
本発明にかかる強誘電体メモリ装置は、本発明の強誘電体キャパシタを含む。具体的には、本発明の強誘電体メモリ装置は、例えば、以下のタイプに適用できる。
(A)トランジスタ形成領域を構成する基体を含み、該基体上に所定パターンで配置された前記強誘電体キャパシタを有する、蓄積容量型の強誘電体メモリ装置。
(B)半導体基板上に形成されたゲート絶縁層に前記キャパシタ構造が接続された、MISトランジスタ型の強誘電体メモリ装置。
(C)前記強誘電体キャパシタからなるメモリセルがマトリクス状に配列され、
前記強誘電体キャパシタは、第1信号電極と、該第1信号電極と交差する方向に配列された第2信号電極と、少なくとも前記第1信号電極と前記第2信号電極との交差領域に配置された強誘電体膜と、を含む、強誘電体メモリ装置。
以下、本発明の好適な実施の形態について図面を参照して説明する。
[第1の実施の形態]
(強誘電体キャパシタ)
図1は、本発明にかかる強誘電体キャパシタを模式的に示す断面図である。強誘電体キャパシタC100は、基体100上に積層された、第1電極(下部電極)20、シード層32、強誘電体膜30および第2電極(上電極)22から構成されている。この強誘電体キャパシタC100は、後述するように、各種の強誘電体メモリ装置に適用することができる。
ここで、シード層32は、第1電極20あるいは必要に応じて第1電極20上に形成される下地層の上面に、化学吸着により分子を自己集積的に供給して形成された機能性薄膜(以下、これを「自己組織化膜」という)によって形成されている。シード層32は、シード層32上に形成される強誘電体膜30のグレインサイズ、膜の成長速度、結晶性、配向性などを制御する機能を有する。したがって、シード層32は、強誘電体膜30の組成、結晶構造、配向性などを考慮して選択される。さらに、このような観点に加えて、シード層32は、第1電極20上に分子を自己集積的に吸着させ、化学的に結合させることにより形成される必要があるために、第1電極20の表面あるいは下地層の表面に対して化学結合が可能な官能基を有する。シード層32の材料としては、これらの点を満足すればよく、その具体例は後述する。
シード層32は、分子などの物質が自発的に集合して化学吸着することにより形成される自己組織化膜から構成され、単分子層あるいはその累積層からなる。したがって、シード層32の膜厚は、単分子層の累積数で制御でき、例えば1〜10nmの範囲とすることができる。また、シード層32の膜質は、用いる分子の大きさや構造によって設計できる。
このような自己組織化膜からなるシード層32は、分子が規則的に配列し、緻密で膜厚が小さくかつ均一であり、シード層としてきわめて良好な特性を有する。
(強誘電体メモリ装置の製造方法)
図2は、第1の実施の形態に係る強誘電体キャパシタの製造方法を模式的に示す断面図である。
(1)図2(A)に示すように、基体100上に、強誘電体キャパシタの第1電極(下部電極)のための電極膜20aを形成する。ここで、基体100は、後述するように、例えばトランジスタの形成領域を含む構造など、強誘電体メモリ装置の種類によって異なる構造を有する。
電極膜20aの成膜方法としては、特に限定されず、例えば気相法、液相法などを用いることができる。気相法としては、スパッタリング、真空蒸着、CVDなどを用いることができ、特にMOCVD(Metal Organic Chemical Vapor Deposition)を適用することが好ましい。また、液相法としては、電解メッキ、無電解メッキなどを適用できる。
第1電極を構成する材料としては、たとえば、Ir,IrOx,Pt,Ru,RuOx,SrRuOx,LaSrCoOxを挙げることができる。
(2)ついで、図2(A)に示すように、電極膜20a上にシード層のための自己組織化膜32aを全面的に形成する。この工程では、電極膜20aの表面に自発的に吸着して該表面と化学結合ができる原料物質を電極膜20aの表面に供給することで、原料物質の自己組織能によって強固な自己組織化膜32aを容易に形成することができる。例えば、原料物質を溶液状態にし、これに電極膜20aが形成された基体100を浸漬することで、あるいは気化しやすい原料物質の場合には、この原料物質と電極膜20aが形成された基体100をチャンバ内に放置することで、自己組織化膜32aを容易に形成することができる。
あるいは、電極膜20a上に下地層を形成し、この下地層上に自己組織化膜32aを形成してもよい。
金属の下地層(以下、「金属層」という)を形成する材料としては、たとえば、自己組織化膜の材料として硫黄化合物を用いる場合には、金(Au)、銀(Ag)、銅(Cu)、インジウム(In)等が利用できる。金属層の膜厚は、この上に硫黄化合物を自己集積させて固定するための下地層であるため、一般に、10〜200nm程度の厚みがあればよい。金属層の形成方法としては、スパッタリング、蒸着、CVD、無電解メッキ法等を用いることが可能である。なお、電極膜20aと金属層との密着性を高めるために、例えば、チタン(Ti)、クロム(Cr)等で構成される中間層を設けてもよい。
(3)ついで、図2(B)に示すように、自己組織化膜32a上に、全面的に強誘電体からなる連続膜30a(以下、これを「強誘電体膜30a」という)を形成する。
強誘電体膜30aの成膜方法としては、たとえば、ゾル・ゲル材料やMOD(Metal Organic Decomposition)材料を用いたスピンコート法やディッピング法、スパッタ法、MOCVD法、レーザアブレーション法、ミストデポジション法などを挙げることができる。
強誘電体膜の材質は、特に限定されず、強誘電体性を示してキャパシタ絶縁膜として使用できればよく、その組成は任意のものを適用することができる。このような強誘電体としては、たとえば、PZT(PbZrZTi1-Z3)、SBT(SrBi2Ta29)、さらには、これらの材料にニオブ、ニッケル、マグネシウム等の金属を添加したもの等が適用できる。強誘電体としては、具体的には、チタン酸鉛(PbTiO3)、ジルコン酸チタン酸鉛(Pb(Zr,Ti)O3)、ジルコン酸(PbZrO3)、チタン酸鉛ランタン((Pb,La),TiO3)、ジルコン酸チタン酸鉛ランタン((Pb,La)(Zr,Ti)O3)またはマグネシウムニオブ酸ジルコニウムチタン酸鉛(Pb(Zr,Ti)(Mg,Nb)O3)等を使用することができる。
MOCVDに用いられる強誘電体材料としては、PZTの場合、PbについてはPb(C254、(C253PbOCH2C(CH33、Pb(C111922等を、Zrについては、Zr(n−OC494、Zr(t−OC494、Zr(C1119O24、Zr(C111924等を、TiについてはTi(i−C374等をそれぞれ用い、SBTの場合、SrについてはSr(C111022等を、BiについてはBi(C653等を、TaについてはTa(OC255等をそれぞれ用いることができる。
(4)ついで、図2(C)に示すように、強誘電体膜30a上に、第2電極のための電極膜22aを形成する。この電極膜22aは、前述した第1電極のための電極膜20aと同様の材質および成膜方法を用いて形成することができる。
さらに、電極膜22a上に所定パターンのレジスト層40を形成する。このレジスト層40をマスクとして、電極膜22a、強誘電体膜30a、自己組織化膜32aおよび電極膜20aを異方性のドライエッチングによって順次パターニングする。このエッチングにおいては、エッチャント50は、基体100に対して垂直な方向に印加された電界によって加速される。
ドライエッチング法としては、たとえば、反応性イオンエッチング(RIE)、誘導結合型(ICP)やエレクトロンサイクロトロン(ECR)などの高密度プラズマエッチング、イオンミリング(イオンビームエッチング)などのいずれかの方法を用いることができ、特に物理的ならびに化学的な作用を融合してエッチング作用を促進できる高密度プラズマエッチングが好ましい。
ドライエッチングに用いられるエッチャントとしては、フッ素系ガスまたは塩素系ガスなどの反応性ガスを含む。また、エッチャントは、必要に応じて、他のガス、例えば、アルゴン、酸素を含むことができる。
以上の工程によって、基体100上に所定パターンの強誘電体キャパシタC100が形成される。この強誘電体キャパシタC100は、図1に示すように、基体100上の所定領域に順に積層された、第1電極(下部電極)20、自己組織化膜からなるシード層32、強誘電体膜30および第2電極(上部電極)22を有する。
本実施の形態によれば、以下の作用効果を有する。
(a)強誘電体膜30aの成膜前に自己組織化膜32aを形成することで、分子が規則的に配列した緻密で膜厚の小さいシード層32を得ることができる。その結果、グレインサイズが小さくかつ均一で、強誘電体キャパシタとして安定した特性を有する強誘電体膜30を形成することができる。
(b)自己組織化膜32aは、高い温度を必要としない比較的簡易な方法、例えばディッピングなどの液相法や蒸着などの気相法によって形成することができる。
本発明においては、上記工程において、あるいは上記工程に代えて、以下の方法を用いることができる。
例えば、自己組織化膜を有機化合物によって形成する場合には、必要に応じて焼成を行うことで無機物質から成る自己組織化膜32aを形成できる。
また、上記の例では、電極膜22a、強誘電体膜30a、自己組織化膜32aおよび電極膜20aを、単一のレジスト層40を用いたエッチングによりパターニングしたが、これに限定されない。例えば、各層ごとにパターニングしてもよいし、あるいは電極膜20a、自己組織化膜32aおよび強誘電体膜30aを単一のレジスト層でパターニングした後、電極膜22aをパターニングしてもよい。
[第2の実施の形態]
(強誘電体キャパシタの製造方法)
図3は、第2の実施の形態に係る強誘電体キャパシタの製造方法を模式的に示す断面図である。
(1)図3(A)に示すように、基体100上に、強誘電体キャパシタの第1電極(下部電極)のための電極膜20aを形成する。電極膜20aは、第1の実施の形態で述べたものと同様な材料および成膜方法を採用できる。
(2)ついで、図3(A)に示すように、電極膜20a上にシード層のための自己組織化膜32aを全面的に形成する。この工程では、第1の実施の形態と同様の材料および成膜方法を採用することにより、電極膜20aの表面に吸着して該表面と化学結合ができる原料物質を電極膜20aの表面に供給することで、原料物質の自己組織能によって強固な自己組織化膜32aを容易に形成することができる。
(3)ついで、図3(B)に示すように、この工程では、第1の実施の形態と異なり、自己組織化膜32aをパターニングしてシード層32を形成している。パターニングの方法としては、たとえば400nm以下の波長の光を当てることで、自己組織化膜32aを構成する分子が分解反応を起こして除去される場合がある。このような光によるパターニングには、リソグラフィーで行われるマスク露光を適用することができる。あるいは、マスクを使用せずに、レーザ、電子線またはイオンビームなどによって直接的に自己組織化膜32aをパターニングしてもよい。
さらに、本実施の形態では、シード層32は、後の工程で形成される強誘電体膜の材料に対して親和性を有する材質から形成されていることが望ましい。このような親和性を有することで、シード層32上に強誘電体膜を選択的に形成することができる。
具体的には、電極膜20aの表面特性に選択性を付与する工程を行う。ここで、電極膜20aの表面特性に選択性を付与するとは、電極膜20aの表面の、該表面に堆積させるための材料に対してぬれ性等の表面特性の異なる領域を形成することである。
本実施の形態において、図3(B)に示すように、電極膜20aの表面に、強誘電体膜を形成するための材料に対して親和性を有する第1の領域34と、第1の領域34よりも強誘電体膜を形成するための材料に対して親和性の小さい第2の領域36と、を形成する。そして、後続の工程で、この表面特性の差を利用し、各領域間での材料の堆積速度や基体との密着性における選択性により、第1の領域34にはシード層32が形成され、このシード層32上に強誘電体キャパシタが選択的に形成される。
すなわち、後続の工程で、強誘電体膜を、例えば化学的気相成長法(CVD法)、物理的気相成長法または液相法を適用して、第1の領域34に選択的な堆積プロセスで形成することができる。この場合、シード層32は、シード層としての機能の他に強誘電体膜30の堆積に対して選択性を有するために、電極膜20aの表面より強誘電体膜の材料に対して高い親和性を有する。
本実施の形態では、電極膜20aの表面全面に自己組織化膜を形成してから、図3(A),(B)に示すように、第2の領域36で自己組織化膜を除去して、第1の領域34にシード層32を残す。
(4)ついで、図3(C)に示すように、シード層32上に、選択的に強誘電体膜30を形成する。
強誘電体膜30を構成する強誘電体の組成、材料および成膜方法は、第1の実施の形態と同様のものを採用できる。
(5)ついで、図3(D)に示すように、強誘電体膜30が形成された基体100上に、第2電極のための電極膜を形成する。この電極膜は、前述した第1電極のための電極膜20aと同様の材質および成膜方法を用いて形成することができる。
さらに、電極膜上に所定パターンのレジスト層40を形成する。このレジスト層40をマスクとして、電極膜を異方性のドライエッチングによってパターニングして第2電極22を形成する。
以上の工程によって、基体100上に所定パターンの強誘電体キャパシタC100が形成される。この強誘電体キャパシタC100は、図1に示すように、基体100上の所定領域に順に積層された、第1電極(下部電極)20、自己組織化膜からなるシード層32、強誘電体膜30および第2電極(上部電極)22を有する。
本実施の形態によれば、以下の作用効果を有する。
(a)強誘電体膜30aの成膜前に自己組織化膜32aを形成することで、分子が規則的に配列した緻密で膜厚の小さいシード層32を得ることができる。その結果、グレインサイズが小さくかつ均一で、強誘電体キャパシタとして安定した特性を有する強誘電体膜を形成することができる。
(b)自己組織化膜32aは、高温を必要としない比較的簡易な方法、例えばディッピングなどの液相法や蒸着などの気相法によって形成することができる。
(c)シード層32は、強誘電体膜30の材料に対して親和性を有する材料から形成されているので、強誘電体膜30を選択的に堆積させることができる。したがって、強誘電体膜30のパターニングを行わなくともよく、その点で工程数を少なくできる。
本発明においては、上記工程においてあるいは上記工程に代えて、以下の方法を用いることができる。
例えば、自己組織化膜を有機化合物によって形成する場合には、必要に応じて焼成を行うことで有機成分を除去し、無機物質から成るシード層32を形成できる。
また、自己組織化膜は、シード層として用いられるかわりに、シード層の下地層として用いられてもよい。その場合には、シード層に強誘電体膜の堆積選択性を付与することが好ましい。
[第3の実施の形態]
(強誘電体キャパシタの製造方法)
図4および図5は、第3の実施の形態に係る強誘電体キャパシタの製造方法を模式的に示す断面図である。
(1)図4(A)に示すように、基体100上に、強誘電体キャパシタの第1電極(下部電極)のための電極膜20aを形成する。電極膜20aは、第1の実施の形態で述べたものと同様な材料および成膜方法を採用できる。
(2)ついで、図4(A)に示すように、電極膜20a上にシード層のための自己組織化膜32aを全面的に形成する。この工程では、第1の実施の形態と同様に、電極膜20aの表面に吸着して該表面と化学結合ができる原料物質を電極膜20aの表面に供給することで、原料物質の自己組織能によって強固な自己組織化膜32aを容易に形成することができる。
(3)ついで、図4(B)に示すように、この工程では、第1の実施の形態と異なり、自己組織化膜32aをパターニングしてシード層32を形成している。パターニングの方法としては、第2の実施の形態に記載したと同様の方法を採用できる。
本実施の形態で用いられる自己組織化膜は、第1の実施の形態で記載したのと同様ものを採用できる。
さらに、本実施の形態では、シード層32は、後の工程で形成される強誘電体膜の材料に対して親和性を有する材質から形成されていてもよい。この場合、第2の実施の形態のように、シード層32上に強誘電体膜を選択的に堆積することができる程度まで、親和性が高い必要はない。
(4)ついで、図4(C)に示すように、シード層32が形成された基体100上に、全面的に強誘電体膜30aを形成する。強誘電体膜30aを構成する強誘電体の組成、材料および成膜方法は、第1の実施の形態と同様のものを採用できる。
この工程では、強誘電体膜30aは、シード層32上に形成された第1の強誘電体膜部分30a1と、シード層32が存在しない領域に形成された第2の強誘電体膜部分30a2とを有する。そして、第1の強誘電体膜部分30a1は、シード層32の影響によってグレインサイズおよびその均一性が制御された、強誘電体キャパシタに適した膜質を有する。一方、第2の強誘電体膜部分30a2は、シード層の影響を受けずに形成されたのでグレインサイズおよびその均一性が制御されておらず、第1の強誘電体膜部分30a1と異なる膜質、例えばグレインサイズ、グレインの均一性、結晶構造などが異なる膜質を有する。
したがって、第1の強誘電体膜部分30a1と第2の強誘電体膜部分30a2とでは、例えばエッチングレートや薬液に対する溶解度が異なり、後のパターニング工程で強誘電体膜30の加工が容易となる。
(5)ついで、図5(A)に示すように、強誘電体膜30a上に所定パターンのレジスト層40を形成する。レジスト層40は、強誘電体膜30aの第1の強誘電体膜部分30a1に対応したパターンを有する。
(6)ついで、図5(B)に示すように、レジスト層40をマスクとして、エッチャント50を用いて強誘電体膜30aを異方性ドライエッチングによってパターニングし、強誘電体膜30を形成する。あるいは、第1の強誘電体膜部分30a1と第2の強誘電体膜部分30a2とで溶解度が異なるエッチング液を用いて、第2の強誘電体膜部分30a2を除去してもよい。
(7)ついで、図5(C)に示すように、レジスト層40をマスクとして、エッチャント52を用いて電極膜20aを異方性ドライエッチングによってパターニングし、第1電極20を形成する。
(8)ついで、第2電極のための電極膜を形成する。この電極膜は、第1の実施の形態で述べた第1電極のための電極膜20aと同様の材質および成膜方法を用いて形成することができる。さらに、第1電極と同様にリソグラフィーおよびエッチングによって電極膜をパターニングして第2電極を形成する。
以上の工程によって、基体100上に所定パターンの強誘電体キャパシタC100が形成される。この強誘電体キャパシタC100は、図1に示すように、基体100上の所定領域に順に積層された、第1電極(下部電極)20、自己組織化膜からなるシード層32、強誘電体膜30および第2電極(上部電極)22を有する。
本実施の形態によれば、以下の作用効果を有する。
(a)強誘電体膜30aの成膜前に自己組織化膜32aを形成することで、分子が規則的に配列した緻密で膜厚の小さいシード層32を得ることができる。その結果、グレインサイズが小さくかつ均一で、強誘電体キャパシタとして安定した特性を有する強誘電体膜を形成することができる。
(b)自己組織化膜32aは、高温を必要としない比較的簡易な方法、例えばデッピングなどの液相法や蒸着などの気相法によって形成することができる。
(c)シード層32が形成された領域とシード層が形成されていない領域とで、膜質の異なる第1の強誘電体膜部分30a1と第2の強誘電体膜部分30a2とが形成される。そのため、第1の強誘電体膜部分30a1と第2の強誘電体膜部分30a2とでは、例えばエッチングレートや薬液に対する溶解度が異なり、後のパターニング工程で強誘電体膜30の加工を容易に行うことができる。
本発明においては、上記工程においてあるいは上記工程に代えて、以下の方法を用いることができる。
例えば、自己組織化膜32aを有機化合物によって形成する場合には、必要に応じて焼成を行うことで有機成分を除去し、無機物質から成るシード層32を形成できる。
また、自己組織化膜は、シード層として用いられるかわりに、シード層の下地層として用いられてもよい。その場合には、シード層に強誘電体膜の堆積選択性を付与することが好ましい。
以上の第1〜第3の実施の形態においては、強誘電体膜の強誘電体として有機物質を用いる場合には、強誘電体膜の成膜工程において高い温度を必要としないので、この場合には自己組織化膜32aとして有機物質を用いることができる。
[第4の実施の形態]
本発明の強誘電体メモリ装置は、上記強誘電体キャパシタC100を含んで形成され、以下に示す各種の態様を取りうる。
(第1の強誘電体メモリ装置)
図6は、第1の強誘電体メモリ装置1000を模式的に示す断面図である。この強誘電メモリ装置1000は、強誘電体メモリ装置の制御を行うトランジスタ形成領域を有する。このトランジスタ形成領域が第1〜第3の実施の形態で述べた基体100に相当する。
基体100は、半導体基板10にトランジスタ12を有する。トランジスタ12は、公知の構成を適用でき、薄膜トランジスタ(TFT)、あるいはMOSFETを用いることができる。図示の例ではMOSFETを用いており、トランジスタ12は、ドレインおよびソース14、16と、ゲート電極18とを有する。ドレインおよびソースの一方14には電極15が形成され、ドレインおよびソースの他方16にはプラグ電極26が形成されている。プラグ電極26は、必要に応じてバリア層を介して強誘電体キャパシタC100の第1電極20に接続されている。そして、各メモリセルは、LOCOSあるいはトレンチアイソレーションなどの素子分離領域17によって分離されている。トランジスタ12などが形成された半導体基板10上には、酸化シリコンなどの絶縁物からなる層間絶縁膜19が形成されている。
以上の構成において、強誘電体キャパシタC100より下の構造体が基体100であるトランジスタ形成領域を構成している。このトランジスタ形成領域は、具体的には、半導体基板10に形成されたトランジスタ12、電極15,26、層間絶縁層19などを有する構造体からなる。このような基体100上に、第1電極20、自己組織化膜からなるシード層32、強誘電体膜30および第2電極22が積層された強誘電体キャパシタC100が形成されている。
この強誘電体メモリ装置1000は、DRAMセルと同様に、蓄積容量に情報としての電荷をため込む構造を有する。すなわち、メモリセルは、図7および図8に示すように、トランジスタと強誘電体キャパシタにより構成される。
図7は、メモリセルが1つのトランジスタ12と1つの強誘電体キャパシタC100とを有する、いわゆる1T1Cセル方式を示す。このメモリセルは、ワード線WLとビット線BLとの交点に位置し、強誘電体キャパシタC100の一端は、ビット線BLとの接続をオン・オフするトランジスタ12を介してビット線に接続される。また、強誘電体キャパシタC100の他端は、プレート線PLと接続されている。そして、トランジスタ12のゲートはワード線WLに接続されている。ビット線BLは、信号電荷を増幅するセンスアンプ200に接続されている。
以下に、1T1Cセルにおける動作の例を簡単に説明する。
読み出し動作においては、ビット線BLを0Vに固定した後、ワード線WLに電圧を印加し、トランジスタ12をオンする。その後、プレート線PLを0Vから電源電圧VCC程度まで印加することにより、強誘電体キャパシタC100に記憶した情報に対応した分極電荷量がビット線BLに伝達される。この分極電荷量によって生じた微少電位変化を差動式センスアンプ200で増幅することにより、記憶情報をVCCまたは0Vの2つの情報として読み出すことができる。
書き込み動作においては、ワード線WLに電圧を印加し、トランジスタ12をオン状態にした後、ビット線BL−プレート線PL間に電圧を印加し、強誘電体キャパシタC100の分極状態を変更し決定する。
図8は、2つのトランジスタ12と2つの強誘電体キャパシタC100とを有する、いわゆる2T2Cセルを示す図である。この2T2Cセルは、前述した1T1Cセルを2個組み合わせて、相補型の情報を保持する構造を有する。すなわち、2T2Cセルでは、センスアンプ200への2つの差動入力として、相補型にデータを書き込んだ2つのメモリセルから相補信号を入力し、データを検出する。このため、2T2Cセル内の2つの強誘電体キャパシタC100,C100は同じ回数の書き込みが行われるため、強誘電体キャパシタC100の強誘電体膜の劣化状態が等しくなり、安定な動作が可能となる。
(第2の強誘電体メモリ装置)
図9および図10は、MISトランジスタ型メモリセルを有する強誘電体メモリ装置2000を示す。この強誘電体メモリ装置2000は、ゲート絶縁層13に強誘電体キャパシタC100を直接接続する構造を有する。具体的には、半導体基板10にソースおよびドレイン14,16が形成され、さらに、ゲート絶縁層13上には、フローティングゲート電極(第1電極)20、自己組織化膜からなるシード層32、強誘電体膜30およびゲート電極(第2電極)22が積層された強誘電体キャパシタC100が接続されている。この強誘電体メモリ装置2000においては、半導体基板10、ソース,ドレイン14,16およびゲート絶縁層13が、第1の実施の形態で述べた基体100に相当する。
また、この強誘電体メモリ装置2000は、図10に示すように、ワード線WLは各セルのゲート電極22に接続され、ドレインはビット線BLに接続されている。この強誘電体メモリ装置においては、データの書き込み動作は、選択するセルのワード線WLとウェル(ソース)間に電界を印加することによって行われる。また、読み出し動作は、選択セルに対応するワード線WLを選択し、選択セルのビット線BLに接続したセンスアンプ200によって各トランジスタを流れる電流量を検出することで行われる。
(第3の強誘電体メモリ装置)
図11は、第3の強誘電体メモリ装置を模式的に示す図であり、図12は、メモリセルアレイの一部を拡大して示す平面図であり、図13は、図12のA−A線に沿った断面図である。平面図において、( )内の数字は最上層より下の層を示す。
この例の強誘電体メモリ装置3000は、図11に示すように、メモリセル120が単純マトリクス状に配列されたメモリセルアレイ100Aと、メモリセル(強誘電体キャパシタC100)120に対して選択的に情報の書き込みもしくは読み出しを行うための各種回路、例えば、第1信号電極(第1電極)20を選択的に制御するための第1駆動回路150と、第2信号電極(第2電極)22を選択的に制御するための第2駆動回路152と、センスアンプなどの信号検出回路(図示せず)とを含む。
メモリセルアレイ100Aは、行選択のための第1信号電極(ワード線)20と、列選択のための第2信号電極(ビット線)22とが直交するように配列されている。すなわち、X方向に沿って第1信号電極20が所定ピッチで配列され、X方向と直交するY方向に沿って第2信号電極22が所定ピッチで配列されている。なお、信号電極は、上記の逆でもよく、第1信号電極がビット線、第2信号電極がワード線でもよい。
本実施の形態に係るメモリセルアレイ100Aは、図12および図13に示すように、絶縁性の基体100上に、第1信号電極20、自己組織化膜によって構成されたシード層32、強誘電体膜30および第2信号電極22が積層され、第1信号電極20,強誘電体層30および第2信号電極22によって強誘電体キャパシタ120が構成される。すなわち、第1信号電極20と第2信号電極22との交差領域において、それぞれ強誘電体キャパシタ120からなるメモリセルが構成されている。
また、強誘電体膜30と第2信号電極22とからなる積層体の相互には、基体100および第1信号電極20の露出面を覆うように、誘電体層38が形成されている。この誘電体層38は、強誘電体膜30に比べて小さい誘電率を有することが望ましい。このように強誘電体膜30および第2信号電極22からなる積層体の相互間に、強誘電体膜30より誘電率の小さい誘電体層38を介在させることにより、第1,第2信号電極20,22の浮遊容量を小さくすることができる。その結果、強誘電体メモリ装置3000における書き込みおよび読み出しの動作をより高速に行うことが可能となる。
次に、強誘電体メモリ装置3000における書き込み,読み出し動作の一例について述べる。
まず、読み出し動作においては、選択セルのキャパシタに読み出し電圧「V0」が印加される。これは、同時に‘0’の書き込み動作を兼ねている。このとき、選択されたビット線を流れる電流またはビット線をハイインピーダンスにしたときの電位をセンスアンプにて読み出す。さらにこのとき、非選択セルのキャパシタには、読み出し時のクロストークを防ぐため、所定の電圧が印加される。
書き込み動作においては、‘1’の書き込みの場合は、選択セルのキャパシタに「−V0」の電圧が印加される。‘0’の書き込みの場合は、選択セルのキャパシタに、該選択セルの分極を反転させない電圧が印加され、読み出し動作時に書き込まれた‘0’状態を保持する。このとき、非選択セルのキャパシタには、書き込み時のクロストークを防ぐため、所定の電圧が印加される。
以上、蓄積容量型、MISトランジスタ型および単純マトリクス型の強誘電体メモリ装置の例について述べたが、本発明の強誘電体メモリ装置はこれらに限定されず、他のタイプのメモリトランジスタにも適用できる。要するに、本発明の強誘電体メモリ装置は、少なくとも第1電極と強誘電体膜とが積層された構造を有するものに適用できる。
本発明の第1の実施の形態にかかる強誘電体キャパシタを模式的に示す断面図である。 (A)〜(C)は、本発明の強誘電体キャパシタの製造方法を適用した第1の実施の形態の工程を模式的に示す断面図である。 (A)〜(D)は、本発明の強誘電体キャパシタの製造方法を適用した第2の実施の形態の工程を模式的に示す断面図である。 (A)〜(C)は、本発明の強誘電体キャパシタの製造方法を適用した第3の実施の形態の工程を模式的に示す断面図である。 (A)〜(C)は、本発明の強誘電体キャパシタの製造方法を適用した第3の実施の形態の工程を模式的に示す断面図である。 本発明にかかる強誘電体メモリ装置が適用された蓄積容量型の強誘電体メモリ装置を模式的に示す断面図である。 図6に示す強誘電体メモリ装置を適用した1T1C方式のメモリセルを示す図である。 図6に示す強誘電体メモリ装置を適用した2T2C方式のメモリセルを示す図である。 本発明にかかる強誘電体メモリ装置が適用されたMISトランジスタ型の強誘電体メモリ装置を模式的に示す断面図である。 図9に示す強誘電体メモリ装置を適用したメモリセルを示す図である。 本発明にかかる強誘電体メモリ装置が適用された、メモリセルが単純マトリクス状に配列された強誘電体メモリ装置を模式的に示す図である。 図11に示す強誘電体メモリ装置のメモリセルアレイを示す平面図である。 図12のA−A線に沿った部分を模式的に示す断面図である。
符号の説明
10 半導体基板、 12 トランジスタ、 14,16 ソース,ドレイン、 19 層間絶縁膜、 20 第1電極(下部電極,フローティングゲート電極,第1信号電極)、 20a 電極膜、 22 第2電極(上部電極,ゲート電極,第2信号電極)、 30,30a, 強誘電体膜、 30a1,30a2 強誘電体膜部分、 32 シード層、 40 レジスト層、 100 基体、 100A メモリセルアレイ、 120 メモリセル(強誘電体キャパシタ)、 C100 強誘電体キャパシタ、 1000,2000,3000 強誘電体メモリ装置

Claims (23)

  1. 第1電極、強誘電体膜および第2電極が積層された強誘電体キャパシタの製造方法であって、
    基体上に、第1電極のための電極膜を形成する工程、
    前記電極膜上に、化学吸着により物質を自己集積的に堆積して機能性薄膜を形成する工程、および
    前記機能性薄膜上に強誘電体膜を形成する工程、を含む、強誘電体キャパシタの製造方法。
  2. 請求項1において、
    前記機能性薄膜は、前記強誘電体膜の成膜においてシード層として機能する、強誘電体キャパシタの製造方法。
  3. 請求項1または2において、
    前記機能性薄膜は、その表面が前記強誘電体膜の材料に対して親和性を有する、強誘電体キャパシタの製造方法。
  4. 請求項1において、
    前記機能性薄膜はシード層の下地層として機能し、前記機能性薄膜を形成した後、該機能性薄膜を化学的に活性化してシード層の材料を反応させる工程を有する、強誘電体キャパシタの製造方法。
  5. 請求項1〜4のいずれかにおいて、
    前記機能性薄膜は、無機物質からなる、強誘電体キャパシタの製造方法。
  6. 請求項5において、
    前記機能性薄膜は、有機物質からなる薄膜を自己集積によって形成した後、これを焼成することにより形成された無機物質からなる、強誘電体キャパシタの製造方法。
  7. 請求項1〜4のいずれかにおいて、
    前記機能性薄膜は、有機物質からなる、強誘電体キャパシタの製造方法。
  8. 請求項7において、
    前記強誘電体膜は、有機物質からなる、強誘電体キャパシタの製造方法。
  9. 第1電極、強誘電体膜および第2電極が積層された強誘電体キャパシタの製造方法であって、
    基体上に、第1電極のための電極膜を形成する工程、
    前記電極膜上に、化学吸着により物質を自己集積的に堆積して機能性薄膜を形成する工程であって、該機能性薄膜は、その表面が前記強誘電体膜の材料に対して親和性を有する材料から構成され、
    前記機能性薄膜を、強誘電体膜が形成される領域に残すようにパターニングする工程、および
    前記パターニングされた機能性薄膜上に、強誘電体膜を選択的に形成する工程、を含む、強誘電体キャパシタの製造方法。
  10. 請求項9において、
    前記機能性薄膜は、前記強誘電体膜の成膜においてシード層として機能する、強誘電体キャパシタの製造方法。
  11. 請求項9において、
    前記機能性薄膜はシード層の下地層として機能し、該機能性薄膜を形成した後、該機能性薄膜を化学的に活性化してシード層の材料を反応させる工程を有する、強誘電体キャパシタの製造方法。
  12. 請求項9〜11のいずれかにおいて、
    前記機能性薄膜は、無機物質からなる、強誘電体キャパシタの製造方法。
  13. 請求項12において、
    前記機能性薄膜は、有機物質からなる薄膜を自己集積によって形成した後、これを焼成することにより形成された無機物質からなる、強誘電体キャパシタの製造方法。
  14. 請求項9〜11のいずれかにおいて、
    前記機能性薄膜は、有機物質からなる、強誘電体キャパシタの製造方法。
  15. 請求項14において、
    前記強誘電体膜は、有機物質からなる、強誘電体キャパシタの製造方法。
  16. 第1電極、強誘電体膜および第2電極が積層された強誘電体キャパシタの製造方法であって、
    基体上に、第1電極のための電極膜を形成する工程、
    前記電極膜上に、化学吸着により物質を自己集積的に堆積して機能性薄膜を形成する工程、
    前記機能性薄膜を、強誘電体膜が形成される領域に残すようにパターニングする工程、
    前記機能性薄膜が形成された基体上に、強誘電体膜を全面的に形成する工程、および
    前記強誘電体膜のうち、前記機能性薄膜が形成されない領域に存在する部分を選択的に除去して強誘電体膜をパターニングする工程、を含む、強誘電体キャパシタの製造方法。
  17. 請求項16において、
    前記機能性薄膜は、前記強誘電体膜の成膜においてシード層として機能する、強誘電体キャパシタの製造方法。
  18. 請求項16において、
    前記機能性薄膜はシード層の下地層として機能し、該機能性薄膜を形成した後、該機能性薄膜を化学的に活性化してシード層の材料を反応させる工程を有する、強誘電体キャパシタの製造方法。
  19. 請求項16〜18のいずれかにおいて、
    前記機能性薄膜は、無機物質からなる、強誘電体キャパシタの製造方法。
  20. 請求項19において、
    前記機能性薄膜は、有機物質からなる薄膜を自己集積によって形成した後、これを焼成することにより形成された無機物質からなる、強誘電体キャパシタの製造方法。
  21. 請求項16〜18のいずれかにおいて、
    前記機能性薄膜は、有機物質からなる、強誘電体キャパシタの製造方法。
  22. 請求項21において、
    前記強誘電体膜は、有機物質からなる、強誘電体キャパシタの製造方法。
  23. 請求項1〜請求項22のいずれかに記載の製造方法によって形成された強誘電体キャパシタ。
JP2006341826A 2006-12-19 2006-12-19 強誘電体キャパシタおよびその製造方法 Withdrawn JP2007096346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006341826A JP2007096346A (ja) 2006-12-19 2006-12-19 強誘電体キャパシタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006341826A JP2007096346A (ja) 2006-12-19 2006-12-19 強誘電体キャパシタおよびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000394958A Division JP2002198496A (ja) 2000-12-26 2000-12-26 強誘電体キャパシタおよびその製造方法ならびに強誘電体メモリ装置

Publications (1)

Publication Number Publication Date
JP2007096346A true JP2007096346A (ja) 2007-04-12

Family

ID=37981570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006341826A Withdrawn JP2007096346A (ja) 2006-12-19 2006-12-19 強誘電体キャパシタおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2007096346A (ja)

Similar Documents

Publication Publication Date Title
US6727536B2 (en) Ferroelectric memory device
KR100457121B1 (ko) 강유전체 메모리 소자 및 그 제조 방법
US20060046344A1 (en) Organic electronic circuit and method for making the same
US6690599B2 (en) Ferroelectric memory device
US6617627B2 (en) Memory cell array having ferroelectric capacitors, method of fabricating the same, and ferroelectric memory device.
JP4678430B2 (ja) メモリセルアレイおよびその製造方法、ならびに強誘電体メモリ装置
US7572698B2 (en) Mitigation of edge degradation in ferroelectric memory devices through plasma etch clean
JP2002198496A (ja) 強誘電体キャパシタおよびその製造方法ならびに強誘電体メモリ装置
US20040248360A1 (en) Ferroelectric film, method of manufacturing ferroelectric film, ferroelectric capacitor, method of manufacturing ferroelectric capacitor, and ferroelectric memory
JP2003243632A (ja) 強誘電体メモリ装置およびその製造方法
JP2007096346A (ja) 強誘電体キャパシタおよびその製造方法
US6930340B2 (en) Memory cell array including ferroelectric capacitors, method for making the same, and ferroelectric memory device
JP3998916B2 (ja) 強誘電体膜、強誘電体膜の製造方法、強誘電体キャパシタ、強誘電体キャパシタの製造方法、強誘電体メモリ装置および強誘電体メモリ装置の製造方法
JP3894275B2 (ja) 強誘電体メモリ装置およびその製造方法
JP2003282838A (ja) 強誘電体キャパシタおよびその製造方法、メモリセルアレイ、誘電体キャパシタの製造方法、ならびに、メモリ装置
JP4243823B2 (ja) メモリセルアレイの製造方法
JP4104106B2 (ja) 強誘電体膜、強誘電体膜の製造方法、強誘電体キャパシタ、強誘電体キャパシタの製造方法および強誘電体メモリ装置
JP2003243626A (ja) 強誘電体メモリ装置の製造方法
JP4314768B2 (ja) 強誘電体メモリ装置の製造方法
JP2004281537A (ja) 強誘電体キャパシタとその製造方法および強誘電体キャパシタを含む強誘電体メモリ装置
JP2003243622A (ja) 強誘電体キャパシタを有するメモリセルアレイおよびその製造方法
JP2007049174A (ja) 強誘電体メモリ素子及びその製造方法
JP2006005218A (ja) 強誘電体キャパシタの製造方法および強誘電体メモリの製造方法
JP2002359361A (ja) 強誘電体メモリ及びその製造方法
JP2003282834A (ja) キャパシタ、強誘電体メモリおよび電子機器

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080304