WO2012057127A1 - 誘電体デバイスの製造方法 - Google Patents

誘電体デバイスの製造方法 Download PDF

Info

Publication number
WO2012057127A1
WO2012057127A1 PCT/JP2011/074533 JP2011074533W WO2012057127A1 WO 2012057127 A1 WO2012057127 A1 WO 2012057127A1 JP 2011074533 W JP2011074533 W JP 2011074533W WO 2012057127 A1 WO2012057127 A1 WO 2012057127A1
Authority
WO
WIPO (PCT)
Prior art keywords
etching
dielectric layer
gas
dielectric
manufacturing
Prior art date
Application number
PCT/JP2011/074533
Other languages
English (en)
French (fr)
Inventor
善明 吉田
小風　豊
Original Assignee
株式会社アルバック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アルバック filed Critical 株式会社アルバック
Priority to JP2012540868A priority Critical patent/JPWO2012057127A1/ja
Publication of WO2012057127A1 publication Critical patent/WO2012057127A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography

Definitions

  • the present invention relates to a method for manufacturing a dielectric device such as a piezoelectric element.
  • MEMS Micro Electro Mechanical Systems
  • HDD Hard Disk Drive
  • ferroelectrics such as lead zirconate titanate (Pb (Zr, Ti) O 3 , PZT) having excellent piezoelectric characteristics have been actively studied for application to MEMS as mechanical-electrical conversion elements. .
  • This type of piezoelectric element has a structure in which a ferroelectric is sandwiched between a pair of electrodes.
  • a noble metal such as Pt (platinum) or Ir (iridium) is generally used as the electrode material, and a dielectric oxide such as PZT is generally used as the ferroelectric material.
  • a dry etching method using plasma is widely used for processing the ferroelectric layer and the electrode layer.
  • Patent Document 1 describes that a mixed gas of chlorine and argon is used for etching an electrode, and a mixed gas of a chlorine-based gas and a chlorofluorocarbon-based gas is used for etching a piezoelectric body.
  • the noble metal electrodes such as Pt and Ir and the ferroelectrics such as PZT constituting the piezoelectric element are all called difficult-to-etch materials and have poor reactivity with halogen gas, and the halide has a low vapor pressure. It is difficult to volatilize and remove.
  • the etching selectivity between the ferroelectric and the lower electrode is low, the ferroelectric layer cannot be accurately etched, and therefore it is difficult to obtain desired element characteristics.
  • an object of the present invention is to provide a dielectric device manufacturing method capable of improving etching selectivity between a ferroelectric and an electrode and etching the ferroelectric with high precision.
  • a method for manufacturing a dielectric device includes a step of forming a dielectric layer made of an oxide on a first electrode layer made of a metal.
  • An etching mask is formed on the dielectric layer.
  • the first electrode layer is exposed by etching the dielectric layer through the etching mask with plasma of an etching gas mainly containing a fluorocarbon-based gas.
  • the manufacturing method of the dielectric device which concerns on one Embodiment of this invention includes the process of forming the dielectric material layer which consists of oxides on the 1st electrode layer which consists of metals.
  • An etching mask is formed on the dielectric oxide.
  • the first electrode layer is exposed by etching the dielectric oxide layer through the etching mask with plasma of an etching gas mainly containing a fluorocarbon-based gas.
  • an etching gas mainly composed of a fluorocarbon gas is used as an etching gas.
  • Such an etching gas has a function of suppressing etching of the first electrode layer by depositing a carbon-based reactant on the first electrode layer formed of metal during etching of the dielectric layer.
  • the carbon-based reactant is also deposited on the dielectric layer, but the etching resistance of the dielectric layer is reduced by dissociating oxygen in the oxide.
  • the etching selectivity between the dielectric layer and the first electrode layer is enhanced, over-etching of the first electrode layer is avoided, and the dielectric layer is etched with high accuracy.
  • Fluorocarbon-based gases include fluorocarbon gases such as CF 4 , C 3 F 8 , C 4 F 6 , C 4 F 8 , C 5 F 8 , and fluorohydrocarbon gases such as CHF 3. . It has been confirmed that the etching selectivity increases as the number of carbon atoms in the gas increases. That is, as the fluorocarbon-based gas, for example, a fluorocarbon having 3 or more carbon atoms, such as C 3 F 8 , C 4 F 6 , C 4 F 8 , C 5 F 8, or the like is used.
  • a resist mask is typically used as the etching mask.
  • a second electrode layer made of metal may be used for the etching mask. In this case, the etching selectivity between the etching mask and the dielectric layer can be improved.
  • the dielectric layer is formed of lead zirconate titanate (PZT: Pb (Zr, Ti) O 3 ), so that a piezoelectric element having excellent piezoelectric characteristics can be manufactured.
  • the dielectric layer includes bismuth strontium tantalate (SBT: SrBi 2 Ta 2 O 9 ), bismuth titanate (BTO: Bi 4 Ti 3 O 12 ), bismuth lanthanum titanate (BLT: (Bi, La) 4 Ti 3 O 12 ), lanthanum-doped lead zirconate titanate (PLZT: (PbLa) (ZrTi) O 3 ), and the like.
  • the etching gas may be a mixed gas obtained by adding sulfur hexafluoride gas to a fluorocarbon-based gas. Thereby, the plasma of etching gas can be formed stably.
  • the method for manufacturing a dielectric device may further include a step of annealing the dielectric layer in an oxygen atmosphere after etching the dielectric layer. Thereby, the characteristics of the dielectric layer etched with the fluorocarbon gas can be improved.
  • FIG. 1 is a schematic process diagram illustrating a method for manufacturing a dielectric device according to an embodiment of the present invention.
  • a piezoelectric element having a structure in which a ferroelectric layer is sandwiched between a pair of electrodes will be described as an example of a dielectric device.
  • the method for manufacturing a piezoelectric element according to the present embodiment includes a laminate manufacturing process, an upper electrode layer etching process, and a dielectric layer etching process.
  • FIG. 1A illustrates a manufacturing process of a stacked body.
  • a laminated body L having a laminated structure of a lower electrode layer 2 (first electrode layer), a dielectric layer 3 and an upper electrode layer 4 (second electrode layer) is formed on the substrate 1.
  • the substrate 1 may be a glass substrate or a semiconductor substrate such as a silicon substrate.
  • the lower electrode layer 2 is formed of a metal material such as Pt (platinum) or Ir (iridium). In the present embodiment, the lower electrode layer 2 is made of Pt.
  • the lower electrode layer 2 is formed on the substrate 1 by a thin film forming method such as a sputtering method, a vacuum deposition method, or a CVD method.
  • the thickness of the lower electrode layer 2 is not particularly limited, and is, for example, 0.05 to 0.30 ⁇ m.
  • the dielectric layer 3 is made of PZT (lead zirconate titanate).
  • PZT lead zirconate titanate
  • bismuth strontium tantalate SBT: SrBi 2 Ta 2 O 9
  • bismuth titanate BTO: Bi 4 Ti 3 O 12
  • bismuth lanthanum titanate BLT: (Bi, La) 4 Ti 3 O 12
  • the dielectric layer 3 may be formed of other ferroelectric materials such as lanthanum-doped lead zirconate titanate (PLZT: (PbLa) (ZrTi) O 3 ).
  • the dielectric layer 3 is formed on the lower electrode layer 2 by a thin film forming method such as a sputtering method, a CVD method, or a sol-gel method.
  • the thickness of the dielectric layer 3 is not particularly limited, and is 0.5 to 5.0 ⁇ m, for example.
  • the upper electrode layer 4 is formed of a metal material such as Pt (platinum) or Ir (iridium). In the present embodiment, the upper electrode layer 4 is made of Pt.
  • the upper electrode layer 4 is formed on the dielectric layer 3 by a thin film forming method such as sputtering, vacuum deposition, or CVD.
  • the thickness of the upper electrode layer 4 is not particularly limited and is, for example, 0.05 to 0.30 ⁇ m.
  • [Upper electrode layer etching process] 1B and 1C show the etching process of the upper electrode layer 4.
  • a resist mask 5 having a predetermined shape is formed on the upper electrode layer 4.
  • the resist mask 5 is patterned into a predetermined shape through processing such as application of a photosensitive organic photoresist (PR), exposure, and development.
  • PR photosensitive organic photoresist
  • the photoresist may be a dry film resist.
  • the thickness of the resist mask 5 is not particularly limited and is, for example, 1.0 to 10 ⁇ m.
  • the upper electrode layer 4 is etched through the resist mask 5.
  • the etching method of the upper electrode layer 4 may be a dry etching method or a wet etching method.
  • the upper electrode layer 4 is formed by, for example, plasma of a mixed gas of chlorine (Cl 2 ) and argon (Ar).
  • FIG. 1D shows an etching process of the dielectric layer 3.
  • the resist mask 5 used as an etching mask for the upper electrode layer 4 may be used as an etching mask for the dielectric layer 3, or a resist mask formed separately may be used.
  • the upper electrode layer 4 patterned as described later may be used as an etching mask for the dielectric layer 3.
  • the dry etching apparatus 10 has a vacuum chamber 11.
  • the vacuum chamber 11 is connected to a vacuum pump 12 and can maintain the inside in a predetermined reduced pressure atmosphere.
  • a stage 13 for supporting the substrate 1 on which the laminate L is formed is installed inside the vacuum chamber 11.
  • the stage 13 is connected to the high frequency power supply 15 via the matching circuit 14 so that a predetermined bias power can be input to the stage 13.
  • a chiller 16 is further connected to the stage 13, and the substrate 1 on the stage 13 can be cooled to a predetermined temperature by the cooled He gas.
  • the top surface portion of the vacuum chamber 11 facing the upper surface of the stage 13 is covered with a window 17 made of a dielectric material such as quartz, and an antenna coil 18 is installed immediately above the window 17.
  • the antenna coil 18 is supplied with power from the high-frequency power source 20 via the matching circuit 19 and generates plasma of the etching gas introduced into the vacuum chamber 11 via the gas introduction line 21. Thereby, the surface of the substrate 1 on the stage 13 is etched.
  • an adhesion preventing plate 22 for preventing the adhesion of the etching reaction product to the inner wall surface of the vacuum chamber 11 is installed.
  • an etching gas mainly composed of a fluorocarbon-based gas is used.
  • the etching conditions are not particularly limited.
  • the pressure is 0.5 Pa
  • the gas introduction amount is 20 sccm
  • the antenna power power supplied to the antenna coil 18
  • the bias power power supplied to the stage 13
  • the chiller temperature (substrate temperature) is 20 ° C.
  • fluorocarbon gases examples include fluorocarbon gases such as CF 4 , C 3 F 8 , C 4 F 6 , C 4 F 8 , and C 5 F 8 , and fluorohydrocarbon gases such as CHF 3.
  • fluorocarbon gases include fluorocarbon gases such as CF 4 , C 3 F 8 , C 4 F 6 , C 4 F 8 , and C 5 F 8 , and fluorohydrocarbon gases such as CHF 3.
  • Such an etching gas has a function of suppressing the etching of the lower electrode layer 2 by depositing a carbon-based reactant on the lower electrode layer 2 when the dielectric layer 3 is etched.
  • the carbon-based reactant is also deposited on the dielectric layer 3, the oxygen in the oxide by dissociating in the form of CO or CO 2, reduces the etching resistance of the dielectric layer 3 in the opposite .
  • the etching selectivity between the dielectric layer 3 and the lower electrode layer 2 is increased, and overetching of the lower electrode layer 2 is avoided.
  • the lower electrode layer 2 effectively functions as an etching stopper layer for the dielectric layer 3, so that the dielectric layer 3 is etched with high accuracy.
  • FIG. 3 shows an experimental result of the etching rate and the etching selectivity when the PZT film constituting the dielectric layer 3 and the Pt film constituting the lower electrode layer 2 are etched with various etching gases.
  • Ar, Cl 2 , SF 6 and CF 4 were used as the etching gas.
  • Etching conditions were a pressure of 0.5 Pa, a gas flow rate of 20 sccm, an antenna power of 600 W, a bias power of 300 W, and a chiller temperature of 20 ° C.
  • the etching rate of PZT is as high as 150 nm / min or more compared to the case of Ar. This is considered to be because Cl 2 , SF 6 and CF 4 gas etch PZT mainly by chemical reaction with PZT. Further, when the etching gas is Cl 2 and SF 6 , the etching rate of the Pt film is higher than that of CF 4 , and therefore the etching selectivity of the PZT film to the Pt film is 3 or less. In contrast, when CF 4 gas was used as the etching gas, the Pt deposition rate could be kept lower than that of Ar, and the etching selectivity of the PZT film to the Pt film was 6 or more.
  • Etching conditions were a pressure of 0.5 Pa, a gas flow rate of 20 sccm, an antenna power of 600 W, a bias power of 300 W, and a chiller temperature of 20 ° C.
  • the piezoelectric element P is used for, for example, an inkjet nozzle head, a micro mirror, a vibration power generation element, an acceleration sensor, an angular velocity sensor, and the like.
  • FIG. 5 is a schematic process diagram illustrating a dielectric device manufacturing method according to the second embodiment of the present invention.
  • the description of the same parts as those of the first embodiment will be omitted or simplified, and different parts from the first embodiment will be mainly described.
  • the dielectric device manufacturing method includes a stacked body L manufacturing process (FIG. 5A), an upper electrode layer 4 etching process (FIGS. 5B and 5C), a dielectric An etching process for the layer 3 (FIG. 5D).
  • This embodiment is different from the first embodiment in that the patterned upper electrode layer 4 is used as an etching mask for the dielectric layer 3.
  • a fluorocarbon gas such as CF 4 , C 3 F 8 , C 4 F 6 , C 4 F 8 , C 5 F 8 , and CHF 3 is used as the etching gas for the dielectric layer 3. Since these etching gases have high etching selectivity of the dielectric layer 3 with respect to the upper electrode layer 4 formed of metal (Pt in this example), the upper electrode layer 4 is effective as an etching mask for the dielectric layer 3. It works.
  • Fluorocarbon-based gases used as the etching gas for the dielectric layer 3 may not be able to stably form plasma by themselves. Therefore, in the present embodiment, the dielectric layer 3 is etched using an etching gas in which sulfur hexafluoride gas is mixed with these fluorocarbon-based gases.
  • FIG. 6 is a result of an experiment showing the etching rates of the PZT film and the Pt film and the etching selection ratio thereof by using an etching gas in which various fluorocarbon gases are added as main gases and sulfur hexafluoride gas is added thereto.
  • Etching conditions were a pressure of 0.5 Pa, a total gas flow rate of 22.5 sccm (main gas 20 sccm, sulfur hexafluoride 2.5 sccm), antenna power 600 W, bias power 300 W, and chiller temperature 20 ° C.
  • the etching selectivity of the PZT film to the Pt film can be ensured to be 3 or more. This makes it possible to stabilize the discharge of the etching gas while enabling highly accurate etching of the dielectric layer 3, and as a result, it is possible to increase the efficiency of the etching process of the dielectric layer 3.
  • FIG. 7 is a process flow for explaining a dielectric device manufacturing method according to the third embodiment of the present invention.
  • the description of the same parts as those of the first embodiment will be omitted or simplified, and different parts from the first embodiment will be mainly described.
  • the dielectric device manufacturing method includes a step (step 1) of producing a laminated body L including a lower electrode layer 2, a dielectric layer 3 and an upper electrode layer 4 on a substrate 1. It includes a step of etching the upper electrode layer 4 (step 2), a step of etching the dielectric layer 3 (step 3), and an annealing step (step 4). Since the manufacturing process of the laminated body L, the etching process of the upper electrode layer 4 and the etching process of the dielectric layer 3 are the same as those of the above-described embodiments, the description thereof will be omitted here, and the annealing process will be described below.
  • the dielectric layer 3 is etched using a gas mainly composed of a fluorocarbon-based gas.
  • the fluorocarbon reaction product polymerized and deposited on the side wall of the dielectric layer 3 may deteriorate the piezoelectric characteristics of the dielectric layer 3. Therefore, in this embodiment, after the dielectric layer 3 is etched (after the ashing process for removing the resist mask if the resist mask remains), the dielectric layer 3 is annealed to restore the piezoelectric characteristics. I try to figure it out.
  • the annealing atmosphere is an oxygen atmosphere. As a result, it becomes possible to decompose and remove the fluorocarbon-based reactive organisms deposited on the side wall of the dielectric layer 3 and supply oxygen to the dielectric layer 3, thereby recovering the piezoelectric characteristics.
  • the treatment temperature can be set as appropriate, for example, 600 ° C.
  • the processing time is not particularly limited, and is, for example, 30 minutes.
  • FIG. 8 is a result of an experiment showing the polarization characteristics before and after annealing of the piezoelectric element obtained by etching the dielectric layer 3 with CHF 3 gas.
  • the alternate long and short dash line is before annealing, and the solid line is after annealing.
  • the etching conditions for the dielectric layer 3 are a pressure of 0.5 Pa, a gas flow rate of 20 sccm, an antenna power of 600 W, a bias power of 300 W, and a chiller temperature of 20 ° C.
  • the annealing conditions are an oxygen flow rate of 1.0 slm, a temperature of 600 ° C., and a time of 30 minutes.
  • the residual polarization of the piezoelectric element before annealing was 21.7 ⁇ C / cm 2 , while that after annealing was 29.5 ⁇ C / cm 2 .
  • the ferroelectric characteristics of the piezoelectric element can be improved by annealing in an oxygen atmosphere.
  • FIG. 9 is a result of an experiment showing the polarization characteristics before and after annealing of the piezoelectric element obtained by etching the dielectric layer 3 with C 3 F 8 gas. Each after annealing is shown.
  • the etching conditions for the dielectric layer 3 are a pressure of 0.5 Pa, a gas flow rate of 20 sccm, an antenna power of 600 W, a bias power of 300 W, and a chiller temperature of 20 ° C.
  • the annealing conditions are an oxygen flow rate of 1.0 slm, a temperature of 600 ° C., and a time of 30 minutes.
  • the residual polarization of the piezoelectric element before annealing was 20.9 ⁇ C / cm 2 , while that after annealing was 26.3 ⁇ C / cm 2 .
  • the ferroelectric characteristics of the piezoelectric element can be improved by annealing in an oxygen atmosphere.
  • a piezoelectric element has been described as an example of a dielectric device.
  • the present invention is not limited thereto, and the present invention can be applied to various electronic devices such as a ferroelectric memory element and a capacitor.
  • the dry etching apparatus 10 is not limited to the above-described configuration example, and various etching apparatuses such as an inductive coupling type (ICP), a capacitive coupling type (CCP), and a magnetic neutral line discharge type (NLD) can be applied.
  • ICP inductive coupling type
  • CCP capacitive coupling type
  • NLD magnetic neutral line discharge type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】強誘電体と電極との間のエッチング選択性を高め、強誘電体を高精度にエッチングすることができる誘電体デバイスの製造方法を提供する。 【解決手段】金属からなる第１の電極層２の上に酸化物からなる誘電体層３を形成し、誘電体層３の上にエッチングマスク５を形成し、フッ化炭素系ガスを主体とするエッチングガスのプラズマによってエッチングマスク５を介して誘電体層３をエッチングすることで、前記第１の電極層を露出させる。

Description

誘電体デバイスの製造方法
　本発明は、例えば圧電素子等の誘電体デバイスの製造方法に関する。
　近年、ＭＥＭＳ（Micro Electro Mechanical Systems）技術がますます発展し、インクジェットプリンタヘッド、加速度センサ、ＨＤＤ（Hard Disk Drive）ヘッドのマイクロアクチュエータ等、ＭＥＭＳ技術の応用範囲が広がっている。例えば、優れた圧電特性を有するチタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、ＰＺＴ）等の強誘電体は、機械－電気変換素子として、ＭＥＭＳへの応用が盛んに研究されている。
　この種の圧電素子は、強誘電体が一対の電極で挟まれた構造を有している。電極材料には、Ｐｔ（白金）やＩｒ（イリジウム）等の貴金属が、強誘電体材料にはＰＺＴ等の誘電体酸化物がそれぞれ一般的に用いられる。そして、強誘電体層及び電極層の加工にプラズマを用いたドライエッチング法が広く用いられている。例えば特許文献１には、電極のエッチングに塩素とアルゴンの混合ガスを用い、圧電体のエッチングに塩素系のガスとフロン系のガスとの混合ガスを用いることが記載されている。
特開２００９－２０６３２９号公報（段落[００４２]）
　しかしながら、圧電素子を構成するＰｔ、Ｉｒ等の貴金属電極、ＰＺＴ等の強誘電体はいずれも難エッチング材料と呼ばれ、ハロゲンガスとの反応性に乏しく、またそのハロゲン化物は蒸気圧が低いため揮発させて除去することが困難である。
　また、圧電素子の素子形態によっては、上部電極と強誘電体をエッチングし、下部電極をエッチングせずに残したい場合がある。このような場合、強誘電体と下部電極との間のエッチング選択性が低いため、強誘電体層を精度よくエッチングすることができず、したがって所望とする素子特性を得ることが困難であった。
　以上のような事情に鑑み、本発明の目的は、強誘電体と電極との間のエッチング選択性を高め、強誘電体を高精度にエッチングすることができる誘電体デバイスの製造方法を提供することにある。
　上記目的を達成するため、本発明の一形態に係る誘電体デバイスの製造方法は、金属からなる第１の電極層の上に酸化物からなる誘電体層を形成する工程を含む。
　上記誘電体層の上にエッチングマスクが形成される。
　フッ化炭素系ガスを主体とするエッチングガスのプラズマによって上記エッチングマスクを介して上記誘電体層をエッチングすることで、上記第１の電極層が露出させられる。
本発明の一実施形態に係る誘電体デバイスの製造方法を説明する概略工程図である。 本発明の一実施形態において用いられるドライエッチング装置の概略図である。 ＰＺＴ膜とＰｔ膜のエッチングレート及びこれらのエッチング選択性についてのガス種依存性を示す一実験結果である。 ＰＺＴ膜とＰｔ膜のエッチングレート及びこれらのエッチング選択性についてのフッ化炭素系ガス種依存性を示す一実験結果である。 本発明の第２の実施形態に係る誘電体デバイスの製造方法を説明する概略工程図である。 本発明の第３の実施形態において説明される、ＰＺＴ膜とＰｔ膜のエッチングレート及びこれらのエッチング選択性についてのフッ化炭素系ガス種依存性を示す一実験結果である。 本発明の第４の実施形態に係る誘電体デバイスの製造方法を説明する工程フローである。 ＣＨＦ3ガスでエッチングされた誘電体層のアニール前後の分極特性を示す一実験結果である。 Ｃ3Ｆ8ガスでエッチングされた誘電体層のアニール前後の分極特性を示す一実験結果である。
　本発明の一実施形態に係る誘電体デバイスの製造方法は、金属からなる第１の電極層の上に酸化物からなる誘電体層を形成する工程を含む。
　上記誘電体酸化物の上にエッチングマスクが形成される。
　フッ化炭素系ガスを主体とするエッチングガスのプラズマによって上記エッチングマスクを介して上記誘電体酸化物層をエッチングすることで、上記第１の電極層が露出させられる。
　上記誘電体デバイスの製造方法においては、エッチングガスとして、フッ化炭素ガスを主体とするエッチングガスが用いられる。このようなエッチングガスは、誘電体層のエッチング時において、金属で形成された第１の電極層の上に炭素系反応物を堆積させて、第１の電極層のエッチングを抑える機能を有する。一方、上記炭素系反応物は誘電体層上にも堆積するが、酸化物中の酸素を解離させることで、逆に誘電体層の耐エッチング性を低下させる。その結果、誘電体層と第１の電極層との間のエッチング選択性が高まり、第１の電極層のオーバーエッチングが回避され、誘電体層が高精度にエッチングされる。
　フッ化炭素系ガスとしては、ＣＦ4、Ｃ3Ｆ8、Ｃ4Ｆ6、Ｃ4Ｆ8、Ｃ5Ｆ8等のフロロカーボン系ガスのほか、ＣＨＦ3等のフロロハイドロカーボン系ガスが含まれる。ガス中の炭素数が多いほど、エッチング選択比の向上が確認されている。すなわち上記フッ化炭素系ガスとしては、例えば、炭素数が３以上のフッ化炭素、例えばＣ3Ｆ8、Ｃ4Ｆ6、Ｃ4Ｆ8、Ｃ5Ｆ8等のガスが用いられる。
　上記エッチングマスクは、典型的には、レジストマスクが用いられる。その一方で、上記エッチングマスクに金属からなる第２の電極層が用いられてもよく、この場合、エッチングマスクと誘電体層との間のエッチング選択性を高めることができる。
　上記誘電体層は、チタン酸ジルコン酸鉛（ＰＺＴ：Pb(Zr,Ti)O3）で形成されることで、圧電特性に優れた圧電素子を作製することができる。上記誘電体層は、これ以外にも、タンタル酸ビスマスストロンチウム（ＳＢＴ：SrBi2Ta2O9）、チタン酸ビスマス（ＢＴＯ：Bi4Ti3O12）、チタン酸ビスマスランタン（ＢＬＴ：(Bi,La)4Ti3O12）、ランタン添加チタン酸ジルコン酸鉛（ＰＬＺＴ：(PbLa)(ZrTi)O3）等であってもよい。
　上記エッチングガスは、フッ化炭素系ガスに六フッ化イオウガスを添加した混合ガスであってもよい。
　これにより、エッチングガスのプラズマを安定して形成することができる。
　上記誘電体デバイスの製造方法は、上記誘電体層をエッチングした後、上記誘電体層を酸素雰囲気中でアニールする工程をさらに有してもよい。
　これにより、フッ化炭素系ガスでエッチングした誘電体層の特性の改善を図ることができる。
　以下、図面を参照しながら、本発明の実施形態を説明する。
＜第１の実施形態＞
　図１は、本発明の一実施形態に係る誘電体デバイスの製造方法を説明する概略工程図である。本実施形態では、誘電体デバイスとして、強誘電体層を一対の電極で挟み込んだ構造を有する圧電素子を例に挙げて説明する。
　本実施形態に係る圧電素子の製造方法は、積層体の作製工程と、上部電極層のエッチング工程と、誘電体層のエッチング工程とを有する。
［積層体の作製工程］
　図１（Ａ）は、積層体の作製工程を示している。この工程では、基板１上に、下部電極層２（第１の電極層）と、誘電体層３と、上部電極層４（第２の電極層）との積層構造を有する積層体Ｌが作製される。基板１は、ガラス基板でもよいし、シリコン基板等の半導体基板でもよい。
　下部電極層２は、Ｐｔ（白金）、Ｉｒ（イリジウム）等の金属材料で形成される。本実施形態において下部電極層２は、Ｐｔで形成される。下部電極層２は、例えばスパッタ法、真空蒸着法、ＣＶＤ法等の薄膜形成方法によって、基板１の上に形成される。下部電極層２の厚みは特に限定されず、例えば０．０５～０．３０μｍである。
　誘電体層３は、ＰＺＴ（チタン酸ジルコン酸鉛）で形成される。これ以外にも、タンタル酸ビスマスストロンチウム（ＳＢＴ：SrBi2Ta2O9）、チタン酸ビスマス（ＢＴＯ：Bi4Ti3O12）、チタン酸ビスマスランタン（ＢＬＴ：(Bi,La)4Ti3O12）、ランタン添加チタン酸ジルコン酸鉛（ＰＬＺＴ：(PbLa)(ZrTi)O3）等の他の強誘電体材料で誘電体層３が形成されてもよい。誘電体層３は、スパッタ法、ＣＶＤ法、ゾルゲル法などの薄膜形成方法によって、下部電極層２の上に形成される。誘電体層３の厚みは特に限定されず、例えば０．５～５．０μｍである。
　上部電極層４は、Ｐｔ（白金）、Ｉｒ（イリジウム）等の金属材料で形成される。本実施形態において上部電極層４は、Ｐｔで形成される。上部電極層４は、例えばスパッタ法、真空蒸着法、ＣＶＤ法等の薄膜形成方法によって、誘電体層３の上に形成される。上部電極層４の厚みは特に限定されず、例えば０．０５～０．３０μｍである。
［上部電極層のエッチング工程］
　図１（Ｂ）及び（Ｃ）は、上部電極層４のエッチング工程を示している。図１（Ｂ）に示すように、上部電極層４の上に、所定形状のレジストマスク５が形成される。レジストマスク５は、感光性有機フォトレジスト（ＰＲ）の塗布、露光、現像等の処理を経ることによって所定形状にパターニングされる。上記フォトレジストは、ドライフィルムレジストであってもよい。レジストマスク５の厚みは特に限定されず、例えば１．０～１０μｍである。
　次に図１（Ｃ）に示すように、レジストマスク５を介して上部電極層４がエッチングされる。上部電極層４のエッチング方法は、ドライエッチング法でもよいし、ウェットエッチング法でもよい。本実施形態では、例えば塩素（Ｃｌ2）とアルゴン（Ａｒ）の混合ガスのプラズマによって、上部電極層４が形成される。
［誘電体層のエッチング工程］
　上部電極層４のエッチング工程の終了後、誘電体層３をエッチングし、下部電極層２を露出させる工程が実施される。図１（Ｄ）は、誘電体層３のエッチング工程を示している。
　この工程では、上部電極層４のエッチングマスクに用いたレジストマスク５が、誘電体層３のエッチングマスクとして使用されてもよいし、別途形成されたレジストマスクが使用されてもよい。あるいは、後述するようにパターニングされた上部電極層４が誘電体層３のエッチングマスクとして用いられてもよい。
　誘電体層３のエッチング工程は、図２に示すような構成のドライエッチング装置が使用される。
　図２に示すように、ドライエッチング装置１０は、真空チャンバ１１を有する。真空チャンバ１１は、真空ポンプ１２に接続されており、内部を所定の減圧雰囲気に維持することが可能である。真空チャンバ１１の内部には、積層体Ｌが形成された基板１を支持するためのステージ１３が設置されている。ステージ１３は、マッチング回路１４を介して高周波電源１５と接続されており、ステージ１３に所定のバイアス電力が入力可能とされる。ステージ１３には更に、チラー１６が接続されており、冷却されたＨｅガスにより、ステージ１３上の基板１が所定温度に冷却可能とされる。
　ステージ１３の上面と対向する真空チャンバ１１の天面部分は、石英等の誘電体材料で形成された窓１７で覆われており、窓１７の直上にはアンテナコイル１８が設置されている。アンテナコイル１８は、マッチング回路１９を介して高周波電源２０から電力の供給を受け、ガス導入ライン２１を介して真空チャンバ１１の内部へ導入されたエッチングガスのプラズマを発生させる。これにより、ステージ１３上の基板１の表面がエッチングされる。ステージ１３の周囲には、真空チャンバ１１の内壁面へのエッチング反応物の付着を防止するための防着板２２が設置されている。
　誘電体層３のエッチングには、フッ化炭素系ガスを主体とするエッチングガスが用いられる。エッチング条件は特に限定されず、例えば、圧力は０．５Ｐａ、ガス導入量は２０ｓｃｃｍ、アンテナパワー（アンテナコイル１８に供給される電力）は６００Ｗ、バイアスパワー（ステージ１３に供給される電力）は３００Ｗ、チラー温度（基板温度）は２０℃である。
　フッ化炭素系ガスとしては、例えばＣＦ4、Ｃ3Ｆ8、Ｃ4Ｆ6、Ｃ4Ｆ8、Ｃ5Ｆ8等のフロロカーボン系ガスのほか、ＣＨＦ3等のフロロハイドロカーボン系ガス等が挙げられる。このようなエッチングガスは、誘電体層３のエッチング時において、下部電極層２の上に炭素系反応物を堆積させて、下部電極層２のエッチングを抑える機能を有する。一方、上記炭素系反応物は誘電体層３上にも堆積するが、酸化物中の酸素をＣＯあるいはＣＯ2という形で解離させることで、逆に誘電体層３の耐エッチング性を低下させる。その結果、誘電体層３と下部電極層２との間のエッチング選択性が高まり、下部電極層２のオーバーエッチングが回避される。これにより下部電極層２が誘電体層３のエッチングストッパ層として効果的に機能するため、誘電体層３が高精度にエッチングされる。
　誘電体層３を構成するＰＺＴ膜と下部電極層２を構成するＰｔ膜とを各種エッチングガスでエッチングしたときのエッチングレート及びこれらのエッチング選択比の一実験結果を図３に示す。エッチングガスには、Ａｒ、Ｃｌ2、ＳＦ6及びＣＦ4を用いた。エッチング条件は、圧力を０．５Ｐａ、ガス流量を２０ｓｃｃｍ、アンテナパワーを６００Ｗ、バイアスパワーを３００Ｗ、チラー温度を２０℃とした。
　図３に示すように、エッチングガスがＣｌ2、ＳＦ6及びＣＦ4である場合、Ａｒである場合と比較して、ＰＺＴのエッチングレートが１５０nm/min以上と高い。これは、Ｃｌ2、ＳＦ6及びＣＦ4ガスは、ＰＺＴとの化学反応を主体としてＰＺＴをエッチングするためであると考えられる。また、エッチングガスがＣｌ2及びＳＦ6である場合、ＣＦ4である場合と比較してＰｔ膜のエッチングレートも高く、したがってＰｔ膜に対するＰＺＴ膜のエッチング選択比は３以下である。これに対してＣＦ4ガスをエッチングガスに用いた場合では、Ｐｔの成膜レートをＡｒのそれよりも低く抑えることができ、Ｐｔ膜に対するＰＺＴ膜のエッチング選択比は６以上であった。
　次に、フッ化炭素系ガスとしてエッチングガスにＣＨＦ3、ＣＦ4、Ｃ3Ｆ8及びＣ4Ｆ8を用いたときのＰＺＴ膜及びＰｔ膜のそれぞれのエッチングレート及びこれらのエッチング選択比の一実験結果を図４に示す。エッチング条件は、圧力を０．５Ｐａ、ガス流量を２０ｓｃｃｍ、アンテナパワーを６００Ｗ、バイアスパワーを３００Ｗ、チラー温度を２０℃とした。
　図４に示すように、フロロカーボン系ガスに関しては、ＣＦ4よりもＣ3Ｆ8の方が、またＣ3Ｆ8よりもＣ4Ｆ8の方が、いずれもＰｔ膜に対するＰＺＴ膜のエッチング選択性が高い。すなわちガス中の炭素数とエッチング選択性との間には相関があり、炭素数が多いガスほどエッチング選択性が高い傾向にあるといえる。一方、ハイドロフロロカーボン系ガスに関しては、炭素数１であるＣＨＦ3が、炭素数３であるＣ3Ｆ8と同等のエッチング選択性を有することが確認された。
　誘電体層３のエッチング工程の終了後、レジストマスクが除去されることで、基板１上に圧電素子Ｐ（図１（Ｄ））が作製される。圧電素子Ｐは、例えば、インクジェットのノズルヘッド、マイクロミラー、振動発電素子、加速度センサ、角速度センサ等に用いられる。
＜第２の実施形態＞
　図５は、本発明の第２の実施形態に係る誘電体デバイスの製造方法を説明する概略工程図である。本実施形態では、第１の実施形態の構成および作用と同様な部分についてはその説明を省略または簡略化し、第１の実施形態と異なる部分を中心に説明する。
　本実施形態に係る誘電体デバイスの製造方法は、積層体Ｌの作製工程（図５（Ａ））と、上部電極層４のエッチング工程（図５（Ｂ），（Ｃ））と、誘電体層３のエッチング工程（図５（Ｄ））とを有する。本実施形態は、誘電体層３のエッチングマスクに、パターニングされた上部電極層４を用いるという点で、第１の実施形態と異なる。
　本実施形態においても誘電体層３のエッチングガスにＣＦ4、Ｃ3Ｆ8、Ｃ4Ｆ6、Ｃ4Ｆ8、Ｃ5Ｆ8、ＣＨＦ3等のフッ化炭素系ガスが用いられる。これらのエッチングガスは、金属（本例ではＰｔ）で形成される上部電極層４に対して誘電体層３のエッチング選択性が高いため、上部電極層４は誘電体層３のエッチングマスクとして効果的に機能する。
　したがって本実施形態によれば、誘電体層３のエッチング工程においてレジストマスク等のエッチングマスクを別途形成する必要がなくなり、工程の簡素化および生産性の向上を図ることができる。
＜第３の実施形態＞
　以下、本発明の第３の実施形態について説明する。なお、本実施形態では、第１の実施形態の構成および作用と同様な部分についてはその説明を省略または簡略化し、第１の実施形態と異なる部分を中心に説明する。
　誘電体層３のエッチングガスに使用されるフッ化炭素系ガスは、それら単独では安定してプラズマを形成することができない場合がある。そこで本実施形態では、これらフッ化炭素系ガスに六フッ化イオウガスを混合させたエッチングガスを用いて、誘電体層３をエッチングする。
　図６は、各種フッ化炭素系ガスを主ガスとし、これらに六フッ化イオウガスを添加したエッチングガスによるＰＺＴ膜及びＰｔ膜のそれぞれのエッチングレート及びこれらのエッチング選択比を示す一実験結果である。エッチング条件は、圧力を０．５Ｐａ、ガス総流量を２２．５ｓｃｃｍ（主ガス２０ｓｃｃｍ、六フッ化イオウ２．５ｓｃｃｍ）、アンテナパワーを６００Ｗ、バイアスパワーを３００Ｗ、チラー温度を２０℃とした。
　図６に示すように、いずれのガスにおいても、Ｐｔ膜に対するＰＺＴ膜のエッチング選択比を３以上確保することができる。これにより、誘電体層３の高精度なエッチング加工を可能としつつ、エッチングガスの放電を安定化でき、その結果、誘電体層３のエッチング工程の高効率化を図ることが可能となる。
＜第４の実施形態＞
　図７は、本発明の第３の実施形態に係る誘電体デバイスの製造方法を説明する工程フローである。本実施形態では、第１の実施形態の構成および作用と同様な部分についてはその説明を省略または簡略化し、第１の実施形態と異なる部分を中心に説明する。
　本実施形態に係る誘電体デバイスの製造方法は、基板１上に下部電極層２、誘電体層３及び上部電極層４からなる積層体Ｌを作製する工程（ステップ１）と、積層体Ｌの上部電極層４をエッチングする工程（ステップ２）と、誘電体層３をエッチングする工程（ステップ３）と、アニール工程（ステップ４）とを有する。積層体Ｌの作製工程、上部電極層４のエッチング工程及び誘電体層３のエッチング工程は上述の各実施形態と同様であるためここではそれらの説明は省略し、以下、アニール工程について説明する。
　上述のように誘電体層３は、フッ化炭素系ガスを主体とするガスを用いてエッチングされる。このとき、誘電体層３の側壁に重合堆積したフロロカーボン系の反応生成物が誘電体層３の圧電特性を低下させる場合がある。そこで本実施形態では、誘電体層３のエッチング後（レジストマスクが残存している場合は、レジストマスクを除去するアッシング工程の後）、誘電体層３をアニールすることで、圧電特性の回復を図るようにしている。
　アニール雰囲気は、酸素雰囲気とされる。これにより、誘電体層３の側壁に堆積したフロロカーボン系の反応性生物の分解除去と誘電体層３への酸素補給が可能となり、圧電特性の回復を図ることができる。処理温度は適宜設定することができ、例えば６００℃である。処理時間も特に限定されず、例えば３０分である。
　図８は、ＣＨＦ3ガスで誘電体層３をエッチングして得られた圧電素子についてそのアニール前及びアニール後の分極特性を示す一実験結果であり、一点鎖線はアニール前を、実線はアニール後をそれぞれ示す。誘電体層３のエッチング条件は、圧力０．５Ｐａ、ガス流量２０ｓｃｃｍ、アンテナパワー６００Ｗ、バイアスパワー３００Ｗ、チラー温度２０℃である。また、アニール条件は、酸素流量１．０ｓｌｍ、温度６００℃、時間３０ｍｉｎである。
　図８に示すように、アニール前の圧電素子の残留分極は２１．７μＣ／ｃｍ2であったのに対し、アニール後のそれは２９．５μＣ／ｃｍ2であった。このように誘電体層３をＣＨＦ3ガスでエッチング後、酸素雰囲気中でアニール処理をすることで、圧電素子の強誘電体特性を向上させることができる。
　図９は、Ｃ3Ｆ8ガスで誘電体層３をエッチングして得られた圧電素子についてそのアニール前及びアニール後の分極特性を示す一実験結果であり、一点鎖線はアニール前を、実線はアニール後をそれぞれ示す。誘電体層３のエッチング条件は、圧力０．５Ｐａ、ガス流量２０ｓｃｃｍ、アンテナパワー６００Ｗ、バイアスパワー３００Ｗ、チラー温度２０℃である。また、アニール条件は、酸素流量１．０ｓｌｍ、温度６００℃、時間３０ｍｉｎである。
　図９に示すように、アニール前の圧電素子の残留分極は２０．９μＣ／ｃｍ2であったのに対し、アニール後のそれは２６．３μＣ／ｃｍ2であった。このように誘電体層３をＣ3Ｆ8ガスでエッチング後、酸素雰囲気中でアニール処理をすることで、圧電素子の強誘電体特性を向上させることができる。
　以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、本発明の技術的思想に基づいて種々の変形が可能である。
　例えば以上の実施形態では、誘電体デバイスとして圧電素子を例に挙げて説明したが、これに限られず、例えば強誘電体メモリ素子、コンデンサ等の各種電子デバイスにも本発明は適用可能である。
　またドライエッチング装置１０は上述の構成例に限られず、誘導結合型（ＩＣＰ）、容量結合型（ＣＣＰ）、磁気中性線放電型（ＮＬＤ）等の各種エッチング装置が適用可能である。
　１…基板
　２…下部電極層
　３…誘電体層
　４…上部電極層
　５…レジストマスク
　１０…ドライエッチング装置

Claims (7)

  1. 　金属からなる第１の電極層の上に酸化物からなる誘電体層を形成し、
    　前記誘電体層の上にエッチングマスクを形成し、
    　フッ化炭素系ガスを主体とするエッチングガスのプラズマによって前記エッチングマスクを介して前記誘電体層をエッチングすることで、前記第１の電極層を露出させる
    　誘電体デバイスの製造方法。
  2. 　請求項１に記載の誘電体デバイスの製造方法であって、
    　前記フッ化炭素系ガスは、炭素数が３以上のフッ化炭素を含む
    　誘電体デバイスの製造方法。
  3. 　請求項１に記載の誘電体デバイスの製造方法であって、
    　前記エッチングマスクは、レジストマスクで形成される
    　誘電体デバイスの製造方法。
  4. 　請求項１に記載の誘電体デバイスの製造方法であって、
    　前記エッチングマスクは、金属からなる第２の電極層である
    　誘電体デバイスの製造方法。
  5. 　請求項１に記載の誘電体デバイスの製造方法であって、
    　前記誘電体層は、チタン酸ジルコン酸鉛系材料で形成される
    　誘電体デバイスの製造方法。
  6. 　請求項１に記載の誘電体デバイスの製造方法であって、
    　前記エッチングガスは、フッ化炭素系ガスに六フッ化イオウガスを添加した混合ガスである
    　誘電体デバイスの製造方法。
  7. 　請求項１に記載の誘電体デバイスの製造方法であって、さらに、
    　前記誘電体層をエッチングした後、前記誘電体層を酸素雰囲気中でアニールする
    　誘電体デバイスの製造方法。
PCT/JP2011/074533 2010-10-26 2011-10-25 誘電体デバイスの製造方法 WO2012057127A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012540868A JPWO2012057127A1 (ja) 2010-10-26 2011-10-25 誘電体デバイスの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-239373 2010-10-26
JP2010239373 2010-10-26

Publications (1)

Publication Number Publication Date
WO2012057127A1 true WO2012057127A1 (ja) 2012-05-03

Family

ID=45993834

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/074533 WO2012057127A1 (ja) 2010-10-26 2011-10-25 誘電体デバイスの製造方法

Country Status (3)

Country Link
JP (1) JPWO2012057127A1 (ja)
TW (1) TW201232622A (ja)
WO (1) WO2012057127A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014162998A1 (ja) * 2013-04-01 2014-10-09 富士フイルム株式会社 圧電体膜のエッチング方法および圧電素子の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222283A (ja) * 2005-02-10 2006-08-24 Toshiba Corp 半導体装置の製造方法
JP2009212289A (ja) * 2008-03-04 2009-09-17 Fujifilm Corp ドライエッチング方法及びドライエッチング装置
JP2009277896A (ja) * 2008-05-15 2009-11-26 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
JP2009290027A (ja) * 2008-05-29 2009-12-10 Rohm Co Ltd 半導体装置およびその製造方法、および光変調装置およびその製造方法
JP2010092972A (ja) * 2008-10-06 2010-04-22 Fujitsu Microelectronics Ltd 半導体装置とその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222283A (ja) * 2005-02-10 2006-08-24 Toshiba Corp 半導体装置の製造方法
JP2009212289A (ja) * 2008-03-04 2009-09-17 Fujifilm Corp ドライエッチング方法及びドライエッチング装置
JP2009277896A (ja) * 2008-05-15 2009-11-26 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
JP2009290027A (ja) * 2008-05-29 2009-12-10 Rohm Co Ltd 半導体装置およびその製造方法、および光変調装置およびその製造方法
JP2010092972A (ja) * 2008-10-06 2010-04-22 Fujitsu Microelectronics Ltd 半導体装置とその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014162998A1 (ja) * 2013-04-01 2014-10-09 富士フイルム株式会社 圧電体膜のエッチング方法および圧電素子の製造方法
JP2014203839A (ja) * 2013-04-01 2014-10-27 富士フイルム株式会社 圧電体膜のエッチング方法および圧電素子の製造方法
US9620704B2 (en) 2013-04-01 2017-04-11 Fujifilm Corporation Method for etching piezoelectric film and method for manufacturing piezoelectric element

Also Published As

Publication number Publication date
TW201232622A (en) 2012-08-01
JPWO2012057127A1 (ja) 2014-05-12

Similar Documents

Publication Publication Date Title
JP4553143B2 (ja) 圧電アクチュエータの製造方法、インクジェット式記録ヘッド
JP3122579B2 (ja) Ｐｔ膜のエッチング方法
EP0786805A2 (en) Method of plasma etching a film made of one of a ferroelectric material, high dielectric constant material or platinum
US8053955B2 (en) Piezoelectric device and method of production thereof
US20030077843A1 (en) Method of etching conductive layers for capacitor and semiconductor device fabrication
US6296777B1 (en) Structuring process
JPH09266200A (ja) 半導体装置の製造方法
US20090223931A1 (en) Dry etching method and apparatus
JP4596167B2 (ja) キャパシタの製造方法
WO2012057127A1 (ja) 誘電体デバイスの製造方法
JP5733943B2 (ja) 誘電体デバイスの製造方法
JP5766027B2 (ja) ドライエッチング方法及びデバイス製造方法
WO2012086169A1 (ja) 誘電体デバイスの製造方法及びアッシング方法
JP2006060203A (ja) ＦｅＲＡＭ用途のためのＰｔ／ＰＧＯエッチングプロセス
JP2008251889A (ja) キャパシタの製造方法
JP5800710B2 (ja) 圧電素子の製造方法
JP2012114156A (ja) 圧電素子の製造方法
JP2012156348A (ja) 誘電体デバイスの製造方法及びエッチング方法
US20090061632A1 (en) Methods for cleaning etch residue deposited by wet etch processes for high-k dielectrics
JP2006060202A (ja) ＦｅＲＡＭ用途のためのイリジウムエッチング
KR100844937B1 (ko) 반도체 소자 제조 방법
JP2006222283A (ja) 半導体装置の製造方法
Werbaneth et al. PZT stack etch for MEMS devices in a capacitively coupled high-density plasma reactor
JP2014060210A (ja) ドライエッチング方法および圧電デバイスの製造方法
JP2004312010A (ja) Ｐｇｏ薄膜に応用するアルミニウム上部電極

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11836260

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012540868

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11836260

Country of ref document: EP

Kind code of ref document: A1