JP2012156348A - 誘電体デバイスの製造方法及びエッチング方法 - Google Patents
誘電体デバイスの製造方法及びエッチング方法 Download PDFInfo
- Publication number
- JP2012156348A JP2012156348A JP2011014837A JP2011014837A JP2012156348A JP 2012156348 A JP2012156348 A JP 2012156348A JP 2011014837 A JP2011014837 A JP 2011014837A JP 2011014837 A JP2011014837 A JP 2011014837A JP 2012156348 A JP2012156348 A JP 2012156348A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- dielectric
- electrode layer
- dielectric layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】強誘電体と電極との間のエッチング選択性を高め、強誘電体を高精度にエッチングすることができる誘電体デバイスの製造方法及びエッチング方法を提供する。
【解決手段】金属からなる第1の電極層2の上に酸化物からなる誘電体層3を形成し、誘電体層3の上にエッチングマスク4を形成し、CHF3を含むエッチングガスのプラズマによってエッチングマスク4を介して誘電体層3をエッチングすることで、前記第1の電極層2を露出させる。
【選択図】図1
【解決手段】金属からなる第1の電極層2の上に酸化物からなる誘電体層3を形成し、誘電体層3の上にエッチングマスク4を形成し、CHF3を含むエッチングガスのプラズマによってエッチングマスク4を介して誘電体層3をエッチングすることで、前記第1の電極層2を露出させる。
【選択図】図1
Description
本発明は、例えばメモリ素子、圧電素子等の誘電体デバイスの製造方法及びエッチング方法に関する。
近年、メモリ素子や圧電素子などの誘電体デバイスは、誘電体層が一対の電極層で挟まれた構造を有する。この種の誘電体デバイスは、上部電極層及び誘電体層が所定の形状にエッチングされることで、メモリセル、圧電デバイス等として使用される。上部電極層及び誘電体層のエッチングには、有機レジストを用いたドライエッチングが広く知られており、誘電体層のエッチングには塩素系ガス等が用いられている(例えば下記特許文献1参照)。
しかしながら、メモリ素子を構成するチタン酸バリウムストロンチウム(BaSrTiO3、BST)、圧電素子を構成するチタン酸ジルコン酸鉛(Pb(Zr,Ti)O3、PZT)等の強誘電体はいずれも難エッチング材料と呼ばれ、ハロゲンガスとの反応性に乏しく、そのためエッチングレートが遅いという問題があった。
また、素子形態によっては、上部電極と強誘電体をエッチングし、下部電極をエッチングせずに残したい場合がある。このような場合、強誘電体と下部電極との間のエッチング選択性が低いため、強誘電体層を精度よくエッチングすることができず、したがって所望とする素子特性を得ることが困難であった。
以上のような事情に鑑み、本発明の目的は、強誘電体と電極との間のエッチング選択性を高め、強誘電体を高精度にエッチングすることができる誘電体デバイスの製造方法及びエッチング方法を提供することにある。
上記目的を達成するため、本発明の一形態に係る誘電体デバイスの製造方法は、金属からなる第1の電極層の上に酸化物からなる誘電体層を形成する工程を含む。
上記誘電体層の上にエッチングマスクが形成される。
CHF3を含むエッチングガスのプラズマによって上記エッチングマスクを介して上記誘電体層をエッチングすることで、上記第1の電極層が露出させられる。
上記誘電体層の上にエッチングマスクが形成される。
CHF3を含むエッチングガスのプラズマによって上記エッチングマスクを介して上記誘電体層をエッチングすることで、上記第1の電極層が露出させられる。
本発明の一形態に係る誘電体のエッチング方法は、金属からなる第1の電極層の上に形成された酸化物からなる誘電体層の上にエッチングマスクを形成する工程を含む。
CHF3を含むエッチングガスのプラズマによって上記エッチングマスクを介して上記誘電体層をエッチングすることで、上記第1の電極層が露出させられる。
CHF3を含むエッチングガスのプラズマによって上記エッチングマスクを介して上記誘電体層をエッチングすることで、上記第1の電極層が露出させられる。
本発明の一実施形態に係る誘電体デバイスの製造方法は、金属からなる第1の電極層の上に酸化物からなる誘電体層を形成する工程を含む。
上記誘電体層の上にエッチングマスクが形成される。
CHF3を含むエッチングガスのプラズマによって上記エッチングマスクを介して上記誘電体層をエッチングすることで、上記第1の電極層が露出させられる。
上記誘電体層の上にエッチングマスクが形成される。
CHF3を含むエッチングガスのプラズマによって上記エッチングマスクを介して上記誘電体層をエッチングすることで、上記第1の電極層が露出させられる。
上記誘電体デバイスの製造方法においては、エッチングガスとして、CHF3を含むエッチングガスが用いられる。このようなエッチングガスを用いることで誘電体層と第1の電極層との間のエッチング選択性が高まり、第1の電極層のオーバーエッチングが回避され、誘電体層が高精度にエッチングされる。
上記エッチングガスは特に限定されず、CHF3を含んでいればよい。上記エッチングガスは例えばCHF3の単独ガスでもよいし、CHF3とアルゴン等の不活性ガスとの混合ガスでもよい。アルゴン混合ガスを用いることによってスパッタ効果が高まり、誘電体層のエッチングレートを高めることができる。
さらに、CHF3を20%以上含む上記エッチングガスを用いることによって、高いエッチング選択比を維持しつつ誘電体層のエッチングレートの向上を図ることができる。
誘電体層のエッチングマスクは、典型的には、レジストマスクである。その一方で、上記エッチングマスクに金属からなる第2の電極層が用いられてもよい。この場合、誘電体のエッチング工程においてレジストマスク等のエッチングマスクを別途形成する必要がなくなり、工程の簡素化および生産性の向上を図ることができる。
上記誘電体層は、チタン酸バリウムストロンチウム(BaSrTiO3、BST)で形成されることで、優れた強誘電体メモリ素子を作製することができる。上記誘電体層は、これ以外に、チタン酸ジルコン酸鉛(PZT:Pb(Zr,Ti)O3)等であってもよい。
本発明の一実施形態に係る誘電体のエッチング方法は、金属からなる第1の電極層の上に形成された酸化物からなる誘電体層の上にエッチングマスクを形成する工程を含む。
CHF3を含むエッチングガスのプラズマによって上記エッチングマスクを介して上記誘電体層をエッチングすることで、上記第1の電極層が露出させられる。
CHF3を含むエッチングガスのプラズマによって上記エッチングマスクを介して上記誘電体層をエッチングすることで、上記第1の電極層が露出させられる。
上記誘電体のエッチング方法においては、エッチングガスとして、CHF3を含むエッチングガスが用いられる。このようなエッチングガスを用いることで誘電体層と第1の電極層との間のエッチング選択性が高まり、第1の電極層のオーバーエッチングが回避され、誘電体層が高精度にエッチングされる。
以下、図面を参照しながら、本発明の実施形態を説明する。
<第1の実施形態>
図1は、本発明の一実施形態に係る誘電体デバイスの製造方法を説明する概略工程図である。本実施形態では、誘電体デバイスとして、強誘電体層を一対の電極で挟み込んだ構造を有するメモリ素子を例に挙げて説明する。
図1は、本発明の一実施形態に係る誘電体デバイスの製造方法を説明する概略工程図である。本実施形態では、誘電体デバイスとして、強誘電体層を一対の電極で挟み込んだ構造を有するメモリ素子を例に挙げて説明する。
本実施形態に係る誘電体デバイスの製造方法は、積層体の作製工程と、誘電体層のエッチング工程とを有する。
[積層体の作製工程]
図1(A)は、積層体の作製工程を示している。この工程では、基板1上に、下部電極層2(第1の電極層)と、誘電体層3との積層構造を有する積層体Lが作製される。基板1は、ガラス基板でもよいし、シリコン基板等の半導体基板でもよい。
図1(A)は、積層体の作製工程を示している。この工程では、基板1上に、下部電極層2(第1の電極層)と、誘電体層3との積層構造を有する積層体Lが作製される。基板1は、ガラス基板でもよいし、シリコン基板等の半導体基板でもよい。
下部電極層2は、Pt(白金)、Ir(イリジウム)等の金属材料で形成される。本実施形態において下部電極層2は、Ptで形成される。下部電極層2は、例えばスパッタ法、真空蒸着法、CVD法等の薄膜形成方法によって、基板1の上に形成される。下部電極層2の厚みは特に限定されず、例えば0.05〜0.30μmである。
誘電体層3は、チタン酸バリウムストロンチウム(BaSrTiO3、BST)で形成される。これ以外にも、チタン酸ジルコン酸鉛(PZT:Pb(Zr,Ti)O3)等の他の強誘電体材料で誘電体層3が形成されてもよい。誘電体層3は、スパッタ法、CVD法、ゾルゲル法などの薄膜形成方法によって、下部電極層2の上に形成される。誘電体層3の厚みは特に限定されず、例えば0.5〜5.0μmである。
[誘電体層のエッチング工程]
図1(B)及び(C)は、誘電体層3をエッチングし、下部電極層2を露出させる工程を示している。図1(B)に示すように、誘電体層3の上に、所定形状のレジストマスク4が形成される。レジストマスク4は、感光性有機フォトレジスト(PR)の塗布、露光、現像等の処理を経ることによって所定形状にパターニングされる。上記フォトレジストは、ドライフィルムレジストであってもよい。レジストマスク4の厚みは特に限定されず、例えば1.0〜10μmである。
図1(B)及び(C)は、誘電体層3をエッチングし、下部電極層2を露出させる工程を示している。図1(B)に示すように、誘電体層3の上に、所定形状のレジストマスク4が形成される。レジストマスク4は、感光性有機フォトレジスト(PR)の塗布、露光、現像等の処理を経ることによって所定形状にパターニングされる。上記フォトレジストは、ドライフィルムレジストであってもよい。レジストマスク4の厚みは特に限定されず、例えば1.0〜10μmである。
誘電体層3のエッチング工程は、図2に示すような構成のドライエッチング装置が使用される。
図2に示すように、ドライエッチング装置10は、真空チャンバ11を有する。真空チャンバ11は、真空ポンプ12に接続されており、内部を所定の減圧雰囲気に維持することが可能である。真空チャンバ11の内部には、積層体Lが形成された基板1を支持するためのステージ13が設置されている。ステージ13は、マッチング回路14を介して高周波電源15と接続されており、ステージ13に所定のバイアス電力が入力可能とされる。ステージ13には更に、チラー16が接続されており、冷却されたHeガスにより、ステージ13上の基板1が所定温度に冷却可能とされる。
ステージ13の上面と対向する真空チャンバ11の天面部分は、石英等の誘電体材料で形成された窓17で覆われており、窓17の直上にはアンテナコイル18が設置されている。アンテナコイル18は、マッチング回路19を介して高周波電源20から電力の供給を受け、ガス導入ライン21を介して真空チャンバ11の内部へ導入されたエッチングガスのプラズマを発生させる。これにより、ステージ13上の基板1の表面がエッチングされる。ステージ13の周囲には、真空チャンバ11の内壁面へのエッチング反応物の付着を防止するための防着板22が設置されている。
誘電体層3のエッチングには、CHF3を含むエッチングガスが用いられる。エッチング条件は特に限定されず、例えば、圧力は0.3から0.7Pa、ガス導入量は50sccm、アンテナパワー(アンテナコイル18に供給される電力)は600W、バイアスパワー(ステージ13に供給される電力)は300W、チラー温度(基板温度)は20℃である。
上記エッチングガスは特に限定されず、CHF3を含んでいればよい。例えばCHF3の単独ガスでもよいし、CHF3とアルゴン等の不活性ガスとの混合ガスでもよい。このようなエッチングガスを用いることで、誘電体層3と下部電極層2とのエッチング選択性が高まり、下部電極層2のオーバーエッチングが回避される。これにより下部電極層2が誘電体層3のエッチングストッパ層として効果的に機能するため、誘電体層3が高精度にエッチングされる。
上記エッチングガスにアルゴンを添加することによってスパッタ効果が高まり、誘電体層3のエッチングレートを高めることができる。同時に下部電極層2のエッチングレートも高まり誘電体層3とのエッチング選択比が低下する恐れがあるが、CHF3を20%以上含むCHF3とアルゴンとの混合ガスを上記エッチングガスとして用いることによってそれを防ぐことができ、高いエッチング選択比を維持しつつ誘電体層3のエッチングレートの向上を図ることができる。ただし、アルゴン添加による誘電体層3及び下部電極層2のエッチングレートは、バイアスパワーでもある程度調整することができる。
また上記エッチングガスには、アルゴンの代替としてキセノンやクリプトン等の希ガスや、プロセスに影響がない場合には窒素ガス等を用いることができる。
図3は、誘電体層3を構成するBST膜と下部電極層2を構成するPt膜とを各種エッチングガスで所定時間エッチングしたときの強誘電体メモリ素子Pの形状を模式的に表した図である。図3(A)では、BCl3及びC4F8のガス流量がそれぞれ35sccm、15sccmのエッチングガスを用いている。図3(B)では、CHF3及びアルゴンのガス流量がそれぞれ10sccm、40sccmの混合ガスを用いている。ガス種以外の条件はいずれも共通であり、エッチング圧力は0.5Pa、アンテナパワーは600W、バイアスパワーは300Wとした。
図3(A)に示すように、エッチングガスがBCl3及びC4F8である場合、誘電体層3と下部電極層2のエッチング選択比が低く、下部電極層2がオーバーエッチされている。この場合のBSTエッチレートは約40nm/min、Ptエッチレートは約40nm/minで選択比はおよそ1となる。
一方、図3(B)に示すように、エッチングガスがCHF3とアルゴンの混合ガスである場合、誘電体層3と下部電極層2のエッチング選択比が高く、下部電極層2のエッチングが抑えられている。この場合のBSTエッチレートは約50nm/min、Ptエッチレートは約30nm/minで選択比はおよそ1.7となる。
したがって、CHF3とアルゴンの混合ガスであってCHF3を20%以上含むガスをエッチングガスとして用いることによって、高いエッチング選択比を維持しつつ誘電体層3のレートの向上を図ることが可能となる。
誘電体層3のエッチング工程の終了後、レジストマスクが除去されることで、基板1上に強誘電体メモリ素子P(図1(C))が作製される。強誘電体メモリ素子Pは、例えば、携帯機器用マイクロ波デバイスや赤外線用焦電素子等に用いられる。
<第2の実施形態>
図4は、本発明の第2の実施形態に係る誘電体デバイスの製造方法を説明する概略工程図である。本実施形態では、第1の実施形態の構成および作用と同様な部分についてはその説明を省略または簡略化し、第1の実施形態と異なる部分を中心に説明する。
図4は、本発明の第2の実施形態に係る誘電体デバイスの製造方法を説明する概略工程図である。本実施形態では、第1の実施形態の構成および作用と同様な部分についてはその説明を省略または簡略化し、第1の実施形態と異なる部分を中心に説明する。
本実施形態に係る誘電体デバイスの製造方法は、積層体Lの作製工程(図4(A))と、上部電極層5のエッチング工程(図4(B),(C))と、誘電体層3のエッチング工程(図4(D))とを有する。本実施形態は、レジストマスク4が上部電極層5の上部に形成されるという点で、第1の実施形態と異なる。
上部電極層5は、Pt(白金)、Ir(イリジウム)等の金属材料で形成される。本実施形態において上部電極層5は、Ptで形成される。上部電極層5は、例えばスパッタ法、真空蒸着法、CVD法等の薄膜形成方法によって、誘電体層3の上に形成される。上部電極層5の厚みは特に限定されず、例えば0.05〜0.30μmである。
本実施形態において、上部電極層5のエッチング方法は、ドライエッチング法でもよいし、ウェットエッチング法でもよい。本実施形態では、例えば塩素(Cl2)とアルゴン(Ar)の混合ガスのプラズマによって、上部電極層5が形成される。
上部電極層5のエッチング工程の終了後、誘電体層3をエッチングし、下部電極層2を露出させる工程が実施される。
この工程では、上部電極層5のエッチングマスクに用いたレジストマスク4が、誘電体層3のエッチングマスクとして使用されてもよいし、別途形成されたレジストマスクが使用されてもよい。あるいは、後述するようにパターニングされた上部電極層5が誘電体層3のエッチングマスクとして用いられてもよい。
本実施形態においても誘電体層3のエッチングガスにはCHF3を含むガスが用いられる。このようなエッチングガスを用いることで、誘電体層3と下部電極層2とのエッチング選択性が高まり、下部電極層2のオーバーエッチングが回避され、誘電体層3が高精度にエッチングされる。
<第3の実施形態>
図5は、本発明の第3の実施形態に係る誘電体デバイスの製造方法を説明する概略工程図である。本実施形態では、第1の実施形態の構成および作用と同様な部分についてはその説明を省略または簡略化し、第1の実施形態と異なる部分を中心に説明する。
図5は、本発明の第3の実施形態に係る誘電体デバイスの製造方法を説明する概略工程図である。本実施形態では、第1の実施形態の構成および作用と同様な部分についてはその説明を省略または簡略化し、第1の実施形態と異なる部分を中心に説明する。
本実施形態に係る誘電体デバイスの製造方法は、積層体Lの作製工程(図5(A))と、上部電極層5のエッチング工程(図5(B),(C))と、誘電体層3のエッチング工程(図5(D))とを有する。本実施形態は、誘電体層3のエッチングマスクに、パターニングされた上部電極層5を用いるという点で、第1の実施形態と異なる。
本実施形態においても誘電体層3のエッチングガスにはCHF3を含むガスが用いられる。これらのエッチングガスは、金属(本例ではPt)で形成される上部電極層5に対して誘電体層3のエッチング選択性が高いため、上部電極層5は誘電体層3のエッチングマスクとして効果的に機能する。
したがって本実施形態によれば、誘電体層3のエッチング工程においてレジストマスク等のエッチングマスクを別途形成する必要がなくなり、工程の簡素化および生産性の向上を図ることができる。
以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、本発明の技術的思想に基づいて種々の変形が可能である。
例えば以上の実施形態では、誘電体デバイスとして強誘電体メモリ素子を例に挙げて説明したが、これに限られず、例えば圧電素子、コンデンサ等の各種電子デバイスにも本発明は適用可能である。
またドライエッチング装置10は上述の構成例に限られず、誘導結合型(ICP)、容量結合型(CCP)、磁気中性線放電型(NLD)等の各種エッチング装置が適用可能である。
1…基板
2…下部電極層
3…誘電体層
4…レジストマスク
5…上部電極層
10…ドライエッチング装置
2…下部電極層
3…誘電体層
4…レジストマスク
5…上部電極層
10…ドライエッチング装置
Claims (8)
- 金属からなる第1の電極層の上に酸化物からなる誘電体層を形成し、
前記誘電体層の上にエッチングマスクを形成し、
CHF3を含むエッチングガスのプラズマによって前記エッチングマスクを介して前記誘電体層をエッチングすることで、前記第1の電極層を露出させる
誘電体デバイスの製造方法。 - 請求項1に記載の誘電体デバイスの製造方法であって、
前記エッチングガスは、CHF3である
誘電体デバイスの製造方法。 - 請求項1に記載の誘電体デバイスの製造方法であって、
前記エッチングガスは、CHF3とアルゴンとの混合ガスである
誘電体デバイスの製造方法。 - 請求項3に記載の誘電体デバイスの製造方法であって、
前記エッチングガスは、CHF3を20%以上含む
誘電体デバイスの製造方法。 - 請求項1から請求項4の何れか一項に記載の誘電体デバイスの製造方法であって、
前記エッチングマスクは、レジストマスクで形成される
誘電体デバイスの製造方法。 - 請求項1から請求項4の何れか一項に記載の誘電体デバイスの製造方法であって、
前記エッチングマスクは、金属からなる第2の電極層である
誘電体デバイスの製造方法。 - 請求項1に記載の誘電体デバイスの製造方法であって、
前記誘電体層は、チタン酸バリウムストロンチウムで形成される
誘電体デバイスの製造方法。 - 金属からなる第1の電極層の上に形成された酸化物からなる誘電体層の上にエッチングマスクを形成し、
CHF3を含むエッチングガスのプラズマによって前記エッチングマスクを介して前記誘電体層をエッチングすることで、前記第1の電極層を露出させる
誘電体のエッチング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011014837A JP2012156348A (ja) | 2011-01-27 | 2011-01-27 | 誘電体デバイスの製造方法及びエッチング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011014837A JP2012156348A (ja) | 2011-01-27 | 2011-01-27 | 誘電体デバイスの製造方法及びエッチング方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012156348A true JP2012156348A (ja) | 2012-08-16 |
Family
ID=46837755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011014837A Pending JP2012156348A (ja) | 2011-01-27 | 2011-01-27 | 誘電体デバイスの製造方法及びエッチング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012156348A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002252211A (ja) * | 2001-02-23 | 2002-09-06 | Nec Corp | 半導体装置の製造方法 |
JP2002359360A (ja) * | 2001-03-30 | 2002-12-13 | Seiko Epson Corp | 強誘電体メモリ及びその製造方法 |
JP2010219153A (ja) * | 2009-03-13 | 2010-09-30 | Fujifilm Corp | 圧電素子及びその製造方法並びにインクジェットヘッド |
JP2012033693A (ja) * | 2010-07-30 | 2012-02-16 | Hitachi Cable Ltd | 圧電体薄膜ウェハの製造方法、圧電体薄膜素子、及び圧電体薄膜デバイス |
JP2012059851A (ja) * | 2010-09-08 | 2012-03-22 | Hitachi Cable Ltd | 圧電体薄膜の加工方法 |
-
2011
- 2011-01-27 JP JP2011014837A patent/JP2012156348A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002252211A (ja) * | 2001-02-23 | 2002-09-06 | Nec Corp | 半導体装置の製造方法 |
JP2002359360A (ja) * | 2001-03-30 | 2002-12-13 | Seiko Epson Corp | 強誘電体メモリ及びその製造方法 |
JP2010219153A (ja) * | 2009-03-13 | 2010-09-30 | Fujifilm Corp | 圧電素子及びその製造方法並びにインクジェットヘッド |
JP2012033693A (ja) * | 2010-07-30 | 2012-02-16 | Hitachi Cable Ltd | 圧電体薄膜ウェハの製造方法、圧電体薄膜素子、及び圧電体薄膜デバイス |
JP2012059851A (ja) * | 2010-09-08 | 2012-03-22 | Hitachi Cable Ltd | 圧電体薄膜の加工方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100413649B1 (ko) | 반도체장치의제조방법 | |
JP3122579B2 (ja) | Pt膜のエッチング方法 | |
US20030077843A1 (en) | Method of etching conductive layers for capacitor and semiconductor device fabrication | |
US8053955B2 (en) | Piezoelectric device and method of production thereof | |
JP3108374B2 (ja) | 半導体装置の製造方法 | |
US20160315201A1 (en) | Display device | |
WO2013073193A1 (ja) | 半導体装置の製造方法 | |
US20090223931A1 (en) | Dry etching method and apparatus | |
US20030047532A1 (en) | Method of etching ferroelectric layers | |
JP5766027B2 (ja) | ドライエッチング方法及びデバイス製造方法 | |
WO2012086169A1 (ja) | 誘電体デバイスの製造方法及びアッシング方法 | |
JP2012156348A (ja) | 誘電体デバイスの製造方法及びエッチング方法 | |
JP5733943B2 (ja) | 誘電体デバイスの製造方法 | |
US6071828A (en) | Semiconductor device manufacturing method including plasma etching step | |
US20130065023A1 (en) | Etching high k dielectric films with reduced likelihood of delamination | |
JP2006060203A (ja) | FeRAM用途のためのPt/PGOエッチングプロセス | |
JP2006005152A (ja) | 強誘電体キャパシタ、強誘電体キャパシタの製造方法および強誘電体メモリの製造方法 | |
WO2012057127A1 (ja) | 誘電体デバイスの製造方法 | |
TW582072B (en) | Method for fabrication semiconductor device | |
JP6059875B2 (ja) | 圧電素子の製造方法 | |
JP5800710B2 (ja) | 圧電素子の製造方法 | |
JP2003174095A (ja) | 容量素子の製造方法 | |
JP2006080408A (ja) | 半導体装置の製造方法 | |
KR100259820B1 (ko) | 반도체 소자용 전극물질의 식각방법 | |
JPH0589662A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140826 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150303 |