JP2006080408A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006080408A JP2006080408A JP2004264819A JP2004264819A JP2006080408A JP 2006080408 A JP2006080408 A JP 2006080408A JP 2004264819 A JP2004264819 A JP 2004264819A JP 2004264819 A JP2004264819 A JP 2004264819A JP 2006080408 A JP2006080408 A JP 2006080408A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- etching
- temperature
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 128
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 34
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 44
- 229910052697 platinum Inorganic materials 0.000 claims description 10
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 229910052741 iridium Inorganic materials 0.000 claims description 4
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims 2
- 150000001875 compounds Chemical class 0.000 claims 2
- 239000007789 gas Substances 0.000 claims 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 229910001882 dioxygen Inorganic materials 0.000 claims 1
- 229910000457 iridium oxide Inorganic materials 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 50
- 230000006866 deterioration Effects 0.000 abstract description 14
- 239000000460 chlorine Substances 0.000 description 27
- 230000010287 polarization Effects 0.000 description 19
- 238000004544 sputter deposition Methods 0.000 description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 238000012546 transfer Methods 0.000 description 11
- 229910010037 TiAlN Inorganic materials 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- -1 DC power 1000 W Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 230000003064 anti-oxidating effect Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000006722 reduction reaction Methods 0.000 description 2
- 238000003980 solgel method Methods 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical compound [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7687—Thin films associated with contacts of capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】 強誘電体キャパシタを含む半導体装置の製造方法において、強誘電体膜の劣化を原因とするリーク電流を抑制することにある。
【解決手段】 半導体基板に回路素子を形成するステップと、半導体基板上に回路素子を覆う第１絶縁膜を形成するステップと、第１絶縁膜上に第１電極を形成するステップと、第１電極上に強誘電体膜を形成するステップと、強誘電体膜上に第２電極を形成するステップと、第２電極上に所定のパターンを有するマスク膜を形成するステップと、半導体基板の温度または半導体基板を載置する載置電極の温度を第１温度とし、マスク膜をマスクとして第２電極をエッチングするステップと、半導体基板の温度または半導体基板を載置する載置電極の温度を第１温度以下の第２温度とし、マスク膜をマスクとして強誘電体膜をエッチングするステップと、半導体基板の温度または半導体基板を載置する載置電極の温度を第１温度と略同一の第３温度とし、マスク膜をマスクとして第１電極をエッチングするステップとを含むことを特徴とする半導体装置の製造方法。
【選択図】 図２
【解決手段】 半導体基板に回路素子を形成するステップと、半導体基板上に回路素子を覆う第１絶縁膜を形成するステップと、第１絶縁膜上に第１電極を形成するステップと、第１電極上に強誘電体膜を形成するステップと、強誘電体膜上に第２電極を形成するステップと、第２電極上に所定のパターンを有するマスク膜を形成するステップと、半導体基板の温度または半導体基板を載置する載置電極の温度を第１温度とし、マスク膜をマスクとして第２電極をエッチングするステップと、半導体基板の温度または半導体基板を載置する載置電極の温度を第１温度以下の第２温度とし、マスク膜をマスクとして強誘電体膜をエッチングするステップと、半導体基板の温度または半導体基板を載置する載置電極の温度を第１温度と略同一の第３温度とし、マスク膜をマスクとして第１電極をエッチングするステップとを含むことを特徴とする半導体装置の製造方法。
【選択図】 図２
Description
本発明は、半導体装置の製造方法、特に、強誘電体キャパシタを含む半導体装置の製造方法に関する。
従来の強誘電体をキャパシタに用いた半導体メモリーは、例えば、特許文献１、２及び３に記載されている。
特許文献１には、絶縁膜に形成された開口部に埋め込まれるとともに絶縁膜表面に形成されたＴｉＮ層からなるプラグ電極層と、白金からなる下部電極と、ＰＺＴ膜からなる強誘電体膜と、白金、ＴｉＮ、ＷまたはＡｌなどからなる上部電極層を順次形成し、レジストをマスクとして一括でドライエッチングする強誘電体キャパシタのエッチング方法が記載されている。この製造方法では、ＴｉＮ層を開口部に埋め込むとともに絶縁膜表面にも形成することにより、下部電極、強誘電体膜、上部電極を平坦に形成する。これにより、上部電極と下部電極との間隔を所定距離に保ち、上部電極と下部電極との間でリーク電流が流れることを防止している。
特許文献１には、絶縁膜に形成された開口部に埋め込まれるとともに絶縁膜表面に形成されたＴｉＮ層からなるプラグ電極層と、白金からなる下部電極と、ＰＺＴ膜からなる強誘電体膜と、白金、ＴｉＮ、ＷまたはＡｌなどからなる上部電極層を順次形成し、レジストをマスクとして一括でドライエッチングする強誘電体キャパシタのエッチング方法が記載されている。この製造方法では、ＴｉＮ層を開口部に埋め込むとともに絶縁膜表面にも形成することにより、下部電極、強誘電体膜、上部電極を平坦に形成する。これにより、上部電極と下部電極との間隔を所定距離に保ち、上部電極と下部電極との間でリーク電流が流れることを防止している。
特許文献２には、下層白金電極、強誘電体膜、上層白金膜、及びチタン膜を順次形成し、チタン膜をパターニングし、パターニングされたチタン膜をマスクとして、Ｃｌ２とＯ２の混合ガスのプラズマを用いたドライエッチング法により、下層白金電極、強誘電体膜、上層白金電極を連続して一括でエッチングする強誘電体キャパシタのエッチング方法が記載されている。強誘電体キャパシタのエッチングにおいて、酸化し易いチタン膜をエッチングマスクとして用いることにより、チタン膜が酸化されてエッチング速度が遅くなる一方、エッチング対象膜（下層白金電極、強誘電体膜、上層白金膜）については大きなエッチング速度が確保され、エッチング対象膜とエッチングマスク膜との選択比を大きくし、加工精度を向上させている。
特許文献３には、Ｉｒ／ＩｒＯ２からなる下部電極と、ＰＺＴ膜と、Ｉｒ／ＩｒＯ２からなる上部電極とを備えた強誘電体キャパシタのエッチング方法が記載されている。このエッチング方法では、ＢＣｌ３とＣｌ２の混合ガスを用いてＰＺＴ膜をドライエッチングすることにより、エッチング面に除去物質が発生することを防止している。また、Ｉｒ／ＩｒＯ２のドライエッチングにフッ素を添加したＢＣｌ３とＣｌ２との混合ガスを用いることにより、レジスト側壁にＩｒが再付着することを防止している。
特開平５−２９９６０１号公報（第８−１０頁、第２０図、第８３図）
特開平９−２６６２００号公報（第３−４頁、第１図）
特開平９−２５１９８３号公報（第２−３頁、第１−２図）
しかしながら、特許文献１及び２に記載のエッチング方法のように上部電極、強誘電体膜及び下部電極からなる積層構造膜を一括で加工してキャパシタを形成する方法では、強誘電体膜をドライエッチングする際、下部電極をドライエッチングする際に、還元性のあるＣｌ２によって強誘電体膜にダメージ層が形成される。ダメージ層は、加工後の強誘電体膜の露出する側面から内部に侵入するように形成され、ダメージ層では、強誘電体膜本来の誘電分極特性が失われたり、上部電極から下部電極への電流リークのパスとなる。この結果、キャパシタ面積に対して有効な分極特性が得られない虞がある。特に、ダメージ層は、小面積のキャパシタにも大面積のキャパシタと同程度の面積で形成されるので、小面積化する程、キャパシタの有効面積に対するダメージ層の面積の割合が大きくなり、誘電分極特性の劣化、電流リーク増大等の特性劣化を招きやすくなる。従って、高集積化のために微細化された強誘電体キャパシタにおいては、有効面積におけるダメージ層の占有率がより増加するため、誘電分極特性の悪化、電流リーク増大の問題が一層顕著に表れると思われる。
なお、特許文献３には、強誘電体キャパシタ形成において積層構造膜を一括でドライエッチングする際の問題点について記載されていない。
本発明に係る半導体装置の製造方法は、半導体基板に回路素子を形成するステップと、半導体基板上に回路素子を覆う第１絶縁膜を形成するステップと、第１絶縁膜上に第１電極を形成するステップと、第１電極上に強誘電体膜を形成するステップと、
強誘電体膜上に第２電極を形成するステップと、第２電極上に所定のパターンを有するマスク膜を形成するステップと、半導体基板の温度または半導体基板を載置する載置電極の温度を第１温度とし、マスク膜をマスクとして第２電極をエッチングするステップと、半導体基板の温度または半導体基板を載置する載置電極の温度を第１温度以下の第２温度とし、マスク膜をマスクとして強誘電体膜をエッチングするステップと、半導体基板の温度または半導体基板を載置する載置電極の温度を第１温度と略同一の第３温度とし、マスク膜をマスクとして第１電極をエッチングするステップと、を含むことを特徴とする。
強誘電体膜上に第２電極を形成するステップと、第２電極上に所定のパターンを有するマスク膜を形成するステップと、半導体基板の温度または半導体基板を載置する載置電極の温度を第１温度とし、マスク膜をマスクとして第２電極をエッチングするステップと、半導体基板の温度または半導体基板を載置する載置電極の温度を第１温度以下の第２温度とし、マスク膜をマスクとして強誘電体膜をエッチングするステップと、半導体基板の温度または半導体基板を載置する載置電極の温度を第１温度と略同一の第３温度とし、マスク膜をマスクとして第１電極をエッチングするステップと、を含むことを特徴とする。
この製造方法では、強誘電体キャパシタの第１及び第２電極を第２温度以上の第１温度及び第３温度でそれぞれエッチングすることにより、第１及び第２電極を高速でエッチングすることが可能である。また、強誘電体キャパシタの第１及び第２電極を第２温度以上の第１温度及び第３温度でそれぞれエッチングすることにより、第１及び第２電極のエッチング時に電極材料の揮発性を向上させ、パターン内角を９０度に近づける。また、強誘電体膜を第１温度以下の第２温度でエッチングすることにより、強誘電体膜にリーク電流のパスとなるような劣化が起こることを抑制し、強誘電体膜の劣化を原因とするリーク電流を抑制する。
本発明によれば、強誘電体膜にリーク電流のパスとなるような劣化が起こることを抑制し、強誘電体膜の劣化を原因とするリーク電流を抑制することができる。
本発明の一実施形態に係る強誘電体キャパシタを含む半導体装置の製造方法を、図１及び図２を参照して説明する。図１及び図２は、半導体装置の製造フローを示す断面図である。
〔積層構造膜、エッチングマスク膜の形成〕
図１（ａ）に示すように、通常のＳｉ半導体プロセスを用いてＳｉ半導体基板１に素子分離絶縁膜２、拡散層３を形成し、さらに半導体基板１上にゲート絶縁膜及びゲート電極を形成してトランジスタ４を形成する。その後、半導体基板１上に絶縁膜５を形成してトランジスタ４を覆い、絶縁膜５を平坦化する。次に、絶縁膜５に開口部６を形成して拡散層３を露出し、ＴｉＮからなるバリア膜７及びＷからなるプラグ電極８を開口部６に埋め込む。
〔積層構造膜、エッチングマスク膜の形成〕
図１（ａ）に示すように、通常のＳｉ半導体プロセスを用いてＳｉ半導体基板１に素子分離絶縁膜２、拡散層３を形成し、さらに半導体基板１上にゲート絶縁膜及びゲート電極を形成してトランジスタ４を形成する。その後、半導体基板１上に絶縁膜５を形成してトランジスタ４を覆い、絶縁膜５を平坦化する。次に、絶縁膜５に開口部６を形成して拡散層３を露出し、ＴｉＮからなるバリア膜７及びＷからなるプラグ電極８を開口部６に埋め込む。
次に、図１（ｂ）に示すように、プラグ電極８の酸化防止膜としてＴｉＡｌＮ膜をスパッタ法で形成し、ＴｉＡｌＮ膜と連続して密着層としてＩｒ膜及びＩｒＯ２膜を順次スパッタ法で形成し、その後、Ｐｔ膜をスパッタ法により形成する。ＴｉＡｌＮ膜、Ｉｒ膜及びＩｒＯ２膜が下部電極９を構成する。ここで、ＴｉＡｌＮのスパッタ条件は、たとえば、ターゲットＴｉＮ（組成１：１）、Ａｒ／Ｎ２雰囲気、ＤＣ電力１０００Ｗ、基板温度２００℃、膜厚５０ｎｍである。Ｉｒのスパッタ条件は、たとえば、ターゲットＩｒ、Ａｒ雰囲気、ＤＣ電力１０００Ｗ、基板温度４００℃、膜厚４００ｎｍである。ＩｒＯ２のスパッタ条件は、たとえば、ターゲットＩｒ、Ａｒ／Ｏ２雰囲気、ＤＣ電力５００Ｗ、基板温度３５０℃、膜厚１００ｎｍである。Ｐｔ膜のスパッタ条件は、たとえば、ターゲットＰｔ、Ａｒ雰囲気、ＤＣ電力１０００Ｗ、基板温度２００℃、膜厚５０ｎｍである。
次に、強誘電体膜１０としてＳＢＴ（タンタル酸ストロンチウムビスマス：ＳｒＢｉ２Ｔａ２Ｏ９）膜をゾルゲル法により形成する（図１（ｂ））。ここでは、ＳＢＴ膜の形成方法は、３層塗りとする。具体的には、ＳＢＴを溶解した前駆体溶液を下部電極９上に第１回目のスピンオン後、７００℃で結晶化アニール、前駆体溶液を下部電極９上に第２回目のスピンオン後、７００℃で結晶化アニール、前駆体溶液を下部電極９上に第３回目のスピンオン後、８００℃で結晶化アニールする。強誘電体膜１０の膜厚は、例えば１００ｎｍとする。
次に、上部電極１１としてＰｔ膜をスパッタ法で形成する。Ｐｔ膜のスパッタ条件は、下部電極９のＰｔ膜のスパッタの場合と同様である。
下部電極９、強誘電体膜１０及び上部電極１１が強誘電体キャパシタの積層構造膜を構成する。
その後、第１のエッチングマスク膜１２としてＴｉＮ膜をスパッタ法により形成し、第１エッチングマスク膜１２上に第２のエッチングマスク膜１３としてＳｉＯ２膜をプラズマＣＶＤ法で形成する。即ち、第１エッチングマスク膜１２及び第２エッチングマスク膜１３が２層構造のエッチングマスク膜を構成する。以下の説明では簡単のため、第１のエッチングマスク膜、第２のエッチングマスク膜を、単に第１マスク膜、第２マスク膜と称す。ＴｉＮ膜のスパッタ条件は、例えば、ターゲットＴｉ、Ｎ２雰囲気、ＤＣ電力５０００Ｗ、基板温度１００℃、膜厚１００ｎｍである。ＳｉＯ２膜は、例えば、Ｐ−ＴＥＯＳ（プラズマテトラエトキシシラン）ＣＶＤ法を用い、１００ｎｍ形成する。
下部電極９、強誘電体膜１０及び上部電極１１が強誘電体キャパシタの積層構造膜を構成する。
その後、第１のエッチングマスク膜１２としてＴｉＮ膜をスパッタ法により形成し、第１エッチングマスク膜１２上に第２のエッチングマスク膜１３としてＳｉＯ２膜をプラズマＣＶＤ法で形成する。即ち、第１エッチングマスク膜１２及び第２エッチングマスク膜１３が２層構造のエッチングマスク膜を構成する。以下の説明では簡単のため、第１のエッチングマスク膜、第２のエッチングマスク膜を、単に第１マスク膜、第２マスク膜と称す。ＴｉＮ膜のスパッタ条件は、例えば、ターゲットＴｉ、Ｎ２雰囲気、ＤＣ電力５０００Ｗ、基板温度１００℃、膜厚１００ｎｍである。ＳｉＯ２膜は、例えば、Ｐ−ＴＥＯＳ（プラズマテトラエトキシシラン）ＣＶＤ法を用い、１００ｎｍ形成する。
ここで、第２マスク膜１３は、図２（ｅ）に示す強誘電体膜１０のエッチングが終了するまで残り、かつ、図２（ｆ）の下部電極１１のエッチング工程途中で無くなるような膜厚に形成する。また、第１マスク膜１３のＴｉＮ膜は、図２（ｆ）の下部電極１１のエッチング工程におけるオーバエッチングにおいて無くなるような膜厚に形成する。このように、第１マスク膜１２及び第２マスク膜１３が、図２（ｆ）の下部電極９のエッチング工程が終了するまでに無くなるように設定することにより、エッチングマスク膜（第１マスク膜１２及び／又は第２マスク膜１３）の除去工程を省略することが可能である。なお、エッチングマスク膜が図２（ｆ）の下部電極９のエッチング工程が終了するまで残るような膜厚にエッチングマスク膜を形成する場合には、下部電極９のエッチング工程終了後にエッチングマスク膜の除去工程を設ければ良い。
次に、第２マスク膜１３上にレジスト１４を形成し、図１（ｃ）に示すように、通常のリソグラフィ法を用いてレジスト１４にキャパシタパターンを転写し、レジスト１４をマスクとして第２マスク膜１３のＳｉＯ２膜、第１マスク膜１２のＴｉＮ膜を加工する。ＳｉＯ２膜、ＴｉＮ膜のエッチングには、一般のＣＭＯＳプロセスに用いられている方法を適用できる。ここでは、ＳｉＯ２のエッチングにはＣ４Ｆ８／Ａｒ／Ｏ２混合ガスを用い、ＴｉＮのエッチングにはＢＣｌ３／Ｃｌ２混合ガスを用いる。引き続き、レジストの除去工程として、通常のＯ２プラズマアッシング及びＨ２ＳＯ４洗浄を行う。ここでは、Ｈ２ＳＯ４洗浄を用いたが、一般に使用されている有機系剥離剤を用いることも可能である。
〔上部電極のエッチング〕
次に図２（ｄ）に示すように、エッチング装置１００のチャンバ１０２において、第２マスク膜１３（ＳｉＯ２膜）をマスクとして上部電極１１のＰｔ膜をエッチングする。
ここで、本実施形態で用いるエッチング装置１００の概略平面図を図６に示す。このエッチング装置１００は、平行平板型ＲＩＥ装置である。このエッチング装置１００は、チャンバ１０１と、チャンバ１０２と、チャンバ１０３と、搬送室１０４と、搬送室１０４に設置された搬送ロボット１０５とを備えている。チャンバ１０１は、半導体ウエハ（以下ウエハと称す）を載置する装置下部電極を備え、装置下部電極の温度を２５〜３５０℃に制御可能である。チャンバ１０２は、ウエハを載置する装置下部電極を備え、装置下部電極を３５０〜４５０℃に制御可能である。チャンバ１０３は、アッシング用のチャンバである。また、このエッチング装置１００は、チャンバ１０１及びチャンバ１０２の装置下部電極に１３．５６ＭＨｚ及び４５０ＫＨｚの２つの周波数の高周波電力を印加する機構を有する。搬送室１０４には、出入口１０６が設けられており、搬送ロボット１０５は出入口１０６を介してウエハをエッチング装置１００から出し入れする。また、搬送室１０４の出入口１０６の外には、カセット１０７が配置され、搬送ロボット１０５は、カセット１０７からウエハを受け取り、出入口１０６を介して搬送室１０４内にウエハを導入するとともに、ウエハを搬送室１０４から出入口１０６を介してカセット１０７に収納する。
次に図２（ｄ）に示すように、エッチング装置１００のチャンバ１０２において、第２マスク膜１３（ＳｉＯ２膜）をマスクとして上部電極１１のＰｔ膜をエッチングする。
ここで、本実施形態で用いるエッチング装置１００の概略平面図を図６に示す。このエッチング装置１００は、平行平板型ＲＩＥ装置である。このエッチング装置１００は、チャンバ１０１と、チャンバ１０２と、チャンバ１０３と、搬送室１０４と、搬送室１０４に設置された搬送ロボット１０５とを備えている。チャンバ１０１は、半導体ウエハ（以下ウエハと称す）を載置する装置下部電極を備え、装置下部電極の温度を２５〜３５０℃に制御可能である。チャンバ１０２は、ウエハを載置する装置下部電極を備え、装置下部電極を３５０〜４５０℃に制御可能である。チャンバ１０３は、アッシング用のチャンバである。また、このエッチング装置１００は、チャンバ１０１及びチャンバ１０２の装置下部電極に１３．５６ＭＨｚ及び４５０ＫＨｚの２つの周波数の高周波電力を印加する機構を有する。搬送室１０４には、出入口１０６が設けられており、搬送ロボット１０５は出入口１０６を介してウエハをエッチング装置１００から出し入れする。また、搬送室１０４の出入口１０６の外には、カセット１０７が配置され、搬送ロボット１０５は、カセット１０７からウエハを受け取り、出入口１０６を介して搬送室１０４内にウエハを導入するとともに、ウエハを搬送室１０４から出入口１０６を介してカセット１０７に収納する。
Ｐｔをできるだけ高速にエッチングするためには、Ｃｌ２プラズマ中でＰｔ塩化物が自発的に揮発する温度までウェハ温度を上げることが重要であり、そのため、Ｐｔをエッチングするチャンバー１０２は、上述したように、装置下部電極の温度を３５０〜４５０℃に保持する機構を有している。この機構では、装置下部電極に載置されるウエハの温度を３５０〜４５０℃に上げることができ、Ｃｌ２プラズマ中でＰｔ塩化物を自発的に揮発させることができる。この結果、上部電極１１のＰｔ膜を高速にエッチングすることができる。また、装置下部電極に載置されるウエハの温度を３５０〜４５０℃に上げることによりＰｔ塩化物が揮発し易く、Ｐｔ塩化物等の除去物質が強誘電体膜１０に再付着することを防止できる。
上部電極１１のＰｔ膜のエッチング条件は、以下の条件を用いた。エッチングガスには、Ｃｌ２／Ｏ２＝５／１５ｓｃｃｍの混合ガス、または、Ｃｌ２／Ｏ２／Ａｒ＝５／１５／１０ｓｃｃｍの混合ガスを用いる。また、ガス圧力を２ｍＴｏｒｒ、１３．５６ＭＨｚのＲＦパワーを１０００Ｗ、４５０ＫＨｚのＲＦパワーを１００Ｗとする処理条件を主に用いる。また、チャンバ１０２の装置下部電極の温度及びウエハの温度を３５０〜４５０℃、チャンバ内壁温度を８０℃とする。この条件では、Ｐｔのエッチングレートが６０ｎｍ／ｍｉｎ、ＳＢＴのエッチングレートが２０ｎｍ／ｍｉｎ、選択比（Ｐｔ／ＳＢＴ）が３以上であった。なお、エッチングガスは、Ｃｌ２／Ａｒ混合ガスを用いても良い。
ガスプロセスの最適化には、形成したキャパシタの残留分極値評価を用いた。残留分極の値は、図５に示すようなキャパシタのヒステリシス特性におけるＹ軸の２交点のレンジ（２Ｐｒ：単位μＣ／ｃｍ２）を用いた。図３（ａ）に、Ｃｌ２／Ｏ２混合ガスの場合と、Ｃｌ２／Ｏ２／Ａｒ混合ガスの場合とのそれぞれの残留分極値を示す。上部電極面積が６２５ｕｍ２、６４ｕｍ２、１６ｕｍ２の何れの場合も、Ｃｌ２／Ｏ２の場合と、Ｃｌ２／Ｏ２／Ａｒの場合とで残留分極に殆ど差異が無いことが分かる。
〔強誘電体膜のエッチング〕
上部電極１１のエッチング後に、エッチング装置１００からウエハを取り出し、カセット１０７に収納した後、再度、そのウエハを搬送室１０４に導入し、チャンバ１０１に投入する（図６参照）。チャンバー１０１において、図２（ｅ）に示すように、第２マスク膜１３をマスクとして、強誘電体膜１２のＳＢＴ膜をエッチングする。
上部電極１１のエッチング後に、エッチング装置１００からウエハを取り出し、カセット１０７に収納した後、再度、そのウエハを搬送室１０４に導入し、チャンバ１０１に投入する（図６参照）。チャンバー１０１において、図２（ｅ）に示すように、第２マスク膜１３をマスクとして、強誘電体膜１２のＳＢＴ膜をエッチングする。
ここで、上部電極１１のエッチング後にウエハを一度取り出す理由は、エッチング装置１００が、図６矢印に示すように、装置内でウエハをチャンバー１０１からチャンバー１０２へと搬送する機構であり、チャンバー１０１からチャンバ１０２へのウエハの搬送は可能であるが、チャンバー１０２からチャンバー１０１へのウエハの搬送が不可能だからである。なお、装置内でチャンバー１０２からチャンバー１０１への搬送が可能なエッチング装置では、エッチング装置からウエハを一度取り出す必要はない。
ＳＢＴ膜をエッチングするチャンバー１０１は、上述したように、ウエハを載置する装置下部電極及びチャンバー内壁の温度を２５〜３５０℃に保持する機構を有しており、ウエハの温度又はウエハを載置する装置下部電極の温度を２５〜３５０℃に制御する。エッチングガスは、Ｃｌ２／Ａｒ＝１０／１０ｓｃｃｍ、ガス圧力を１ｍＴｏｒｒ、１３．５６ＭＨｚのＲＦパワーを５５０Ｗ、４５０ＫＨｚのＲＦパワーを１２０Ｗとする処理条件を主に用いる。エッチングガスは、Ｃｌ２ガス、Ｃｌ２／Ｏ２混合ガスまたはＣｌ２／Ｏ２／Ａｒ混合ガスを用いても良い。
〔下部電極のエッチング〕
強誘電体膜１２のエッチング後、エッチング装置１００内でウエハをチャンバー１０１からチャンバー１０２に搬送し、第１のチャンバーにおいて、図２（ｆ）に示すように、下部電極１１のＰｔ膜、ＩｒＯ２膜、Ｉｒ膜、ＴｉＡｌＮ膜をエッチングする。
上述したように、チャンバー１０２は、電極温度を３５０〜４５０℃に保持する機構を有しおり、ウエハの温度又はウエハを載置する装置下部電極の温度を３５０〜４５０℃に制御する。エッチングガスには、Ｃｌ２／Ｏ２＝５／１５ｓｃｃｍの混合ガス、または、Ｃｌ２／Ｏ２／Ａｒ＝５／１５／１０ｓｃｃｍの混合ガスを用いる。ガス圧力を１または２ｍＴｏｒｒ、１３．５６ＭＨｚのＲＦパワー１０００Ｗ、４５０ｋＨｚのＲＦパワー１００Ｗの処理条件を主に用いた。また、チャンバ１０２の装置下部電極の温度を３５０〜４５０℃、チャンバ内壁温度を８０℃とする。この条件では、Ｐｔのエッチングレートが６０ｎｍ／ｍｉｎ、ＳＢＴのエッチングレートが２０ｎｍ／ｍｉｎ、選択比（Ｐｔ／ＳＢＴ）が３以上であった。なお、エッチングガスは、Ｃｌ２／Ａｒ混合ガスを用いても良い。
強誘電体膜１２のエッチング後、エッチング装置１００内でウエハをチャンバー１０１からチャンバー１０２に搬送し、第１のチャンバーにおいて、図２（ｆ）に示すように、下部電極１１のＰｔ膜、ＩｒＯ２膜、Ｉｒ膜、ＴｉＡｌＮ膜をエッチングする。
上述したように、チャンバー１０２は、電極温度を３５０〜４５０℃に保持する機構を有しおり、ウエハの温度又はウエハを載置する装置下部電極の温度を３５０〜４５０℃に制御する。エッチングガスには、Ｃｌ２／Ｏ２＝５／１５ｓｃｃｍの混合ガス、または、Ｃｌ２／Ｏ２／Ａｒ＝５／１５／１０ｓｃｃｍの混合ガスを用いる。ガス圧力を１または２ｍＴｏｒｒ、１３．５６ＭＨｚのＲＦパワー１０００Ｗ、４５０ｋＨｚのＲＦパワー１００Ｗの処理条件を主に用いた。また、チャンバ１０２の装置下部電極の温度を３５０〜４５０℃、チャンバ内壁温度を８０℃とする。この条件では、Ｐｔのエッチングレートが６０ｎｍ／ｍｉｎ、ＳＢＴのエッチングレートが２０ｎｍ／ｍｉｎ、選択比（Ｐｔ／ＳＢＴ）が３以上であった。なお、エッチングガスは、Ｃｌ２／Ａｒ混合ガスを用いても良い。
ガスプロセスの最適化には、形成したキャパシタの残留分極値評価を用いた。残留分極の値は、図５に示すようなキャパシタのヒステリシス特性におけるＹ軸の２交点のレンジ（２Ｐｒ：単位μＣ／ｃｍ２）を用いた。図３（ｂ）に、Ｃｌ２／Ｏ２混合ガスの場合と、Ｃｌ２／Ｏ２／Ａｒ混合ガスの場合とのそれぞれの残留分極値を示す。上部電極面積が６２５ｕｍ２、６４ｕｍ２、１６ｕｍ２の何れの場合も、Ｃｌ２／Ｏ２の場合と、Ｃｌ２／Ｏ２／Ａｒの場合とで残留分極に殆ど差異が無いことが分かる。
〔上部電極、強誘電体膜、下部電極からなる積層構造膜のエッチング後〕
さらに、図２（ｇ）に示すように絶縁膜１５のＣＶＤ酸化膜をＣＶＤ法を用いて形成し、エッチバック、ＣＭＰ法等を用いて絶縁膜１５の平坦化を行い、強誘電体キャパシタ１９が形成される。その後、同図のように、トランジスタ４との接続のために、開口部１６、セルブロック以外の部分の絶縁膜１５をパターニングして除去し、開口部１６にバリア膜１７及びプラグ電極１８を埋め込む。開口部１６の形成、バリア膜１７及びプラグ電極１８の加工時のダメージは、開口部１６から強誘電体キャパシタ１９までの十分な距離が確保できるため問題にならない。
さらに、図２（ｇ）に示すように絶縁膜１５のＣＶＤ酸化膜をＣＶＤ法を用いて形成し、エッチバック、ＣＭＰ法等を用いて絶縁膜１５の平坦化を行い、強誘電体キャパシタ１９が形成される。その後、同図のように、トランジスタ４との接続のために、開口部１６、セルブロック以外の部分の絶縁膜１５をパターニングして除去し、開口部１６にバリア膜１７及びプラグ電極１８を埋め込む。開口部１６の形成、バリア膜１７及びプラグ電極１８の加工時のダメージは、開口部１６から強誘電体キャパシタ１９までの十分な距離が確保できるため問題にならない。
〔キャパシタ特性〕
・ダメージ層
ここで、強誘電体キャパシタの特性について説明する。上部電極１１、強誘電体膜１０及び下部電極１１からなる積層構造膜のエッチング工程において強誘電体膜１０が露出するとドライエッチング雰囲気の塩素ガス等による還元反応が起こる。強誘電体膜１０としてのＳＢＴ系酸化物は還元反応により強誘電体の特性である誘電分極を弱める。このような誘電分極が弱い部分をダメージ層を称する。ダメージ層は、図５（ａ）（ｂ）に示すように、エッチング時に雰囲気に曝される強誘電体膜の側面から内部に侵入するように強誘電体膜の周辺部に形成される。このダメージ層は、強誘電体キャパシタの面積が小面積（図５（ａ））であっても、大面積（図５（ｂ））であっても、ほぼ同程度の大きさで形成されるため、高集積化のために強誘電体キャパシタを微細化するほど、強誘電体キャパシタの有効面積に対するダメージ層の割合が相対的に増大し、ダメージ層の影響が大きくなる。図５（ｂ）（ｄ）に示すように、強誘電体キャパシタが小面積の場合に、強誘電体キャパシタが大面積の場合に比較して残留分極量がより低くなる。
・ダメージ層
ここで、強誘電体キャパシタの特性について説明する。上部電極１１、強誘電体膜１０及び下部電極１１からなる積層構造膜のエッチング工程において強誘電体膜１０が露出するとドライエッチング雰囲気の塩素ガス等による還元反応が起こる。強誘電体膜１０としてのＳＢＴ系酸化物は還元反応により強誘電体の特性である誘電分極を弱める。このような誘電分極が弱い部分をダメージ層を称する。ダメージ層は、図５（ａ）（ｂ）に示すように、エッチング時に雰囲気に曝される強誘電体膜の側面から内部に侵入するように強誘電体膜の周辺部に形成される。このダメージ層は、強誘電体キャパシタの面積が小面積（図５（ａ））であっても、大面積（図５（ｂ））であっても、ほぼ同程度の大きさで形成されるため、高集積化のために強誘電体キャパシタを微細化するほど、強誘電体キャパシタの有効面積に対するダメージ層の割合が相対的に増大し、ダメージ層の影響が大きくなる。図５（ｂ）（ｄ）に示すように、強誘電体キャパシタが小面積の場合に、強誘電体キャパシタが大面積の場合に比較して残留分極量がより低くなる。
上記製造方法では、上部電極１１及び下部電極９のエッチング時にウエハ温度を３５０〜４５０℃まで上げ、上部電極１１及び下部電極９のエッチング速度が増大することにより、強誘電体膜１０がエッチング雰囲気に曝される時間を短縮し、強誘電体膜１０のダメージ層を低減することができる。
・リーク電流
次に、強誘電体膜のエッチング温度がキャパシタのリーク電流に及ぼす影響について述べる。まず、強誘電体膜のエッチング温度を制御することによってキャパシタのリーク電流を抑制できる実験、及びその実験結果を説明する。
・リーク電流
次に、強誘電体膜のエッチング温度がキャパシタのリーク電流に及ぼす影響について述べる。まず、強誘電体膜のエッチング温度を制御することによってキャパシタのリーク電流を抑制できる実験、及びその実験結果を説明する。
ここでは、強誘電体膜としてＳＢＴ膜を用いた。また、強誘電体膜のエッチング温度を変えるために、３５０〜４５０℃の温度制御が可能な第１のチャンバーと、２５〜３５０℃の温度制御が可能な第２のチャンバーとを用いて、強誘電体膜１０をエッチングした。また、エッチングガスにＣｌ２／Ａｒ／Ｏ２＝１０／１０／１０ｓｃｃｍ、ガス圧力を１ｍＴｏｒｒ、１３．５６ＭＨｚのＲＦパワーを５５０Ｗ、４５０ｋＨｚのＲＦパワーを１２０Ｗとする処理条件を主に用いた。評価にはキャパシタ面積が１．４um2の強誘電体キャパシタを用いた。
強誘電体膜のエッチング時にエッチング装置の下部電極温度が各々、８０℃、３５０℃及び４５０℃の時のキャパシタ残留分極量およびリーク電流を図３（ｃ）に示す。またリーク電流は、上部電極と下部電極との間に３Ｖ印加時の電流値とした。同図から明らかなように、強誘電体膜のエッチング温度を変えても残留分極量はほとんど変わらない。一方、リーク電流は、強誘電体膜のエッチング温度が８０℃と３５０℃とでは差異がないが、強誘電体膜のエッチング温度が４５０℃になると増大する。
強誘電体膜のエッチング温度を４５０℃にした場合、強誘電体膜のエッチング時のダメージ層は、残留分極量に影響を与える劣化を起こさないものの、リーク電流を増大させる劣化を起こしていると考えられる。一方、強誘電体膜のエッチング温度を３５０℃以下にした場合、リーク電流にも影響を与えない程度の劣化に抑制され、リーク電流を低減できると考えられる。
上述した本実施形態では、強誘電体膜のエッチング時のウエハの温度を８０〜１００℃に設定することにより、リーク電流を抑制している。
・パターン側面内角
また、従来、下部電極のＰｔ膜のエッチング時には、強誘電体膜のパターン側面内角θが９０度に近いと（図４（ａ））、Ｐｔ膜からＰｔ塩化物として除去された除去物質Ａが強誘電体膜の側面に再付着して、上部電極及び下部電極の間が短絡する虞がある。ここで、パターン側面内角とは、図４（ａ）〜（ｃ）に示すように、上部電極、強誘電体膜及び下部電極からなる積層構造膜のパターン側面が積層構造膜の底面（下部電極の底面）と成す内角である。従来、エッチング時の除去物質の再付着を防止するために、積層構造膜のエッチングでは、図４（ｂ）に示すように、積層構造膜のパターン側面内角θを９０度よりも小さい７５度未満にすることにより、パターン側面に除去物質が再付着し難いようにしていた。しかしながら、同じ特性を得るにも、パターン側面内角が小さくなるほど、強誘電体キャパシタは大きな面積が必要となり、微細化が困難であった。
・パターン側面内角
また、従来、下部電極のＰｔ膜のエッチング時には、強誘電体膜のパターン側面内角θが９０度に近いと（図４（ａ））、Ｐｔ膜からＰｔ塩化物として除去された除去物質Ａが強誘電体膜の側面に再付着して、上部電極及び下部電極の間が短絡する虞がある。ここで、パターン側面内角とは、図４（ａ）〜（ｃ）に示すように、上部電極、強誘電体膜及び下部電極からなる積層構造膜のパターン側面が積層構造膜の底面（下部電極の底面）と成す内角である。従来、エッチング時の除去物質の再付着を防止するために、積層構造膜のエッチングでは、図４（ｂ）に示すように、積層構造膜のパターン側面内角θを９０度よりも小さい７５度未満にすることにより、パターン側面に除去物質が再付着し難いようにしていた。しかしながら、同じ特性を得るにも、パターン側面内角が小さくなるほど、強誘電体キャパシタは大きな面積が必要となり、微細化が困難であった。
これに対して本実施形態では、上部電極１１及び下部電極９のＰｔ膜のエッチング時の温度を３５０〜４５０℃まで上げることにより、Ｐｔ塩化物等の除去物質が自発的に揮発するようにしたため、強誘電体膜１０への除去物質の再付着が起こりにくく、積層構造膜のパターン側面の内角を８０度以上にすることができる。パターン側面の内角を８０度以上とすることにより、強誘電体キャパシタの形成面積を大幅に低減できる。
〔作用効果〕
本発明によれば、積層構造のキャパシタを一括してエッチングする際、ウエハまたはウエハを載置する装置下部電極の温度を３５０〜４５０℃として上部電極及び下部電極をエッチングすることにより、上部電極及び下部電極を高速でエッチングすることが可能である。また、ウエハまたはウエハを載置する装置下部電極の温度を３５０〜４５０℃として上部電極及び下部電極をエッチングすることにより、上部電極及び下部電極のエッチング時に電極材料の揮発性を向上させ、パターン内角を９０度に近づけることができ、強誘電体キャパシタの形成面積を大幅に低減できる。
本発明によれば、積層構造のキャパシタを一括してエッチングする際、ウエハまたはウエハを載置する装置下部電極の温度を３５０〜４５０℃として上部電極及び下部電極をエッチングすることにより、上部電極及び下部電極を高速でエッチングすることが可能である。また、ウエハまたはウエハを載置する装置下部電極の温度を３５０〜４５０℃として上部電極及び下部電極をエッチングすることにより、上部電極及び下部電極のエッチング時に電極材料の揮発性を向上させ、パターン内角を９０度に近づけることができ、強誘電体キャパシタの形成面積を大幅に低減できる。
また、ウエハまたはウエハを載置する装置下部電極の温度を２５〜３５０℃として強誘電体膜をエッチングすることにより、強誘電体膜にリーク電流のパスとなるような劣化が起こることを抑制し、強誘電体膜の劣化を原因とするリーク電流を抑制する。
また、本発明によれば、上記の各エッチング温度で、Ｃｌ２ガスと、Ｏ２ガスあるはＡｒガスの少なくとも一方との混合ガスを用いて上部電極、強誘電体膜及び下部電極をエッチングすることにより、強誘電体膜の特性劣化を抑制しつつ、積層構造キャパシタを一括してエッチングすることができる。
また、本発明によれば、上記の各エッチング温度で、Ｃｌ２ガスと、Ｏ２ガスあるはＡｒガスの少なくとも一方との混合ガスを用いて上部電極、強誘電体膜及び下部電極をエッチングすることにより、強誘電体膜の特性劣化を抑制しつつ、積層構造キャパシタを一括してエッチングすることができる。
また、パターン側面内角８０度以上で強誘電体キャパシタを形成することができるので、強誘電体キャパシタの小型化を図ることができる。
〔他の実施形態〕
上記実施形態では、強誘電体膜をＳＢＴにより形成したが、本発明は、ＰＺＴ（ＰｂＴｉＯ３−ＰｂＺｒＯ３：チタン酸ジルコン酸鉛）等を用いた場合にも適用可能である。
〔他の実施形態〕
上記実施形態では、強誘電体膜をＳＢＴにより形成したが、本発明は、ＰＺＴ（ＰｂＴｉＯ３−ＰｂＺｒＯ３：チタン酸ジルコン酸鉛）等を用いた場合にも適用可能である。
また、上記実施形態では、強誘電体膜にＳＢＴ膜、ＳＢＴ膜の形成方法としてゾルゲル法を用いた場合について詳細に説明したが、ＳＢＴ膜の形成方法を限定するものではなく、本発明は、ＣＶＤ法などの他の形成方法によるＳＢＴ膜にも適用可能である。
また、上記実施形態では、プラグ電極８の酸化防止膜としてＴｉＡｌＮ膜を、密着層としてＩｒ膜／ＩｒＯ２膜を、主電極膜にＰｔ膜からなる積層構造の下部電極９を構成したが、プラグ電極８の酸化防止膜はＴｉＡｌＮ膜に限定するものではなく、他の酸化防止膜を用いた場合にも本発明が適用可能である。
また、上記実施形態では、プラグ電極８の酸化防止膜としてＴｉＡｌＮ膜を、密着層としてＩｒ膜／ＩｒＯ２膜を、主電極膜にＰｔ膜からなる積層構造の下部電極９を構成したが、プラグ電極８の酸化防止膜はＴｉＡｌＮ膜に限定するものではなく、他の酸化防止膜を用いた場合にも本発明が適用可能である。
また、上部電極１１および下部電極９をアイランド状及びストライプ状の何れに形成した場合にも、本発明は適用できる。
１ 半導体基板
２ 素子分離絶縁膜
３ 拡散層
４ トランジスタ
５ 絶縁膜
６，１６ 開口部
７，１７ バリア膜
８，１８ プラグ電極
９ 下部電極
１０ 強誘電体膜
１１ 上部電極
１２ 第１マスク膜
１３ 第２マスク膜
１４ レジスト
１５ 絶縁膜
１９ 強誘電体キャパシタ
２ 素子分離絶縁膜
３ 拡散層
４ トランジスタ
５ 絶縁膜
６，１６ 開口部
７，１７ バリア膜
８，１８ プラグ電極
９ 下部電極
１０ 強誘電体膜
１１ 上部電極
１２ 第１マスク膜
１３ 第２マスク膜
１４ レジスト
１５ 絶縁膜
１９ 強誘電体キャパシタ
Claims (12)
- 半導体基板に回路素子を形成するステップと、
前記半導体基板上に前記回路素子を覆う第１絶縁膜を形成するステップと、
前記第１絶縁膜上に第１電極を形成するステップと、
前記第１電極上に強誘電体膜を形成するステップと、
前記強誘電体膜上に第２電極を形成するステップと、
前記第２電極上に所定のパターンを有するマスク膜を形成するステップと、
前記半導体基板の温度または前記半導体基板を載置する載置電極の温度を第１温度とし、前記マスク膜をマスクとして前記第２電極をエッチングするステップと、
前記半導体基板の温度または前記半導体基板を載置する載置電極の温度を前記第１温度以下の第２温度とし、前記マスク膜をマスクとして前記強誘電体膜をエッチングするステップと、
前記半導体基板の温度または前記半導体基板を載置する載置電極の温度を前記第１温度と略同一の第３温度とし、前記マスク膜をマスクとして前記第１電極をエッチングするステップと、
を含むことを特徴とする半導体装置の製造方法。 - 前記第２電極をエッチングするステップ、前記強誘電体膜をエッチングするステップ及び前記第１電極をエッチングするステップは連続して行うことを特徴とする、請求項１に記載の半導体装置の製造方法。
- 前記第１温度は３５０度以上４５０度以下であり、前記第２温度は２５度以上３５０度以下であり、前記第３温度は３５０度以上４５０度以下であることを特徴とする、請求項１に記載の半導体装置の製造方法。
- 前記第２電極をエッチングするステップ、前記強誘電体膜をエッチングするステップ及び前記第１電極をエッチングするステップでは、塩素ガスと、酸素ガスあるいはアルゴンガスの少なくとも１つ以上との混合ガスを用いることを特徴とする、請求項１に記載の半導体装置の製造方法。
- 前記第２電極をエッチングするステップ、前記強誘電体膜をエッチングするステップ及び前記第１電極をエッチングするステップでは、前記第２電極、前記強誘電体膜及び前記第１電極の側面と前記第１電極の底面とが成す前記側面の内角が８０度以上になるように前記第２電極、前記強誘電体膜及び前記第１電極をエッチングすることを特徴とする、請求項３に記載の半導体装置の製造方法。
- 前記マスク膜を形成するステップは、チタン窒化膜を形成するステップと、前記チタン窒化膜上にシリコン酸化膜を形成するステップを含むことを特徴とする、請求項５に記載の半導体装置の製造方法。
- 前記第２電極をエッチングするステップ及び前記強誘電体膜をエッチングするステップでは、前記シリコン窒化膜をマスクとしてエッチングを行い、
前記第１電極をエッチングするステップでは、前記チタン窒化膜をマスクとしてエッチングを行うことを特徴とする、請求項６に記載の半導体装置の製造方法。 - 前記第１電極を形成するステップは、イリジウム膜を形成するステップと、前記イリジウム膜上にイリジウム酸化膜を形成するステップと、白金膜を形成するステップとを含むことを特徴とする、請求項７に記載の半導体装置の製造方法。
- 前記強誘電体膜はＳＢＴ系化合物又はＰＺＴ系化合物であることを特徴とする、請求項８に記載の半導体装置の製造方法。
- 前記第２の電極、前記強誘電体膜及び前記第１電極のエッチングに、第１チャンバと第２チャンバと備えるエッチング装置を使用し、
前記第２の電極をエッチングするステップ及び前記第１電極をエッチングするステップを前記第１チャンバで実行し、
前記強誘電体膜をエッチングするステップを前記第２チャンバで実行することを特徴とする、請求項１に記載の半導体装置の製造方法。 - 前記半導体基板は半導体ウエハであり、
前記第２電極をエッチングするステップでは、前記半導体ウエハの温度又は前記半導体ウエハを載置する載置電極の温度を第１温度とし、
前記強誘電体膜をエッチングするステップでは、前記半導体ウエハの温度又は前記半導体ウエハを載置する載置電極の温度を前記第１温度以下の第２温度とし、
前記第１電極をエッチングするステップでは、前記半導体ウエハの温度又は前記半導体ウエハを載置する載置電極の温度を前記第１温度と略同一の第３温度とする、
ことを特徴とする請求項１０に記載の半導体装置の製造方法。 - 前記第１温度は３５０度以上４５０度以下であり、前記第２温度は２５度以上３５０度以下であり、前記第３温度は３５０度以上４５０度以下であることを特徴とする、請求項１１に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004264819A JP4551725B2 (ja) | 2004-09-13 | 2004-09-13 | 半導体装置の製造方法 |
| US11/155,479 US7371588B2 (en) | 2004-09-13 | 2005-06-20 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004264819A JP4551725B2 (ja) | 2004-09-13 | 2004-09-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006080408A true JP2006080408A (ja) | 2006-03-23 |
| JP4551725B2 JP4551725B2 (ja) | 2010-09-29 |
Family
ID=36034558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004264819A Expired - Fee Related JP4551725B2 (ja) | 2004-09-13 | 2004-09-13 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7371588B2 (ja) |
| JP (1) | JP4551725B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011134966A (ja) * | 2009-12-25 | 2011-07-07 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3027777A1 (en) * | 2013-07-31 | 2016-06-08 | F. Hoffmann-La Roche AG | Method for the recombinant production of a polypeptide in prokaryotic cells |
| US11227872B2 (en) | 2019-04-25 | 2022-01-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | FeRAM MFM structure with selective electrode etch |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003273326A (ja) * | 2002-03-15 | 2003-09-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2003318371A (ja) * | 2002-01-31 | 2003-11-07 | Texas Instruments Inc | 強誘電体メモリセルに関連するキャパシタスタックのエッチング方法 |
| JP2004023078A (ja) * | 2002-06-20 | 2004-01-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2004247584A (ja) * | 2003-02-14 | 2004-09-02 | Hitachi High-Technologies Corp | プラズマ処理方法およびプラズマ処理装置 |
| JP2004274056A (ja) * | 2003-03-06 | 2004-09-30 | Texas Instruments Inc | 強誘電体メモリキャパシタの形成方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5776356A (en) * | 1994-07-27 | 1998-07-07 | Sharp Kabushiki Kaisha | Method for etching ferroelectric film |
| JP3108374B2 (ja) | 1996-01-26 | 2000-11-13 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| JPH09251983A (ja) | 1996-03-15 | 1997-09-22 | Rohm Co Ltd | ドライエッチング方法 |
| US5792672A (en) * | 1996-03-20 | 1998-08-11 | Chartered Semiconductor Manufacturing Ltd. | Photoresist strip method |
| JP2000133783A (ja) * | 1998-10-23 | 2000-05-12 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
| US6316797B1 (en) * | 1999-02-19 | 2001-11-13 | Advanced Technology Materials, Inc. | Scalable lead zirconium titanate(PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material |
| US6436838B1 (en) * | 2000-04-21 | 2002-08-20 | Applied Materials, Inc. | Method of patterning lead zirconium titanate and barium strontium titanate |
| JP2002252211A (ja) * | 2001-02-23 | 2002-09-06 | Nec Corp | 半導体装置の製造方法 |
| US6495413B2 (en) * | 2001-02-28 | 2002-12-17 | Ramtron International Corporation | Structure for masking integrated capacitors of particular utility for ferroelectric memory integrated circuits |
| US6541380B2 (en) * | 2001-07-24 | 2003-04-01 | Applied Materials Inc. | Plasma etching process for metals and metal oxides, including metals and metal oxides inert to oxidation |
| US6635498B2 (en) * | 2001-12-20 | 2003-10-21 | Texas Instruments Incorporated | Method of patterning a FeRAM capacitor with a sidewall during bottom electrode etch |
| JP2003257942A (ja) * | 2002-02-28 | 2003-09-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2004146772A (ja) * | 2002-03-18 | 2004-05-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7045071B2 (en) * | 2002-12-30 | 2006-05-16 | Hynix Semiconductor Inc. | Method for fabricating ferroelectric random access memory device |
| US6943039B2 (en) * | 2003-02-11 | 2005-09-13 | Applied Materials Inc. | Method of etching ferroelectric layers |
| JP2006093451A (ja) * | 2004-09-24 | 2006-04-06 | Toshiba Corp | 半導体装置 |
-
2004
- 2004-09-13 JP JP2004264819A patent/JP4551725B2/ja not_active Expired - Fee Related
-
2005
- 2005-06-20 US US11/155,479 patent/US7371588B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318371A (ja) * | 2002-01-31 | 2003-11-07 | Texas Instruments Inc | 強誘電体メモリセルに関連するキャパシタスタックのエッチング方法 |
| JP2003273326A (ja) * | 2002-03-15 | 2003-09-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2004023078A (ja) * | 2002-06-20 | 2004-01-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2004247584A (ja) * | 2003-02-14 | 2004-09-02 | Hitachi High-Technologies Corp | プラズマ処理方法およびプラズマ処理装置 |
| JP2004274056A (ja) * | 2003-03-06 | 2004-09-30 | Texas Instruments Inc | 強誘電体メモリキャパシタの形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011134966A (ja) * | 2009-12-25 | 2011-07-07 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060057744A1 (en) | 2006-03-16 |
| US7371588B2 (en) | 2008-05-13 |
| JP4551725B2 (ja) | 2010-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4746357B2 (ja) | 半導体装置の製造方法 | |
| JP2003347517A (ja) | 半導体装置及びその製造方法 | |
| KR100848240B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH09266200A (ja) | 半導体装置の製造方法 | |
| JP3994017B2 (ja) | 半導体装置の製造方法 | |
| JP2000150825A (ja) | 半導体装置及びその製造方法 | |
| JP2003257942A (ja) | 半導体装置の製造方法 | |
| US7547638B2 (en) | Method for manufacturing semiconductor device | |
| JP3166746B2 (ja) | キャパシタ及びその製造方法 | |
| US20030235944A1 (en) | Semiconductor device manufacturing method | |
| JP4551725B2 (ja) | 半導体装置の製造方法 | |
| US6764896B2 (en) | Semiconductor manufacturing method including patterning a capacitor lower electrode by chemical etching | |
| JP2006005152A (ja) | 強誘電体キャパシタ、強誘電体キャパシタの製造方法および強誘電体メモリの製造方法 | |
| JP2007019276A (ja) | 強誘電体素子の製造方法 | |
| US20070184626A1 (en) | Method of manufacturing ferroelectric capacitor and method of manufacturing semiconductor memory device | |
| JP4865978B2 (ja) | 半導体装置の製造方法 | |
| JP5242044B2 (ja) | 強誘電体メモリ装置とその製造方法 | |
| JP2005142453A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4467891B2 (ja) | 半導体装置の製造方法 | |
| JP2003152167A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| JP2006210436A (ja) | 強誘電体キャパシタの製造方法 | |
| JP2008159924A (ja) | 半導体装置の製造方法 | |
| JP2003282839A (ja) | 強誘電体メモリ装置の製造方法 | |
| JP2002094015A (ja) | 半導体装置およびその製造方法 | |
| JP2000260956A (ja) | 容量素子、その容量素子の製造方法、半導体記憶素子、および、その半導体記憶素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070216 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070206 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070607 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100712 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |