JP5242044B2 - 強誘電体メモリ装置とその製造方法 - Google Patents

Description

本発明は、強誘電体キャパシタを有する強誘電体メモリ装置とその製造方法に関する。

一般に強誘電体メモリ装置は、金属酸化物からなる強誘電体膜を有した強誘電性キャパシタを備えて構成されている。このような強誘電体メモリ装置の製造プロセスでは、前記強誘電体膜を形成した後、例えば絶縁膜や配線などの形成工程において強誘電体膜が還元雰囲気、例えば水素（Ｈ_２）や水（Ｈ_２Ｏ）等に曝されると、強誘電体膜が還元されてしまい、強誘電体キャパシタの電気特性が著しく低下し、特性劣化が引き起こされてしまう。そこで、従来では水素ダメージの防止策として、キャパシタ形成後に、該キャパシタを覆って水素バリア機能を有する絶縁膜（ＡｌＯｘ等）を、水素バリア膜として設けている（例えば、特許文献１参照）。

また、従来では強誘電体キャパシタ上に水素バリア膜を一層形成しただけであったが、特に多層配線構造の場合などでは、水素バリア膜が一層しかないと、その上に配線を形成した際のプロセスダメージなどを確実に防止するのが困難であった。そこで、近年では、強誘電体キャパシタ上に層間絶縁膜を形成し、さらにＣＭＰによって平坦化した上に２層目の水素バリア膜を形成することにより、それ以降のプロセスから強誘電体キャパシタを保護している（例えば、特許文献２参照）。
また、このように水素バリア膜を設ける場合、水素バリア膜をキャパシタに対して２層形成する方法も知られている（例えば、特許文献３参照）。

ところで、スタック構造の強誘電体キャパシタを有する強誘電体メモリ装置では、シリコン基板に形成した駆動トランジスタと、その上方に形成される強誘電体キャパシタの下部電極とを、コンタクトホールに埋設したプラグを介して電気的に接続している。プラグとしては、一般にタングステン（Ｗ）が用いられるが、このタングステンからなるプラグが酸化すると、プラグと下部電極との間の電気抵抗（接続抵抗）が高くなり、強誘電体キャパシタの駆動特性が低下してしまう。強誘電体膜としては通常酸化物が用いられることから、例えばその酸素が拡散することにより、プラグの下部電極側が酸化してしまうことがあるのである。また、下部電極として酸化イリジムのような酸化物を用いる場合には、特にプラグの酸化が顕著になる。

そこで、通常は下部電極の下側に酸素バリア膜を設け、この酸素バリア膜を介して下部電極とプラグとを接続することにより、プラグの酸化を防止している。
このように強誘電体キャパシタの下側に酸素バリア膜を配設する場合、一般には、強誘電体キャパシタを構成する上部電極、強誘電体膜、下部電極と酸素バリア膜とを、同じレジストマスクを用いてエッチングし、パターニングを行う。
特開２００４−１１９９７８号公報 特開２００６−４９７９５号公報 特開２００５−１８３８４３号公報

しかしながら、酸素バリア膜は例えばＴｉＡｌＮやＴｉＮからなっており、そのエッチングには塩素系のガスが用いられることなどから、強誘電体膜に対してエッチングダメージを与えてしまうなど、強誘電体キャパシタの特性低下を招くおそれがある。すなわち、通常は上部電極、強誘電体膜、下部電極をエッチングによってパターニングした後、エッチングガスを変えて酸素バリア膜をエッチングするが、その際、強誘電体膜はその側面が露出していることなどから、エッチングダメージを受けてしまう可能性が高いのである。

また、プラグは、強誘電体キャパシタの周囲の層間絶縁膜を拡散した酸素によっても酸化されるが、前記したように酸素バリア膜はその上の強誘電体キャパシタと同じレジストマスクでパターニングされるため、このような強誘電体キャパシタの周囲から拡散してくる酸素に対し、バリア性を有効に発揮することができなかった。

本発明は前記事情に鑑みてなされたもので、その目的とするところは、プラグの酸化による強誘電体キャパシタの特性低下が防止され、しかも酸素バリア膜の加工時における強誘電体キャパシタのエッチングダメージも抑えられた、強誘電体メモリ装置とその製造方法を提供することにある。

本発明の強誘電体メモリ装置は、基体上に設けられて、該基体内に埋設されたプラグに接続する酸素バリア膜と、該酸素バリア膜上に設けられた下部電極と強誘電体膜と上部電極とからなる強誘電体キャパシタと、を備えてなる強誘電体メモリ装置において、
前記酸素バリア膜は、前記強誘電体キャパシタの側方に拡がって形成されてなり、
前記酸素バリア膜上でかつ前記強誘電体キャパシタの側面側には、前記下部電極、前記強誘電体膜、前記上部電極のそれぞれの側面を覆って前記酸素バリア膜よりエッチング耐性が高い絶縁材料からなるサイドウォールが設けられており、
前記サイドウォールは、その上端が前記上部電極の上面より下側に位置していることを特徴とする。

この強誘電体メモリ装置によれば、酸素バリア膜が強誘電体キャパシタの側方に拡がって形成されているので、特に強誘電体キャパシタの周囲の層間絶縁膜を拡散してきた酸素に対してもバリア性を良好に発揮し、この酸素バリア膜の下側に形成されたプラグの酸化をより確実に抑えることができる。
また、酸素バリア膜上でかつ強誘電体キャパシタの側面側に、酸素バリア膜よりエッチング耐性が高い絶縁材料からなるサイドウォールが設けられているので、製造時に該サイドウォールをマスクとして用い、エッチングして酸素バリア膜をパターニングすることにより、得られた強誘電体メモリ装置は、酸素バリア膜の加工時における強誘電体キャパシタのエッチングダメージが抑えられたものとなる。

また、前記強誘電体メモリ装置においては、前記サイドウォールは水素バリア材料からなるのが好ましい。
このようにすれば、強誘電体キャパシタの側面側が水素バリア材料からなるサイドウォールによって保護されるため、サイドウォール形成後のプロセス等で水素や水等に曝されても、強誘電体膜が還元されて特性劣化が引き起こされてしまうことが防止される。

また、前記強誘電体メモリ装置においては、前記サイドウォール及び前記強誘電体キャパシタを覆って水素バリア膜が形成されているのが好ましい。
このようにすれば、特に強誘電体キャパシタの側面等が水素バリア膜によって保護されるため、強誘電体膜が還元されて特性劣化が引き起こされてしまうことが防止される。

本発明の強誘電体メモリ装置の製造方法は、基体上に酸素バリア層と下部電極層と強誘電体層と上部電極層とをこの順に積層する工程と、
前記上部電極層と強誘電体層と下部電極層とをパターニングして上部電極と強誘電体膜と下部電極とからなる強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタを覆って前記酸素バリア層上に、該酸素バリア層に対してエッチング耐性が高い絶縁膜を形成する工程と、
前記絶縁膜をエッチバックし、前記強誘電体キャパシタの側部に前記上部電極、前記強誘電体膜、前記下部電極のそれぞれの側面を覆って、前記絶縁膜からなるサイドウォールを形成する工程と、
前記サイドウォールをマスクにして前記酸素バリア層をエッチングし、前記強誘電体キャパシタ及び前記サイドウォールの下側に酸素バリア膜を残す工程と、を有してなり、
前記絶縁膜をエッチバックし、前記強誘電体キャパシタの側部にサイドウォールを形成する工程では、得られるサイドウォールの上端が前記強誘電体キャパシタの上部電極の上面より下側に位置するように、該サイドウォールを形成することを特徴としている。

この強誘電体メモリ装置の製造方法によれば、強誘電体キャパシタの側部にサイドウォールを形成し、その後、このサイドウォールと強誘電体キャパシタ等とをマスクにして酸素バリア層をエッチングし、強誘電体キャパシタ及びサイドウォールの下側のみに酸素バリア膜を残すので、酸素バリア膜を、平面視した状態でサイドウォールの分、強誘電体キャパシタの側方に拡がった状態に形成することができる。したがって、前記したようにこの酸素バリア膜が、強誘電体キャパシタの周囲の層間絶縁膜を拡散してきた酸素に対してもバリア性を良好に発揮するようになり、よって、この酸素バリア膜の下側に形成されたプラグの酸化がより確実に抑えられるようになる。
また、酸素バリア膜に対しエッチング耐性が高い絶縁膜によってサイドウォールを形成し、このサイドウォールをマスクにして酸素バリア層をエッチングし、酸素バリア膜を形成するので、強誘電体キャパシタの側面側をサイドウォールで覆った状態で酸素バリア層をエッチングすることにより、この酸素バリア膜の加工時における強誘電体キャパシタのエッチングダメージを抑えることができる。したがって、強誘電体キャパシタのエッチングダメージによる特性劣化を防止することができる。

また、前記強誘電体メモリ装置の製造方法においては、前記絶縁膜として、水素バリア膜を用いるのが好ましい。
このようにすれば、強誘電体キャパシタの側面側が水素バリア膜からなるサイドウォールによって保護されるため、サイドウォール形成後のプロセス等で水素や水等に曝されても、強誘電体膜が還元されて特性劣化が引き起こされてしまうことが防止される。

また、前記強誘電体メモリ装置の製造方法においては、前記絶縁膜をエッチバックし、前記強誘電体キャパシタの側部にサイドウォールを形成する工程では、得られるサイドウォールの上端が前記強誘電体キャパシタの上部電極の上面より下側に位置するように、該サイドウォールを形成するのが好ましい。
上部電極に通じるコンタクトホールを形成した際、合わせずれによってコンタクトホールがサイドウォール上にのって形成されることがある。その際、上部電極に対してサイドウォールのエッチングレートが小さいと、サイドウォールがコンタクトホールの底部に突出した状態で残ってしまう。すると、その後コンタクトホール内にメタルを埋め込んでプラグを形成する際、コンタクトホール内に残ったサイドウォールによって埋め込み不良が生じ、形成したプラグと上部電極との間で接続不良が生じてしまう。これに対し、前記したように得られるサイドウォールの上端が前記強誘電体キャパシタの上部電極の上面より下側に位置するように、該サイドウォールを形成することにより、コンタクトホールの合わせずれが生じても、サイドウォールがコンタクトホールの底部に突出した状態で残ってしまうことを防止することができ、したがってプラグと上部電極との間の接続不良を防止することができる。

また、前記強誘電体メモリ装置の製造方法においては、前記酸素バリア膜を形成した後、前記強誘電体キャパシタ及び前記サイドウォールを覆って前記基体上に水素バリア膜を形成するのが好ましい。
このようにすれば、上部電極が露出していた強誘電体キャパシタの上面を水素バリア膜によって保護し、強誘電体キャパシタ側面の水素バリヤより厚くすることができ、したがって強誘電体膜が還元されて特性劣化が引き起こされてしまうことを防止することができる。

以下、本発明を詳しく説明する。
まず、本発明の強誘電体メモリ装置の一実施形態を説明する。図１は、本発明の強誘電体メモリ装置の一実施形態を模式的に示す側断面図であり、図１中符号１は強誘電体メモリ装置である。この強誘電体メモリ装置１は、１Ｔ／１Ｃ型のメモリセル構造を有したスタック型のもので、基体２と、この基体２上に形成された強誘電体キャパシタ３とを備えて構成されたものである。なお、本実施形態では１Ｔ／１Ｃ型のメモリセル構造のものについて説明するが、本発明は１Ｔ／１Ｃ型に限定されないのはもちろんである。

基体２は、シリコン基板（半導体基板）４を備えてなるもので、シリコン基板４の表層部に、前記強誘電体キャパシタ３を動作させるための駆動トランジスタ５を形成し、さらにこの駆動トランジスタ５を覆って、シリコン基板４上に第１下地絶縁膜６、第２下地絶縁膜７を積層して構成されたものである。シリコン基板４には、前記駆動トランジスタ５を構成するソース領域８、ドレイン領域９と、チャネル領域（図示せず）とが形成され、さらにチャネル領域上には、ゲート絶縁膜１０が形成されている。そして、このゲート絶縁膜１０上にゲート電極１１が形成されたことにより、前記駆動トランジスタ５が構成されている。なお、各強誘電体キャパシタ３に対応する駆動トランジスタ５は、シリコン基板４に形成された埋め込み分離領域１２によって電気的に分離されている。

第１下地絶縁膜６、第２下地絶縁膜７は、酸化珪素（ＳｉＯ_２）によって形成されたもので、ＣＭＰ（化学機械研磨）法等で平坦化されたものである。なお、第１下地絶縁膜６と第２下地絶縁膜７とを分けているのは、駆動トランジスタ５上に形成される層間絶縁膜の要求される膜厚が比較的厚く、したがって単一層で形成した場合、ここに形成するコンタクトホールの深さが深くなりすぎ、プラグの埋設などが困難になるからである。よって、特に駆動トランジスタ５上に形成する層間絶縁膜の要求される膜厚が比較的薄い場合には、二層に分けることなく、単一層で下地絶縁膜を形成することもできる。

このようにシリコン基板４に駆動トランジスタ５を形成し、さらに第１下地絶縁膜６、第２下地絶縁膜７を形成してなる基体２の上には、前記第２下地絶縁膜７上に形成された酸素バリア膜１３と、前記強誘電体キャパシタ３とが形成されている。強誘電体キャパシタ３は、前記酸素バリア膜１３上に形成された下部電極１４と、下部電極１４上に形成された強誘電体膜１５と、強誘電体膜１５上に形成された上部電極１６とからなるもので、全体が例えば略円錐台状や略角錐台のものである。

酸素バリア膜１３は、後述するように前記強誘電体キャパシタ３の側方に拡がって形成されたものである。すなわち、平面視した状態で、下部電極１４の側方に同心状に拡がって形成されたものである。また、この酸素バリア膜１３は、例えばＴｉＡｌＮ、ＴｉＡｌ、ＴｉＳｉＮ、ＴｉＮ、ＴａＮ、ＴａＳｉＮ等からなるもので、中でもチタン、アルミニウム、窒素を含むＴｉＡｌＮが好適とされ、したがって本実施形態ではＴｉＡｌＮによって酸素バリア膜１３が形成されている。なお、このＴｉＡｌＮは、例えばＴｉ（１−ｘ）ＡｌｘＮｙ（０＜ｘ≦０．３、０＜ｙ）で表される化合物である。

強誘電体キャパシタ３を構成する下部電極１４及び上部電極１６は、イリジウム（Ｉｒ）や、酸化イリジウム（ＩｒＯ_２）、白金（Ｐｔ）、ルテニウム（Ｒｕ）、酸化ルテニウム（ＲｕＯ_２）等からなるもので、本実施形態では特にイリジウムによって形成されている。また、強誘電体膜１５は、ペロブスカイト型の結晶構造を有し、ＡＢＸＯ_３の一般式で示されるもので、具体的には、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ_３（ＰＺＴ）や（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ_３（ＰＬＺＴ）、さらに、これら材料にニオブ（Ｎｂ）等の金属が加えられたものなどによって形成されたものである。本実施形態では、特にＰＺＴによって形成されている。

ここで、酸素バリア膜１３の底部には、前記第２下地絶縁膜７、第１下地絶縁膜６を貫通して形成されたコンタクトホール１７が通じている。そして、このような構成によって酸素バリア膜１３上の下部電極１４は、コンタクトホール１７内に形成されたプラグ１８と酸素バリア膜１３を介して接続し、導通したものとなっている。したがって、このプラグ１８は、例えば酸化物からなる強誘電体膜１５からその酸素が拡散してくることにより、酸化されてしまうといったことが酸素バリア膜１３によって防止されたものとなっている。また、このプラグ１８は、前記駆動トランジスタ５のドレイン領域９に接続しており、これによって強誘電体キャパシタ３は、前述したように駆動トランジスタ５によって動作させられるようになっている。
なお、コンタクトホール１７に埋設されたプラグ１８は、本実施形態ではタングステン（Ｗ）によって形成されている。

また、前記強誘電体キャパシタ３の側壁部（側面側）には、前記酸素バリア膜１３上に、該酸素バリア膜１３よりエッチング耐性が高い絶縁材料からなるサイドウォール２０が設けられている。このサイドウォール２０となる絶縁材料としては、後述するように酸素バリア膜１３のエッチングにはエッチングガスとして塩素系のガスが用いられることから、このような塩素系のガスに対して酸素バリア膜１３となるＴｉＡｌＮよりエッチングレートが低く、したがってエッチング耐性が高い絶縁材料が用いられる。本実施形態では、アルミニウム酸化物であるアルミナ（ＡｌＯｘ）が用いられる。このような構成のもとにサイドウォール２０は、後述するように酸素バリア膜１３をエッチングによってパターニングする際、マスクとして機能するようになっている。

また、アルミナは、絶縁性の水素バリア膜として機能するようになっている。したがってこのアルミナからなるサイドウォール２０は、強誘電体キャパシタ３の側壁部、すなわち強誘電体膜１５が露出する側壁部において、この露出する強誘電体膜１５を水素や水等の還元性物質から保護するように機能するものとなっている。

なお、隣り合う強誘電体キャパシタ３、３間においては、それぞれのサイドウォール２０、２０によってその隙間の一部が埋め込まれているものの、残りの部分については、これが埋め込まれることなく、第２下地絶縁膜７が露出させられている。そして、このような状態のもとで、強誘電体キャパシタ３及びサイドウォール２０を覆って第２下地絶縁膜７上に水素バリア膜２１が形成されている。これにより、隣り合う強誘電体キャパシタ３、３間のサイドウォール２０、２０間には、第２下地絶縁膜７上に水素バリア膜２１が直接積層され、また、サイドウォール２０の側面側も水素バリア膜２１に覆われた構造となっている。
ここで、この水素バリア膜２１を構成する材料としては、前記サイドウォール２０と同様にアルミニウム酸化物であるアルミナ（ＡｌＯｘ）が好適とされ、したがって本実施形態では、水素バリア膜２１もアルミナ（ＡｌＯｘ）からなっているものとする。

水素バリア膜２１の上には、これを覆って層間絶縁膜２２が形成されている。この層間絶縁膜２２には、前記サイドウォール２０、２０間にて開口するコンタクトホール２３に連通するコンタクトホール２４が、水素バリア膜２１を貫通して形成されている。なお、前記コンタクトホール２３にはタングステン（Ｗ）からなるプラグ２５が埋め込まれており、前記コンタクトホール２４にはタングステン（Ｗ）からなるプラグ２６が埋め込まれている。

また、この層間絶縁膜２２には、前記強誘電体キャパシタ３の上部電極１６に到達するコンタクトホール２７が、前記第１水素バリア膜１９、第２水素バリア膜２１を貫通して形成されており、このコンタクトホール２７には上部電極１６に導通するプラグ２８が形成されている。そして、層間絶縁膜２２上には、このプラグ２８や前記プラグ２６に接続する配線（図示せず）が形成されている。このような構成のもとに、前記強誘電体キャパシタ３は、前記駆動トランジスタ５と、前記上部電極１６に導通する配線（図示せず）とによって駆動させられるようになっている。
さらに、この層間絶縁膜２２上には、前記配線等を覆って別の層間絶縁膜（図示せず）が形成されている。

次に、このような構成の強誘電体メモリ装置１の製造方法を基に、本発明の強誘電体メモリ装置の製造方法の一実施形態を説明する。
まず、図２（ａ）に示すように、予め公知の手法によってシリコン基板４に駆動トランジスタ５を形成し、続いてＣＶＤ法等により酸化珪素（ＳｉＯ_２）を成膜し、さらにこれをＣＭＰ法等によって平坦化することにより、第１下地絶縁膜６を形成する。

続いて、前記第１下地絶縁膜６上に公知のレジスト技術、露光・現像技術によってレジストパターン（図示せず）を形成し、さらにこのレジストパターンをマスクにしてエッチングすることにより、図２（ｂ）に示すようにコンタクトホール１７の下部１７ａ、及びコンタクトホール２３の下部２３ａをそれぞれ形成する。

次いで、プラグ材料としてタングステン（Ｗ）をＣＶＤ法等で成膜し、前記のコンタクトホール１７の下部１７ａ、及びコンタクトホール２３の下部２３ａにそれぞれタングステンを埋め込む。続いて、ＣＭＰ法等によって下地絶縁膜１１上のタングステンを除去し、前記コンタクトホール１７の下部１７ａにタングステンからなるプラグ１８の下部１８ａを、またコンタクトホール２３の下部２３ａにプラグ２５の下部２５ａを埋設する。なお、このようなプラグ下部の形成に際しては、タングステンの埋め込みに先立ち、ＴｉＮ（窒化チタン）等の密着層を下部１７ａや下部２３ａの内壁面に薄く成膜しておき、その後、前記したようにタングステンを埋め込むのが好ましい。

このようにしてプラグ１８の下部１８ａ、プラグ２５の下部２５ａを形成したら、図２（ｃ）に示すように第１下地絶縁膜６上に第２下地絶縁膜７を形成する。なお、これに先立ち、前記プラグ下部の酸化を防止するため、ＣＶＤ法等によって第１下地絶縁膜６上に例えばＳｉＯＮ（図示せず）を成膜しておいてもよい。
第２下地絶縁膜７については、ＣＶＤ法等によって酸化珪素（ＳｉＯ_２）を成膜し、さらにこれをＣＭＰ法等によって平坦化することにより、第２下地絶縁膜７を形成する。

次いで、この第２下地絶縁膜７上に酸素バリア膜１３及び強誘電体キャパシタ３を形成するべく、これに先立ち、図３（ａ）に示すように強誘電体キャパシタ３に接続・導通するコンタクトホール１７及びプラグ１８を完成させる。すなわち、第２下地絶縁膜３上に公知のレジスト技術、露光・現像技術によってレジストパターン（図示せず）を形成し、さらにこのレジストパターンをマスクにして、第２下地絶縁膜７の、前記コンタクトホール１７の下部１７ａの直上部をエッチングする。これにより、コンタクトホール１７の上部１７ｂが形成され、下部１７ａと上部１７ｂとが連続してなるコンタクトホール１７が得られる。このとき、コンタクトホール１７の下部１７ａ内のプラグ下部がエッチングストッパ層として機能する。なお、この図３（ａ）以降では、第１下地絶縁膜６の下側についての記載を省略する。

次いで、前記プラグ下部の埋設工程と同様にして、コンタクトホール１７の上部１７ｂにプラグ１８の上部を埋設し、これによって連続したプラグ１８を得る。このプラグ上部の形成に際しても、前述したようにＴｉＮ（窒化チタン）等の密着層を、予めコンタクトホール１７の上部１７ｂの内壁面に成膜しておくのが好ましい。

次いで、前記第２下地絶縁膜７上に、前記プラグ１８の上面を覆って酸素バリア膜１３の形成材料を成膜する。具体的には、ＴｉＡｌＮをスパッタ法等で成膜することにより、図３（ｂ）に示すように酸素バリア層１３ａを形成する。
次いで、強誘電体キャパシタ３を形成するべく、前記酸素バリア層１３ａ上に、下部電極１４の形成材料であるイリジウムをスパッタ法等によって成膜し、下部電極層１４ａを形成する。

続いて、この下部電極層１４ａ上に、強誘電体膜１５の形成材料であるＰＺＴを、例えばスパッタ法、スピンオン法、ＭＯＣＶＤ法、ゾルゲル法等によって成膜し、強誘電体層１５ａを形成する。
次いで、この強誘電体層１５ａ上に、上部電極１６の形成材料であるイリジウムをスパッタ法等によって成膜し、上部電極層１６ａを形成する。

その後、公知のレジスト技術、露光・現像技術によって上部電極層１６ａ上にレジストパターン（図示せず）を形成し、さらにこのレジストパターンをマスクにして前記上部電極層１６ａ、強誘電体層１５ａ、下部電極層１４ａを一括して、あるいはエッチング条件を変えて複数回でエッチングし、パターニングする。これにより、図３（ｃ）に示すように酸素バリア層１３ａ上に、下部電極１４、強誘電体膜１５、上部電極１６からなる強誘電体キャパシタ３を得る。

このようにして強誘電体キャパシタ３を形成したら、前記レジストパターンをを除去した後、図４（ａ）に示すようにこの強誘電体キャパシタ３を覆って前記酸素バリア層１３ａ上に、例えばＣＶＤ法（化学気相成長法）によってＡｌＯｘを成膜し、絶縁膜２０ａを形成する。この絶縁膜２０ａの膜厚については、後述するようにこれをエッチバックすることから、過剰に厚くするのは生産性を損なうことになり好ましくない。ただし、エッチバック後にサイドウォール２０を得る必要上、形成するサイドウォール２０の厚さと同等以上の膜厚には形成する必要がある。このような理由から、この絶縁膜２０ａの膜厚については、例えば５〜１００ｎｍ程度とされる。

ここで、ＣＶＤ法によるＡｌＯｘの成膜はカバレッジ性が良く、したがって強誘電体キャパシタ３によって形成された段差に対しても、このＡｌＯｘからなる絶縁膜２０ａは良好に覆うようになる。ただし、より良好なカバレッジ性を得るためには、ＣＶＤ法の中でも、特に原子層気相成長法（ＡＬＤ法）を採用するのが好ましい。したがって、本実施形態では、ＡＬＤ法によってＡｌＯｘからなる絶縁膜２０ａを形成する。

このＡＬＤ法は、成膜ガスとしてＴＭＡ（トリメチルアルミニウム：tetra-methyl-ammonium）を用い、酸化剤としてオゾン又はＮＯ等の水素を含まないガスを用いたＣＶＤ法からなる。このようなＡＬＤ法により、強誘電体キャパシタ３による段差を良好に覆うことができ、また酸化剤を用いつつＡｌＯｘを成膜することにより、強誘電体キャパシタ３の強誘電体膜１５の特性を低下させることない。

なお、強誘電体キャパシタ３中の強誘電体膜１５は、その成膜条件等によっては酸素欠損を起こしている場合もある。したがって、絶縁膜２０ａを形成した後、必要に応じて酸素雰囲気で加熱処理を行い、ＡｌＯｘからなる絶縁膜２０ａを介して強誘電体膜１５に酸素を供給し、酸素欠損を補てんしてもよい。この加熱処理の温度としては、例えば５５０℃〜７５０℃、より好ましくは６００℃〜７５０℃とされる。

次いで、前記絶縁膜２０ａをエッチバックし、図４（ｂ）に示すように強誘電体キャパシタ３の側壁部（側面側）にサイドウォール２０を形成する。このようにしてエッチバックを行うと、強誘電体キャパシタ３、３間においては、形成するサイドウォール２０、２０間の絶縁膜２０ａが除去されることにより、酸素バリア層１３ａが露出する。

次いで、前記強誘電体キャパシタ３とサイドウォール２０とをマスクにして前記酸素バリア層１３ａをエッチングし、これら強誘電体キャパシタ３及びサイドウォール２０の直下に選択的に酸素バリア層１３ａを残し、これを酸素バリア膜１３とする。ここで、この酸素バリア層１３ａ（酸素バリア膜１３）のエッチングには、前述したようにエッチングガスとして塩素系のガス、例えば塩素（Ｃｌ_２）自体やＣＨＣｌ_３などが用いられるが、このような塩素系のガスに対してサイドウォール２０は、酸素バリア層１３ａ（酸素バリア膜１３）より十分にエッチング耐性が高くなっている。したがって、エッチングレートが低く、十分なエッチング比がとれることから、サイドウォール２０はマスクとして良好に機能するようになり、これの直下に酸素バリア膜１３を形成することができる。また、強誘電体キャパシタ３の側面側をサイドウォール２０で覆った状態で酸素バリア層１３ａをエッチングするので、この酸素バリア層１３ａ（酸素バリア膜１３）の加工時における強誘電体キャパシタ３のエッチングダメージを抑えることができる。

このようにサイドウォール２０をマスクにして酸素バリア膜１３を形成することにより、酸素バリア膜１３は、前記したように平面視した状態でサイドウォール２０の分、強誘電体キャパシタ３（下部電極１４）の側方に拡がって形成されたものとなる。
なお、強誘電体キャパシタ３については、特にその上部電極１６が前記の塩素系のエッチングガスに対して十分な耐性が得られない場合、再度レジストパターン（図示せず）を形成し、酸素バリア層１３ａ（酸素バリア膜１３）のエッチング時に、これをマスクとして用いてもよい。

次いで、図５（ａ）に示すように、前記強誘電体キャパシタ３及び前記サイドウォール２０上を覆って再度ＡｌＯｘを成膜し、水素バリア膜２１を形成する。この水素バリア膜２１の形成法についても、ＣＶＤ法のうち、特にカバレッジ性の良いＡＬＤ法が採用され、その成膜条件については、前記絶縁膜２０ａの成膜条件と同様とされる。また、この水素バリア膜２１については、例えば２０〜５０ｎｍ程度の厚さに形成される。このようにして水素バリア膜２１を形成することにより、強誘電体キャパシタ３、３間において第２下地絶縁膜７が露出したサイドウォール２０、２０間には、この水素バリア膜２１が直接積層した状態となる。

次いで、前記水素バリア膜２１上に、ＣＶＤ法等によって酸化珪素（ＳｉＯ_２）を成膜し、さらにこれをＣＭＰ法等によって平坦化することにより、図５（ｂ）に示すように層間絶縁膜２２を形成する。
次いで、層間絶縁膜２２上に公知のレジスト技術、露光・現像技術によってレジストパターン（図示せず）を形成し、このレジストパターンをマスクにしてエッチングすることにより、前記強誘電体キャパシタ３、３間のサイドウォール２０、２０間にコンタクトホール２４及びコンタクトホール２３の上部２３ｂを形成するとともに、前記強誘電体キャパシタ３上にその上部電極１６の一部を露出させるコンタクトホール２７を形成する。

すなわち、強誘電体キャパシタ３、３間のサイドウォール２０、２０間においては、前記コンタクトホール２３の下部２３ａの直上部の、層間絶縁膜２２と水素バリア膜２１と第２下地絶縁膜７とをエッチングする。これにより、図５（ｃ）に示すようにコンタクトホール２４が形成され、かつこれに連通するコンタクトホール２３の上部２３ｂが形成される。また、強誘電体キャパシタ３上においては、層間絶縁膜２２と水素バリア膜２１とをエッチングすることにより、上部電極１６に通じるコンタクトホール２７が形成される。
なお、コンタクトホール２４及びコンタクトホール２３の上部２３ｂの形成と、コンタクトホール２７の形成については、そのエッチング深さが異なることから、同一条件では行い難いこともある。その場合には、これらを別工程で形成するようにしてもよい。

前記のエッチング法としては、フッ素系のガスなどをエッチャントとするＲＩＥ法（反応性イオンエッチング法）や、ＩＣＰ（誘導結合プラズマ）によるエッチング法、ＥＣＲ（電子サイクロトロン共鳴）プラズマによるエッチング法などが採用可能である。
このようにしてエッチングを行うと、エッチング耐性が高く、したがってエッチング性が悪いＡｌＯｘからなる水素バリア膜２１は、第２下地絶縁膜７上に一層しかないため、加工上の障害が比較的少なく抑えられている。したがって、強誘電体キャパシタ３の側面側にアルミナ（ＡｌＯｘ）からなるサイドウォール２０と水素バリア膜２１とを設け、水素バリア膜として機能する膜を二層設けたことにより、強誘電体キャパシタ３の特性劣化をより良好に防止しているにもかかわらず、コンタクトホール２４については、水素バリア膜２１が一層であることから、その加工性を容易にすることができる。

次いで、前記プラグ１８の埋設工程と同様にして、図１に示したようにコンタクトホール２３の上部２３ｂ及びコンタクトホール２４にプラグ２５の上部、及びプラグ２６を埋設するとともに、コンタクトホール２７にプラグ２８を埋設する。
その後、層間絶縁膜２２上に別の層間絶縁膜（図示せず）等を形成することにより、強誘電体メモリ装置１を得る。

このようにして得られた強誘電体メモリ装置１にあっては、酸素バリア膜１３が強誘電体キャパシタ３の側方に拡がって形成されているので、特に強誘電体キャパシタ３の周囲の層間絶縁膜２２を拡散してきた酸素に対してもバリア性を良好に発揮し、この酸素バリア膜１３の下側に形成されたプラグ１８の酸化をより確実に抑えることができる。よって、プラグ１８の酸化によってこれと下部電極１４との間の電気抵抗（接続抵抗）が高くなり、強誘電体キャパシタ３の駆動特性が低下してしまうことが確実に防止されたものとなる。
また、酸素バリア膜１３上でかつ強誘電体キャパシタ３の側面側に、酸素バリア膜１３よりエッチング耐性が高い絶縁材料からなるサイドウォール２０が設けられているので、製造時に該サイドウォール２０をマスクとして用い、エッチングして酸素バリア膜１３をパターニングすることにより、この強誘電体メモリ装置１は、酸素バリア膜１３の加工時における強誘電体キャパシタ３のエッチングダメージが抑えられたものとなる。

また、サイドウォール２０が水素バリア材料からなり、さらにこのサイドウォール２０を覆って水素バリア膜２１が形成されているので、特に強誘電体キャパシタ３の側面側が水素バリア材料からなるサイドウォール２０と水素バリア膜２１とによって二重に保護されるため、強誘電体膜１５が還元されて特性劣化が引き起こされてしまうことが確実に防止される。

また、このような強誘電体メモリ装置１の製造方法にあっては、強誘電体キャパシタ３の側面側にサイドウォール２０を形成し、その後、このサイドウォール２０と強誘電体キャパシタ３等とをマスクにして酸素バリア層１３ａをエッチングし、強誘電体キャパシタ３及びサイドウォール２０の下側に酸素バリア膜１３を形成するので、酸素バリア膜１３を、平面視した状態でサイドウォール２０の分、強誘電体キャパシタ３の側方に拡がった状態に形成することができる。したがって、前記したようにこの酸素バリア膜１３が、強誘電体キャパシタ３の周囲の層間絶縁膜２２を拡散してきた酸素に対してもバリア性を良好に発揮するようになり、よって、この酸素バリア膜１３の下側に形成されたプラグ１８の酸化をより確実に抑えることができ、プラグ１８の酸化によって強誘電体キャパシタ３の駆動特性が低下してしまうことを確実に防止することができる。
また、酸素バリア膜１３に対しエッチング耐性が高い絶縁膜２０ａによってサイドウォール２０を形成し、このサイドウォール２０をマスクにして酸素バリア層１３ａをエッチングし、酸素バリア膜１３を形成するので、強誘電体キャパシタ３の側面側をサイドウォール２０で覆った状態で酸素バリア層１３ａをエッチングすることにより、この酸素バリア層１３ａ（酸素バリア膜１３）の加工時における強誘電体キャパシタ３のエッチングダメージを抑えることができる。したがって、強誘電体キャパシタ３のエッチングダメージによる特性劣化を防止することができる。

また、強誘電体キャパシタ３の高密度化によってキャパシタ３、３間のサイドウォール２０、２０間の隙間が狭くなり、コンタクトホール２４の位置合わせマージンが小さくなって合わせずれ（位置ずれ）が生じ易くなっても、サイドウォール２０、２０としてエッチング耐性の高いアルミナ（ＡｌＯｘ）を用い、さらにこれの上にアルミナ（ＡｌＯｘ）からなる水素バリア膜２１を形成したことにより、コンタクトホール２４をセルフアライメント的に形成することができる。すなわち、コンタクトホール２４を強誘電体キャパシタ３の側面近くに形成しても、サイドウォール２０とこれの上に形成されている水素バリア膜２１は、シリコン基板４に対して直交する方向の見掛け上の膜厚が厚くなっているので、これらをも削り取ってコンタクトホール２４が形成されるといったことを防止することができる。したがって、例えばプラグ２６の形成時に強誘電体キャパシタ３の側面側が還元され、強誘電体キャパシタ３の特性が低下するといった不都合を確実に防止することができる。

次に、本発明の強誘電体メモリ装置１の製造方法の他の実施形態を説明する。
この実施形態が前記の実施形態と異なるところは、図４（ｂ）に示したように絶縁膜２０ａをエッチバックし、強誘電体キャパシタ３の側部にサイドウォール２０を形成する際、図６に示すように、得られるサイドウォール２０の上端が前記強誘電体キャパシタ３の上部電極１６の上面より下側に位置するように、該サイドウォール２０を形成する点である。
これは、図５（ｃ）に示したように上部電極１６に通じるコンタクトホール２７を形成した際、コンタクトホール２７が合わせずれによってサイドウォール２０上にのって形成されてしまう、といった不都合に対処するためである。

すなわち、先の実施形態に比べ、例えばエッチング時間を長くすることにより、図６に示したように得られるサイドウォール２０の上端を、前記強誘電体キャパシタ３の上部電極１６の上面より十分に下側に位置させるのである。上部電極１６に対するサイドウォール２０上端の位置として具体的には、上部電極１６の下面の高さ位置（レベル）をＬ１とし、上面の高さ位置（レベル）をＬ２とすると、サイドウォール２０上端の高さ位置（レベル）Ｌ３は、以下の式に表される範囲とするのが好ましい。
Ｌ３＝｛（Ｌ１＋Ｌ２）／２｝±（Ｌ２−Ｌ１）×０．４

上部電極１６の厚さ方向での中心高さ位置｛（Ｌ１＋Ｌ２）／２｝に対して、その上下方向に、上部電極１６の膜厚（Ｌ２−Ｌ１）の４割分離れた高さの範囲内に、サイドウォール２０上端の高さ位置Ｌ３を配するのが好ましいのである。これは、Ｌ３が前記の範囲内より上側（上部電極１６の上面側）に位置し、特に上部電極１６の上面よりさらに上側に位置すると、前記したようにコンタクトホール２７が合わせずれによってサイドウォール２０上にのって形成されてしまった際、図７（ａ）に示すようにコンタクトホール２７の底部にサイドウォール２０が突出した状態で残ってしまうおそれがあるからである。すなわち、このようにサイドウォール２０が突出した状態で残ってしまうと、その後コンタクトホール２７内にメタルを埋め込んでプラグ２８を形成した際、コンタクトホール２７内に残ったサイドウォール２０によって埋め込み不良が生じ、形成したプラグ２８と上部電極１６との間で接続不良が生じてしまうおそれがあるからである。

また、Ｌ３が前記の範囲内より下側（上部電極１６の下面側）に位置すると、コンタクトホール２７が合わせずれによってサイドウォール２０上にのって形成されてしまった際、図７（ｂ）に示すようにサイドウォール２０がエッチングされて強誘電体膜１５の側面が露出されてしまうおそれがあるからである。このように強誘電体膜１５の側面が露出されてしまうと、サイドウォール２０による強誘電体膜１５の保護機能（エッチングダメージに対する保護機能、及び水素バリア機能を発揮することによる保護機能）が損なわれてしまうからである。

これに対し、Ｌ３が前記の範囲内にあれば、コンタクトホール２７が合わせずれによってサイドウォール２０上にのって形成されてしまった際にも、図７（ｃ）に示すようにサイドウォール２０がコンタクトホール２７の底部に顕著に突出した状態で残ってしまうことがなく、また、サイドウォール２０がエッチングされて強誘電体膜１５の側面が露出されてしまうおそれもなくなるからである。

このように本実施形態では、強誘電体キャパシタ３の側部にサイドウォール２０を形成する際、得られるサイドウォール２０の上端が前記強誘電体キャパシタ３の上部電極１６の上面より十分下側に位置するように、該サイドウォール２０を形成するので、上部電極１６に通じるコンタクトホール２７の合わせずれが生じても、サイドウォール２０がコンタクトホール２７の底部に突出した状態で残ってしまうことを防止することができる。したがって、プラグ２８と上部電極１６との間の接続不良を防止し、強誘電体キャパシタ３の特性低下を防止することができる。

そして、このような本発明の製造方法によって得られた強誘電体メモリ装置は、携帯電話、パーソナルコンピュータ、液晶装置、電子手帳、ページャ、ＰＯＳ端末、ＩＣカード、ミニディスクプレーヤ、液晶プロジェクタ、およびエンジニアリング・ワークステーション（ＥＷＳ）、ワードプロセッサ、テレビ、ビューファイダ型またはモニタ直視型のビデオテープレコーダ、電子卓上計算機、カーナビゲーション装置、タッチパネルを備えた装置、時計、ゲーム機器、電気泳動装置など、様々な電子機器に適用することができる。

なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない限り種々の変更が可能である。

本発明の強誘電体メモリ装置の一実施形態を示す要部断面図である。 （ａ）〜（ｃ）は図１に示した装置の製造方法説明図である。 （ａ）〜（ｃ）は図１に示した装置の製造方法説明図である。 （ａ）〜（ｃ）は図１に示した装置の製造方法説明図である。 （ａ）〜（ｃ）は図１に示した装置の製造方法説明図である。 本発明の強誘電体メモリ装置の製造方法の他の実施形態を示す説明図である。 （ａ）〜（ｃ）は図６に示した実施形態の作用の説明図である。

符号の説明

１…強誘電体メモリ装置、２…基体、３…強誘電体キャパシタ、５…駆動トランジスタ、６…第１下地絶縁膜、７…第２下地絶縁膜、１３…酸素バリア膜、１３ａ…酸素バリア層、１４…下部電極、１５…強誘電体膜、１６…上部電極、１７…サイドウォール、１８ａ…絶縁膜、２１…水素バリア膜、２２…層間絶縁膜、２４…コンタクトホール、２６…プラグ、２７…コンタクトホール、２８…プラグ

Claims (6)

1. 基体上に設けられて、該基体内に埋設されたプラグに接続する酸素バリア膜と、該酸素バリア膜上に設けられた下部電極と強誘電体膜と上部電極とからなる強誘電体キャパシタと、を備えてなる強誘電体メモリ装置において、
   前記酸素バリア膜は、前記強誘電体キャパシタの側方に拡がって形成されてなり、
   前記酸素バリア膜上でかつ前記強誘電体キャパシタの側面側には、前記下部電極、前記強誘電体膜、前記上部電極のそれぞれの側面を覆って前記酸素バリア膜よりエッチング耐性が高い絶縁材料からなるサイドウォールが設けられており、
   前記サイドウォールは、その上端が前記上部電極の上面より下側に位置していることを特徴とする強誘電体メモリ装置。
2. 前記サイドウォールは水素バリア材料からなることを特徴とする請求項１記載の強誘電体メモリ装置。
3. 前記サイドウォール及び前記強誘電体キャパシタを覆って水素バリア膜が形成されていることを特徴とする請求項１又は２に記載の強誘電体メモリ装置。
4. 基体上に酸素バリア層と下部電極層と強誘電体層と上部電極層とをこの順に積層する工程と、
   前記上部電極層と強誘電体層と下部電極層とをパターニングして上部電極と強誘電体膜と下部電極とからなる強誘電体キャパシタを形成する工程と、
   前記強誘電体キャパシタを覆って前記酸素バリア層上に、該酸素バリア層に対してエッチング耐性が高い絶縁膜を形成する工程と、
   前記絶縁膜をエッチバックし、前記強誘電体キャパシタの側部に前記上部電極、前記強誘電体膜、前記下部電極のそれぞれの側面を覆って、前記絶縁膜からなるサイドウォールを形成する工程と、
   前記サイドウォールをマスクにして前記酸素バリア層をエッチングし、前記強誘電体キャパシタ及び前記サイドウォールの下側に酸素バリア膜を残す工程と、を有してなり、
   前記絶縁膜をエッチバックし、前記強誘電体キャパシタの側部にサイドウォールを形成する工程では、得られるサイドウォールの上端が前記強誘電体キャパシタの上部電極の上面より下側に位置するように、該サイドウォールを形成することを特徴とする強誘電体メモリ装置の製造方法。
5. 前記絶縁膜として、水素バリア膜を用いることを特徴とする請求項４記載の強誘電体メモリ装置の製造方法。
6. 前記酸素バリア膜を形成した後、前記強誘電体キャパシタ及び前記サイドウォールを覆って前記基体上に水素バリア膜を形成することを特徴とする請求項４又は５に記載の強誘電体メモリ装置の製造方法。

Images