JP5844026B2 - 圧電素子の製造方法 - Google Patents

圧電素子の製造方法 Download PDF

Info

Publication number
JP5844026B2
JP5844026B2 JP2008072769A JP2008072769A JP5844026B2 JP 5844026 B2 JP5844026 B2 JP 5844026B2 JP 2008072769 A JP2008072769 A JP 2008072769A JP 2008072769 A JP2008072769 A JP 2008072769A JP 5844026 B2 JP5844026 B2 JP 5844026B2
Authority
JP
Japan
Prior art keywords
film
mask
piezoelectric element
upper electrode
piezoelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008072769A
Other languages
English (en)
Other versions
JP2009231405A (ja
Inventor
高橋 秀治
秀治 高橋
文彦 望月
文彦 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2008072769A priority Critical patent/JP5844026B2/ja
Priority to US12/405,714 priority patent/US8053955B2/en
Publication of JP2009231405A publication Critical patent/JP2009231405A/ja
Application granted granted Critical
Publication of JP5844026B2 publication Critical patent/JP5844026B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/88Mounts; Supports; Enclosures; Casings
    • H10N30/883Additional insulation means preventing electrical, physical or chemical damage, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/08Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/02Forming enclosures or casings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/704Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877Conductive materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、圧電素子及びその製造方法に関する。
インクジェットヘッド、圧電体、FeRAM、MRAM等の半導体デバイスでは、圧電膜や磁性体、白金などの電極材料が使用されている(特許文献1、2等参照)。これらは難エッチング材料と呼ばれ、加工が困難な材料である。
一般的に難エッチング材料の加工には、ドライエッチングが多く用いられている。難エッチング材料のエッチング時にはハロゲンを含むガスが多く用いられ、フッ素系や塩素系等のハロゲン系のガスと、不活性ガスであるアルゴン等の混合ガスやフッ素系と塩素系ガスの混合ガスが用いられる。
圧電膜のドライエッチングの際、エッチングする面にレジストをパターニングしてマスクとし、このレジストマスクを介してドライエッチングを行った場合、エッチング時に発生する反応生成物は不揮発性であるため、マスクの側面等に付着し易い。
また、オーバーエッチングを行った場合には下部電極がスパッタエッチングされ、パターニングされた圧電膜の側壁へ付着し易い。この場合、下部電極がエッチングされて圧電膜の側壁に付着して形成された膜(側壁付着膜)は導電性であるため、下部電極と上部電極間でのリーク電流が問題となる。このような側壁付着膜による上下電極間のショートを防ぐため、種々の方法が提案されている。
特許文献3では、上部電極、強誘電体、及び下部電極をドライエッチングで加工する際、酸化膜マスクを用いて上部電極をドライエッチングし、残存する酸化膜マスクを覆うように強誘電体・下部電極用の酸化膜マスクとレジストマスクを形成して強誘電体及び下部電極のエッチングを行うことが開示されている。
特許文献4では、下部電極上に形成された誘電体膜の途中まで不活性ガスとハロゲンガスを用いてエッチングした後、ハロゲンガスのみで残存する誘電体膜をエッチングするとともに下部電極をオーバーエッチングし、その後、水や塩酸等の剥離剤で洗浄することでエッチングにより生じた残渣を除去することが開示されている。
特許文献5では、PZT等の強誘電体膜上にSOG(Spin On Glass)等を用いて耐エッチングマスクを形成した後、不活性ガスとハロゲンガスを用いてドライエッチングにより加工し、エッチング時に強誘電体膜の側壁に付着した堆積物を水等で除去することが開示されている。
特開平10−211701号公報 特開2007−276384号公報 特開2000−22090号公報 特開2000−183287号公報 特開平8−181126号公報
特許文献3に開示されている方法では、エッチング用のマスクを複数回形成し、上部電極と強誘電体を別々にエッチングしているため、工程が複雑であり、工程の増加によりコストが著しく上昇してしまう。
特許文献4に開示されている方法では、例えば強酸や特殊な剥離液を使用するとなると、下部電極や誘電体膜がダメージを受けるおそれがあり、一方、水を用いた場合には、側壁付着膜を十分に除去でできないおそれがある。
特許文献5に開示されている方法では、SOG等によりハードマスクを形成するため、マスク形状とする工程が増える(または、マスク形成する工程が複雑となる)ほか、エッチング後にマスクを除去することも困難となる。
本発明は、上下の電極間のショートが防止される信頼性の高い圧電素子及びそれを容易に製造することができる圧電素子の製造方法を提供することを目的とする。
上記目的を達成するため、本発明では以下の圧電素子及びその製造方法が提供される。
<1> 支持体上に、下部電極と、圧電膜と、上部電極とが、この順に積層されている圧電素子用部材の前記上部電極側に、前記上部電極及び前記圧電膜をパターニングするためのマスクを形成する工程と、
前記マスクを介して、前記上部電極、前記圧電膜、及び前記下部電極の一部をドライエッチングすることにより、前記上部電極及び前記圧電膜をパターニングし、かつ、前記パターニングされた圧電膜の側面に、前記下部電極を構成する材料を含む膜を付着させる工程と、
少なくとも前記パターニングされた圧電膜の側面に前記下部電極を構成する材料を含んで付着したを酸化させる酸化処理を行う工程と、
を含むことを特徴とする圧電素子の製造方法
<2> 前記酸化処理をプラズマ酸化法により行うことを特徴とする<1>に記載の圧電素子の製造方法
<3> 前記上部電極及び前記圧電膜をドライエッチングによりパターニングした後、前記マスクを除去し、その後、前記酸化処理を行うことを特徴とする<1>又は<2>に記載の圧電素子の製造方法。
本発明によれば、上下の電極間のショートが防止される信頼性の高い圧電素子及びそれを容易に製造することができる圧電素子の製造方法が提供される。
以下、添付の図面を参照しながら、本発明について説明する。
−第1実施形態−
図1は、第1実施形態に係る圧電素子の製造工程を示す図である。
<圧電素子用部材>
まず、圧電素子を製造するための部材(圧電素子用部材)10を用意する(図1(A))。
圧電素子用部材10の構成は特に限定されず、目的とするデバイスに応じた層構成を有する部材を用いればよい。本実施形態における圧電素子用部材10は、支持体となるシリコン基板12上に、絶縁膜14、Ti等の密着層16、下部電極に相当する貴金属膜18が順次形成されている。さらに、下部電極18上に圧電膜20が形成された後、上部電極に相当する貴金属膜22が形成されている。
絶縁膜14は、例えばシリコン酸化膜(SiO)をスパッタ法、CVD法、熱酸化法等により形成する。また、下部電極18及び上部電極22は、Pt、Ir、Ruやその酸化物を用いれば良く、スパッタ法、CVD法等で形成する。圧電膜20は、PZT等を用いれば良く、スパッタ法、CVD法等で形成すれば良い。
このような圧電素子用部材10(以下、単に「基板」という場合がある。)を用い、上部電極22と圧電膜20をドライエッチングによりパターニングする。
<マスクの形成>
圧電素子用部材10の上部電極22側に、上部電極22及び圧電膜20をパターニングするためのマスク24を形成する(図1(B))。
マスク24は、レジスト(ネガ型レジスト又はポジ型レジスト)を用いて形成すれば良い。例えば、東京応化のOFPRシリーズやTSMRシリーズ、AZ社のAZ1500や10XTなどを用いることができる。レジストを、スピンコート法、スプレーコート法等の公知の方法により上部電極22上に塗布した後、ソフトベーク(プリベーク)を行う。
レジストは、ドライエッチング時にマスクとして機能し、かつ、ドライエッチング後は容易に除去できるように、ソフトベーク後の厚みが、例えば、0.1〜20μm程度となるように形成する。ソフトベークは、ホットプレートやオーブンなどの加熱装置を用い、レジスト材料に応じて適温(例えば60〜150℃で、1〜15分間)で行う。
次いで、フォトリソグラフィ(露光及び現像)により、レジストをマスク形状にパターニングする。露光は、アライナーやステッパーを用い、現像後のレジストマスク24が、ドライエッチング後の上部電極22a及び圧電膜20aのパターン形状に対応した形状に残留するように、フォトマスクを介して行う。露光はレジスト材料に応じた露光量で行えばよい。
露光後、現像を行う。使用するレジストによっては、現像する前に露光後ベーク(PEB:Post Exposure Bake)を行ってもよい。露光後、現像前にPEBを施すことで、露光量不足を補うことや露光時の定在波の影響によるパターン形状の変形を軽減することができる。
現像は、露光後の基板10を現像液につけた後、純水でリンスし、その後、基板10を乾燥させる。例えば、露光後の基板10をNMD−3(東京応化工業社製)等のアルカリ性現像液に60秒程度浸漬した後、純水リンス60秒を2回行い、その後、スピンドライヤ等で基板10に付着している水分を取り除く。
レジストのパターニング後、ポストベークを行う。例えば、ホットプレート、オーブン等の加熱装置を用いて基板10を加熱する。レジスト24のポストベークにより、残留した現像液やリンス液を蒸発させて除去し、さらに、レジスト24を硬化させてドライエッチング時のプラズマ耐性を向上させるとともに基板10との密着性を向上させる。ポストベークの温度及び時間は、レジスト材料に応じて設定すればよく、通常は、100〜200℃程度で1〜60分間行う。なお、ポストベークの代わりにUVキュアを行っても良い。
<ドライエッチング>
次に、マスク24を介して、上部電極22、圧電膜20、及び下部電極18の一部をドライエッチングすることにより上部電極22及び圧電膜20をパターニングする(図1(C))。
ドライエッチングの方法はエッチングによりパターニングすべき材料に応じて選択すればよく、例えば、誘導結合型プラズマ(ICP:Inductively Coupled Plasma)、電子サイクロトロン共鳴プラズマ(ECP:Electron Cyclotron resonance Plasma)、ヘリコン波励起プラズマ(HWP:Helicon Wave Plasma)、磁場強化型ICPなどの各エッチング装置によりドライエッチングを施すことができる。
PZT膜20のドライエッチングでは、例えば、図3に示すようなアンテナ32、誘電体窓34等を備えた装置30によってプラズマエッチングを施すことができる。チャンバー36内にプロセスガスとして例えば塩素とアルゴンの混合ガスを導入する。プロセスガスとしては、塩素に代えてBCl、HBr、SF、CF、CHF、Cを用いても良く、酸素や窒素などを添加しても良い。更に塩素とC、Ar、酸素の混合ガスなどのようにガスを複数混合して使用しても良い。アンテナ32にRFを印加してプラズマを生成し、ステージ38へバイアス用のRFを印加する事でエッチングを行う。例えばアンテナ32用のRF電源40には13.56MHzを使用し、バイアス用のRF電源42には低周波帯を使用する。アンテナ32用のRF周波数は、13.56〜60MHzなどを用いても良い。低周波電源としては、350kHz〜2MHzを使用すれば良い。代表的なエッチング条件は、以下のとおりである。
プロセスガスは、塩素を10%〜60%とアルゴン40%〜90%の混合ガスを用いる。例えば塩素の流量を20sccm、アルゴンの流量を80sccmとすれば良い。プロセスガスの圧力は、0.1〜5Pa、例えば1.0Paにすれば良い。アンテナRF電力は、350〜1000W、例えば500Wとする。基板バイアス電力は、50〜500W、例えば150Wにする。ステージ38の温度は、−20〜150℃、例えば5℃にすれば良い。
上部電極22のエッチングに続き、圧電膜20もエッチングする。なお、エッチングの終点検出は、発光分光式の終点検出法を用いれば良い。例えば、上部電極22がPtの場合は、341nm、Irの場合は、351nm,393.4nm,410.8nm,415.4nm等、圧電膜20がPZTの場合は、Tiの406nmの発光波長をモニターすることで、エッチングの終点を検出すれば良い。
このように上部電極22と圧電膜20をドライエッチングによりパターニングする場合、上部電極22と圧電膜20だけをエッチングし、下部電極18上でエッチングを停止することが理想であるが、特に面内での均一性を確保するためには、圧電膜20の厚みよりも多くエッチング(オーバーエッチング)する必要がある。オーバーエッチングにより下部電極18の一部がスパッタエッチングされ、下部電極18を構成していた材料が、パターニングされた圧電膜20aの側面に付着して数nm〜数十nm程度の側壁付着膜26が形成される。
<マスクの除去>
ドライエッチングにより上部電極22及び圧電膜20をパターニングした後、マスク24を除去する(図1(D))。
酸素プラズマ等によりアッシングを行ってレジストマスク24を除去する。酸素プラズマを用いたアッシング処理では、ICP、マイクロ波アッシャー、バレル式のアッシャーを用いれば良い。アッシング処理条件は、例えば、マイクロ波を用いたマイクロ波励起表面波プラズマ(SWP:Surface Wave Plasma)などで酸素ガスを200sccm、30Pa、マイクロ波出力1kWで行えばよい。必要に応じ、ポリマー除去液などを用いて残渣を除去してもよい。
このようにマスク24を除去しておけば、次の酸化処理により形成される酸化膜28に、マスク24を構成する材料が混入することを防ぐことができる。
<酸化処理>
レジストマスク24を除去した後、少なくともパターニングされた圧電膜20aの側面を酸化処理する(図1(E))。
ここで、圧電膜20aの側面(側壁付着膜26)をできるだけ低温で酸化できる方法が好ましい。PZT等の圧電膜20aは、例えば400℃以上の高温に晒されると特性が劣化し易い。また、インクジェットヘッド等のMEMS(Micro Electro Mechanical Systems)などの構造体を有する基板に高温処理を適用すると、熱応力により、基板のそりが発生したり、膜の剥れなどの問題が発生するおそれがある。
このような問題を防ぐため、熱酸化法(ドライ酸化、ウエット酸化)よりも、プラズマ酸化法、オゾン酸化法、UV酸化法等が好ましく、特にプラズマ酸化法が好ましい。プラズマ酸化法を用いることで、400℃以下の低温で側壁付着膜26を酸化することができる。
酸化処理は、少なくとも側壁付着膜26が酸化するように行うが、側壁付着膜26の膜厚は、数nm〜数十nm程度(通常、50nm以下)である。一方、上部・下部電極22,18の各膜厚は、通常、100〜200nm程度あるので、プラズマ酸化法で側壁付着膜26が酸化するように酸化処理した後も電極22,18は導電性を保持することができる。
プラズマ酸化法では、マイクロ波励起プラズマを用い、酸素ガスにより酸素プラズマを生成する。必要に応じて基板10側へバイアスを印加すれば良い。プラズマ源は高密度プラズマが望ましく、RFを用いたICPや磁場をプラスしたもの、マイクロ波を用いたECRやSWPなどを用いれば良い。例えば、日立国際電気社製「MARORA」を用いることができる。
また、例えば、図4に示すような構成のマイクロ波励起表面波プラズマ装置50を用いても良い。この装置50では、チャンバー56内に、マッチングボックス64とバイアス電源62に接続するステージ58を備え、ステージ58の上方の天板66には、導波管60、スロットアンテナ52、誘電体窓54が設けられている。ステージ58上に基板10をセットし、減圧下でプロセスガスを導入するとともに、チャンバー56の上からスロットアンテナ52を通して2.45GHzのマイクロ波を誘電体窓(石英)に印加すると、誘電体窓54の下に表面波酸素プラズマが生成される。
プラズマ酸化の条件は、例えば、ガスは、酸素、あるいは酸素とアルゴン、ヘリウム、クリプトンなどの不活性ガスを混合したガスを用いれば良い。ガスの流量(総流量)は、10〜2000sccm(例えば、酸素500sccmや、酸素100sccm+アルゴン900sccm)、圧力は、0.5〜665Pa(例えば133Pa)マイクロ波やRF出力(プラズマ生成用電源出力)は、500〜3000W(基板にバイアスを印加しても良い)、基板温度は室温〜450℃、好ましくは400℃以下とすれば良い。
以上のような工程を経て、圧電素子11が得られる。この圧電素子11は、圧電膜20aの側面に下部電極18を構成する材料を含む酸化膜28が形成されている。この酸化膜28は絶縁膜となるため、上下の電極22,18間でのショートが防止されるとともに、酸化膜28は水分等に対する保護膜としても機能し、信頼性の高い圧電素子となる。
−第2実施形態−
図2は、第2実施形態に係る圧電素子の製造工程を示す図である。
圧電素子用部材10の構成は、第1実施形態で示したものと同じであり(図2(A))、マスク24の形成(図2(B))及びドライエッチングによるパターニング(図2(C))は、第1実施形態と同じであるため、説明は省略する。
<酸化処理>
マスク24を介して、上部電極22、圧電膜20、及び下部電極18の一部をドライエッチングすることにより上部電極22及び圧電膜20をパターニングした後、マスク24を除去する前に、酸化処理を行う(図2(D))。
酸化処理は、第1実施形態と同様、プラズマ酸化を行うことが好ましい。マスク24で覆われている上部電極22aの上面は酸化されないが、下部電極18、圧電膜20a、上部電極22aのそれぞれ露出している部分が酸化される。圧電膜20aの側面には、ドライエッチング時のオーバーエッチングにより下部電極18を構成していた材料を含む膜(側壁付着膜26)が付着しており、側壁付着膜26が酸化されて絶縁膜28となる。
<マスクの除去>
酸化処理後、マスク24を除去する(図2(E))。第1実施形態と同様、酸素プラズマを用いたアッシング処理によりマスク24を除去することができる。なお、酸化処理の際、プラズマ酸化を行えば、酸素プラズマによりレジストマスク24が削られるため、酸化処理とともにマスク24を除去することも可能である。
以上のような工程を経て、圧電素子21が得られる。この圧電素子21も、圧電膜20aの側面に下部電極18を構成する材料の酸化膜(絶縁膜)28が形成されているため、上下の電極22,18間でのショートが防止されるとともに、圧電膜20aの側面に形成された絶縁膜28が保護膜として機能し、信頼性の高い圧電素子となる。
以上、本発明について説明したが、本発明は上記実施形態に限定されるものではない。例えば、圧電素子用部材は第1及び第2実施形態で例示した層構成に限定されず、製造すべき圧電素子に応じ、シリコン基板等の支持体上に、下部電極、圧電膜、及び上部電極が積層されているものを適宜選択すればよい。
例えば、各電極を構成する材料、圧電膜を構成する材料としては、以下のものが挙げられる。ただし、これらに限定されるものではない。
貴金属(各電極):Pt,Ru,RuO,Ir,IrO,Auなど
高誘電体(DRAMキャパシタ):BST:(Ba,Sr)TiO、SRO:SrTiO、BTO:BaTiO、ZnO、ZrO、HfO
強誘電体(FeRAM、アクチュエータ等):PZT:Pb(Zr,Ti)O、PZTN:Pb(Zr,Ti)Nb、PLZT:(Pb,La)(Zr,Ti)O
第1実施形態における圧電素子の製造工程を示す図である。 第2実施形態における圧電素子の製造工程を示す図である。 ドライエッチング装置の一例を示す概略構成図である。 マイクロ波励起表面波プラズマ装置の一例を示す概略構成図である。
符号の説明
10 圧電素子用部材
11 圧電素子
12 シリコン基板
14 絶縁膜
16 密着層
18 下部電極
20 圧電膜
20a 圧電膜(パターニング後)
22 上部電極
22a 上部電極(パターニング後)
24 マスク(感光性樹脂層)
26 側壁付着膜
28 酸化膜(絶縁膜)
30 ドライエッチング装置

Claims (3)

  1. 支持体上に、下部電極と、圧電膜と、上部電極とが、この順に積層されている圧電素子用部材の前記上部電極側に、前記上部電極及び前記圧電膜をパターニングするためのマスクを形成する工程と、
    前記マスクを介して、前記上部電極、前記圧電膜、及び前記下部電極の一部をドライエッチングすることにより、前記上部電極及び前記圧電膜をパターニングし、かつ、前記パターニングされた圧電膜の側面に、前記下部電極を構成する材料を含む膜を付着させる工程と、
    少なくとも前記パターニングされた圧電膜の側面に前記下部電極を構成する材料を含んで付着したを酸化させる酸化処理を行う工程と、
    を含むことを特徴とする圧電素子の製造方法
  2. 前記酸化処理をプラズマ酸化法により行うことを特徴とする請求項1に記載の圧電素子の製造方法
  3. 前記上部電極及び前記圧電膜をドライエッチングによりパターニングした後、前記マスクを除去し、その後、前記酸化処理を行うことを特徴とする請求項1又は請求項2に記載の圧電素子の製造方法
JP2008072769A 2008-03-21 2008-03-21 圧電素子の製造方法 Active JP5844026B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008072769A JP5844026B2 (ja) 2008-03-21 2008-03-21 圧電素子の製造方法
US12/405,714 US8053955B2 (en) 2008-03-21 2009-03-17 Piezoelectric device and method of production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008072769A JP5844026B2 (ja) 2008-03-21 2008-03-21 圧電素子の製造方法

Publications (2)

Publication Number Publication Date
JP2009231405A JP2009231405A (ja) 2009-10-08
JP5844026B2 true JP5844026B2 (ja) 2016-01-13

Family

ID=41088156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008072769A Active JP5844026B2 (ja) 2008-03-21 2008-03-21 圧電素子の製造方法

Country Status (2)

Country Link
US (1) US8053955B2 (ja)
JP (1) JP5844026B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5595134B2 (ja) * 2010-06-11 2014-09-24 富士フイルム株式会社 ドライエッチング装置及びドライエッチング方法
JP2012015292A (ja) * 2010-06-30 2012-01-19 Japan Science & Technology Agency NdFeBのエッチング方法
JP2012114156A (ja) * 2010-11-22 2012-06-14 Ulvac Japan Ltd 圧電素子の製造方法
US20130284701A1 (en) * 2010-12-20 2013-10-31 Ulvac, Inc. Method of manufacturing dielectric device and ashing method
JP5766027B2 (ja) * 2011-05-20 2015-08-19 富士フイルム株式会社 ドライエッチング方法及びデバイス製造方法
JP5835329B2 (ja) * 2011-07-29 2015-12-24 株式会社村田製作所 圧電デバイス、および、圧電デバイスの製造方法
JP5380756B2 (ja) 2011-08-10 2014-01-08 日立金属株式会社 圧電体膜素子の製造方法
US8854772B1 (en) * 2013-05-03 2014-10-07 Seagate Technology Llc Adhesion enhancement of thin film PZT structure
US11189776B2 (en) * 2015-09-11 2021-11-30 Sumitomo Precision Products Co., Ltd. Piezoelectric element and method for manufacturing piezoelectric element
WO2017090445A1 (ja) * 2015-11-24 2017-06-01 コニカミノルタ株式会社 圧電素子、圧電素子の製造方法、圧電アクチュエータ、インクジェットヘッドおよびインクジェットプリンタ
JP7498426B2 (ja) 2020-03-27 2024-06-12 セイコーエプソン株式会社 圧電素子及び液滴吐出ヘッド
TWI786907B (zh) * 2021-10-28 2022-12-11 國立中央大學 振盪器頻率調變的方法及振盪器壓電結構
FR3142034A1 (fr) * 2022-11-14 2024-05-17 Stmicroelectronics International N.V. Procédé de fabrication d'un condensateur

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3246707B2 (ja) 1994-07-27 2002-01-15 シャープ株式会社 強誘電体膜のエッチング方法
JPH10211701A (ja) * 1996-11-06 1998-08-11 Seiko Epson Corp 圧電体素子を備えたアクチュエータ及びインクジェット式記録ヘッド、並びにこれらの製造方法
JP3267555B2 (ja) 1998-06-26 2002-03-18 株式会社東芝 強誘電体キャパシタ、強誘電体メモリ、及び、強誘電体キャパシタの製造方法
JP2000183287A (ja) 1998-12-16 2000-06-30 Sharp Corp 誘電体薄膜のエッチング方法及び半導体装置
JP2001036024A (ja) * 1999-07-16 2001-02-09 Nec Corp 容量及びその製造方法
JP2006245247A (ja) * 2005-03-02 2006-09-14 Seiko Epson Corp 圧電素子及びその製造方法、液体噴射ヘッド及びその製造方法並びに液体噴射装置
JP2007221665A (ja) * 2006-02-20 2007-08-30 Toshiba Corp 薄膜圧電共振器及びその製造方法、並びに、これを用いたフィルタ
JP2007276384A (ja) 2006-04-11 2007-10-25 Seiko Epson Corp インクジェットヘッド
JP4321552B2 (ja) * 2006-06-07 2009-08-26 セイコーエプソン株式会社 アクチュエータ装置及び液体噴射ヘッド
JP4844750B2 (ja) * 2007-03-20 2011-12-28 セイコーエプソン株式会社 圧電素子、インクジェット式記録ヘッド、およびインクジェットプリンター

Also Published As

Publication number Publication date
US8053955B2 (en) 2011-11-08
US20090236933A1 (en) 2009-09-24
JP2009231405A (ja) 2009-10-08

Similar Documents

Publication Publication Date Title
JP5844026B2 (ja) 圧電素子の製造方法
US20040026369A1 (en) Method of etching magnetic materials
US20040043526A1 (en) Method of patterning a layer of magnetic material
US20120220132A1 (en) Semiconductor device manufacturing method
WO2011102140A1 (ja) 半導体装置の製造方法
CN109243971B (zh) 一种半导体器件介质膜低角度蚀刻方法
JP2002280360A (ja) 半導体装置の製造方法
JP2009226660A (ja) ドライエッチングによるパターニング方法及びそれに用いるモールド並びにインクジェットヘッドの製造方法
JP2009212289A (ja) ドライエッチング方法及びドライエッチング装置
JP5766027B2 (ja) ドライエッチング方法及びデバイス製造方法
JP2003298022A (ja) 強誘電体メモリ及びその製造方法
WO2012086169A1 (ja) 誘電体デバイスの製造方法及びアッシング方法
JP2004031892A (ja) アモルファスカーボンを用いた半導体装置の製造方法
JP2002016047A (ja) 半導体装置の配線エッチング方法
JP2012243992A5 (ja)
JP2006005152A (ja) 強誘電体キャパシタ、強誘電体キャパシタの製造方法および強誘電体メモリの製造方法
JP2006276869A (ja) 半導体装置の製造方法
JP2000183287A (ja) 誘電体薄膜のエッチング方法及び半導体装置
JP2009229620A (ja) ドライエッチングによるパターニング方法及びインクジェットヘッドの製造方法
JP5800710B2 (ja) 圧電素子の製造方法
JP2014060210A (ja) ドライエッチング方法および圧電デバイスの製造方法
JP2003298049A (ja) 半導体装置の製造方法
JP5350174B2 (ja) プラズマエッチング方法
JP2000077386A (ja) パターン形成方法
JPH113881A (ja) アッシング方法及び装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140909

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140917

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20141121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151118

R150 Certificate of patent or registration of utility model

Ref document number: 5844026

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250