JP2009231405A - 圧電素子及びその製造方法 - Google Patents

Abstract

【課題】上下の電極間のショートが防止される信頼性の高い圧電素子、及びそれを容易に製造することができる圧電素子の製造方法を提供する。
【解決手段】支持体１２上に、下部電極１８と、圧電膜２０ａと、上部電極２２ａとが、この順に積層されており、圧電膜２０ａの側面に、下部電極を１８構成する材料を含む酸化膜２８が形成されている圧電素子１１。圧電素子用部材１０の上部電極２２側に形成したマスク２４を介してドライエッチングすることにより上部電極２２及び圧電膜２０をパターニングした後、パターニングされた圧電膜２０ａの側面（側壁付着膜２６）を酸化させて酸化膜２８にする。好ましくは、プラズマ酸化により酸化処理を行う。
【選択図】図１

Description

本発明は、圧電素子及びその製造方法に関する。

インクジェットヘッド、圧電体、ＦｅＲＡＭ、ＭＲＡＭ等の半導体デバイスでは、圧電膜や磁性体、白金などの電極材料が使用されている（特許文献１、２等参照）。これらは難エッチング材料と呼ばれ、加工が困難な材料である。
一般的に難エッチング材料の加工には、ドライエッチングが多く用いられている。難エッチング材料のエッチング時にはハロゲンを含むガスが多く用いられ、フッ素系や塩素系等のハロゲン系のガスと、不活性ガスであるアルゴン等の混合ガスやフッ素系と塩素系ガスの混合ガスが用いられる。

圧電膜のドライエッチングの際、エッチングする面にレジストをパターニングしてマスクとし、このレジストマスクを介してドライエッチングを行った場合、エッチング時に発生する反応生成物は不揮発性であるため、マスクの側面等に付着し易い。

また、オーバーエッチングを行った場合には下部電極がスパッタエッチングされ、パターニングされた圧電膜の側壁へ付着し易い。この場合、下部電極がエッチングされて圧電膜の側壁に付着して形成された膜（側壁付着膜）は導電性であるため、下部電極と上部電極間でのリーク電流が問題となる。このような側壁付着膜による上下電極間のショートを防ぐため、種々の方法が提案されている。

特許文献３では、上部電極、強誘電体、及び下部電極をドライエッチングで加工する際、酸化膜マスクを用いて上部電極をドライエッチングし、残存する酸化膜マスクを覆うように強誘電体・下部電極用の酸化膜マスクとレジストマスクを形成して強誘電体及び下部電極のエッチングを行うことが開示されている。

特許文献４では、下部電極上に形成された誘電体膜の途中まで不活性ガスとハロゲンガスを用いてエッチングした後、ハロゲンガスのみで残存する誘電体膜をエッチングするとともに下部電極をオーバーエッチングし、その後、水や塩酸等の剥離剤で洗浄することでエッチングにより生じた残渣を除去することが開示されている。

特許文献５では、ＰＺＴ等の強誘電体膜上にＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）等を用いて耐エッチングマスクを形成した後、不活性ガスとハロゲンガスを用いてドライエッチングにより加工し、エッチング時に強誘電体膜の側壁に付着した堆積物を水等で除去することが開示されている。

特開平１０−２１１７０１号公報 特開２００７−２７６３８４号公報 特開２０００−２２０９０号公報 特開２０００−１８３２８７号公報 特開平８−１８１１２６号公報

特許文献３に開示されている方法では、エッチング用のマスクを複数回形成し、上部電極と強誘電体を別々にエッチングしているため、工程が複雑であり、工程の増加によりコストが著しく上昇してしまう。
特許文献４に開示されている方法では、例えば強酸や特殊な剥離液を使用するとなると、下部電極や誘電体膜がダメージを受けるおそれがあり、一方、水を用いた場合には、側壁付着膜を十分に除去でできないおそれがある。
特許文献５に開示されている方法では、ＳＯＧ等によりハードマスクを形成するため、マスク形状とする工程が増える（または、マスク形成する工程が複雑となる）ほか、エッチング後にマスクを除去することも困難となる。

本発明は、上下の電極間のショートが防止される信頼性の高い圧電素子及びそれを容易に製造することができる圧電素子の製造方法を提供することを目的とする。

上記目的を達成するため、本発明では以下の圧電素子及びその製造方法が提供される。

＜１＞ 支持体上に、下部電極と、圧電膜と、上部電極とが、この順に積層されている圧電素子であって、
前記圧電膜の側面に、前記下部電極を構成する材料を含む酸化膜が形成されていることを特徴とする圧電素子。

＜２＞ 前記下部電極を構成する材料が、Ｐｔ、Ｒｕ、及びＩｒの少なくとも一種であることを特徴とする＜１＞に記載の圧電素子。

＜３＞ 支持体上に、下部電極と、圧電膜と、上部電極とが、この順に積層されている圧電素子用部材の前記上部電極側に、前記上部電極及び前記圧電膜をパターニングするためのマスクを形成する工程と、
前記マスクを介して、前記上部電極、前記圧電膜、及び前記下部電極の一部をドライエッチングすることにより前記上部電極及び前記圧電膜をパターニングする工程と、
少なくとも前記パターニングされた圧電膜の側面を酸化させる酸化処理を行う工程と、
を含むことを特徴とする圧電素子の製造方法。

＜４＞ 前記酸化処理をプラズマ酸化法により行うことを特徴とする＜３＞に記載の圧電素子の製造方法。

＜５＞ 前記上部電極及び前記圧電膜をドライエッチングによりパターニングした後、前記マスクを除去し、その後、前記酸化処理を行うことを特徴とする＜３＞又は＜４＞に記載の圧電素子の製造方法。

本発明によれば、上下の電極間のショートが防止される信頼性の高い圧電素子及びそれを容易に製造することができる圧電素子の製造方法が提供される。

以下、添付の図面を参照しながら、本発明について説明する。

−第１実施形態−
図１は、第１実施形態に係る圧電素子の製造工程を示す図である。

＜圧電素子用部材＞
まず、圧電素子を製造するための部材（圧電素子用部材）１０を用意する（図１（Ａ））。
圧電素子用部材１０の構成は特に限定されず、目的とするデバイスに応じた層構成を有する部材を用いればよい。本実施形態における圧電素子用部材１０は、支持体となるシリコン基板１２上に、絶縁膜１４、Ｔｉ等の密着層１６、下部電極に相当する貴金属膜１８が順次形成されている。さらに、下部電極１８上に圧電膜２０が形成された後、上部電極に相当する貴金属膜２２が形成されている。

絶縁膜１４は、例えばシリコン酸化膜（ＳｉＯ_２）をスパッタ法、ＣＶＤ法、熱酸化法等により形成する。また、下部電極１８及び上部電極２２は、Ｐｔ、Ｉｒ、Ｒｕやその酸化物を用いれば良く、スパッタ法、ＣＶＤ法等で形成する。圧電膜２０は、ＰＺＴ等を用いれば良く、スパッタ法、ＣＶＤ法等で形成すれば良い。
このような圧電素子用部材１０（以下、単に「基板」という場合がある。）を用い、上部電極２２と圧電膜２０をドライエッチングによりパターニングする。

＜マスクの形成＞
圧電素子用部材１０の上部電極２２側に、上部電極２２及び圧電膜２０をパターニングするためのマスク２４を形成する（図１（Ｂ））。
マスク２４は、レジスト（ネガ型レジスト又はポジ型レジスト）を用いて形成すれば良い。例えば、東京応化のＯＦＰＲシリーズやＴＳＭＲシリーズ、ＡＺ社のＡＺ１５００や１０ＸＴなどを用いることができる。レジストを、スピンコート法、スプレーコート法等の公知の方法により上部電極２２上に塗布した後、ソフトベーク（プリベーク）を行う。

レジストは、ドライエッチング時にマスクとして機能し、かつ、ドライエッチング後は容易に除去できるように、ソフトベーク後の厚みが、例えば、０．１〜２０μｍ程度となるように形成する。ソフトベークは、ホットプレートやオーブンなどの加熱装置を用い、レジスト材料に応じて適温（例えば６０〜１５０℃で、１〜１５分間）で行う。

次いで、フォトリソグラフィ（露光及び現像）により、レジストをマスク形状にパターニングする。露光は、アライナーやステッパーを用い、現像後のレジストマスク２４が、ドライエッチング後の上部電極２２ａ及び圧電膜２０ａのパターン形状に対応した形状に残留するように、フォトマスクを介して行う。露光はレジスト材料に応じた露光量で行えばよい。

露光後、現像を行う。使用するレジストによっては、現像する前に露光後ベーク（ＰＥＢ：Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｅ）を行ってもよい。露光後、現像前にＰＥＢを施すことで、露光量不足を補うことや露光時の定在波の影響によるパターン形状の変形を軽減することができる。

現像は、露光後の基板１０を現像液につけた後、純水でリンスし、その後、基板１０を乾燥させる。例えば、露光後の基板１０をＮＭＤ−３（東京応化工業社製）等のアルカリ性現像液に６０秒程度浸漬した後、純水リンス６０秒を２回行い、その後、スピンドライヤ等で基板１０に付着している水分を取り除く。

レジストのパターニング後、ポストベークを行う。例えば、ホットプレート、オーブン等の加熱装置を用いて基板１０を加熱する。レジスト２４のポストベークにより、残留した現像液やリンス液を蒸発させて除去し、さらに、レジスト２４を硬化させてドライエッチング時のプラズマ耐性を向上させるとともに基板１０との密着性を向上させる。ポストベークの温度及び時間は、レジスト材料に応じて設定すればよく、通常は、１００〜２００℃程度で１〜６０分間行う。なお、ポストベークの代わりにＵＶキュアを行っても良い。

＜ドライエッチング＞
次に、マスク２４を介して、上部電極２２、圧電膜２０、及び下部電極１８の一部をドライエッチングすることにより上部電極２２及び圧電膜２０をパターニングする（図１（Ｃ））。
ドライエッチングの方法はエッチングによりパターニングすべき材料に応じて選択すればよく、例えば、誘導結合型プラズマ（ＩＣＰ：Inductively Coupled Plasma）、電子サイクロトロン共鳴プラズマ（ＥＣＰ：Electron Cyclotron resonance Plasma）、ヘリコン波励起プラズマ（ＨＷＰ：Helicon Wave Plasma）、磁場強化型ＩＣＰなどの各エッチング装置によりドライエッチングを施すことができる。

ＰＺＴ膜２０のドライエッチングでは、例えば、図３に示すようなアンテナ３２、誘電体窓３４等を備えた装置３０によってプラズマエッチングを施すことができる。チャンバー３６内にプロセスガスとして例えば塩素とアルゴンの混合ガスを導入する。プロセスガスとしては、塩素に代えてＢＣｌ_３、ＨＢｒ、ＳＦ_６、ＣＦ_４、ＣＨＦ_３、Ｃ_４Ｆ_８を用いても良く、酸素や窒素などを添加しても良い。更に塩素とＣ_４Ｆ_８、Ａｒ、酸素の混合ガスなどのようにガスを複数混合して使用しても良い。アンテナ３２にＲＦを印加してプラズマを生成し、ステージ３８へバイアス用のＲＦを印加する事でエッチングを行う。例えばアンテナ３２用のＲＦ電源４０には１３．５６ＭＨｚを使用し、バイアス用のＲＦ電源４２には低周波帯を使用する。アンテナ３２用のＲＦ周波数は、１３．５６〜６０ＭＨｚなどを用いても良い。低周波電源としては、３５０ｋＨｚ〜２ＭＨｚを使用すれば良い。代表的なエッチング条件は、以下のとおりである。

プロセスガスは、塩素を１０％〜６０％とアルゴン４０％〜９０％の混合ガスを用いる。例えば塩素の流量を２０ｓｃｃｍ、アルゴンの流量を８０ｓｃｃｍとすれば良い。プロセスガスの圧力は、０．１〜５Ｐａ、例えば１．０Ｐａにすれば良い。アンテナＲＦ電力は、３５０〜１０００Ｗ、例えば５００Ｗとする。基板バイアス電力は、５０〜５００Ｗ、例えば１５０Ｗにする。ステージ３８の温度は、−２０〜１５０℃、例えば５℃にすれば良い。

上部電極２２のエッチングに続き、圧電膜２０もエッチングする。なお、エッチングの終点検出は、発光分光式の終点検出法を用いれば良い。例えば、上部電極２２がＰｔの場合は、３４１ｎｍ、Ｉｒの場合は、３５１ｎｍ，３９３．４ｎｍ，４１０．８ｎｍ，４１５．４ｎｍ等、圧電膜２０がＰＺＴの場合は、Ｔｉの４０６ｎｍの発光波長をモニターすることで、エッチングの終点を検出すれば良い。

このように上部電極２２と圧電膜２０をドライエッチングによりパターニングする場合、上部電極２２と圧電膜２０だけをエッチングし、下部電極１８上でエッチングを停止することが理想であるが、特に面内での均一性を確保するためには、圧電膜２０の厚みよりも多くエッチング（オーバーエッチング）する必要がある。オーバーエッチングにより下部電極１８の一部がスパッタエッチングされ、下部電極１８を構成していた材料が、パターニングされた圧電膜２０ａの側面に付着して数ｎｍ〜数十ｎｍ程度の側壁付着膜２６が形成される。

＜マスクの除去＞
ドライエッチングにより上部電極２２及び圧電膜２０をパターニングした後、マスク２４を除去する（図１（Ｄ））。
酸素プラズマ等によりアッシングを行ってレジストマスク２４を除去する。酸素プラズマを用いたアッシング処理では、ＩＣＰ、マイクロ波アッシャー、バレル式のアッシャーを用いれば良い。アッシング処理条件は、例えば、マイクロ波を用いたマイクロ波励起表面波プラズマ（ＳＷＰ：Surface Wave Plasma）などで酸素ガスを２００ｓｃｃｍ、３０Ｐａ、マイクロ波出力１ｋＷで行えばよい。必要に応じ、ポリマー除去液などを用いて残渣を除去してもよい。
このようにマスク２４を除去しておけば、次の酸化処理により形成される酸化膜２８に、マスク２４を構成する材料が混入することを防ぐことができる。

＜酸化処理＞
レジストマスク２４を除去した後、少なくともパターニングされた圧電膜２０ａの側面を酸化処理する（図１（Ｅ））。
ここで、圧電膜２０ａの側面（側壁付着膜２６）をできるだけ低温で酸化できる方法が好ましい。ＰＺＴ等の圧電膜２０ａは、例えば４００℃以上の高温に晒されると特性が劣化し易い。また、インクジェットヘッド等のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）などの構造体を有する基板に高温処理を適用すると、熱応力により、基板のそりが発生したり、膜の剥れなどの問題が発生するおそれがある。

このような問題を防ぐため、熱酸化法（ドライ酸化、ウエット酸化）よりも、プラズマ酸化法、オゾン酸化法、ＵＶ酸化法等が好ましく、特にプラズマ酸化法が好ましい。プラズマ酸化法を用いることで、４００℃以下の低温で側壁付着膜２６を酸化することができる。
酸化処理は、少なくとも側壁付着膜２６が酸化するように行うが、側壁付着膜２６の膜厚は、数ｎｍ〜数十ｎｍ程度（通常、５０ｎｍ以下）である。一方、上部・下部電極２２，１８の各膜厚は、通常、１００〜２００ｎｍ程度あるので、プラズマ酸化法で側壁付着膜２６が酸化するように酸化処理した後も電極２２，１８は導電性を保持することができる。

プラズマ酸化法では、マイクロ波励起プラズマを用い、酸素ガスにより酸素プラズマを生成する。必要に応じて基板１０側へバイアスを印加すれば良い。プラズマ源は高密度プラズマが望ましく、ＲＦを用いたＩＣＰや磁場をプラスしたもの、マイクロ波を用いたＥＣＲやＳＷＰなどを用いれば良い。例えば、日立国際電気社製「ＭＡＲＯＲＡ」を用いることができる。

また、例えば、図４に示すような構成のマイクロ波励起表面波プラズマ装置５０を用いても良い。この装置５０では、チャンバー５６内に、マッチングボックス６４とバイアス電源６２に接続するステージ５８を備え、ステージ５８の上方の天板６６には、導波管６０、スロットアンテナ５２、誘電体窓５４が設けられている。ステージ５８上に基板１０をセットし、減圧下でプロセスガスを導入するとともに、チャンバー５６の上からスロットアンテナ５２を通して２．４５ＧＨｚのマイクロ波を誘電体窓（石英）に印加すると、誘電体窓５４の下に表面波酸素プラズマが生成される。

プラズマ酸化の条件は、例えば、ガスは、酸素、あるいは酸素とアルゴン、ヘリウム、クリプトンなどの不活性ガスを混合したガスを用いれば良い。ガスの流量（総流量）は、１０〜２０００ｓｃｃｍ（例えば、酸素５００ｓｃｃｍや、酸素１００ｓｃｃｍ＋アルゴン９００ｓｃｃｍ）、圧力は、０．５〜６６５Ｐａ（例えば１３３Ｐａ）マイクロ波やＲＦ出力（プラズマ生成用電源出力）は、５００〜３０００Ｗ（基板にバイアスを印加しても良い）、基板温度は室温〜４５０℃、好ましくは４００℃以下とすれば良い。

以上のような工程を経て、圧電素子１１が得られる。この圧電素子１１は、圧電膜２０ａの側面に下部電極１８を構成する材料を含む酸化膜２８が形成されている。この酸化膜２８は絶縁膜となるため、上下の電極２２，１８間でのショートが防止されるとともに、酸化膜２８は水分等に対する保護膜としても機能し、信頼性の高い圧電素子となる。

−第２実施形態−
図２は、第２実施形態に係る圧電素子の製造工程を示す図である。
圧電素子用部材１０の構成は、第１実施形態で示したものと同じであり（図２（Ａ））、マスク２４の形成（図２（Ｂ））及びドライエッチングによるパターニング（図２（Ｃ））は、第１実施形態と同じであるため、説明は省略する。

＜酸化処理＞
マスク２４を介して、上部電極２２、圧電膜２０、及び下部電極１８の一部をドライエッチングすることにより上部電極２２及び圧電膜２０をパターニングした後、マスク２４を除去する前に、酸化処理を行う（図２（Ｄ））。
酸化処理は、第１実施形態と同様、プラズマ酸化を行うことが好ましい。マスク２４で覆われている上部電極２２ａの上面は酸化されないが、下部電極１８、圧電膜２０ａ、上部電極２２ａのそれぞれ露出している部分が酸化される。圧電膜２０ａの側面には、ドライエッチング時のオーバーエッチングにより下部電極１８を構成していた材料を含む膜（側壁付着膜２６）が付着しており、側壁付着膜２６が酸化されて絶縁膜２８となる。

＜マスクの除去＞
酸化処理後、マスク２４を除去する（図２（Ｅ））。第１実施形態と同様、酸素プラズマを用いたアッシング処理によりマスク２４を除去することができる。なお、酸化処理の際、プラズマ酸化を行えば、酸素プラズマによりレジストマスク２４が削られるため、酸化処理とともにマスク２４を除去することも可能である。

以上のような工程を経て、圧電素子２１が得られる。この圧電素子２１も、圧電膜２０ａの側面に下部電極１８を構成する材料の酸化膜（絶縁膜）２８が形成されているため、上下の電極２２，１８間でのショートが防止されるとともに、圧電膜２０ａの側面に形成された絶縁膜２８が保護膜として機能し、信頼性の高い圧電素子となる。

以上、本発明について説明したが、本発明は上記実施形態に限定されるものではない。例えば、圧電素子用部材は第１及び第２実施形態で例示した層構成に限定されず、製造すべき圧電素子に応じ、シリコン基板等の支持体上に、下部電極、圧電膜、及び上部電極が積層されているものを適宜選択すればよい。
例えば、各電極を構成する材料、圧電膜を構成する材料としては、以下のものが挙げられる。ただし、これらに限定されるものではない。
貴金属（各電極）：Ｐｔ，Ｒｕ，ＲｕＯ_２，Ｉｒ，ＩｒＯ_２，Ａｕなど
高誘電体（ＤＲＡＭキャパシタ）：ＢＳＴ：（Ｂａ，Ｓｒ）ＴｉＯ_３、ＳＲＯ：ＳｒＴｉＯ_３、ＢＴＯ：ＢａＴｉＯ_３、ＺｎＯ、ＺｒＯ_２、ＨｆＯ_２
強誘電体（ＦｅＲＡＭ、アクチュエータ等）：ＰＺＴ：Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３、ＰＺＴＮ：Ｐｂ（Ｚｒ，Ｔｉ）Ｎｂ_２Ｏ_８、ＰＬＺＴ：（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ_３

第１実施形態における圧電素子の製造工程を示す図である。 第２実施形態における圧電素子の製造工程を示す図である。 ドライエッチング装置の一例を示す概略構成図である。 マイクロ波励起表面波プラズマ装置の一例を示す概略構成図である。

符号の説明

１０ 圧電素子用部材
１１ 圧電素子
１２ シリコン基板
１４ 絶縁膜
１６ 密着層
１８ 下部電極
２０ 圧電膜
２０ａ 圧電膜（パターニング後）
２２ 上部電極
２２ａ 上部電極（パターニング後）
２４ マスク（感光性樹脂層）
２６ 側壁付着膜
２８ 酸化膜（絶縁膜）
３０ ドライエッチング装置

Claims (5)

1. 支持体上に、下部電極と、圧電膜と、上部電極とが、この順に積層されている圧電素子であって、
   前記圧電膜の側面に、前記下部電極を構成する材料を含む酸化膜が形成されていることを特徴とする圧電素子。
2. 前記下部電極を構成する材料が、Ｐｔ、Ｒｕ、及びＩｒの少なくとも一種であることを特徴とする請求項１に記載の圧電素子。
3. 支持体上に、下部電極と、圧電膜と、上部電極とが、この順に積層されている圧電素子用部材の前記上部電極側に、前記上部電極及び前記圧電膜をパターニングするためのマスクを形成する工程と、
   前記マスクを介して、前記上部電極、前記圧電膜、及び前記下部電極の一部をドライエッチングすることにより前記上部電極及び前記圧電膜をパターニングする工程と、
   少なくとも前記パターニングされた圧電膜の側面を酸化させる酸化処理を行う工程と、
   を含むことを特徴とする圧電素子の製造方法。
4. 前記酸化処理をプラズマ酸化法により行うことを特徴とする請求項３に記載の圧電素子の製造方法。
5. 前記上部電極及び前記圧電膜をドライエッチングによりパターニングした後、前記マスクを除去し、その後、前記酸化処理を行うことを特徴とする請求項３又は請求項４に記載の圧電素子の製造方法。

Images