JP5835329B2 - 圧電デバイス、および、圧電デバイスの製造方法 - Google Patents

圧電デバイス、および、圧電デバイスの製造方法 Download PDF

Info

Publication number
JP5835329B2
JP5835329B2 JP2013526837A JP2013526837A JP5835329B2 JP 5835329 B2 JP5835329 B2 JP 5835329B2 JP 2013526837 A JP2013526837 A JP 2013526837A JP 2013526837 A JP2013526837 A JP 2013526837A JP 5835329 B2 JP5835329 B2 JP 5835329B2
Authority
JP
Japan
Prior art keywords
piezoelectric
thin film
oxide
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013526837A
Other languages
English (en)
Other versions
JPWO2013018604A1 (ja
Inventor
岩本　敬
敬 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013526837A priority Critical patent/JP5835329B2/ja
Publication of JPWO2013018604A1 publication Critical patent/JPWO2013018604A1/ja
Application granted granted Critical
Publication of JP5835329B2 publication Critical patent/JP5835329B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H3/04—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks for obtaining desired frequency or temperature coefficient
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H03H3/10—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves for obtaining desired frequency or temperature coefficient
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/067—Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H10N30/708—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/023—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the membrane type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H3/04—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks for obtaining desired frequency or temperature coefficient
    • H03H2003/0407—Temperature coefficient
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making

Description

この発明は、圧電体薄膜を支持基板に接合した圧電デバイスと、その製造方法とに関するものである。
近年、圧電デバイスが多く開発されている。上記圧電デバイスにおいては、圧電体薄膜が支持基板などに接合されている（例えば、特許文献１〜３参照）。
圧電体薄膜と支持基板との接合法として、従来からさまざまな方法が提案、採用されている。例えば、親水化接合と呼ばれる接合法（特許文献１参照。）では、まず、鏡面加工された薄膜側の接合面と支持基板側の接合面とのそれぞれに、無機酸化物層が形成される。次に、無機酸化物層の表面に水酸基が形成される。次に、薄膜側の無機酸化物層の表面と支持基板側の無機酸化物層の表面とを重ね合わせ、これにより、水酸基同士の水素結合により薄膜側の無機酸化物層と支持基板側の無機酸化物層とを接合させる。次に、２００℃以上での熱処理により、水素結合している水酸基からＨ２Ｏを脱離させ、これにより、薄膜側の無機酸化物層と支持基板側の無機酸化物層との接合強度を大幅に向上させる。
また、活性化接合と呼ばれる接合法（特許文献２、３参照。）では、まず、鏡面加工された薄膜側の接合面と支持基板側の接合面とのそれぞれを、不活性ガス雰囲気または真空中でスパッタエッチングすることにより、表面からのコンタミの除去と表面の活性化とがなされる。その状態で、薄膜側の接合面と支持基板側の接合面とを重ね合わせることにより、非加熱環境下で薄膜側の接合面と支持基板側の接合面とがアモルファス層を介して強固に接合される。
特開平６−３２６５５３号公報 特開２００４−３４３３５９号公報 特開２００５−２５２５５０号公報
一般的に、圧電体は一定以上の抵抗値でなければ特性が劣化するため、比較的大きな抵抗率を有している。このため、熱印加によって大きな焦電荷が生じる。たとえば、タンタル酸リチウムやニオブ酸リチウムなどの体積抵抗率は１０８Ω・ｍ以上と高い。このため、その焦電荷を圧電体薄膜から逃がすような構造が圧電体薄膜に設けられていなければ、圧電体薄膜の面内で局所的に、焦電荷による電界が圧電体の抗電界を超えることがある。圧電体は自発分極しなければ十分な圧電性が得られないが、焦電荷による電界が圧電体の抗電界を超えた場合、その領域で分極反転が生じてしまい、圧電体薄膜の圧電性が低下することがある。また、焦電荷が機能電極の電極破壊を引き起こすこともある。
したがって、上記先行文献に開示されている圧電デバイスの構成では、圧電薄膜と支持基板間に絶縁層が形成されているため、焦電荷が逃げていかず、前述のような焦電荷による問題が生じる虞があった。
この焦電荷による問題の発生を防ぐためには、焦電荷を逃がす電極構造を圧電体薄膜に設けることが望ましい。しかしながら、その場合には、圧電デバイスが不要な電極構造を有することになるため、利用できるデバイスの種類が限定されてしまう。例えば、フィルタや分波器などの高周波デバイスでは、高周波信号が不要な電極構造を介して漏れることで特性劣化が引き起こされてしまう。したがって、焦電荷を逃がすための電極構造を設けることができず、焦電荷による問題の発生を防ぐことが難しかった。
そこで、本発明の目的は、利用できるデバイスの種類が限定されること無く、焦電荷による不良発生を回避できる構成の圧電デバイスと、その圧電デバイスの製造方法と、を実現することにある。
この発明に係る圧電デバイスは、圧電体薄膜と、機能電極と、半導電層と、支持基板と、を備える。機能電極は、圧電体薄膜の第一主面側に設けられて前記圧電体薄膜に電気機械結合する。半導電層は、半導体材料または、金属とその金属の酸化物との混合材料からなり、圧電体薄膜の第二主面側に設けられる。支持基板は、前記半導電層を間に介して圧電体薄膜の第二主面側に設けられる。
この構成では、熱印加時に発生する焦電荷が半導電層を介して拡散し、焦電荷による電界が圧電体薄膜内において局所的に高まることが無くなる。これにより、焦電荷による電界が圧電体薄膜の抗電界を超えることを防ぎ、圧電体薄膜での分極反転の発生や、機能電極の電極破壊を防ぐことができる。その上、半導電層を設けることで、不要な電極構造を設ける必要が無く、電気信号の漏れなどによる電気特性（デバイス特性）の劣化を防ぐことができる。
なお、上述の圧電デバイスにおいて、半導電層の体積抵抗率は、１×１０−5（Ω・ｍ）〜１×１０２（Ω・ｍ）であると好適である。
また、上述の圧電デバイスにおいて、半導電層は、半導体材料であるチタン酸化物、亜鉛酸化物、ジルコニア酸化物、クロム酸化物、シリコンのいずれか、または、アルミニウムとアルミニウム酸化物との混合物、コバルトとコバルト酸化物との混合物、銅と銅酸化物との混合物、クロムとクロム酸化物との混合物、鉄と鉄酸化物との混合物、モリブデンとモリブデン酸化物との混合物、ニッケルとニッケル酸化物との混合物、ニオブとニオブ酸化物との混合物、チタンとチタン酸化物との混合物、シリコンとシリコン酸化物との混合物、タンタルとタンタル酸化物との混合物、タングステンとタングステン酸化物との混合物、亜鉛と亜鉛酸化物との混合物、ジルコニウムとジルコニウム酸化物との混合物、のいずれかであると好適である。
また、上述の圧電デバイスにおいて、半導電層は、膜厚が１００ｎｍ以下であると好適である。
上述の圧電デバイスにおいて、圧電体薄膜は圧電単結晶からなり、該圧電体単結晶薄膜は、第一主面側と第二主面側とで膜応力に差があってもよい。
また、上述の圧電デバイスにおいて、圧電体単結晶薄膜は、水素原子またはヘリウム原子が介在原子として結晶に介在し、第一主面側と第二主面側とで介在原子の分布密度に差がある構造であってもよい。
これらの構成では、半導電層が設けられていなければ、熱印加時に発生する焦電荷が増え、焦電荷によって圧電性が損なわれたり、機能電極の電極破壊が生じたりする危険性が高い。そのため、半導電層が設けられることによる効用が大きい。
この発明に係る圧電デバイスの製造方法は、接合体形成工程と、半導電層形成工程と、機能電極形成工程と、を有する。接合体形成工程は、金属層を間に介した圧電体薄膜と支持基板との接合体を形成する工程である。半導電層形成工程は、前記金属層を酸化させて半導電層を形成する工程である。機能電極形成工程は、圧電体薄膜の第一主面側に、前記圧電体薄膜に電気機械結合する機能電極を形成する工程である。半導電層は、金属層を構成する金属とその酸化物とが混合する層、または、前記金属層を構成する金属の酸化物である半導体からなる層である。
この製造方法では、半導電層を設けた圧電デバイスを製造することができる。そのため、圧電デバイスにおいて焦電荷による分極反転の発生や、焦電荷による機能電極の電極破壊を防ぐことができる。
上述の圧電デバイスの製造方法において、金属層に積層される酸化物層を形成する酸化物層形成工程を、有すると好適である。
この製造方法では、酸化物層が金属層の酸化反応に対する酸素供給源となって、金属層の酸化に要する時間や、加熱により酸化させる場合の加熱温度を大幅に低減することができる。
上述の圧電デバイスの製造方法において、接合体形成工程は、不活性ガス雰囲気下または真空下で連続して行われると好適である。
この製造方法では、金属層の表面が、外気により酸化されたり、コンタミに汚染されたりすることがなく、清浄な表面同士を重ね合わせて金属接合層を形成できる。したがって、強固な接合をより安定して実現することができる。
上述の圧電デバイスの製造方法において、イオン注入工程と、分離工程と、を有すると好適である。イオン注入工程は、圧電基板の接合面からイオン化した元素を注入して、前記圧電基板の中に前記元素が集中して存在する領域を形成する工程である。分離工程は、加熱により圧電基板における接合面側の領域を圧電体薄膜として分離する工程である。
また、仮支持工程と、支持工程と、をさらに有すると好適である。仮支持工程は、圧電基板のイオン注入面側に、圧電基板と同種の材料からなる、あるいは、圧電基板との界面に作用する熱応力が支持基板と圧電基板との界面に作用する熱応力よりも小さい、仮支持基板を形成する工程である。支持工程は、圧電基板から分離した圧電体薄膜に支持基板を形成する工程である。
この製造方法では、圧電体薄膜を安定した膜厚と所望の結晶方位で形成できるとともに、圧電基板の材料利用効率を高めることができる。また、この製造方法では、イオン注入によって、イオンの元素が圧電体薄膜の結晶格子間に介在するとともに、その分布密度が一方の主面側に偏ることになる。この結果、圧電体薄膜がやや反った状態となり、支持基板との接合に困難性が生じやすくなる。しかしながら、本発明による製造方法を用いる場合、非加熱環境下で熱応力の影響を受けずに圧電基板と支持基板とを接合させることが可能であるため、効用が非常に大きなものとなる。また、半導電層を設けて焦電荷を拡散させることによる効用も大きい。
この発明によれば、圧電デバイスへの熱印加時に圧電体薄膜で発生する焦電荷が、半導電層を介して分散するため、焦電荷による電界が圧電体薄膜内において局所的に高まることが無くなる。これにより、焦電荷による電界が圧電体薄膜の抗電界を超えることを防ぎ、圧電体薄膜で分極反転が生じることや、機能電極の電極破壊が起こることを防ぐことができる。その上、半導電層を設けることにより、不要な電極構造を設ける必要が無くなり、電気信号の漏れなどによる電気特性（デバイス特性）の劣化を防ぐことができる。
本発明の第１の実施形態に係る圧電デバイスの構成を説明する図である。 本発明の第１の実施形態に係る圧電デバイスの製造方法の製造フローを説明する図である。 図２に示す製造フローの各工程における模式図である。 図２に示す製造フローの各工程における模式図である。 図２に示す製造フローの各工程における模式図である。 本発明の第２の実施形態に係る圧電デバイスの製造方法の製造フローを説明する図である。 図６に示す製造フローの各工程における模式図である。 図６に示す製造フローの各工程における模式図である。 本発明の第３の実施形態に係る圧電デバイスの製造方法の製造フローを説明する図である。 図９に示す製造フローの各工程における模式図である。 図９に示す製造フローの各工程における模式図である。
《第１の実施形態》
まず、本発明の第１の実施形態に係る圧電デバイスについて、ＳＡＷ（ＳｕｒｆａｃｅＡｃｏｕｓｔｉｃ Ｗａｖｅ；弾性表面波）デバイスを具体例として説明する。
図１は、本実施形態のＳＡＷデバイス１０の構成を示す図である。
ＳＡＷデバイス１０は、積層基板部８０と、ＩＤＴ（Ｉｎｔｅｒｄｉｇｉｔａｌ Ｔｒａｎｓｄｕｃｅｒ）電極５０と、保護絶縁膜７０と、配線６０とを備えている。積層基板部８０は、全体としての厚みが約２５０μｍであり、圧電体単結晶薄膜１１と、支持基板１２と、酸化物層３１，３２と、半導電層４４と、誘電体層２１と、を備えている。
支持基板１２は、積層基板部８０の最底面に設けられている。ここでは、支持基板１２は、アルミナ基板またはマグネシア基板からなる。アルミナ基板やマグネシア基板は、熱伝導が良好で、線膨張率が圧電単結晶材料より小さい材質である。このような支持基板１２を用いることにより、ＳＡＷデバイス１０は周波数温度特性や放熱性・耐電力性が改善されたものになる。
酸化物層３２は、支持基板１２の上面に積層して形成されている。この酸化物層３２は、詳細を後述するが、半導電層４４の形成のために設けられている。ここでは、酸化物層３２は、酸化珪素膜からなる。
半導電層４４は、酸化物層３２の上面に積層して形成されている。この半導電層４４は、圧電体薄膜１１で発生する焦電荷を拡散させて、圧電体薄膜１１での局所的な分極反転や、ＩＤＴ電極５０の電極破壊を防ぐために設けている。また、この半導電層４４は、圧電体薄膜１１と支持基板１２との接合にも用いられている。ここでは、半導電層４４は、半導体であるチタン酸化物からなる。
なお、半導電層４４は、チタン酸化物の他にも、半導体材料である、亜鉛酸化物、ジルコニア酸化物、クロム酸化物、シリコンのいずれか、または、チタンとチタン酸化物との混合物、アルミニウムとアルミニウム酸化物との混合物、コバルトとコバルト酸化物との混合物、銅と銅酸化物との混合物、クロムとクロム酸化物との混合物、鉄と鉄酸化物との混合物、モリブデンとモリブデン酸化物との混合物、ニッケルとニッケル酸化物との混合物、ニオブとニオブ酸化物との混合物、シリコンとシリコン酸化物との混合物、タンタルとタンタル酸化物との混合物、タングステンとタングステン酸化物との混合物、亜鉛と亜鉛酸化物との混合物、ジルコニウムとジルコニウム酸化物との混合物などであってもよい。
酸化物層３１は、半導電層４４の上面に積層して形成されている。この酸化物層３１は、前述の酸化物層３２と同様に半導電層４４の形成のために設けられている。ここでは、酸化物層３２は、酸化珪素膜からなる。
誘電体層２１は、酸化物層３１の上面に積層して形成されている。この誘電体層２１は、ＳＡＷデバイス１０における表面弾性波を表層にとじ込め、良好な特性を得る機能を果たす目的で設けられている。ここで用いる誘電体層２１は、膜厚が７００ｎｍの酸化ケイ素膜（不図示）と、膜厚が１４００ｎｍの窒化アルミニウム膜（不図示）との積層膜である。なお、誘電体層２１は必須の構成では無く、設けなくても良い。
圧電単結晶薄膜１１は、誘電体層２１の上面に積層して形成されている。ここで用いる圧電単結晶薄膜１１は、ＬＴ（タンタル酸リチウム）単結晶の薄膜である。なお、圧電単結晶薄膜１１の材料は、ＬＴ、ＬＮ（ＬｉＮｂＯ３）、ＬＢＯ（Ｌｉ２Ｂ４Ｏ７）、ランガサイト（Ｌａ３Ｇａ５ＳｉＯ１４）、ＫＮ（ＫＮｂＯ３）などの圧電材料から適宜選択するとよい。それらの圧電材料のうち、ＬＴやＬＮは焦電荷が発生しやすいため、圧電単結晶薄膜１１がＬＴやＬＮからなる場合には、半導電層４４を設けることにより、焦電荷が原因となる不具合の発生が防がれる効用が大きなものになる。
ＩＤＴ電極５０や配線６０は、圧電体単結晶薄膜１１の上面にパターン形成されている。ＩＤＴ電極５０は本実施形態における機能電極であり、圧電体単結晶薄膜１１に対して電気機械結合し、圧電体単結晶薄膜１１とともに表面弾性波素子を構成する。配線６０は、ＩＤＴ電極５０と外部回路との間で高周波信号を伝達する。ここで用いるＩＤＴ電極５０や配線６０は、アルミニウムとチタンの積層膜である。なお、アルミニウム膜は、アルミニウムを主として含む合金、たとえばＡｌ−Ｃｕ合金などを用いてもよい。
このような構成のＳＡＷデバイス１０において、圧電体単結晶薄膜１１（ここでは、厚み５００ｎｍのＬＴ単結晶）の抗電界は、およそ２０〜３０ｋＶ／ｍｍである。そのため、圧電体単結晶薄膜１１の分極軸が圧電体単結晶薄膜１１の主面法線方向である場合には、圧電体単結晶薄膜１１の両主面間に１０〜１５Ｖの電圧による電界がかかれば、圧電体単結晶薄膜１１の抗電界を超えて、分極反転が生じることになる。また、圧電体単結晶薄膜１１の分極軸が圧電体単結晶薄膜１１の主面法線方向から傾く場合には、分極反転に至る電界は大きくなり、分極軸が圧電体単結晶薄膜１１の主面法線方向から４５°傾いている場合は、１４．１〜２１．２Ｖの電圧による電界が必要である。
ここで、圧電体単結晶薄膜１１で発生する焦電荷が半導電層４４で拡散されなければ、１０数Ｖという電圧は、容易に分極反転が実現される電圧レベルである。そのため、圧電単結晶薄膜１１で発生する焦電荷を半導電層４４によって拡散させることにより、焦電荷による電界の集中を防いで、分極反転領域の発生とＩＤＴ電極５０の電極破壊とを回避することができる。具体的には、半導電層４４の厚みが０．１〜１００ｎｍの範囲において、抵抗率が１×１０２（Ω・ｍ）以下であれば、圧電体単結晶薄膜１１に分極反転が起こることが殆どなくなる。これを以下に示す。
体積抵抗率が異なる半導電層を形成した複数の圧電基板に対して、１ｍｍ×１ｍｍの領域を１つのセルとして、２５０℃での熱印加により分極反転が発生したセルの数を調査した。その結果、以下のような調査結果が得られた。
Figure 0005835329
この調査結果から、体積抵抗率が１×１０２（Ω・ｍ）（弾性波デバイスの動作範囲温度、半導電層厚み１ｎｍ）以下の半導電層を形成した圧電基板の場合には、分極反転の発生率を抑制できることが分かる。
また、ＩＤＴ電極５０や配線６０を流れる高周波信号が半導電層４４に漏れれば、デバイス特性の劣化が引き起こされることになるが、半導電層４４を適度な抵抗率とすることにより、高周波信号が半導電層４４に漏れることを防ぐことができる。具体的には、デバイス利用帯域が、３００ＭＨｚ〜２．７ＧＨｚ帯に含まれるものである場合には、半導電層４４の厚みが０．１〜１００ｎｍの範囲において、抵抗率が１×１０−５（Ω・ｍ）以上であれば、デバイス特性（インピーダンス比）の劣化は数％以下程度に抑えることができる。
以上のように、層厚が１ｎｍで体積抵抗率が１×１０−５（Ω・ｍ）〜１×１０２（Ω・ｍ）の半導電層４４を、圧電体薄膜１１と支持基板１２との間に配置することで、デバイスの特性劣化を招くことなく、焦電荷による圧電体薄膜１１の分極反転を抑制できる。
なお、本実施形態では、圧電体単結晶薄膜１１と半導電層４４との間には、酸化物層３１と誘電体層２１とが介在する。酸化物層３１や誘電体層２１のような絶縁層は、圧電体単結晶薄膜１１と半導電層４４との間での焦電荷の放出速度を低下させ、分極反転を抑制する効果を低下させるが、それらの絶縁層が数μｍ以下と極めて薄い場合には、焦電荷の拡散の妨げには殆どならない。
そこで、絶縁体層として窒化アルミニウム（体積抵抗率は１×１０１１Ω・ｍ）を、圧電膜と半導電層との間に挿入し、これにより分極反転を抑制する効果が阻害されるかどうかを調査した。ここでは、φ１００ｍｍの圧電基板において、１ｍｍ×１ｍｍの領域を１つのセルとし、２５０℃の熱を印加して分極反転が発生したセルの比率を調べた。その結果、以下のような調査結果が得られた。
Figure 0005835329
この調査結果のように、窒化アルミニウム（絶縁体）の厚みが２０００ｎｍ（抵抗換算で２００ｋΩ）までであれば十分な抑制効果が見られた。また、厚みが５０００ｎｍ（抵抗換算で５００ｋΩ）までであっても、効果は落ちるが半導電層がない場合に比べると分極反転の抑制効果が見られた。一方、１００００nm（１０００ｋΩ）以上ではほとんど効果は見られなかった。したがって、一定膜厚までの絶縁体層であれば、本発明の構造の焦電荷の悪影響を抑制するという効果が保持されることがわかる。
なお、従来の圧電デバイスでは、圧電体自体の抵抗率を下げることで、焦電荷の発生を防ぐことがあった。その場合、圧電体が酸化されることにより抵抗率が高まることを防ぐ必要があり、圧電デバイスを不活性ガスが封入された気密パッケージの内部空間に収容する必要があった。そのため、従来は、パッケージコストがかかるだけでなく、パッケージの低背化が困難であった。それに対して、本実施形態で示した構成の圧電デバイスでは、圧電体の抵抗率がどのようであっても、半導電層４４によって確実に焦電荷を拡散させることができる。このため、不活性ガスを封入した気密パッケージに圧電デバイスを収容する必要が無く、パッケージコストを低廉にでき、また、パッケージの低背化が容易である。
次に、ＳＡＷデバイス１０の製造方法について説明する。
図２は、本実施形態のＳＡＷデバイスの製造フローを説明する図である。
図３〜４は、製造フローの各工程における模式図である。
まず、圧電単結晶基板１が用意され、後に圧電単結晶薄膜１１（符号不図示）を分離するために、圧電単結晶基板１の主面１Ａ（接合面１Ａ）側からイオンが打ち込まれる（Ｓ１０１）。この工程が、本実施形態におけるイオン注入工程に相当する。これにより、図３（Ｓ１０１）に示すように、圧電単結晶基板１の接合面１Ａから所定深さの位置に欠陥層２が形成される。欠陥層２は、圧電単結晶基板１に注入されたイオンの原子が集中して存在する領域である。
より具体的には、ここで用いるイオンは水素イオンである。そして、水素イオンは８０ＫｅＶの加速電圧で、１．０×１０１７ａｔｏｍ／ｃｍ2のドーズ量となるように、圧電単結晶基板１に打ち込まれる。これにより、欠陥層２は、接合面１Ａから深さ約５５０ｎｍの位置に形成される。欠陥層２の形成位置は、イオン注入時の加速電圧により決定され、例えば、約半分の深さに欠陥層２を形成する場合は、加速電圧を約半分にすればよい。なお、注入するイオンは、水素イオンの他、ヘリウムイオンやアルゴンイオンなどから適宜選択するとよい。
次に、図３（Ｓ１０２）に示すように、圧電単結晶基板１の接合面１Ａに、誘電体層２１が形成される（Ｓ１０２）。
次に、図３（Ｓ１０３）に示すように、誘電体層２１の表面に酸化珪素からなる酸化物層３１が形成される（Ｓ１０３）。酸化物層３１の表面は、ＣＭＰ（Chemical Mechanical Polishing）法などにより平坦化されると好適である。なお、この酸化物層３１は、後に金属接合層４３（符号不図示）への酸素供給源となるものであれば、酸化珪素以外の材料で構成されていても良い。また、その膜厚は、金属接合層４３（符号不図示）の種類や膜厚に応じて適宜調整するとよい。
また、図３（Ｓ１１１）に示すように、支持基板１２が用意され、支持基板１２の表面に酸化珪素からなる酸化物層３２が形成される（Ｓ１１１）。酸化物層３２の表面は、ＣＭＰ法などによって平坦化されると好適である。この酸化物層３２も、前述の酸化物層３１と同様に、後に金属接合層４３（符号不図示）への酸素供給源となるものであれば、酸化珪素以外の材料で構成されていても良い。また、その膜厚は、金属接合層４３（符号不図示）の種類や膜厚に応じて適宜調整するとよい。
なお、酸化物層３１，３２を形成する工程が、本実施形態における酸化物層形成工程に相当する。酸化物層３１，３２はいずれか一方のみを設けるように構成しても良いが、支持基板１２側と圧電単結晶基板１側との両方に設けることで、後の金属接合層４３（符号不図示）の酸化を、より低温且つ短時間で行うことが可能になる。
次に、図４（Ｓ１２１）に示すように、圧電単結晶基板１側の酸化物層３１の表面に、極薄厚の金属層４１がスパッタ成膜される（Ｓ１２１）。この工程が、本実施形態における第１の金属層形成工程に相当する。なお、ここで用いる金属層４１は、１ｎｍ以下の膜厚のチタン薄膜である。
また、図４（Ｓ１２２）に示すように、支持基板１２側の酸化物層３２の表面に、極薄厚の金属層４２がスパッタ成膜される（Ｓ１２２）。この工程が、本実施形態における第２の金属層形成工程に相当する。なお、金属層４２も１ｎｍ以下の膜厚のチタン薄膜である。
金属層４１，４２は、チタンの他、アルミニウム、コバルト、銅、クロム、鉄、モリブデン、ニッケル、ニオブ、シリコン、タンタル、タングステン、亜鉛、ジルコニウムなどであってもよい。
次に、図４（Ｓ１２３）に示すように、支持基板１２側の金属層４２（符号不図示）と、圧電単結晶基板１側の金属層４１（符号不図示）とを重ね合わせて、２ｎｍ以下の膜厚の金属接合層４３が形成される（Ｓ１２３）。この工程が、本実施形態における金属層接合工程に相当する。なお、ここまでの工程全体は、本実施形態における接合体形成工程に相当する。
これらの金属層４１、４２の形成工程と金属接合層４３の形成工程とは、連続して１０−６Ｐａ以下の高真空中で実施される。これにより、金属層４１，４２が強固に接合して一体の結晶となり、金属接合層４３が形成されることになる。
このため、圧電単結晶基板１と支持基板１２とを非加熱環境下で貼り合せるだけで、強固な接合を実現でき、圧電単結晶基板１と支持基板１２とで線膨張率が大きく異なっても、金属接合層４３には線膨張率差による応力が残留することが無い。
なお、金属接合層４３を構成する金属層４１，４２は同種の金属材料であることが好ましい。これは、異種金属材料の場合、加熱時の拡散速度の違いによって、接合金属部に空洞部が生じたり、あるいは偏析による貼り合せ強度の劣化が起こったりすることがあるためである。
また、金属層４１，４２は、拡散係数（拡散速度）が大きい金属材料であることが好ましい。これは、拡散係数が大きい金属材料であれば、接合面の平坦度に関するマージンを大きく取ることができるためである。また、金属層４１，４２は、酸化物の生成自由エネルギーが負の金属材料であり、酸化され易いことが好ましい。また、酸化物になることで十分に導電率が小さくなる金属材料であることが好ましい。これらの条件は、上述の、アルミニウム、コバルト、銅、クロム、鉄、モリブデン、ニッケル、ニオブ、シリコン、タンタル、タングステン、亜鉛、ジルコニウム、チタンのいずれでも満足することができる。
次に、金属接合層４３を介して強固に接合した支持基板１２と圧電単結晶基板１との接合体を約２５０℃の加熱環境下に置く（Ｓ１２４）。すると、図４（Ｓ１２４）に示すように、圧電単結晶基板１（符号不図示）が欠陥層２（符号不図示）で分離されて圧電単結晶薄膜１１が形成される。この工程が、本実施形態における分離工程に相当する。
このように、イオン注入と熱処理とを用いて圧電単結晶薄膜１１を分離することで、良好な膜厚分布が保持された、極めて薄い膜厚の圧電単結晶薄膜１１を容易に製造することができる。また、圧電単結晶基板１は結晶方位を任意に設定することが可能であるため、その圧電単結晶基板１へのイオン注入を用いて圧電単結晶薄膜１１を形成することにより、圧電単結晶薄膜１１の結晶方位も任意に設定することが可能になる。これにより、ＳＡＷデバイスとして望ましい結晶方位の圧電単結晶薄膜１１を得て、ＳＡＷデバイスの圧電特性を向上させることができる。
次に、図４（Ｓ１２５）に示すように、圧電単結晶薄膜１１の表面をＣＭＰ法などにより平坦化する（Ｓ１２５）。ここでは、圧電単結晶薄膜１１を約５０ｎｍ削って表面を平坦化する。
次に、図５（Ｓ１２６）に示すように、加熱により金属接合層４３（符号不図示）を酸化させて半導電層４４を形成する（Ｓ１２６）。この工程が、本実施形態における半導電層形成工程に相当する。なお、金属接合層４３（符号不図示）には、酸化物層３１，３２が接しているため、酸化反応に利用される酸素は酸化物層３１，３２から供給される。ここでは、金属接合層４３（符号不図示）がチタンであるために、半導電層４４は、半導体材料であるチタン酸化物、または、チタンとチタン酸化物とが混合した状態となる。そのため、半導電層４４は、デバイス特性に影響を与えない状態で、かつ焦電荷を拡散させることが可能になる。ここで、半導電層４４は、加熱によって金属接合層４３が拡散して形成されるので、金属接合層よりも拡がった膜厚のものとなる。具体的には、前述したように、半導電層４４の膜厚は１００ｎｍ程度までの範囲となる。
この工程における加熱温度と加熱時間とは、金属接合層４３の材料種や厚みによって適正な条件を選択するとよい。例えば、金属接合層４３が厚み１ｎｍのチタン薄膜である場合には、加熱温度が約３００℃、加熱時間が約１時間であれば、半導電層４４を十分に酸化させて半導体材料であるチタン酸化物とすることができる。
なお、金属接合層４３が酸化により絶縁物となる金属材料である場合には、完全に酸化する前の金属が残った状態で金属接合層４３の酸化を止めることにより、半導電層４４を形成することができる。
本実施形態では、この半導電層４４の酸化を、前述の圧電単結晶薄膜１１の分離とは別の熱処理工程として実施するが、圧電単結晶薄膜１１の分離時の加熱温度や加熱時間を調整して、同時に半導電層４４を酸化させるようにしても良い。また、半導電層４４の酸化のための熱処理工程は、圧電単結晶薄膜１１の表面を平坦化する工程の前に実施しても良い。
次に、図５（Ｓ１２７）に示すように、圧電体薄膜１１の表面に、ＳＡＷデバイスの動作に必要なＩＤＴ電極５０と配線パターン６０Ａを形成する。この工程が、本実施形態における機能電極形成工程に相当する。
最後に、配線パターン６０Ａを２層構造とすることで、低抵抗な配線６０を形成し、ＩＤＴ電極５０を絶縁性保護膜７０で覆い、個片化することにより、ＳＡＷデバイスを製造する。
以上のＳＡＷデバイスの製造方法では、非加熱環境下で圧電単結晶基板１と支持基板１２との接合強度が発現するために、接合強度を発現させるための加熱が不要で、圧電単結晶基板１と支持基板１２とで線膨張率差が大きくても、接合時に各種不具合が発生し難い。特に、本実施形態では、イオン注入により圧電体単結晶薄膜１１を形成するために、圧電体単結晶薄膜１１の結晶中にイオンの原子が介在することになるとともに、その分布密度が圧電体単結晶薄膜１１の厚み方向に偏るため、圧電体単結晶薄膜１１が膜応力を持つことになる。そのため、仮に接合時に熱応力が生じると、膜応力と熱応力の足し合わせで圧電体単結晶薄膜１１（圧電単結晶基板１）が支持基板１２から剥がれ易くなり、安定的に強固な接合を実現することが困難である。したがって、非加熱環境下で貼り合せた瞬間から強固な接合が発現する本実施形態の方法は、接合時に熱応力の影響を受けないため、強固な接合を安定的に実現させる極めて有効な手法であるといえる。
その上、金属接合層４３の導電率が高ければＳＡＷデバイスの特性に悪影響を与えることになるが、貼り合せ後に金属接合層４３を導電率の低い半導電物４４とすることで、良好なＳＡＷデバイスの特性が得られることになる。
また、圧電体単結晶薄膜１１で生じる焦電荷により、圧電性の劣化やＩＤＴ電極５０の電極破壊が生じる可能性があるが、半導電物４４を設けて焦電荷が分散するように構成することで、それらの不具合の発生も防ぐことができる。
《第２の実施形態》
次に、本発明の第２の実施形態に係る圧電デバイスの製造方法について、ＳＡＷデバイスの製造方法を具体例として説明する。
本実施形態では、イオン注入により一定程度低下する圧電単結晶薄膜の圧電性や結晶性を回復するために、５００℃程度での高温熱処理を圧電単結晶薄膜に施し、その際の支持基板と圧電単結晶薄膜との線膨張率差による熱変形を回避する製造方法について説明する。
図６は、本実施形態のＳＡＷデバイスの製造フローを説明する図である。
図７，８は、製造フローの前半の各工程における模式図である。
まず、圧電単結晶基板２０１が用意され、圧電単結晶基板２０１の主面２０１Ａ（接合面２０１Ａ）側からイオンが打ち込まれる。これにより、図７（Ｓ２０１）に示すように、圧電単結晶基板２０１の接合面２０１Ａから所定深さの位置に欠陥層２０２が形成される。
次に、図７（Ｓ２０２）に示すように、圧電単結晶基板２０１の接合面２０１Ａに、被エッチング層２９１が形成される。被エッチング層２９１の表面は、ＣＭＰ法などにより平坦化されると好適である。この被エッチング層２９１は、後にエッチングにより除去されるものである。ここで用いる被エッチング層２９１は、膜厚３μｍのＣｕ膜である。
また、図７（Ｓ２０３）に示すように、仮支持基板２１２が用意され、仮支持基板２１２の表面にも被エッチング層２９２が形成される。被エッチング層２９２の表面は、ＣＭＰ法などにより平坦化されると好適である。ここで用いる仮支持基板２１２は、圧電単結晶基板２０１と同じ材質である。このような仮支持基板に接合された状態で、後に圧電単結晶薄膜２１１（符号不図示）の高温熱処理が実施されるため、熱処理に伴うウエハの割れなどが生じることを防ぐことができる。なお、仮支持基板２１２の材質は、圧電単結晶薄膜２１１（符号不図示）との線膨張係数差が小さい、他の材質であってもよい。また、ここで用いる被エッチング層２９２は、膜厚３μｍのＣｕ膜である。
次に、図７（Ｓ２０４）に示すように、被エッチング層２９２（符号不図示）と被エッチング層２９１（符号不図示）とが接合され、被エッチング接合層２９３が形成される。ここでの接合法はある程度の接合強度が得られる接合法であれば良い。仮支持基板２１２と圧電単結晶基板２０１とは線膨張率が等しいので、加熱を要する接合法を用いても良い。
次に、被エッチング接合層２９３を介して接合した仮支持基板２１２と圧電単結晶基板２０１との接合体は、約２５０℃の加熱環境下に置かれる。すると、図７（Ｓ２０５）に示すように、圧電単結晶基板２０１（符号不図示）が欠陥層２０２（符号不図示）で分離されて圧電単結晶薄膜２１１が形成される。続いて、被エッチング接合層２９３を介して接合した仮支持基板２１２と圧電単結晶薄膜２１１との接合体は、約５００℃の高温環境下に置かれる。すると、イオン注入によって崩れた圧電単結晶薄膜２１１の結晶性が回復していく。なお、仮支持基板２１２と圧電単結晶基板２０１（符号不図示）とが同じ材質で線膨張率が同じであるために、これらの熱処理による変形は殆ど生じず、圧電単結晶基板２０１の破壊は防がれる。
次に、図７（Ｓ２０６）に示すように、圧電単結晶薄膜２１１の表面がＣＭＰ法などにより平坦化される。
ここまでの工程を経て、被エッチング接合層２９３を介して圧電単結晶薄膜２１１を仮支持基板２１２に接合した薄膜仮支持構造２００が構成される。
次に、図８（Ｓ２０７）に示すように、薄膜仮支持構造２００における圧電単結晶薄膜２１１の表面に、誘電体層２２１が形成される。
次に、図８（Ｓ２０８）に示すように、薄膜仮支持構造２００における誘電体層２２１の表面に酸化物層２３１が形成される。
また、図８（Ｓ２１１）に示すように、支持基板２１３が用意され、支持基板２１３の表面に酸化物層２３３が形成される。
次に、図８（Ｓ２２１）に示すように、薄膜仮支持構造２００における酸化物層２３１の表面に、極薄厚の金属層２４１が成膜される。
また、図８（Ｓ２２２）に示すように、支持基板２１３側の酸化物層２３３の表面に、極薄厚の金属層２４３が成膜される。
次に、図８（Ｓ２２３）に示すように、支持基板２１３側の金属層２４３（符号不図示）と、薄膜仮支持構造２００側の金属層２４１（符号不図示）とを重ね合わされて金属接合層２４４が形成される。なお、上述の金属層２４１，２４３の形成工程と、この接合工程とは、連続して高真空中で実施され、金属層２４１，２４３間の接合が実現される。
次に、圧電単結晶薄膜２１１や、仮支持基板２１２、支持基板２１３を接合した接合体は、硝酸などのエッチング液に浸漬され、被エッチング接合層２９３がエッチングされて、被エッチング接合層２９３および仮支持基板２１２が除去される。これにより、図８（Ｓ２２４）に示すような、圧電単結晶薄膜２１１と支持基板２１３とが、金属接合層２４４を介して接合された構造体が構成される。
この後、第１の実施形態と同様に（図５参照。）、金属接合層２４４の酸化により半導電層（不図示）が形成され、ＩＤＴ電極や絶縁性保護膜が形成され、個片化されることにより、ＳＡＷデバイスが製造される（Ｓ２２５→Ｓ２２６→Ｓ２２７）。
この第２の実施形態においては、圧電基板との界面に作用する熱応力がほとんど存在しない、あるいは、圧電基板との界面に作用する熱応力が支持基板と圧電基板との界面に作用する熱応力よりも小さい仮支持基板が、圧電基板のイオン注入面側に形成されているので、加熱による圧電薄膜の不具合の発生を従来よりも抑止できる。また、この発明による圧電デバイスが、圧電単結晶材料による場合は、より不具合を抑制して製造できる。支持基板自体は加熱の後で圧電薄膜に形成するので、加熱による圧電薄膜との界面に作用する熱応力を考慮する必要がなく、任意の線膨張係数の構成材料を選定できる。
したがって、圧電薄膜の構成材料と支持基板の構成材料との組み合わせの選択性を高められる。例えば、フィルタ用途のデバイスでは、支持基板の構成材料の線膨張係数を圧電薄膜の線膨張係数よりも大幅に小さくすることで、フィルタの温度−周波数特性を向上させることが可能になる。また、支持基板に熱伝導率性が高い構成材料を選定して放熱性および耐電力性を向上させることが可能になり、安価な構成材料を選定してデバイスの製造コストを低廉にすることが可能になる。
《第３の実施形態》
次に、本発明の第３の実施形態に係る圧電デバイスについて、圧電単結晶薄膜をメンブレン構造で支持するＢＡＷ（Ｂｕｌｋ Ａｃｏｕｓｔｉｃ Ｗａｖｅ；バルク弾性波）デバイスの製造方法を具体例として説明する。
本実施形態では、まず、第２の実施形態と同様の方法で、図１０（Ｓ３０１）に示すような、圧電単結晶薄膜３１１が被エッチング接合層３９３を介して仮支持基板３１２に接合された薄膜仮支持構造３００が形成される。
次に、図１０（Ｓ３０２）に示すように、薄膜仮支持構造３００における圧電単結晶薄膜３１１の表面に、ＢＡＷデバイスを駆動させるための下部電極パターン３２１が形成される。
次に、図１０（Ｓ３０３）に示すように、薄膜仮支持構造３００における圧電単結晶薄膜３１１の表面に、下部電極パターン３２１を覆うように、メンブレン構造の空洞部を形成するための犠牲層パターン３３１が形成される。
次に、図１０（Ｓ３０４）に示すように、薄膜仮支持構造３００における圧電単結晶薄膜３１１の表面に、犠牲層パターン３３１を覆うようにメンブレン支持層３４１が形成される。メンブレン支持層３４１は、スパッタ成膜後にＣＭＰにより表面が平坦化される。ここで用いるメンブレン支持層３４１は、酸化ケイ素膜であり、後に酸化物層として利用されるものである。
また、図１０（Ｓ３０５）に示すように、支持基板３１３が用意され、支持基板３１３の表面に酸化物層３４３が形成される。
次に、図１０（Ｓ３０６）に示すように、薄膜仮支持構造３００におけるメンブレン支持層３４１の表面に、極薄厚の金属層３５１が成膜される。
また、図１０（Ｓ３０７）に示すように、支持基板３１３側の酸化物層３４３の表面に、極薄厚の金属層３５３が成膜される。
次に、図１１（Ｓ３０８）に示すように、支持基板３１３側の金属層３５３（符号不図示）と、薄膜仮支持構造３００側の金属層３５１（符号不図示）とを重ね合わせて、金属接合層３５４が形成される。なお、上述の金属層３５１，３５３の形成工程と、この接合工程とは、連続して高真空中で実施され、金属層３５１，３５３間の接合が実現される。
次に、圧電単結晶薄膜３１１や、仮支持基板３１２、支持基板３１３を接合した接合体は、硝酸などのエッチング液に浸漬され、被エッチング接合層３９３がエッチングされて、被エッチング接合層３９３および仮支持基板３１２が除去される。これにより、図１１（Ｓ３０９）に示すような、圧電単結晶薄膜３１１と支持基板３１３とが、金属接合層３５４を介して接合された構造体が構成される。
次に、図１１（Ｓ３１０）に示すように、加熱により金属接合層３５４（符号不図示）を酸化させて半導電層３５５を形成する。
次に、図１１（Ｓ３１１）に示すように、圧電単結晶薄膜３１１が窓開け加工されるとともに、ＢＡＷデバイスを駆動させるための上部電極パターンが形成される。
次に、図１１（Ｓ３１２）に示すように、圧電単結晶薄膜３１１の窓から犠牲層パターン３３１（符号不図示）にエッチャントが導入され、犠牲層パターン３３１（符号不図示）を除去してメンブレン空間３３１Ａが形成される。
この後、個片化されることによりＢＡＷデバイスが製造される。
なお、以上の各実施形態で示した製造方法により本発明の圧電デバイスは製造できるが、圧電デバイスはその他の方法で製造してもよい。例えば、圧電単結晶薄膜の形成は、圧電単結晶基板へのイオン注入と分離とにより実現する他、スパッタ成膜や、圧電単結晶基板の研削、圧電単結晶基板のエッチングなどにより実現してもよい。また、半導電層の形成は、金属層の加熱酸化により実現する他、半導体材料のスパッタ成膜や、半導電層となる部材を他部材に接着させて実現しても良い。
また、圧電デバイスとして、本実施形態ではＳＡＷデバイスとＢＡＷデバイスについて示したが、これに限られるものではなく、ＩＤＴ電極を覆うように絶縁層が設けられた弾性境界波デバイスや、その他、板波デバイス、ラム波デバイスなどにも適用できる。
１，２０１…圧電単結晶基板
１Ａ，２０１Ａ…接合面
２，２０２…欠陥層
１０…ＳＡＷデバイス
１１，２１１，３１１…圧電体薄膜
１２，２１３，３１３…支持基板
２１，２２１…誘電体層
３１，３２，２３１，２３３，３４３…酸化物層
４１，４２，２４１，２４３，３５１，３５３…金属層
４３，２４４，３５４…金属接合層
４４，３５５…半導電層
５０…ＩＤＴ電極
６０Ａ…配線パターン
６０Ｂ…２層配線部
７０…絶縁性保護膜
２００，３００…薄膜仮支持構造
２１２，３１２…仮支持基板
２９１…被エッチング層
２９２…被エッチング層
２９３，３９３…被エッチング接合層
３２１…下部電極パターン
３３１…犠牲層パターン
３３１Ａ…メンブレン空間
３４１…メンブレン支持層

Claims (12)

  1. 圧電体薄膜と、
    前記圧電体薄膜の第一主面側に設けられて前記圧電体薄膜に電気機械結合する機能電極と、
    半導体材料または、金属とその金属の酸化物との混合材料からなり、前記圧電体薄膜の第二主面側に設けられる半導電層と、
    前記半導電層の一方主面と他方主面とのそれぞれに設けられる酸化珪素膜と、
    前記半導電層を間に介して、前記圧電体薄膜の第二主面側に設けられる支持基板と、
    を備える圧電デバイス。
  2. 前記半導電層の体積抵抗率は、１×１０ −5 （Ω・ｍ）〜１×１０ ２ （Ω・ｍ）である、請求項１に記載の圧電デバイス。
  3. 前記半導電層は、半導体材料であるチタン酸化物、亜鉛酸化物、ジルコニア酸化物、クロム酸化物、シリコンのいずれか、または、アルミニウムとアルミニウム酸化物との混合物、コバルトとコバルト酸化物との混合物、銅と銅酸化物との混合物、クロムとクロム酸化物との混合物、鉄と鉄酸化物との混合物、モリブデンとモリブデン酸化物との混合物、ニッケルとニッケル酸化物との混合物、ニオブとニオブ酸化物との混合物、チタンとチタン酸化物との混合物、シリコンとシリコン酸化物との混合物、タンタルとタンタル酸化物との混合物、タングステンとタングステン酸化物との混合物、亜鉛と亜鉛酸化物との混合物、ジルコニウムとジルコニウム酸化物との混合物、のいずれかである、請求項１又は２に記載の圧電デバイス。
  4. 前記半導電層は、膜厚が１００ｎｍ以下である、請求項１〜３のいずれか１項に記載の圧電デバイス。
  5. 前記圧電体薄膜は圧電単結晶からなり、第一主面側と第二主面側とで膜応力に差がある結晶構造である、請求項１〜４のいずれか１項に記載の圧電デバイス。
  6. 前記圧電単結晶からなる圧電体薄膜は、水素原子またはヘリウム原子が介在原子として結晶に介在し、第一主面側と第二主面側とで介在原子の分布密度に差がある結晶構造である、請求項５に記載の圧電デバイス。
  7. 金属層と前記金属層の一方主面と他方主面とのそれぞれに設けた酸化珪素膜とを間に介した圧電体薄膜と支持基板との接合体を形成する接合体形成工程と、
    前記金属層を酸化させて半導電層を形成する半導電層形成工程と、
    前記圧電体薄膜の第一主面側に、前記圧電体薄膜に電気機械結合する機能電極を形成する機能電極形成工程と、を有し、
    前記半導電層は、前記金属層を構成する金属とその酸化物とが混合する層、または、前記金属層を構成する金属の酸化物である半導体からなる層である、圧電デバイスの製造方法。
  8. 前記金属層に積層される、酸化物層を形成する酸化物層形成工程を、有する、請求項７に記載の圧電デバイスの製造方法。
  9. 前記接合体形成工程は、不活性ガス雰囲気下または真空下で連続して行われる、請求項７または８に記載の圧電デバイスの製造方法。
  10. 圧電基板の接合面からイオン化した元素を注入して、前記圧電基板の中に前記元素が集中して存在する領域を形成するイオン注入工程と、
    加熱により前記圧電基板における接合面側の領域を圧電体薄膜として残す分離工程と、を有する請求項７〜９のいずれか１項に記載の圧電デバイスの製造方法。
  11. 圧電基板にイオン化した元素を注入して、前記圧電基板の中に前記元素が集中して存在する領域を形成するイオン注入工程と、
    前記圧電基板のイオン注入面側に、前記圧電基板と同種の材料からなる、あるいは、前記圧電基板との界面に作用する熱応力が前記支持基板と前記圧電基板との界面に作用する熱応力よりも小さい、仮支持基板を形成する仮支持工程と、
    加熱により前記圧電基板から圧電体薄膜を分離する分離工程と、
    前記圧電基板から分離した前記圧電体薄膜に前記支持基板を形成する支持工程と、
    を有する請求項７〜９のいずれか１項に記載の圧電デバイスの製造方法。
  12. 圧電基板にイオン化した元素を注入して、前記圧電基板の中に前記元素が集中して存在する領域を形成するイオン注入工程と、
    前記圧電基板のイオン注入面側に、前記圧電基板と同種の材料からなる、あるいは、前記圧電基板との界面に作用する熱応力が支持基板と前記圧電基板との界面に作用する熱応力よりも小さい、仮支持基板を形成する仮支持工程と、
    加熱により前記圧電基板から圧電体薄膜を分離する分離工程と、
    前記圧電基板から分離した前記圧電体薄膜に、金属層を間に介して前記支持基板を接合した接合体を形成する接合体形成工程と、
    前記金属層を酸化させて半導電層を形成する半導電層形成工程と、
    前記圧電体薄膜の第一主面側に、前記圧電体薄膜に電気機械結合する機能電極を形成する機能電極形成工程と、を有し、
    前記半導電層は、前記金属層を構成する金属とその酸化物とが混合する層、または、前記金属層を構成する金属の酸化物である半導体からなる層である、圧電デバイスの製造方法。
JP2013526837A 2011-07-29 2012-07-25 圧電デバイス、および、圧電デバイスの製造方法 Active JP5835329B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013526837A JP5835329B2 (ja) 2011-07-29 2012-07-25 圧電デバイス、および、圧電デバイスの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011166586 2011-07-29
JP2011166586 2011-07-29
PCT/JP2012/068788 WO2013018604A1 (ja) 2011-07-29 2012-07-25 圧電デバイス、および、圧電デバイスの製造方法
JP2013526837A JP5835329B2 (ja) 2011-07-29 2012-07-25 圧電デバイス、および、圧電デバイスの製造方法

Publications (2)

Publication Number Publication Date
JPWO2013018604A1 JPWO2013018604A1 (ja) 2015-03-05
JP5835329B2 true JP5835329B2 (ja) 2015-12-24

Family

ID=47629130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013526837A Active JP5835329B2 (ja) 2011-07-29 2012-07-25 圧電デバイス、および、圧電デバイスの製造方法

Country Status (6)

Country Link
US (2) US9577178B2 (ja)
EP (1) EP2738939B1 (ja)
JP (1) JP5835329B2 (ja)
KR (1) KR101635151B1 (ja)
CN (1) CN103718457B (ja)
WO (1) WO2013018604A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4582235B2 (ja) * 2008-10-31 2010-11-17 株式会社村田製作所 圧電デバイスの製造方法
JP5842911B2 (ja) * 2011-03-14 2016-01-13 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
DE112015002640T5 (de) * 2014-06-04 2017-03-09 Murata Manufacturing Co., Ltd. Vorrichtung für elastische Wellen
KR102480632B1 (ko) * 2015-03-23 2022-12-26 삼성디스플레이 주식회사 압전 소자 및 이를 이용한 압전 센서
FR3037443B1 (fr) 2015-06-12 2018-07-13 Soitec Heterostructure et methode de fabrication
WO2017068828A1 (ja) * 2015-10-23 2017-04-27 株式会社村田製作所 弾性波装置
FR3045677B1 (fr) 2015-12-22 2019-07-19 Soitec Procede de fabrication d'une couche monocristalline, notamment piezoelectrique
FR3045678B1 (fr) * 2015-12-22 2017-12-22 Soitec Silicon On Insulator Procede de fabrication d'une couche piezoelectrique monocristalline et dispositif microelectronique, photonique ou optique comprenant une telle couche
FR3045933B1 (fr) 2015-12-22 2018-02-09 Soitec Substrat pour un dispositif a ondes acoustiques de surface ou a ondes acoustiques de volume compense en temperature
CN106291142B (zh) * 2016-09-19 2022-04-29 河南感联智能科技有限公司 压电陶瓷及压电半导体试件多样性极化实验系统
JP6617928B2 (ja) * 2016-11-18 2019-12-11 株式会社村田製作所 圧電振動素子の製造方法
TWI737811B (zh) * 2016-11-25 2021-09-01 日商日本碍子股份有限公司 接合體
TWI780103B (zh) * 2017-05-02 2022-10-11 日商日本碍子股份有限公司 彈性波元件及其製造方法
CN107192897B (zh) * 2017-07-14 2023-05-23 河南感联智能科技有限公司 一种压电半导体薄膜极化实验装置
CN107493086B (zh) * 2017-09-04 2023-08-15 杭州左蓝微电子技术有限公司 温度补偿声表面波谐振器及其制备方法
KR102050138B1 (ko) * 2017-12-07 2019-11-28 한국세라믹기술원 전극층/절연층 다층기판 및 그 제조방법과 이를 포함한 열전발전 모듈
CN111869105B (zh) * 2018-03-20 2021-07-27 日本碍子株式会社 压电性材料基板与支撑基板的接合体
CN109217842A (zh) * 2018-07-26 2019-01-15 清华大学 近零温度系数的声表面波滤波器及其制备方法
JP2020145530A (ja) * 2019-03-05 2020-09-10 京セラ株式会社 弾性波装置
JP7103528B2 (ja) * 2019-09-27 2022-07-20 株式会社村田製作所 弾性波装置
CN111584644B (zh) * 2020-04-23 2022-03-29 中国科学院上海技术物理研究所 一种用于红外焦平面器件的铁电单晶薄膜制备方法
US20210344323A1 (en) * 2020-04-30 2021-11-04 RF360 Europe GmbH Surface acoustic wave electroacoustic device using gap grating for reduced transversal modes
CN111555733A (zh) * 2020-05-26 2020-08-18 北京航天微电科技有限公司 一种兰姆波谐振器结构及其制备方法
CN112366273B (zh) * 2020-11-11 2023-04-18 赣州优膜科技有限公司 一种柔性衬底上具有线性可调压电特性的ZnO薄膜电激发器制备方法
CN114214732B (zh) * 2022-02-22 2022-04-29 济南晶正电子科技有限公司 一种改善复合薄膜表面极化反转现象的方法及复合薄膜
CN114553163B (zh) * 2022-04-28 2022-09-06 深圳新声半导体有限公司 体声波谐振器的制造方法
CN116761494A (zh) * 2023-08-22 2023-09-15 青禾晶元(晋城)半导体材料有限公司 一种复合压电衬底及其制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63294009A (ja) * 1987-05-26 1988-11-30 Clarion Co Ltd 弾性表面波装置
JP3163606B2 (ja) 1993-01-29 2001-05-08 住友電気工業株式会社 表面弾性波素子
JP3435789B2 (ja) 1993-03-15 2003-08-11 松下電器産業株式会社 表面弾性波素子
US5815900A (en) * 1995-03-06 1998-10-06 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a surface acoustic wave module
FR2788176B1 (fr) 1998-12-30 2001-05-25 Thomson Csf Dispositif a ondes acoustiques guidees dans une fine couche de materiau piezo-electrique collee par une colle moleculaire sur un substrat porteur et procede de fabrication
JP3540234B2 (ja) * 2000-02-14 2004-07-07 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4103421B2 (ja) 2001-03-28 2008-06-18 セイコーエプソン株式会社 電子デバイス及び電子機器
JP4345328B2 (ja) * 2003-03-13 2009-10-14 セイコーエプソン株式会社 弾性表面波デバイス及びその製造方法
JP3774782B2 (ja) 2003-05-14 2006-05-17 富士通メディアデバイス株式会社 弾性表面波素子の製造方法
JP3929983B2 (ja) 2004-03-03 2007-06-13 富士通メディアデバイス株式会社 接合基板、弾性表面波素子および弾性表面波デバイス並びにその製造方法
DE102004045181B4 (de) * 2004-09-17 2016-02-04 Epcos Ag SAW-Bauelement mit reduziertem Temperaturgang und Verfahren zur Herstellung
JP2006245990A (ja) * 2005-03-03 2006-09-14 Matsushita Electric Ind Co Ltd 弾性表面波素子及びその製造方法
CN100530956C (zh) * 2005-10-19 2009-08-19 鸿富锦精密工业（深圳）有限公司 表面声波器件
US7600303B1 (en) * 2006-05-25 2009-10-13 Maxim Integrated Products, Inc. BAW resonator bi-layer top electrode with zero etch undercut
US7408286B1 (en) * 2007-01-17 2008-08-05 Rf Micro Devices, Inc. Piezoelectric substrate for a saw device
WO2009081651A1 (ja) * 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. 複合圧電基板の製造方法
JP5844026B2 (ja) * 2008-03-21 2016-01-13 富士フイルム株式会社 圧電素子の製造方法
US7728485B2 (en) * 2008-05-30 2010-06-01 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Bulk acoustic wave device and a method of its manufacturing
JP4743258B2 (ja) * 2008-10-31 2011-08-10 株式会社村田製作所 圧電デバイスの製造方法
JP5637136B2 (ja) * 2009-07-07 2014-12-10 株式会社村田製作所 弾性波デバイスおよび弾性波デバイスの製造方法
DE112010004178B4 (de) * 2009-10-30 2018-08-23 Murata Manufacturing Co., Ltd. Piezoelektrisches Bauelement und Verfahren zur Herstellung eines piezoelektrischen Bauelements
KR101374303B1 (ko) 2009-11-26 2014-03-14 가부시키가이샤 무라타 세이사쿠쇼 압전 디바이스 및 압전 디바이스의 제조방법
JP5842911B2 (ja) * 2011-03-14 2016-01-13 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法

Also Published As

Publication number Publication date
KR20140040252A (ko) 2014-04-02
CN103718457B (zh) 2017-05-24
KR101635151B1 (ko) 2016-06-30
CN103718457A (zh) 2014-04-09
US20140139075A1 (en) 2014-05-22
US20170098754A1 (en) 2017-04-06
US10424716B2 (en) 2019-09-24
EP2738939A4 (en) 2015-05-06
US9577178B2 (en) 2017-02-21
WO2013018604A1 (ja) 2013-02-07
EP2738939A1 (en) 2014-06-04
EP2738939B1 (en) 2018-12-05
JPWO2013018604A1 (ja) 2015-03-05

Similar Documents

Publication Publication Date Title
JP5835329B2 (ja) 圧電デバイス、および、圧電デバイスの製造方法
US9240540B2 (en) Piezoelectric device
JP5408312B2 (ja) 複合圧電基板の製造方法
EP2688206B1 (en) Piezoelectric device, and method for manufacturing piezoelectric device
US8450904B2 (en) Piezoelectric device
JP6043717B2 (ja) 圧電材料の埋め込み方法
WO2012128268A1 (ja) 圧電デバイス、圧電デバイスの製造方法
EP2270839A1 (en) Method for manufacturing bonded substrate
JP5983834B2 (ja) 弾性波デバイスの製造方法
JP2011124738A (ja) 圧電デバイスの製造方法
JP2011114563A (ja) 圧電デバイスの製造方法
CN114499432A (zh) 一种异质薄膜衬底、其制备方法和滤波器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151019

R150 Certificate of patent or registration of utility model

Ref document number: 5835329

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150