KR101374303B1 - 압전 디바이스 및 압전 디바이스의 제조방법 - Google Patents

압전 디바이스 및 압전 디바이스의 제조방법 Download PDF

Info

Publication number
KR101374303B1
KR101374303B1 KR1020127013132A KR20127013132A KR101374303B1 KR 101374303 B1 KR101374303 B1 KR 101374303B1 KR 1020127013132 A KR1020127013132 A KR 1020127013132A KR 20127013132 A KR20127013132 A KR 20127013132A KR 101374303 B1 KR101374303 B1 KR 101374303B1
Authority
KR
South Korea
Prior art keywords
piezoelectric
intermediate layer
thin film
substrate
piezoelectric device
Prior art date
Application number
KR1020127013132A
Other languages
English (en)
Other versions
KR20120073352A (ko
Inventor
코레키요 이토
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20120073352A publication Critical patent/KR20120073352A/ko
Application granted granted Critical
Publication of KR101374303B1 publication Critical patent/KR101374303B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02015—Characteristics of piezoelectric layers, e.g. cutting angles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1153—Temperature change for delamination [e.g., heating during delaminating, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

압전 박막과 지지체 사이에 접합을 위한 중간층을 마련해도, 공진 특성이 열화하지 않는 압전 디바이스 및 압전 디바이스의 제조방법을 제공한다.
수소 이온을 주입하여 압전 단결정 기판(1) 내에 이온 주입 부분을 형성 후에, 압전 단결정 기판(1)의 이면(12)에 금속제의 중간층(32)을 형성한다. 그리고, 이 중간층(32)을 통해 압전 단결정 기판(1)과 지지체(30)를 접합한다. 이온 주입 부분이 형성된 복합 압전체(2), 또는 압전 단결정 기판(1)을 가열 분리한 복합 압전 기판(3)을 450℃ 내지 700℃로 가열하여, 중간층의 금속을 산화시켜 도전성을 저하시킨다. 이것에 의해, 금속의 중간층을 형성함으로써, 압전 기판과 지지체를 확실하게 밀착시킬 수 있고, 또한 중간층의 금속을 산화시키므로, 중간층의 도전성을 저하시킬 수 있어, 공진 특성이 좋은 압전 디바이스를 제공할 수 있다.

Description

압전 디바이스 및 압전 디바이스의 제조방법{PIEZOELECTRIC DEVICE AND METHOD FOR MANUFACTURING PIEZOELECTRIC DEVICE}
이 발명은 압전 단결정의 박막과 이것을 지지하는 지지체를 포함하는 압전 디바이스와, 그 제조방법에 관한 것이다.
현재, 압전 단결정체를 박막화하여 이루어지는 압전 디바이스가 많이 개발되어 있다. 이러한 압전 박막을 사용한 압전 디바이스에서는, 통상 압전 박막은 지지체와 접합되어 지지체에 의해 지지되어 있다. 압전 박막과 지지체를 실용적인 강도로 접합하는 방법으로서는, 예를 들면 접합 계면에 금속의 중간층을 마련하여 접합하는 방법이 있었다(예를 들면, 특허문헌 1 참조).
일본국 공개특허공보 2007-324195호
그러나 압전 박막을 사용한 압전 디바이스에서는, 압전 박막과 지지체의 접합 계면에 금속의 중간층이 존재하면, 이 중간층이 도전층이 되고, 공진 특성이 열화한다는 문제가 있었다.
그리하여, 이 발명은 압전 박막과 지지체 사이에 접합을 위한 중간층을 마련해도, 공진 특성이 열화하지 않는 압전 디바이스 및 압전 디바이스의 제조방법을 제공하는 것을 목적으로 한다.
이 발명은 전극이 형성된 압전 박막과, 상기 압전 박막을 지지하는 지지체를 포함하는 압전 디바이스에 관한 것이다. 이 압전 디바이스는 압전 박막과 지지체 사이에 산화 또는 질화된 금속을 포함하는 중간층을 포함한다.
이 구성에 있어서는, 압전 기판과 지지체 사이에 금속의 중간층을 형성함으로써 압전 기판과 지지체를 확실하게 밀착시킬 수 있다. 또한 압전 기판과 지지체를 접합하고 나서 중간층의 금속을 산화시킴으로써, 중간층의 도전성이 낮아져 절연층이 되므로, 공진 특성이 좋은 압전 디바이스를 제공할 수 있다.
이 발명에 있어서는, 산화 또는 질화된 금속은 Fe, Cr, Ni, Al, W, Cu의 적어도 1종류의 원소로 구성된다. 중간층의 재료로서 Fe, Cr, Ni, Al, W, Cu의 적어도 1종류의 원소를 포함하고 있으면, 압전 박막과 지지체를 접합할 때에 밀착성을 높일 수 있다. 또한 이들 원소는 가열하면 충분히 산화하므로 중간층이 절연층이 되어, 압전 단결정 기판에서의 압전성의 열화를 방지할 수 있다.
이 발명에 있어서는 중간층의 막 두께가 2nm 내지 25nm이다. 중간층의 막 두께를 2nm 미만으로 하면 압전 기판과 지지체는 접합하지 않는다. 또한 중간층의 막 두께가 25nm를 넘으면, 열처리에 의해 중간층의 금속을 충분히 산화 또는 질화한 경우에도, 중간층에 의해 압전 단결정 기판의 환원이 진행되어 도전성이 높아지기 때문에 압전 디바이스의 특성 열화가 발생한다. 한편, 중간층의 막 두께를 2nm 내지 25nm로 하면 문제없이 접합할 수 있어, 압전 디바이스의 공진 특성은 열화하지 않는다. 따라서, 공진 특성이 좋은 압전 디바이스를 제공할 수 있다.
이 발명에 있어서는, 압전 박막은 탄탈산리튬 또는 니오브산리튬을 재료로 하고 있다. 탄탈산리튬이나 니오브산리튬은 산소를 포함하므로, 중간층을 가열했을 때에 중간층의 금속의 산화를 촉진하므로, 중간층의 도전성이 저하하여 절연층이 되어, 공진 특성이 좋은 압전 디바이스를 제공할 수 있다.
이 발명에 있어서는, 압전 박막의 도전율은 1.0×10-13Ω-1·m-1 내지 1.0×10-11Ω-1·m-1이다. 이 구성에 있어서는, 압전 박막의 도전율을 상기의 값으로 함으로써, 프로세스에서의 초전(焦電) 파괴를 억제하면서, 열처리에서의 산화에 기여하는 압전 기판 중의 산소 원자를 충분히 공급할 수 있으므로, 중간층을 확실하게 산화시킬 수 있어, 압전 디바이스의 공진 특성을 양호하게 할 수 있다.
이 발명은 전극이 형성된 압전 박막과, 상기 압전 박막을 지지하는 지지체를 포함하는 압전 디바이스의 제조방법에 관한 것이다. 이 압전 디바이스의 제조방법은 이온 주입 공정과, 중간층 형성 공정과, 접합 공정과, 분리 공정과, 열처리 공정을 가진다. 이온 주입 공정은 압전 기판에 이온화한 원소를 주입하고, 압전 기판 내에 압전 기판에 주입된 원소의 농도가 피크가 되는 부분을 형성한다. 중간층 형성 공정은 압전 기판을 지지하는 지지체 또는 압전 기판의 적어도 한쪽에 금속을 포함하는 중간층을 형성한다. 접합 공정은 중간층을 통해 압전 기판과 지지체를 접합한다. 분리 공정은 압전 기판을 가열하여, 압전 기판에 주입된 원소의 농도가 피크가 되는 부분을 분리면으로 하여 압전 박막을 분리한다. 열처리 공정은 중간층을 가열하여 산화 또는 질화한다.
이 구성에 있어서는, 금속의 중간층을 형성함으로써 압전 기판과 지지체를 확실하게 밀착시킬 수 있다. 또한 중간층의 금속을 산화시키므로, 중간층의 도전성을 저하시킬 수 있어, 공진 특성이 열화하지 않고 공진 특성이 좋은 압전 디바이스를 제조할 수 있다.
이 발명에 있어서는, 중간층을 통해 접합된 압전 박막과 지지체로 이루어지는 압전 복합체를 열처리 공정에 있어서 450℃~700℃로 가열한다. 이 구성에 있어서는, 압전 복합체를 상기의 온도로 가열함으로써, 중간층의 금속이 충분히 산화 또는 질화되므로, 중간층의 도전성이 저하하여 절연층이 되고, 특성이 양호한 압전 디바이스를 제조할 수 있다.
이 발명에 있어서는, 중간층을 통해 접합된 압전 박막과 지지체로 이루어지는 압전 복합체를, 열처리 공정에 있어서 압전 박막의 재료의 퀴리 온도 이하로 가열한다. 압전 박막의 재료는 퀴리 온도를 넘은 온도로 가열되면 분극이 해소되지만, 퀴리 온도 이하로 가열함으로써 분극이 해소되지 않으므로, 분극시키는 처리 등의 공정을 증가시키지 않고 특성이 양호한 압전 디바이스를 제조할 수 있다.
이 발명에 의하면, 금속을 포함하는 중간층을 통해 압전 박막과 지지체를 접합하여, 접합 후에 중간층의 금속을 산화 또는 질화하므로, 중간층이 도전층이 되지 않고, 공진 특성이 열화하지 않는 압전 디바이스 및 압전 디바이스의 제조방법을 제공할 수 있다.
도 1은 본 발명의 제1의 실시형태에 따른 박막형 압전 디바이스의 제조방법을 나타내는 플로우 차트이다.
도 2는 도 1에 나타내는 제조 플로우로 형성되는 박막형 압전 디바이스의 제조 과정을 모식적으로 나타내는 도면이다.
도 3은 도 1에 나타내는 제조 플로우로 형성되는 박막형 압전 디바이스의 제조 과정을 모식적으로 나타내는 도면이다.
도 4는 (A)가 본 발명의 제1실시형태에 따른 압전 디바이스의 도전율과 비대역(比帶域)의 관계를 나타내는 그래프, (B)가 본 발명의 제1실시형태에 따른 압전 디바이스의 열처리 온도와 비대역의 관계를 나타내는 그래프이다.
도 5는 본 발명의 제2실시형태에 따른 박막형 압전 디바이스의 제조방법을 나타내는 플로우 차트이다.
도 6은 도 5에 나타내는 제조 플로우로 형성되는 박막형 압전 디바이스의 제조 과정을 모식적으로 나타내는 도면이다.
도 7은 도 5에 나타내는 제조 플로우로 형성되는 박막형 압전 디바이스의 제조 과정을 모식적으로 나타내는 도면이다.
도 8은 도 5에 나타내는 제조 플로우로 형성되는 박막형 압전 디바이스의 제조 과정을 모식적으로 나타내는 도면이다.
본 발명의 제1실시형태에 따른 압전 디바이스의 제조방법에 대하여, 도면을 참조하여 설명한다. 이하의 설명에서는 압전 디바이스로서 탄성 표면파(SAW) 디바이스를 예로 설명한다.
도 1은 본 발명의 제1실시형태에 따른 압전 디바이스의 제조방법을 나타내는 플로우 차트이다. 도 2, 도 3은 도 1에 나타내는 제조 플로우로 형성되는 압전 디바이스의 제조 과정을 모식적으로 나타내는 도면이다.
우선, 소정의 두께의 압전 단결정 기판(1)을 준비한다. 이때, 압전 단결정 기판(1)으로서는, 이면(12)이 경면(鏡面) 연마되고, 압전 디바이스 단체(單體)가 복수 배열 가능한 기판을 사용한다. 또한 압전 단결정 기판(1)으로서는, 취성(脆性)·벽개성(劈開性)이 매우 강하고 또한 난(難)가공재이기도 한 LiTaO3[탄탈산리튬]의 단결정 기판(이하, LT 기판이라 칭함)을 사용한 예를 나타낸다.
도 2(A)에 나타내는 바와 같이, 압전 단결정 기판(1)의 이면(12)측으로부터 수소 이온(H+)을 주입하고, 압전 단결정 기판(1) 내에 이온 주입 부분(100)을 형성한다(도 1: S101).
압전 단결정 기판(1)이 LT 기판인 경우, 주입 에너지 150keV, 도즈량(dose amount)(이온 주입 밀도) 1.0×1017atom/cm2로 수소 이온의 주입을 행하면, 이면(12)으로부터 깊이 약 1㎛의 위치에 수소 이온이 분포하는 이온 주입 부분(100)이 형성된다. 이 이온 주입 부분(100)은 압전 단결정 기판에 주입된 이온 원소의 농도가 피크가 되는 부분이다. 또한 압전 단결정 기판(1)에는 LT 기판 이외에 LN(LiNbO3: 니오브산리튬) 기판, LBO(Li2B4O7) 기판, 란가사이트(langasite)(La3Ga5SiO14) 기판, KN(KNbO3) 기판 등을 사용해도 되고, 각각의 기판에 따른 조건으로 이온 주입을 행한다. 또한 기판의 종류에 따라 주입 이온을 헬륨 이온이나 아르곤 이온 등으로 변경하면 된다.
도 2(B)에 나타내는 바와 같이, 압전 단결정 기판(1)의 접합면에 금속으로 이루어지는 중간층(32)을 형성한다(도 1: S102). 중간층(32)의 재료로서는 접합의 밀착력을 높이면서, 후술하는 열처리 공정에 의해 충분히 산화되어, 압전 단결정 기판(1)의 압전성을 열화하지 않는 것이 좋다. 이러한 특성을 가지는 금속으로서는, 예를 들면 Fe, Cr, Ni, Al, W, Cu가 있고, 중간층(32)이 이들 원소의 적어도 1종류로 구성되도록 형성하면 된다. 중간층(32)의 막 두께는 2nm~25nm 이하로 하면 된다. 이것은 이하와 같은 실험 결과에 따른 것이다. 즉, 다음으로 행하는 접합 공정에서 압전 단결정 기판(1)과 지지체(30)를 접합할 때에, 중간층의 막 두께를 2nm 미만으로 하면 접합할 수 없었다. 한편, 중간층의 막 두께를 2nm 내지 25nm로 하면 문제없이 접합할 수 있었다. 또한 후술의 열처리 공정에서 중간층의 금속을 산화 또는 질화하여 도전성을 저하시키는데, 압전 단결정 기판이 환원되어 도전성이 증가하지 않고, SAW 디바이스의 공진 특성은 열화하지 않았다. 그러나 중간층의 막 두께가 25nm를 넘으면, 열처리에 의해 중간층의 금속을 충분히 산화 또는 질화한 경우에도, 중간층에 의해 압전 단결정 기판이 환원되어 도전성이 증가하여, SAW 디바이스의 공진 특성의 열화가 발생하였다. 이상의 실험 결과로부터 중간층의 막 두께는 2nm~25nm 이하가 적합하다.
중간층(32)의 형성은 스퍼터, EB 증착, CVD, 또는 이온 플레이팅에 의해 행하면 된다. 또는 후술의 접합 공정에 있어서 청정화 접합을 접합장치 내에서 행할 때에, 접합장치 부품 또는 중간층의 금속 재료를 에칭함으로써 중간층(32)을 형성해도 된다.
다음으로 지지체(30)를 준비한다. 지지체(30)의 재료로서는 LT(LiTaO3), LN(LiNbO3), 알루미나, 수정, 석영, 질화알루미늄 등을 사용한다. 이들 재료는 산소 또는 질소를 포함하기 때문에, 후술의 열처리시에 중간층의 산화 또는 질화를 촉진할 수 있다. 후술하는 열처리시에 있어서, 선팽창 계수 차에 의한 기판의 휨이나 크랙의 발생을 피하기 위해서는, 압전 단결정 재료와 선팽창 계수가 가까운 LT, LN, 알루미나를 지지체(30)의 재료에 사용하는 것이 바람직하다. 또한 지지체(30)의 접합면에는, 지지체에 사용하는 재료에 따라 질화규소, 산화규소, 알루미나, 질화알루미늄 등의 막을 형성해도 된다. 또한 지지체의 재료를 선정함으로써, 온도 특성의 양호화, 기판의 방열성 개선을 실현할 수 있다. 또한 중간층(32)은 압전 단결정 기판(1)의 접합면과, 지지체(30)의 접합면의 한쪽 또는 양쪽에 형성하면 된다.
도 2(C)에 나타내는 바와 같이, 압전 단결정 기판(1)의 이면(12)에 형성한 중간층(32)과, 지지체(30)를 청정화 접합 기술을 사용하여 진공 중에서 직접 접합하여 복합 압전체(2)를 생성한다(도 1: S103). 청정화 접합이란, 진공 중에서 Ar 이온 등을 조사하여 접합면을 활성화시킨 상태에서 접합하는 것이며, 가열을 필요로 하지 않는 접합방법이다. 이러한 접합방법에서는, 친수화 접합과 같이 수소를 빼기 위한 가열 공정이 불필요하기 때문에, 압전 단결정 기판의 압전성 열화나, 지지체와 압전 단결정 기판의 선팽창 차에 의한 응력 발생이 문제가 되지 않으므로 바람직하다.
도 3(A)에 나타내는 바와 같이, 복합 압전체(2)를 250℃이상으로 가열하고, 이온 주입 부분(100)을 분리면으로 한 분리를 행한다(도 1: S104). 이온 주입 부분(100)은 압전 단결정 기판(1)의 이면(12)으로부터 1㎛의 깊이에 수소 이온이 주입된 층이며, 기판 표면을 따라 마이크로 캐비티가 발생하고, 가열에 의해 이 캐비티가 성장한다. 이것에 의해, 압전 단결정 기판(1)으로부터 압전 박막(10)이 분리되어, 지지체(30), 중간층(32) 및 압전 박막(10)으로 이루어지는 복합 압전 기판(3)과, 압전 단결정 기판(LT 기판)(도시하지 않음)이 된다. LT 기판이나 LN 기판은 상기와 같이 취성·벽개성이 매우 강하고 또한 난가공재이기도 하지만, 상기와 같은 방법을 사용함으로써 기판이 파손되지 않고 압전 박막을 분리할 수 있다.
또한 이때 감압 분위기하에서 가열하면 가열 온도를 낮게 할 수 있다.
이어서, 복합 압전 기판(3)에 열처리를 행하여, 압전 박막(10)과 지지체(30)에 포함되는 산소로 중간층(32)의 금속을 산화시켜, 중간층(32)의 절연성을 높임으로써 중간층(32)을 절연층으로 한다(도 1: S105).
통상, 압전 박막에 LT 기판을 사용할 경우에는, 초전성(焦電性)을 억제하기 위해 LT 기판을 환원하여 절연성을 낮게 한다. 그러나 LT 기판의 환원을 과잉하게 행한 경우, 압전 박막(10)으로부터 중간층(32)으로 산소가 충분히 공급되지 않기 때문에, 열처리를 행해도 중간층(32)은 도전성을 가진 그대로가 되어, SAW 디바이스의 특성을 개선할 수 없다. 그리하여, 압전 박막(10)의 도전성의 조정이 필요하다.
도 4는 (A)가 본 발명의 제1실시형태에 따른 압전 디바이스의 도전율과 비대역의 관계를 나타내는 그래프, (B)가 본 발명의 제1실시형태에 따른 압전 디바이스의 열처리 온도와 비대역의 관계를 나타내는 그래프이다.
도 4(A)에 나타내는 바와 같이, 압전 박막의 도전율을 5×10-14Ω-1·m-1 이하로 한 경우에는, SAW 디바이스의 제조 프로세스에 있어서 IDT 전극의 초전 파괴가 발생하여, 공진 특성이 열화하였다. 한편, 압전 박막의 도전율을 1.0×10-13~1.0×10-11Ω-1·m-1로 하면, 프로세스에서의 초전 파괴를 억제하면서, 열처리에서의 산화에 기여하는 압전 기판 중의 산소 원자를 충분히 공급할 수 있으므로, SAW 디바이스의 특성을 양호하게 할 수 있다. 그러나 압전 박막의 도전율을 5.0×10-11Ω-1·m-1 이상으로 하면, LT 기판의 도전성이 너무 높기 때문에 SAW 공진 특성이 열화하였다. 단, 압전 박막의 도전율이 5×10-11Ω-1·m-1 이상이어도, 지지체(30)의 표면에서의 LT의 도전율이 1.0×10-11Ω-1·m-1 이하이면, 지지체(30)에 포함되는 산소에 의해 중간층(32)은 충분히 산화하여, 중간층의 도전성에 의한 특성 열화는 억제되었다. 따라서, 압전 박막은 도전율이 1.0×10-13Ω-1·m-1~1.0×10-11Ω-1·m-1인 것을 사용하는 것이 바람직하다.
또한 도 4(B)에 나타내는 바와 같이, 열처리의 온도를 450℃ 미만으로 했을 경우에는, 이온 주입에 의한 H 가스 또는 He 가스가 이탈하지 않거나, 이온 주입에 의한 압전 박막의 결정성 데미지의 회복이 완전히 완료되지 않기 때문에, 공진 특성이 개선하지 않았다. 그러나 열처리의 온도를 450℃ 이상으로 하면, 중간층의 금속이 충분히 산화 또는 질화되기 때문에, 공진 특성이 개선되어 압전 기판 단층의 SAW와 동등해졌다. 또한 중간층(32)에 W, Cu를 포함할 경우에는 650℃이상에서, 중간층(32)에 Fe, Al, Ni를 포함할 경우에는 700℃이상에서, 압전 박막(10)에의 확산이 발생하여, 압전 박막(10)의 도전율이 커져 공진 특성이 열화하였다. 그 때문에, 열처리는 중간층(32)에 포함되는 각 재료가 압전 박막(10) 내에 확산하지 않는 온도 이하에서 행하는 것이 바람직하다.
또한 열처리를 625℃이상에서 행하면, LT 기판에서는 퀴리 온도(610℃)를 넘기 때문에, 분극이 해소되어 압전성의 열화가 발생하였다. 단, 열처리 온도가 700℃ 이하이면, 분극 방향을 고르게 하는 처리로서 열처리를 행하면서 전압을 인가함으로써 압전성을 회복할 수 있었다. 그러나 열처리 온도가 700℃ 이상이면, 산소를 포함하는 열처리 분위기의 경우에는, 가열에 의한 기판의 산화 반응의 제어가 현저하게 곤란해진다. 또한 진공 중이나 질소를 포함하는 열처리 분위기의 경우에는, 가열에 의한 환원 반응의 제어가 현저하게 곤란해지기 때문에 SAW 디바이스를 안정되게 제조할 수 없다. 따라서, 열처리 온도는 450℃~700℃로 하는 것이 바람직하다. 또한 압전 박막의 재료의 퀴리 온도 이하로 가열하면, 상기의 분극 방향을 고르게 하는 처리 등이 불필요하기 때문에 제조 공정의 증가를 방지할 수 있다. 따라서, 압전 박막이 LT 기판인 경우에는, 열처리 온도를 450℃~600℃로 하는 것이 보다 바람직하다. 열처리는 압전막의 산화가 지나치게 진행되지 않도록 하기 위해 질소, 아르곤 등의 불활성 가스 분위기 중 또는 진공에서 행하는 것이 바람직하다. 또한 가열 시간은 3시간 이상으로 하는 것이 바람직하다.
또한 스텝 S104에 있어서 열처리를 행함으로써, 복합 압전 기판(3)의 압전성 회복을 위한 기판 가열 처리도 동시에 행할 수 있다. 즉, 이온 주입에 의해 결정은 변형하게 되는데, 상기와 같이 열처리를 행함으로써 결정의 변형이 완화되고, 또한 이온 주입시에 Li의 사이트로 치환된 주입 수소 이온이 빠져, 그 사이트에 Li가 복귀함으로써 압전성이 회복한다.
다음으로, 이와 같이 분리 형성한 압전 박막(10)의 표면(13)을 CMP(Chemical Mechanical Planarization: 화학 기계 연마) 처리 등에 의해 연마하여 표면 거칠기(Ra)가 1nm 이하가 되도록 평탄화한다(도 1: S106). 이것에 의해 압전 디바이스의 공진 특성을 양호하게 할 수 있다.
다음으로, 도 3(B)에 나타내는 바와 같이, 압전 박막(10)의 표면(13)상에 IDT 전극(50)이나 패드 전극(51) 등의 전극 패턴을 형성한다(도 1: S107). 전극 재료는 요구되는 디바이스의 특성에 맞추어 선택하면 된다.
다음으로, 도 3(C)에 나타내는 바와 같이, 패드 전극(51)상에 범프(90)를 형성한다(도 1: S108). 그리고, 도 3(D)에 나타내는 바와 같이, 복합 압전 기판(3)을 절단하여 개별의 압전 디바이스(4)를 잘라낸다(도 1: S109). 이러한 제조 공정에 의해 공진 특성이 양호한 SAW 디바이스를 제조할 수 있다.
또한 상기의 압전 디바이스의 제조 공정에 있어서, 열처리 공정은 접합 공정의 뒤이면 어느 공정의 후에도 실시 가능하다. 단, IDT 전극의 압전막이나 IDT 보호막에의 확산 등을 피하기 위해, 접합 공정 완료 후부터 IDT 전극의 형성 공정 전까지 행하는 것이 바람직하다. 또한 열처리 공정은 분리 공정과 겸하는 것이 보다 바람직하다.
다음으로, 본 발명의 제2실시형태에 따른 압전 디바이스의 제조방법에 대하여, 플로우 차트에 나타내는 공정에 따라 압전 디바이스의 제조 과정의 모식도를 참조하여 설명한다. 이하의 설명에서는, 압전 디바이스로서 BAW(bulk acoustic wave) 디바이스의 일종인 F-BAR(film bulk acoustic resonator)형의 압전 디바이스를 예로 설명한다.
도 5는 본 발명의 제2의 실시형태에 따른 압전 디바이스의 제조방법을 나타내는 플로우 차트이다. 도 6, 도 7, 도 8은 도 5에 나타내는 제조 플로우로 형성되는 압전 디바이스의 제조 과정을 모식적으로 나타내는 도면이다.
제2실시형태에 따른 압전 디바이스의 제조방법에서는, 이온 주입 부분의 형성 공정과 중간층의 형성 공정(스텝 S201~S202)은, 제1실시형태에 따른 압전 디바이스의 제조방법의 스텝 S101~S102와 동일하므로 설명을 생략한다.
또한 중간층(32)은 압전 단결정 기판(1)의 접합면과, 후술의 멤브레인 지지층(33)의 접합면의 한쪽 또는 양쪽에 형성하면 된다.
다음으로 지지체(35)를 준비한다. 지지체(35)는 지지체(30)와 동일한 재질이면 된다.
도 6(A)에 나타내는 바와 같이, 지지체(35)의 상부에 희생층(40)을 형성한다(도 5: S203). 희생층(40)에는 후술의 공정에서 행하는 희생층 제거시에 하부 전극과 선택성을 얻을 수 있는 에칭 가스 혹은 에칭액을 선택할 수 있는 재료를 선택하면 된다. 예를 들면, ZnO·Cu·W·Mo·Ni 중 적어도 하나를 포함하는 것을 희생층 재료로서 사용하면 된다. 희생층(40)은 재료의 종류에 따라 EB 증착, 스퍼터링, CVD 등에 의해 형성하고, 포토리소그래피 기술을 사용하여 패터닝하면 된다.
도 6(B)에 나타내는 바와 같이, 희생층(40)의 상부에 소정의 두께의 하부 전극(20)을 형성한다(도 5: S204). 전극 재료는 요구되는 디바이스의 특성에 맞추어 W·Mo·Ni·Cu·Pt·Ru 중 적어도 하나를 포함하는 재료를 사용하면 된다. 또한 전극 재료의 종류에 따라, EB 증착, 스퍼터링, CVD 등을 사용하여 형성하고, 포토리소그래피 기술을 사용하여 패터닝하면 된다.
도 6(C)에 나타내는 바와 같이, 지지체(35) 및 하부 전극(20)의 상부에 멤브레인 지지층(33)을 형성한다(도 5: S205). 멤브레인 지지층(33)은 SiO2, 또는 SiN 등을 재료로 하여 스퍼터링이나 CVD를 사용하여 형성하면 된다.
도 6(D)에 나타내는 바와 같이, 멤브레인 지지층(33)의 표면을 하부 전극 단차가 없어질 때까지 CMP 처리 등에 의해 연마하여 평탄화한다(도 5: S206).
도 7(A)에 나타내는 바와 같이, 압전 단결정 기판(1)에 형성된 중간층(32)과, 지지체(35)에 형성된 멤브레인 지지층(33)을 청정화 접합 기술을 사용하여 진공 중에서 직접 접합하여, 복합 압전체(5)를 생성한다(도 5: S207).
제2실시형태에 따른 압전 디바이스의 제조방법에서는, 도 7(B)에 나타내는 압전 박막의 분리 공정과, 열처리 공정과, 압전 박막의 평탄화 공정(스텝 S208~S210)은 제1실시형태에 따른 압전 디바이스의 제조방법의 스텝 S104~S106과 동일하다. 그 때문에 설명을 생략한다.
도 7(C)에 나타내는 바와 같이, 복합 압전 기판(6)에 있어서, 압전 박막(10)의 표면(13)상에 상부 전극(60)이나 패드 전극(61) 등의 상면 전극 패턴을 형성한다(도 5: S211). 전극 재료는 하부 전극(20)과 동일하게, 요구되는 디바이스의 특성에 맞추어 선택하면 된다.
이어서, 상부 전극(60)이 형성된 압전 박막(10)의 표면(13)에 레지스트막(도시하지 않음)을 형성한다(도 5: S212). 그리고, 포토리소그래피 기술을 사용하여, 도 7(D)에 나타내는 바와 같이, 레지스트막에 희생층을 제거하기 위한 에칭 창(71)을 형성한다(도 5: S213).
다음으로 에칭 창(71)으로부터 에칭 가스 또는 에칭액을 도입함으로써 희생층(40)을 제거한다(도 5: S214). 이것에 의해, 단체의 압전 디바이스의 하부 전극(20) 및 상부 전극(60)이 형성되는 영역에 대응하는 희생층(40)이 형성된 공간은 공극층(80)이 된다. 웨트 에칭액 또는 에칭 가스는 멤브레인 지지층(33)이나 상부 전극(60)이나 하부 전극(20)에 대하여 영향을 주지 않는 것을 선택하면 된다.
희생층(40)의 제거를 행한 후 레지스트막의 제거를 행한다(도 5: S215).
다음으로, 도 8(B)에 나타내는 바와 같이 패드 전극(61)상에 범프(91)를 형성한다(도 5: S216). 그리고, 도 8(C)에 나타내는 바와 같이, 복합 압전 기판(6)을 절단하여 개별의 압전 디바이스(7)를 잘라낸다(도 5: S217). 이러한 제조 공정에 의해 공진 특성이 양호한 F-BAR형의 압전 디바이스를 제조할 수 있다.
또한 본 발명의 실시형태에 따른 압전 디바이스의 제조방법은, F-BAR이나 표면파 디바이스 외에도 각종 압전 디바이스에 적용하는 것이 가능하다. 예를 들면, 압전 진동 모터, 자이로 등에도 적용할 수 있다.
1: 압전 단결정 기판 2, 5: 복합 압전체
3, 6: 복합 압전 기판 4, 7: 압전 디바이스
10: 압전 박막 20: 하부 전극
30, 35: 지지체 32: 중간층
33: 멤브레인 지지층 40: 희생층
50: IDT 전극 60: 상부 전극
80: 공극층 100: 이온 주입 부분

Claims (8)

  1. 전극이 형성된 압전 박막과, 상기 압전 박막을 지지하는 지지체를 포함하는 압전 디바이스로서,
    상기 압전 박막과 상기 지지체 사이에 산화 또는 질화된 금속을 포함하는 중간층을 포함하고,
    상기 산화 또는 질화된 금속은, 상기 중간층의 금속을 가열하여 형성되는 것을 특징으로 하는 압전 디바이스.
  2. 제1항에 있어서,
    상기 산화 또는 질화된 금속은 Fe, Cr, Ni, Al, W, Cu의 적어도 1종류의 원소로 구성되는 것을 특징으로 하는 압전 디바이스.
  3. 제1항 또는 제2항에 있어서,
    상기 중간층은 막 두께가 2nm 내지 25nm인 것을 특징으로 하는 압전 디바이스.
  4. 제1항 또는 제2항에 있어서,
    상기 압전 박막은 탄탈산리튬 또는 니오브산리튬을 재료로 하는 것을 특징으로 하는 압전 디바이스.
  5. 제1항 또는 제2항에 있어서,
    상기 압전 박막의 도전율은 1.0×10-13Ω-1·m-1 내지 1.0×10-11Ω-1·m-1인 것을 특징으로 하는 압전 디바이스.
  6. 제1항 또는 제2항에 기재된 압전 디바이스의 제조방법으로서,
    압전 기판에 이온화한 원소를 주입하여, 상기 압전 기판 내에 압전 기판에 주입된 원소의 농도가 피크가 되는 부분을 형성하는 이온 주입 공정과,
    상기 압전 기판을 지지하는 지지체 또는 상기 압전 기판의 적어도 한쪽에, 금속을 포함하는 중간층을 형성하는 중간층 형성 공정과,
    상기 중간층을 통해 상기 압전 기판과 상기 지지체를 접합하는 접합 공정과,
    상기 압전 기판을 가열하여, 상기 압전 기판에 주입된 원소의 농도가 피크가 되는 부분을 분리면으로 하여 압전 박막을 분리하는 분리 공정과,
    상기 중간층을 가열하여 산화 또는 질화하는 열처리 공정을 가지는 것을 특징으로 하는 압전 디바이스의 제조방법.
  7. 제6항에 있어서,
    상기 열처리 공정에서는 450℃~700℃로 가열하는 것을 특징으로 하는 압전 디바이스의 제조방법.
  8. 제6항에 있어서,
    상기 열처리 공정에서는 압전 박막의 재료의 퀴리 온도 이하로 가열하는 것을 특징으로 하는 압전 디바이스의 제조방법.
KR1020127013132A 2009-11-26 2010-11-22 압전 디바이스 및 압전 디바이스의 제조방법 KR101374303B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009268917 2009-11-26
JPJP-P-2009-268917 2009-11-26
PCT/JP2010/070765 WO2011065317A1 (ja) 2009-11-26 2010-11-22 圧電デバイス及び圧電デバイスの製造方法

Publications (2)

Publication Number Publication Date
KR20120073352A KR20120073352A (ko) 2012-07-04
KR101374303B1 true KR101374303B1 (ko) 2014-03-14

Family

ID=44066422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127013132A KR101374303B1 (ko) 2009-11-26 2010-11-22 압전 디바이스 및 압전 디바이스의 제조방법

Country Status (6)

Country Link
US (2) US8601657B2 (ko)
EP (1) EP2506431A4 (ko)
JP (2) JP5569537B2 (ko)
KR (1) KR101374303B1 (ko)
CN (1) CN102668376B (ko)
WO (1) WO2011065317A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6357605A (ja) * 1986-08-29 1988-03-12 Nippon Shokubai Kagaku Kogyo Co Ltd 陽イオン性水性樹脂分散液
JP4582235B2 (ja) * 2008-10-31 2010-11-17 株式会社村田製作所 圧電デバイスの製造方法
JP5182379B2 (ja) * 2009-01-29 2013-04-17 株式会社村田製作所 複合基板の製造方法
WO2013018604A1 (ja) * 2011-07-29 2013-02-07 株式会社村田製作所 圧電デバイス、および、圧電デバイスの製造方法
JP5783252B2 (ja) * 2011-07-29 2015-09-24 株式会社村田製作所 弾性波デバイスの製造方法
JP5783256B2 (ja) * 2011-08-26 2015-09-24 株式会社村田製作所 圧電デバイス、および、圧電デバイスの製造方法
WO2013031650A1 (ja) * 2011-09-02 2013-03-07 株式会社村田製作所 弾性波装置及びその製造方法
JP6001261B2 (ja) * 2011-12-09 2016-10-05 株式会社コイケ 圧電基板の製造方法
JP5539602B1 (ja) * 2012-08-17 2014-07-02 日本碍子株式会社 複合基板，弾性表面波デバイス及び複合基板の製造方法
CN104871431B (zh) * 2012-12-26 2018-04-10 日本碍子株式会社 复合基板及其制造方法，以及弹性波装置
CN104078407B (zh) * 2013-03-29 2018-12-04 济南晶正电子科技有限公司 薄膜和制造薄膜的方法
JP6174061B2 (ja) * 2014-05-09 2017-08-02 信越化学工業株式会社 圧電性酸化物単結晶基板の製造方法
CN105321806A (zh) * 2015-08-21 2016-02-10 济南晶正电子科技有限公司 复合单晶薄膜和制造复合单晶薄膜的方法
US9627249B2 (en) 2015-09-17 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for manufacturing the same
DE112017001539B4 (de) * 2016-03-25 2020-06-18 Ngk Insulators, Ltd. Verbindungsverfahren
FR3051979B1 (fr) * 2016-05-25 2018-05-18 Soitec Procede de guerison de defauts dans une couche obtenue par implantation puis detachement d'un substrat
CN106209003B (zh) * 2016-07-06 2019-03-22 中国科学院上海微系统与信息技术研究所 利用薄膜转移技术制备薄膜体声波器件的方法
TWI611604B (zh) * 2017-01-03 2018-01-11 穩懋半導體股份有限公司 體聲波濾波器及調諧體聲波濾波器之體聲波共振器之方法
JP6892061B2 (ja) * 2017-01-27 2021-06-18 新日本無線株式会社 バルク弾性波共振器の製造方法
FR3078822B1 (fr) * 2018-03-12 2020-02-28 Soitec Procede de preparation d’une couche mince de materiau ferroelectrique a base d’alcalin
CN109327201A (zh) * 2018-11-27 2019-02-12 中电科技德清华莹电子有限公司 一种谐振结构声表面波滤波器
CN109327200A (zh) * 2018-11-27 2019-02-12 中电科技德清华莹电子有限公司 一种声表面波谐振结构滤波器
JPWO2020189115A1 (ko) * 2019-03-15 2020-09-24
CN110224685B (zh) * 2019-05-13 2021-09-24 电子科技大学 一种单晶薄膜体声波滤波器及其微细加工方法
US11864465B2 (en) * 2020-05-22 2024-01-02 Wisconsin Alumni Research Foundation Integration of semiconductor membranes with piezoelectric substrates
CN112542379B (zh) * 2020-12-09 2022-11-08 济南晶正电子科技有限公司 一种薄膜图形化工艺方法、复合薄膜及电子元器件
WO2022176689A1 (ja) * 2021-02-19 2022-08-25 信越化学工業株式会社 複合ウェーハおよびその製造方法
CN113690365B (zh) * 2021-07-23 2024-02-13 绍兴中芯集成电路制造股份有限公司 压电器件及其制作方法
CN116721966B (zh) * 2023-08-11 2023-10-31 青禾晶元(天津)半导体材料有限公司 一种改善压电薄膜厚度均匀性的方法及压电衬底与应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057549A (ja) * 2000-08-09 2002-02-22 Sumitomo Electric Ind Ltd 表面弾性波素子用基板及び表面弾性波素子
US20020047497A1 (en) * 2000-09-27 2002-04-25 Seiko Epson Corporation Surface acoustic wave element, frequency filter, frequency oscillator, electronic circuit, and electronic apparatus

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3170819B2 (ja) * 1991-09-24 2001-05-28 住友電気工業株式会社 表面弾性波素子
JPH05243895A (ja) * 1992-02-27 1993-09-21 Seiko Instr Inc 弾性表面波素子およびその製造方法
DE69510284T2 (de) * 1994-08-25 1999-10-14 Seiko Epson Corp Flüssigkeitsstrahlkopf
JP2003133246A (ja) * 1996-01-19 2003-05-09 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法
JPH10322158A (ja) 1997-05-20 1998-12-04 Asahi Chem Ind Co Ltd 圧電体基板とその製法及びそれを用いた弾性表面波機能素子
FR2788176B1 (fr) * 1998-12-30 2001-05-25 Thomson Csf Dispositif a ondes acoustiques guidees dans une fine couche de materiau piezo-electrique collee par une colle moleculaire sur un substrat porteur et procede de fabrication
JP2003017967A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 弾性表面波素子及びその製造方法
US20040224482A1 (en) * 2001-12-20 2004-11-11 Kub Francis J. Method for transferring thin film layer material to a flexible substrate using a hydrogen ion splitting technique
US6767749B2 (en) * 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
JP2004152870A (ja) * 2002-10-29 2004-05-27 Murata Mfg Co Ltd 圧電基板の製造方法、圧電基板及び表面波装置
KR20050103515A (ko) * 2003-03-06 2005-10-31 신에쓰 가가꾸 고교 가부시끼가이샤 탄탈산 리튬 결정의 제조방법
JP2004297359A (ja) * 2003-03-26 2004-10-21 Seiko Epson Corp 表面弾性波素子、周波数フィルタ、発振器、電子回路、及び電子機器
JP4069008B2 (ja) * 2003-05-12 2008-03-26 信越化学工業株式会社 弾性表面波デバイス
JP3774782B2 (ja) 2003-05-14 2006-05-17 富士通メディアデバイス株式会社 弾性表面波素子の製造方法
JP4734823B2 (ja) * 2003-06-11 2011-07-27 富士通株式会社 膜多層構造体及びこれを用いるアクチュエータ素子、容量素子、フィルタ素子
JP2005167969A (ja) 2003-11-14 2005-06-23 Fujitsu Media Device Kk 弾性波素子および弾性波素子の製造方法
JP4031764B2 (ja) * 2004-03-09 2008-01-09 Ｔｄｋ株式会社 弾性表面波素子、弾性表面波装置、デュプレクサ及び弾性表面波素子の製造方法
JP4072689B2 (ja) * 2004-03-12 2008-04-09 セイコーエプソン株式会社 ニオブ酸カリウム堆積体およびその製造方法、表面弾性波素子、周波数フィルタ、周波数発振器、電子回路、ならびに電子機器
JP4741309B2 (ja) * 2004-08-27 2011-08-03 京セラ株式会社 弾性表面波素子およびその製造方法
JP4697517B2 (ja) * 2004-12-16 2011-06-08 株式会社村田製作所 圧電薄膜共振子およびその製造方法
JP2006245990A (ja) * 2005-03-03 2006-09-14 Matsushita Electric Ind Co Ltd 弾性表面波素子及びその製造方法
DE102005015112B4 (de) * 2005-04-01 2007-05-24 Siemens Ag Monolithisches piezoelektrisches Bauteil mit mechanischer Entkopplungsschicht, Verfahren zum Herstellen des Bauteils und Verwendung des Bauteils
JP4162094B2 (ja) 2006-05-30 2008-10-08 三菱重工業株式会社 常温接合によるデバイス、デバイス製造方法ならびに常温接合装置
JP5110092B2 (ja) * 2007-12-25 2012-12-26 株式会社村田製作所 複合圧電基板の製造方法
JP4821834B2 (ja) * 2008-10-31 2011-11-24 株式会社村田製作所 圧電性複合基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057549A (ja) * 2000-08-09 2002-02-22 Sumitomo Electric Ind Ltd 表面弾性波素子用基板及び表面弾性波素子
US20030011280A1 (en) * 2000-08-09 2003-01-16 Hideaki Nakahata Surface acoustic wave device and substrate thereof
US20020047497A1 (en) * 2000-09-27 2002-04-25 Seiko Epson Corporation Surface acoustic wave element, frequency filter, frequency oscillator, electronic circuit, and electronic apparatus

Also Published As

Publication number Publication date
CN102668376A (zh) 2012-09-12
JPWO2011065317A1 (ja) 2013-04-11
EP2506431A1 (en) 2012-10-03
US9240540B2 (en) 2016-01-19
JP5923545B2 (ja) 2016-05-24
CN102668376B (zh) 2017-08-25
JP2014197845A (ja) 2014-10-16
US20140055008A1 (en) 2014-02-27
US8601657B2 (en) 2013-12-10
EP2506431A4 (en) 2014-02-26
US20120229003A1 (en) 2012-09-13
WO2011065317A1 (ja) 2011-06-03
KR20120073352A (ko) 2012-07-04
JP5569537B2 (ja) 2014-08-13

Similar Documents

Publication Publication Date Title
KR101374303B1 (ko) 압전 디바이스 및 압전 디바이스의 제조방법
KR101251031B1 (ko) 복합 압전기판의 제조방법 및 압전 디바이스
KR101148587B1 (ko) 복합 압전 기판의 제조 방법
US10424716B2 (en) Method for producing piezoelectric device
CN108781064B (zh) 接合方法
KR101856797B1 (ko) 압전물질 주입에 대한 방법
JP5522263B2 (ja) 圧電デバイス、圧電デバイスの製造方法
JP5152410B2 (ja) 圧電デバイスの製造方法
JP5796316B2 (ja) 圧電デバイスの製造方法
JP5182379B2 (ja) 複合基板の製造方法
JP2011124738A (ja) 圧電デバイスの製造方法
EP2207214A2 (en) Method for manufacturing piezoelectric device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 5