JP5152410B2 - 圧電デバイスの製造方法 - Google Patents

圧電デバイスの製造方法 Download PDF

Info

Publication number
JP5152410B2
JP5152410B2 JP2011518357A JP2011518357A JP5152410B2 JP 5152410 B2 JP5152410 B2 JP 5152410B2 JP 2011518357 A JP2011518357 A JP 2011518357A JP 2011518357 A JP2011518357 A JP 2011518357A JP 5152410 B2 JP5152410 B2 JP 5152410B2
Authority
JP
Japan
Prior art keywords
piezoelectric
layer
support
sacrificial layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011518357A
Other languages
English (en)
Other versions
JPWO2010143475A1 (ja
Inventor
敬 岩本
始 神藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011518357A priority Critical patent/JP5152410B2/ja
Publication of JPWO2010143475A1 publication Critical patent/JPWO2010143475A1/ja
Application granted granted Critical
Publication of JP5152410B2 publication Critical patent/JP5152410B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/06—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of magnetostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H03H9/0514—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
    • H03H9/0523—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps for flip-chip mounting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/173—Air-gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/704—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/023—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the membrane type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/027—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the microelectro-mechanical [MEMS] type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49005—Acoustic transducer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Description

この発明は、圧電単結晶の薄膜を用いた圧電デバイス、特にメンブレン構造を有する圧電デバイスの製造方法に関するものである。
現在、圧電単結晶体を薄膜化してなる圧電デバイスが多く開発されている。このような圧電薄膜を用いた圧電デバイスでは、実際の使用時において圧電薄膜を支持する支持体を必要とする。そして、このような支持体は、特許文献１や特許文献２に示すように、圧電薄膜の一方の主面に配設されている。この際、支持体の配設構造は、一主面の略全面に配設される構造と、圧電デバイスとして機能する領域のみには支持体を配設せず、圧電デバイスとして機能しない領域のみに支持体を配設する構造とがある。この圧電デバイスとして機能しない領域のみに支持体を配設する構造を、所謂メンブレン構造と呼ぶ。
このメンブレン構造を形成する方法としては、従来では、一旦圧電体の一主面全面に支持体を接合し、圧電デバイスとして機能する領域のみをエッチング等により除去する方法がある。
特開２００７−２２８３１９号公報 特表２００２−５３４８８６号公報
しかしながら、上述のような除去による方法は、必要な領域のみに対して、圧電体に影響を与えることなく、且つ完全に支持体を除去することは容易ではない。このため、出願人は、特願２００８−２８２５６７にも示したように、支持体に凹部を設け、当該凹部内に除去容易な犠牲層材料を充填しておき、当該犠牲層材料が圧電体の機能部に対向するように支持体を圧電体に接合し、接合の後に犠牲層材料を除去する方法を考案している。この方法では、従来よりも、より容易に中空のメンブレン構造を実現することができる。
ところが、接合時には十分な固着力を得るために支持体と圧電体を高圧で押しつけあうため、この方法では、犠牲層材料が充填された支持体接合面の平坦度を十分に確保した上で接合処理を行わなければ、接合時に支持体の凸部から圧電体表面が直接大きな応力を集中的に受けることになり、圧電体の結晶性破壊を引き起こし、圧電デバイスとしての機能が低下してしまう可能性ないとは言えない。
したがって、本発明の目的は、メンブレン構造を容易な方法で且つ圧電デバイスの機能部に発生する結晶性破壊を確実に防止できる圧電デバイスの製造方法を提供することにある。
この発明は、圧電薄膜と該圧電薄膜を支持する支持体とを備えた圧電デバイスの製造方法に関するものである。この圧電デバイスの製造方法では、少なくとも、イオン注入工程、犠牲層形成工程、支持体形成工程、剥離工程、および犠牲層除去工程を有する。
イオン注入工程は、圧電基板にイオンを注入することで、イオン注入層を形成する。犠牲層形成工程は、圧電基板のイオン注入層側の表面に犠牲層を例えば真空成膜により形成する。支持体形成工程は、圧電基板のイオン注入層側の表面に支持体を形成する。剥離工程は、イオン注入層が形成された圧電基板から圧電薄膜を剥離形成する。犠牲層除去工程は、犠牲層を除去する。
このような製造方法では、圧電基板における圧電薄膜となる側の表面に、犠牲層が真空成膜によって直接形成される。したがって、圧電基板の機能部となる領域と犠牲層とを接合する処理をしないので、上述のように圧電薄膜の機能部の結晶破壊は発生しない。
また、この発明の圧電デバイスの製造方法では、支持体形成工程は、犠牲層形成工程の後に実行される。そして、支持体形成工程は、犠牲層を覆うように支持層を形成する支持層形成工程と、該支持層に対して支持母材を接合する支持母材接合工程と、を有する。
この製造方法は、上述の犠牲層と支持体の製造方法を具体的に示すものである。そして、このように犠牲層を先に形成した後に、犠牲層を覆うように支持層を形成し、支持母材を接合することで、支持母材は支持層にのみ接合させればよい。したがって、接合処理が容易になる。また、接合の際に犠牲層の位置まで後述の平坦化処理を行わずに接合できることで、犠牲層を安定に形成できれば、圧電デバイスの特性のバラツキを抑制することができる。すなわち、特性バラツキが生じる製造工程上の要因を少なくすることができ、特性バラツキを抑制し易くできる。
また、この発明の圧電デバイスの製造方法では、支持体形成工程は、犠牲層形成工程の前に該犠牲層を形成する領域以外に支持層を形成する支持層形成工程と、犠牲層形成工程の後に、犠牲層及び支持層に対して支持母材を接合する支持母材接合工程と、を有する。
この製造方法も、上述の犠牲層と支持体の製造方法を具体的に示すものである。そして、このように部分的な除外領域を設けて支持層を形成した後に犠牲層を形成し、支持母材を接合する場合、接合面を支持層の表面にすれば、メンブレンの中空形状を安定して形成することができる。これにより、メンブレンを形成することに起因する特性のバラツキを抑制し易くできる。
また、この発明の圧電デバイスの製造方法では、支持層の支持母材側の表面を平坦化処理する平坦化処理工程を有する。
この製造方法では、支持層が平坦化処理されて接合されるので、支持層と支持母材との接合強度が向上し、高信頼性の圧電デバイスを製造することができる。
また、この発明の圧電デバイスの製造方法では、犠牲層は、圧電基板および支持体と比較して除去容易な材料からなる。
この製造方法では、犠牲層が、支持体や圧電基板によって挟まれた空間に、支持体、圧電基板に接するように形成されていても、支持体や圧電基板に与える悪影響を抑制し、犠牲層のみを容易に且つ確実に除去できる。
また、この発明の圧電デバイスの製造方法では、イオン注入工程と犠牲層形成工程との間に、圧電基板のイオン注入層側の表面にデバイス機能用の電極を形成する電極形成工程を有する。
この製造方法では、メンブレンの中空側に電極を有する圧電デバイスに上述の各製造方法を適用する場合について示しており、このような構成の圧電デバイスであっても製造時に圧電膜へ応力が加わることを防止できる。
また、この発明の圧電デバイスの製造方法では、犠牲層は、圧電基板、支持体、およびデバイス機能用の電極と比較して除去容易な材料からなる。
この製造方法では、犠牲層が、支持体や圧電基板によって挟まれた空間に、支持体、圧電基板およびデバイス機能用の電極に接するように形成されていても、支持体や圧電基板やデバイス機能用の電極に与える悪影響を抑制し、犠牲層のみを容易に且つ確実に除去できる。
また、この発明の圧電デバイスの製造方法では、イオン注入工程と犠牲層形成工程との間に、圧電基板のイオン注入層側の表面に圧電薄膜補強層を形成する補強層形成工程を有する。
この製造方法では、メンブレンの中空側に圧電薄膜補強層を有する圧電デバイスに上述の各製造方法を適用する場合について示しており、このような構成の圧電デバイスであっても製造時に圧電膜へ応力が加わることを防止できる。さらに、圧電薄膜補強層を用いることで、製造工程中の熱処理等において犠牲層の材料が圧電薄膜に拡散することを防止することもできる。
また、この発明の圧電デバイスの製造方法では、犠牲層は、圧電薄膜補強層と比較して除去容易な材料からなる。
この製造方法では、犠牲層が、支持体や圧電薄膜補強層によって挟まれた空間に、支持体、圧電薄膜補強層に接するように形成されていても、支持体や圧電薄膜補強層に与える悪影響を抑制し、犠牲層を容易に且つ確実に除去できる。
この発明によれば、メンブレン構造を有する圧電デバイスを製造する際に、容易な方法で圧電デバイスの機能部に局所的に与えられる応力の発生を確実に防止できる。これにより、機能部に発生する結晶性破壊を防止し、当該製造方法で製造された圧電デバイスの特性劣化を防止することができる。
第１の実施形態の圧電デバイスの製造方法を示すフローチャートである。 図１に示す製造フローで形成される圧電デバイスの製造過程を模式的に示す図である。 図１に示す製造フローで形成される圧電デバイスの製造過程を模式的に示す図である。 図１に示す製造フローで形成される圧電デバイスの製造過程を模式的に示す図である。 第２の実施形態の圧電デバイスの製造方法を示すフローチャートである。 図５に示す製造フローで形成される圧電デバイスの製造過程の特徴箇所のみを模式的に示す図である。
本発明の第１の実施形態に係る圧電デバイスの製造方法について、図を参照して説明する。なお、以下の説明では、圧電デバイスとして、圧電薄膜を用いたＦ−ＢＡＲ用の薄膜型圧電デバイスを例に説明する。
図１は、本実施形態の圧電デバイスの製造方法を示すフローチャートである。
図２〜図４は、図１に示す製造フローで形成される圧電デバイスの製造過程を模式的に示す図である。
所定厚みからなる圧電単結晶基板１を用意し、図２（Ａ）に示すように、裏面１２側から水素イオンを注入することで、イオン注入層１００を形成する（図１：Ｓ１０１）。この際、圧電単結晶基板１としては、薄膜型圧電デバイス単体が複数配列されたマルチ状態の基板を用いる。そして、例えば圧電単結晶基板１にＬＴ基板を用いれば、加速エネルギー１５０ＫｅＶで１．０×１０17ａｔｏｍ／ｃｍ2のドーズ量により水素イオン注入を行うことにより、裏面１２から深さ約１μｍの位置に水素イオン層が形成されて、イオン注入層１００が形成される。なお、圧電単結晶基板１には、ＬＴ基板以外に、ＬＮ基板やＬＢＯ（Ｌｉ2Ｂ4Ｏ7）基板やランガサイト（Ｌａ3Ｇａ5ＳｉＯ14）基板、ＫＮ（ＫＮｂＯ3）基板、ＫＬＮ（Ｋ3Ｌｉ2Ｎｂ5Ｏ15）基板を用いてもよく、それぞれの基板に応じた条件でイオン注入を行う。
次に、図２（Ｂ）に示すように、圧電単結晶基板１の裏面１２上に、Ａｌ（アルミニウム）等を用いて所定厚みからなるＦ−ＢＡＲデバイスとして駆動させるための下部電極２０および引き回し電極（図示せず）を形成する（図１：Ｓ１０２）。なお、下部電極２０には、Ａｌのみでなく、デバイスの仕様に応じて、Ｗ、Ｍｏ、Ｔａ、Ｈｆ、Ｃｕ、Ｐｔ、Ｔｉ等を単体もしくは組み合わせて用いてもよく、引き回し電極にはＣｕを用いてもよい。
次に、図２（Ｃ）に示すように、圧電単結晶基板１のイオン注入層１００側となる裏面１２上に犠牲層３０を形成する（図１：Ｓ１０３）。犠牲層３０は、下部電極２０とのエッチングレートを異ならせられるようなエッチングガスもしくはエッチング液が選択可能な材料からなり、下部電極２０よりもエッチングされやすい材料からなる。また、犠牲層３０は、後述する支持層４０や圧電単結晶基板１よりもエッチングされやすい材料からなる。さらに、犠牲層３０は、エレクトロマイグレーションに強い材質であるとより良い。具体的には、Ｎｉ，Ｃｕ，Ａｌ等の金属や、ＳｉＯ２、ＺｎＯ、ＰＳＧ（フォスフォシリケートグラス）等の絶縁膜や、有機膜等から、条件に応じて適宜設定する。犠牲層３０は、蒸着、スパッタリング、ＣＶＤ等で積層形成したり、スピン塗布等により形成しており、少なくともＦ−ＢＡＲデバイスとしての機能部、すなわち下部電極２０を少なくとも含む所定領域に形成されている。
次に、図２（Ｄ）に示すように、圧電単結晶基板１の犠牲層３０が形成された裏面１２上に、支持層４０を形成する（図１：Ｓ１０４）。支持層４０は、絶縁性材料からなり、シリコン酸化物や窒化物、アルミニウム酸化物、ＰＳＧ等の無機物や、樹脂等の有機物を利用し、犠牲層３０の除去のためのエッチングガスやエッチング液に対して強い耐性を有するものであればよい。なお、支持層４０は、圧電単結晶基板１や犠牲層３０に対して、線膨張係数を加味した上で材質を決定するとよりよい。支持層４０も、蒸着、スパッタリング、ＣＶＤ等で積層形成したり、スピン塗布等により形成しており、裏面１２の全体に所定厚みで形成されている。
次に、図２（Ｅ）に示すように、支持層４０の表面をＣＭＰ等により平坦化処理する（図１：Ｓ１０５）。この際、図２（Ｅ）に示すように、犠牲層３０が露出しないようにさえすれば、圧電デバイスとしての特性に影響を与えることがないので、厳密な研磨量を設定する必要はなく、研磨量は適宜設定すればよい。これにより、研磨工程の拘束条件を減らし、研磨工程を容易にすることができる。また、この研磨による特性への悪影響も防止できる。
次に、図３（Ａ）に示すように、支持層４０と支持母材５０とを接合する（図１：Ｓ１０６）。これら支持層４０と支持母材５０とからなる部分が、本発明の「支持体」に相当する。支持母材５０は、Ｓｉやガラス、アルミナ等のセラミック等を利用する。なお、この接合には、活性化接合による直接接合を用いると良い。清浄化接合とは、真空中でＡｒイオン等を照射して接合面を活性化させた状態で接合するものであり、加熱を必要としない接合方法である。この方法を用いることにより、親水化接合のような接合後に水素を脱気するための加熱処理を必要とせず、加熱による圧電デバイスの特性の劣化や、支持層４０と支持母材５０とでの線膨張係数の差による応力の発生を防止できる。
次に、図３（Ｂ）に示すように、圧電単結晶基板１を加熱し、イオン注入層１００を剥離面とした剥離を行う（図１：Ｓ１０７）。これにより、犠牲層３０を有する支持体に支持された圧電薄膜１０が形成される。この際、減圧雰囲気下で加熱すれば、加熱温度を低くすることができる。そして、このように剥離形成した圧電薄膜１０の表面１３をＣＭＰ処理等により研磨して平坦化する。
次に、図３（Ｃ）に示すように、圧電薄膜１０の表面１３上に、Ｆ−ＢＡＲデバイスとして駆動するための上部電極６０やバンプパッド６１等の上部電極パターンを形成する（図１：Ｓ１０８）。
次に、図３（Ｄ）に示すように、表面電極パターンが形成された圧電薄膜１０の表面１３に犠牲層３０を除去するためのエッチング窓７１を形成する（図１：Ｓ１０９）。
次に、エッチング窓７１を介してエッチングガスもしくはエッチング液を流入させることで、犠牲層３０を除去する。これにより、圧電デバイスの下部電極２０および上部電極６０が形成される領域に対応する犠牲層３０が形成された空間は、図４（Ａ）に示すような空乏層８０となる（図１：Ｓ１１０）。
次に、図４（Ｂ）に示すように、バンプパッド６１上にバンプ９０を形成する等して、仕上げ表面電極パターンを形成する（図１：Ｓ１１１）。このようにして圧電デバイスを形成する。
以上のような製造方法を用いることで、犠牲層３０および支持層４０を、圧電単結晶基板１の裏面１２上に直接形成するので、接合処理を用いることなく、犠牲層３０および支持層４０を圧電単結晶基板１の裏面１２上に配設することができる。
これにより、従来のように支持体の接合面の平坦化処理後に凹凸があった場合でも、圧電機能部となるメンブレン部は犠牲層で保護されているため、支持体の凸部から局所的な大きな応力による圧電結晶破壊が起こらない。これにより、当該製造方法により製造された圧電デバイスの特性劣化を防止することができる。
また、上述のように犠牲層３０を覆うように支持層４０を形成し、当該支持層４０を研磨して支持母材５０に接合する方法を用いることで、犠牲層３０の形成精度を高めれば、空乏層８０からなるメンブレンの中空領域を一定にできるので、圧電デバイスの特性バラツキを抑制し易くすることができる。
次に、第２の実施形態に係る圧電デバイスの製造方法について、図を参照して説明する。
図５は、本実施形態の薄膜型圧電デバイスの製造方法を示すフローチャートである。
図６は、本実施形態に示す製造フローで形成される薄膜型圧電デバイスの製造過程の特徴箇所のみを模式的に示す図である。
本実施形態の圧電デバイスの製造方法は、第１の実施形態に示した圧電デバイスの製造方法に対して、犠牲層３０および支持層４０の形成方法、および支持母材５０の接合方法に関する工程が異なるものであるので、当該工程に対応する図５のＳ２０３〜Ｓ２０６のみを説明する。なお、Ｓ２０１、Ｓ２０２、Ｓ２０７〜Ｓ２１１は、それぞれ第１の実施形態に示したＳ１０１、Ｓ１０２、Ｓ１０７〜Ｓ１１１と同じであるので、説明は省略する。
下部電極２０および引き回し電極（図示せず）が形成された圧電単結晶基板１の裏面１２上に、図６（Ａ）に示すように、支持層４０を形成する（図５：Ｓ２０３）。この際、支持層４０は、次の工程で犠牲層３０を形成する領域を除外した領域に形成される。さらに、支持層４０の高さは、メンブレンの中空領域を構成する空乏層８０の深さに応じて設定されている。なお、支持層４０の材料および形成方法は、第１の実施形態と同じである。
次に、図６（Ｂ）に示すように、圧電単結晶基板１の裏面１２および支持層４０の表面を覆うように犠牲層３０を形成する（図５：Ｓ２０４）。犠牲層３０の材料および形成方法も、第１の実施形態と同じである。
次に、図６（Ｃ）に示すように、支持層４０の表面が露出するまで犠牲層３０を削除する（図５：Ｓ２０５）。犠牲層３０の削除は、支持層４０を削除せず、犠牲層３０のみを選択的に削除できる方法であれば、エッチングや研磨等、適宜設定すればよい。
次に、図６（Ｄ）に示すように、支持層４０の表面と支持母材５０とを接合する。この接合方法も、第１の実施形態と同じである（図５：Ｓ２０６）。
このような製造方法を用いることで、メンブレンとなる空乏層８０を安定した形状で形成することができる。これにより、メンブレンを形成することに起因する特性のバラツキを抑制し易くすることができる。
なお、上述の各実施形態では、下部電極２０を形成した圧電単結晶基板１の裏面１２上に直接犠牲層３０および支持層４０を形成する製造方法及び構成を説明したが、圧電単結晶基板１の裏面１２および下部電極２０と、犠牲層３０および支持層４０との間に薄膜補強層を配設するようにしてもよい。この際、薄膜補強層としては、ＳｉＮ、ＳｉＯ２、ＤＬＣ、Ｔａ２Ｏ５等の絶縁性材料を用いる。このような薄膜補強層を配設しても、上述の各実施形態と同様に、犠牲層３０および支持層４０を、接合せずに直接形成する製造方法の作用効果を得ることができる。さらに、薄膜補強層を用いることで、製造工程中の加熱処理等により犠牲層３０が圧電単結晶基板１内に拡散することを防止でき、圧電デバイスの特性劣化を防止できる。また、この際、薄膜補強層は圧電薄膜１０の表面１３側に配設してもよく、これらの薄膜補強層により、メンブレンの強度を適宜補強することができ、不要な歪み等による応力の発生を防止できる。
また、上述の各実施形態では、Ｆ−ＢＡＲ用の圧電デバイスを例に説明したが、他の圧電デバイスに対しても、本発明の製造方法を適用することができる。特に、メンブレンの表面粗さ、厚みの均一性、圧電性、および結晶性が周波数特性に大きな影響を与えるラム波デバイスや板波デバイスに対して、本発明の製造方法は特に有効である。他に、焦電センサ、ジャイロ、ＲＦスイッチ、磁気センサ、振動発電素子等、圧電単結晶薄膜からなりメンブレンを有する各種デバイスに対しても、本発明の製造方法は有効である。
１−圧電単結晶基板、１０−圧電薄膜、１２−圧電単結晶基板１の裏面、１３−圧電単結晶基板１の表面、２０−下部電極、３０−犠牲層、４０−支持層、５０−支持体、６０−上部電極、６１−バンプパッド、７１−エッチング窓、８０−空乏層、９０−バンプ、１００−イオン注入層

Claims (9)

  1. 圧電薄膜と該圧電薄膜を支持する支持体とを備えた圧電デバイスの製造方法であって、
    圧電基板にイオンを注入することで、イオン注入層を形成するイオン注入工程と、
    前記圧電基板のイオン注入層側の表面に犠牲層を形成する犠牲層形成工程と、
    前記圧電基板のイオン注入層側の表面に支持体を形成する支持体形成工程と、
    前記イオン注入層が形成された前記圧電基板から圧電薄膜を剥離形成する剥離工程と、
    前記犠牲層を除去する犠牲層除去工程と、
    を有する圧電デバイスの製造方法。
  2. 前記支持体形成工程は、前記犠牲層形成工程の後に実行され、
    前記犠牲層を覆うように支持層を形成する支持層形成工程と、
    該支持層に対して支持母材を接合する支持母材接合工程と、を有する請求項１に記載の圧電デバイスの製造方法。
  3. 前記支持体形成工程は、
    前記犠牲層形成工程の前に、該犠牲層を形成する領域以外に支持層を形成する支持層形成工程と、
    前記犠牲層形成工程の後に、前記犠牲層及び前記支持層に対して支持母材を接合する支持母材接合工程と、を有する請求項１に記載の圧電デバイスの製造方法。
  4. 前記支持層の前記支持母材側の表面を平坦化処理する平坦化処理工程を有する、請求項２または請求項３に記載の圧電デバイスの製造方法。
  5. 前記犠牲層は、前記圧電基板および前記支持体と比較して除去容易な材料からなる、請求項１〜請求項４のいずれかに記載の圧電デバイスの製造方法。
  6. 前記イオン注入工程と前記犠牲層形成工程との間に、前記圧電基板のイオン注入層側の表面にデバイス機能用の電極を形成する電極形成工程を有する請求項１〜請求項４のいずれかに記載の圧電デバイスの製造方法。
  7. 前記犠牲層は、前記圧電基板、前記支持体、および前記デバイス機能用の電極と比較して除去容易な材料からなる、請求項６に記載の圧電デバイスの製造方法。
  8. 前記イオン注入工程と前記犠牲層形成工程との間に、前記圧電基板のイオン注入層側の表面に圧電薄膜補強層を形成する補強層形成工程を有する、請求項１〜請求項７のいずれかに記載の圧電デバイスの製造方法。
  9. 前記犠牲層は、前記圧電薄膜補強層と比較して除去容易な材料からなる請求項８に記載の圧電デバイスの製造方法。
JP2011518357A 2009-06-09 2010-04-23 圧電デバイスの製造方法 Active JP5152410B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011518357A JP5152410B2 (ja) 2009-06-09 2010-04-23 圧電デバイスの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009138131 2009-06-09
JP2009138131 2009-06-09
JP2011518357A JP5152410B2 (ja) 2009-06-09 2010-04-23 圧電デバイスの製造方法
PCT/JP2010/057209 WO2010143475A1 (ja) 2009-06-09 2010-04-23 圧電デバイスの製造方法

Publications (2)

Publication Number Publication Date
JPWO2010143475A1 JPWO2010143475A1 (ja) 2012-11-22
JP5152410B2 true JP5152410B2 (ja) 2013-02-27

Family

ID=43308735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011518357A Active JP5152410B2 (ja) 2009-06-09 2010-04-23 圧電デバイスの製造方法

Country Status (4)

Country Link
US (1) US9197184B2 (ja)
JP (1) JP5152410B2 (ja)
DE (1) DE112010002662B4 (ja)
WO (1) WO2010143475A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106489238B (zh) 2014-08-05 2019-04-12 株式会社村田制作所 压电谐振器的制造方法及压电谐振器
CN104734563B (zh) * 2015-04-02 2017-01-25 厦门大学 一种柔性无铅钛酸钡压电发电机及其制备方法
CA3031403A1 (en) * 2016-09-21 2018-03-29 Sergey SINGOV 3d printer
US10483248B2 (en) * 2017-03-23 2019-11-19 Skyworks Solutions, Inc. Wafer level chip scale filter packaging using semiconductor wafers with through wafer vias
CN109995340B (zh) * 2019-03-13 2022-03-15 电子科技大学 一种空腔型体声波谐振器及其制备方法
CN109962689A (zh) * 2019-03-13 2019-07-02 电子科技大学 一种具有支柱的空腔型体声波谐振器及其制备方法
EP4027516A4 (en) * 2019-09-05 2023-06-07 Changzhou Chemsemi Co., Ltd. METHOD OF FORMING A BULKY ACOUSTIC WAVE RESONANCE DEVICE
CN113904652A (zh) * 2021-09-13 2022-01-07 南方科技大学 兰姆波谐振器及其制备方法
CN114553163B (zh) * 2022-04-28 2022-09-06 深圳新声半导体有限公司 体声波谐振器的制造方法
CN114900147B (zh) * 2022-07-08 2022-11-01 深圳新声半导体有限公司 体声波谐振器及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002534886A (ja) * 1998-12-30 2002-10-15 タレス 分子結合剤によってキャリヤ基板に結合された圧電材料の薄層中で案内される表面弾性波のためのデバイスおよび製造方法
JP2003017967A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 弾性表面波素子及びその製造方法
JP2005342817A (ja) * 2004-06-01 2005-12-15 Sony Corp 中空構造素子およびその製造方法ならびに電子機器
JP2006339749A (ja) * 2005-05-31 2006-12-14 Kyocera Kinseki Corp 水晶振動子の製造方法、及びその水晶振動子
WO2009081651A1 (ja) * 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. 複合圧電基板の製造方法
JP2010056736A (ja) * 2008-08-27 2010-03-11 Murata Mfg Co Ltd 電子部品及び電子部品の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304161B1 (ko) * 1996-12-18 2001-11-30 미다라이 후지오 반도체부재의제조방법
JP2006228866A (ja) * 2005-02-16 2006-08-31 Seiko Epson Corp 圧電アクチュエータの製造方法、圧電アクチュエータ、液体噴射ヘッド及び液体噴射装置
JP4627269B2 (ja) 2006-02-24 2011-02-09 日本碍子株式会社 圧電薄膜デバイスの製造方法
JP2008078328A (ja) * 2006-09-20 2008-04-03 Seiko Epson Corp アクチュエータ装置の製造方法及びアクチュエータ装置並びに液体噴射ヘッド
JP5137459B2 (ja) 2007-05-08 2013-02-06 住友ゴム工業株式会社 黒色導電性ペーストおよびプラズマディスプレイパネル
JP4743258B2 (ja) * 2008-10-31 2011-08-10 株式会社村田製作所 圧電デバイスの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002534886A (ja) * 1998-12-30 2002-10-15 タレス 分子結合剤によってキャリヤ基板に結合された圧電材料の薄層中で案内される表面弾性波のためのデバイスおよび製造方法
JP2003017967A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 弾性表面波素子及びその製造方法
JP2005342817A (ja) * 2004-06-01 2005-12-15 Sony Corp 中空構造素子およびその製造方法ならびに電子機器
JP2006339749A (ja) * 2005-05-31 2006-12-14 Kyocera Kinseki Corp 水晶振動子の製造方法、及びその水晶振動子
WO2009081651A1 (ja) * 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. 複合圧電基板の製造方法
JP2010056736A (ja) * 2008-08-27 2010-03-11 Murata Mfg Co Ltd 電子部品及び電子部品の製造方法

Also Published As

Publication number Publication date
US20120073099A1 (en) 2012-03-29
JPWO2010143475A1 (ja) 2012-11-22
WO2010143475A1 (ja) 2010-12-16
US9197184B2 (en) 2015-11-24
DE112010002662B4 (de) 2021-01-14
DE112010002662T5 (de) 2012-06-14

Similar Documents

Publication Publication Date Title
JP5152410B2 (ja) 圧電デバイスの製造方法
JP5229399B2 (ja) 圧電デバイスの製造方法
JP5637136B2 (ja) 弾性波デバイスおよび弾性波デバイスの製造方法
US9240540B2 (en) Piezoelectric device
JP5510465B2 (ja) 圧電デバイス、圧電デバイスの製造方法
JP5447682B2 (ja) 圧電デバイスの製造方法
KR101251031B1 (ko) 복합 압전기판의 제조방법 및 압전 디바이스
JP4743258B2 (ja) 圧電デバイスの製造方法
JP5522263B2 (ja) 圧電デバイス、圧電デバイスの製造方法
JP5796316B2 (ja) 圧電デバイスの製造方法
US8764998B2 (en) Method for manufacturing composite substrate
JP5682201B2 (ja) 圧電デバイスの製造方法
JP5581619B2 (ja) 圧電デバイスの製造方法および圧電デバイス
WO2011074329A1 (ja) 圧電デバイスの製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5152410

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150