JP5229399B2 - 圧電デバイスの製造方法 - Google Patents

圧電デバイスの製造方法 Download PDF

Info

Publication number
JP5229399B2
JP5229399B2 JP2011538420A JP2011538420A JP5229399B2 JP 5229399 B2 JP5229399 B2 JP 5229399B2 JP 2011538420 A JP2011538420 A JP 2011538420A JP 2011538420 A JP2011538420 A JP 2011538420A JP 5229399 B2 JP5229399 B2 JP 5229399B2
Authority
JP
Japan
Prior art keywords
piezoelectric
layer
thin film
forming
piezoelectric substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011538420A
Other languages
English (en)
Other versions
JPWO2011052551A1 (ja
Inventor
敬 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011538420A priority Critical patent/JP5229399B2/ja
Publication of JPWO2011052551A1 publication Critical patent/JPWO2011052551A1/ja
Application granted granted Critical
Publication of JP5229399B2 publication Critical patent/JP5229399B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10N30/708
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02007Details of bulk acoustic wave devices
    • H03H9/02086Means for compensation or elimination of undesirable effects
    • H03H9/02102Means for compensation or elimination of undesirable effects of temperature influence
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02228Guided bulk acoustic wave devices or Lamb wave devices having interdigital transducers situated in parallel planes on either side of a piezoelectric layer
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/0504Holders; Supports for bulk acoustic wave devices
    • H03H9/0514Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
    • H03H9/0523Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps for flip-chip mounting
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/173Air-gaps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/88Mounts; Supports; Enclosures; Casings
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type

Description

この発明は、圧電単結晶の薄膜を用いた圧電デバイス、特にメンブレン構造を有する圧電デバイスの製造方法に関するものである。
現在、圧電単結晶体を薄膜化してなる圧電デバイスが多く開発されている。このような圧電薄膜を用いた圧電デバイスでは、実際の使用時において圧電薄膜を支持する支持体を必要とする。このような支持体は、特許文献1や特許文献2に示すように、圧電薄膜の一方の主面に配設されている。
ところで、このような圧電デバイスではデバイスの特性を向上させるために、圧電薄膜における圧電デバイスとして機能する電極が形成された領域と、支持体との間に空間を形成するメンブレン構造が用いられているものがある。
また、従来、圧電薄膜と支持体とからなる複合圧電基板を形成する方法の1つとしてスマートカット法がある。スマートカット法では、接合可能な厚みからなる圧電基板の一方主面にイオン注入を行うことでイオン注入層を形成する。次に、イオン注入層が形成された圧電基板のイオン注入層側の主面に対して、別体形成した支持体を、活性化接合や親和性接合等を用いて接合する。その後、イオン注入層を利用して圧電基板から圧電薄膜を加熱剥離する。
したがって、メンブレン構造を有する圧電デバイスを形成する場合には、圧電基板の一方面に、後に空隙層となる犠牲層を形成し、当該犠牲層が形成された圧電基板の表面に支持体を接合する。その後、圧電基板から圧電薄膜を剥離形成し、当該圧電薄膜にエッチング窓を形成した上で、当該エッチング窓から犠牲層を除去している。この際、メンブレン構造部以外は、上述のように、圧電薄膜と支持体とが接合した構造である。
ところで、このような薄膜を剥離形成するための基板と支持体とを接合する方法として、複合圧電基板ではないものの、特許文献3に示すように、単結晶シリコン基板と支持体との間に弾性体を装着する構造のものがある。
特開2007−228319号公報 特表2003−17967号公報 特開2008−118079号公報
しかしながら、特許文献1や特許文献2に示すような圧電基板と支持体とを直接接合する場合には、これら圧電基板と支持体との間の線膨張係数差を無視することができず、支持体の材料が大幅に制限されてしまう。また、接合時に圧電基板に不要な応力をかけないために、所定レベル以上の凹凸がないか、接合面にパーティクル(極小サイズのゴミや塵等)は存在しないか、等の厳しい接合条件の設定が必要となり、工程負荷が増大するとともに工程管理が難しくなる。
特に、メンブレン構造を形成する場合、圧電基板表面の平坦度だけではなく、犠牲層表面の平坦度も高くしなければならない。さらに、製造工程上、犠牲層の表面と圧電基板表面とは、同一平面上にはなりえず、これらを共に、所定レベル以上の平坦度に仕上げるためには、工程負荷が増え、コスト増大に繋がってしまう。
一方、特許文献3に示すように、半導体基板と支持体との間に弾性体を挿入することで、上述のような圧電基板と支持体との接合時に発生する各種の不具合は緩和されるが、圧電基板に弾性係数の小さい弾性体を接合することで、ダンピングが発生してしまい、圧電デバイスとしての機能が低下する。この現象は、メンブレン構造であっても、少なくとも圧電薄膜と弾性体とが接合する箇所が存在するので、例外なく生じる。特に、弾性波を利用した圧電デバイスにおいては、その影響が大きい。
したがって、本発明の目的は、上述のような接合時の各種不具合の発生を防止し、且つ構造的に機能低下することのない、メンブレン構造を有する圧電デバイスの製造方法に関するものである。
の発明は、駆動電極が形成された圧電薄膜と、該圧電薄膜の一方主面側に配設された支持体とを備え、圧電薄膜における駆動電極が形成される領域を含む所定領域と支持体との間に空隙層が設けられたメンブレン構造からなる圧電デバイスの製造方法に関するものである。この圧電デバイスの製造方法では、圧電基板にイオン化した元素を注入することで、圧電基板の中に圧電基板に注入された元素の濃度がピークになる部分を形成するイオン注入工程と、圧電基板のイオン注入側の面に犠牲層を形成する犠牲層形成工程と、該犠牲層が形成された圧電基板のイオン注入側の面に無機層を直接形成する無機層形成工程と、無機層の圧電基板と反対側の面に弾性体層を配設する弾性体層配設工程と、弾性体層に支持体を貼り合わせる貼合工程と、圧電基板に注入された元素の濃度がピークになる部分が形成された圧電基板から圧電薄膜を剥離形成する剥離工程と、犠牲層を除去することで空隙層を形成する犠牲層除去工程と、を有する。
この製造方法では、上述の圧電薄膜、無機層、弾性体層、および支持体からなり、メンブレン構造を有する圧電デバイスを容易に製造することができる。この際、犠牲層付きの圧電基板に無機層の接合を用いることなく直接的に形成し、さらに弾性体層を配設することで、従来の圧電基板と支持体とを接合する際に生じる不具合が発生しない。また、犠牲層付き圧電基板、無機層および弾性体層からなる複合層と支持体とを貼り合わせる時に、無機層が犠牲層付き圧電基板の保護層となり、弾性体層が緩衝層および段差緩和層となるので、従来技術及び課題に記載のような接合時に生じる問題や特性上の問題も発生しない。これにより、高信頼性で特性が良好な圧電デバイスを、容易且つ高歩留まりで製造することができる。
また、この発明は、駆動電極が形成された圧電薄膜と、該圧電薄膜の一方主面側に配設された支持体とを備え、圧電薄膜における駆動電極が形成される領域を含む所定領域と支持体との間に空隙層が設けられたメンブレン構造からなる圧電デバイスの製造方法に関するものである。この圧電デバイスの製造方法では、圧電基板にイオン化した元素を注入することで、圧電基板の中に圧電基板に注入された元素の濃度がピークになる部分を形成するイオン注入工程と、圧電基板のイオン注入側の面に犠牲層を形成する犠牲層形成工程と、犠牲層が形成された圧電基板のイオン注入側の面に無機層を直接形成する無機層形成工程と、支持体の表面に弾性体層を配設する弾性体層配設工程と、無機層と弾性体層とを貼り合わせる貼合工程と、圧電基板に注入された元素の濃度がピークになる部分が形成された圧電基板から圧電薄膜を剥離形成する剥離工程と、犠牲層を除去することで空隙層を形成する犠牲層除去工程と、を有する。
この製造方法では、上述の製造方法が、犠牲層付き圧電基板および無機層側に弾性体層を形成して、支持体と貼り合わせたのに対して、支持体側に弾性体層を形成し、犠牲層付き圧電基板と無機層とからなる第1の複合層と、支持体と弾性体層とからなる第2の複合層とを貼り合わせる。このような工程とすることで、貼り合わせ前の弾性体層に対して、圧電基板に注入された元素の濃度がピークになる部分の剥離温度よりも高温の熱処理を行うことができる。これにより、例えば弾性体層のアニール(不要溶剤の除去)処理が容易になり、より信頼性を向上することができる。
た、この発明の圧電デバイスの製造方法では、貼合工程を減圧雰囲気下で行う。
この製造方法では、貼合工程が減圧雰囲気下で行われることで、弾性体層の界面近傍での泡を抑制できて信頼性を向上できる。さらに、熱処理温度を低くできることで、熱処理による圧電基板の劈開性の悪化や特性劣化等の悪影響を抑制することができる。
た、この発明の圧電デバイスの製造方法では、無機層形成工程を減圧雰囲気下で行う。
この製造方法では、無機層と圧電基板との界面近傍での泡(ボイド)を抑圧でき、緻密な界面を形成することができる。
この発明によれば、メンブレン構造を有する圧電デバイスにおける圧電薄膜の元となる犠牲層付きの圧電基板と支持体とを接合する際の各種不具合の発生を防止し、且つ圧電デバイスとしての機能を低下させることがない。これにより、従来よりも設計的自由度が高く、工程管理が容易で、且つ特性及び信頼性優れる、メンブレン構造の圧電デバイスを実現することができる。
本発明の第1の実施形態に係る圧電デバイスの構成を示す側面断面図および実装面側から見た平面図である。 本発明の第1の実施形態に係る圧電デバイスの製造方法を示すフローチャートである。 図2に示す製造フローで形成される圧電デバイスの製造過程を模式的に示す図である。 図2に示す製造フローで形成される圧電デバイスの製造過程を模式的に示す図である。 図2に示す製造フローで形成される圧電デバイスの製造過程を模式的に示す図である。 本発明の第1の実施形態に係る圧電デバイスの製造方法を示すフローチャートである。 図6に示す製造フローで形成される圧電デバイスの製造過程を模式的に示す図である。 本発明の他の構成からなる圧電デバイスの構成を示す側面図である。 本発明の構成を有する弾性波デバイスの構成を示す側面図および実装面側から見た平面図である。
本発明の第1の実施形態に係る圧電デバイスおよび当該圧電デバイスの製造方法について、図を参照して説明する。なお、本実施形態では、圧電デバイスとして、圧電薄膜を用いたF−BAR用の薄膜型圧電デバイスを例に説明する。
図1(A)は、本実施形態に係る圧電デバイスの構成を示す側面断面図であり、図1(B)は、当該圧電デバイスを実装面側から見た平面図である。なお、図1(B)に示す平面図では、図1(A)に示すソルダレジスト91の図示を省略している。また、図1(A)は、図1(B)にA−A’断面に対応する。
圧電デバイスは、LT等の圧電単結晶を材料とする1μm程度の厚みからなる圧電薄膜10を有する。なお、圧電薄膜10には、LT以外に、LNやLBO(Li247)やランガサイト(La3Ga5SiO14)、KN(KNbO3)、KLN(K3Li2Nb515)等、圧電性を有し、圧電基板に注入された元素の濃度がピークになる部分で分離が可能な材料であれば良い。
圧電薄膜10の表面13には、上部電極50U、上部引き回し電極51LU、パッド電極51U,51C,51UDが形成されている。上部電極50Uは、所定面積からなる平板状に形成されており、上部引き回し電極51LUを介して、パッド電極51Uに接続されている。パッド電極51Cは他の電極とは独立に形成されており、パッド電極51UDは、ビアホールを介して裏面12側のパッド電極51Dに接続している。
上部電極50Uには、デバイスの仕様に応じて、Al、W、Mo、Ta、Hf、Cu、Pt、Ti、Au等が単体もしくは組み合わせて用いられている。一方、上部引き回し電極51LU、パッド電極51U,51C,51UDには、Al、Cu等が用いられている。
さらに、圧電薄膜10の表面13には、ソルダレジスト91が形成されている。この際、ソルダレジスト91は、圧電薄膜10を平面視して、後述する空隙層60が形成される領域を除くように形成されている。また、上述の各パッド電極51U,51C,51UD上も除くように形成されている。そして、このような各パッド電極51U,51C,51UD上には、バンプが形成され、各バンプ上には半田ボール90が形成されている。
一方、圧電薄膜10の裏面12には、下部電極50D、下部引き回し電極51LD、およびパッド電極51Dが形成されている。下部電極50Dは、圧電薄膜10を介して上部電極50Uと対向するように形成されている。そして、下部電極50Dは、下部引き回し電極51LDを介してパッド電極51Dに接続されている。下部電極50Dには、上部電極50Uと同じ材質が用いられ、下部引き回し電極51LDおよびパッド電極51Dには、上部引き回し電極51LU、パッド電極51U,51C,51UDと同じ材質が用いられている。
さらに、圧電薄膜10の裏面12における上記下部電極50Dの形成領域を含む所定面積の領域を除いて圧電薄膜10の裏面に12に当接するように、無機層20が配設されている。すなわち、上記下部電極50Dの形成領域を含む所定面積の領域に空隙層60が形成されるように、圧電薄膜10の裏面12側に無機層20が配設されている。無機層20の材料としては、使用環境下、例えば一般的な圧電デバイスでの使用環境下である−55℃〜+150℃における弾性率や硬度が所定値以上に大きいものが使用されている。具体的には、各種の金属酸化物、例えば、シリコン酸化物、シリコン窒化物、アルミニウム酸化物、アルミニウム窒化物、タンタル酸化物、DLC(Diamond like Carbon)、マグネシウム酸化物、イットリウム酸化物等や、PSG等のガラス系の材料が使用される。なお、無機層20には、圧電薄膜10に対して熱伝導性が大きい材質や、線膨張係数が小さい材質を用いるとより良い。また、無機層は、例えば線膨張係数の小さい層と熱伝導率の大きい層との二層構造のように、複数の層によって形成されていてもよい。
この無機層の20の圧電薄膜10と反対側の面には、弾性体層30が全面形成されている。弾性体層30の材料としては、弾性率や硬度が比較的小さいものが使用されている。具体的には、樹脂材料、例えば、エポキシ系樹脂、ポリイミド系樹脂、ベンゾシクロブテン系樹脂、環オレフィン系樹脂、液晶ポリマ等の材料が使用されている。なお、弾性体層30には、耐熱性や耐薬品性の強い材質を使用すると良く、特に、300℃以上の高温で使用するデバイスの場合には、ポリイミド系樹脂、ベンゾシクロブテン系樹脂、液晶ポリマが、より良い。また、弾性体層30も熱伝導性が大きい方が良い。
さらに、弾性体層30に、シリカやアルミナ等からなる無機フィラーを含有させることで、上述の弾性率や硬度、熱伝導性、さらには線膨張係数を適宜調整することもできる。
弾性体層30の無機層20と反対側の面には、支持体40が貼り合わせられている。支持体40には、加工性に優れ安価な材料が使用されている。具体的には、Si、ガラス、およびアルミナ等のセラミックが使用されている。
このような層構成とすることで、次に示すような各種の作用効果を得ることができる。
(A)弾性体層30を介して支持体40と圧電薄膜および無機層20の複合層とが接合(貼り合わせ)されるので、接合時に各界面を非常に高い平坦度にしなくても、凹凸等による段差が弾性体層30で吸収され、接合による局所的な応力が圧電薄膜10に発生することを防止できる。特に、上述のような圧電薄膜10と無機層20との間に部分的に空隙層60を有するメンブレン構造を形成する場合、後述するように、空隙層60となる領域に固体物質からなる犠牲層70を形成し、上述の支持体への接合後に当該犠牲層70を圧電薄膜10に形成したエッチング窓80から除去する工程を必要とする。そして、犠牲層70の表面は、圧電薄膜10(より正確には犠牲層70の形成時には圧電単結晶基板1)の裏面12から当然に突出する。したがって、これら圧電単結晶基板1の裏面12と犠牲層70の表面とを同時に高い平坦度にすることは容易ではなく、メンブレン構造で無い場合よりも凹凸等による段差が発生し易い。しかしながら、本願に示すような弾性体層30を有すれば、このような段差の影響を抑圧し、上述のような応力緩和作用が得られる。
また、この際、支持体40の接合面(貼り合わせ面)や無機層20の接合面(貼り合わせ面)にパーティクルが存在しても、このパーティクルによる段差も弾性体層30で吸収でき、上述の応力の発生を防止できる。
さらには、接合(貼り合わせ)時に圧電単結晶基板1へ係る圧力が弾性体層30によって緩和されるので、圧電単結晶基板1の劈開性が強く、且つイオン注入された状態であっても、欠け等の発生を抑圧することができる。
また、このように工程管理条件を緩和できるので、工程管理を容易にすることができる。
(B)圧電薄膜10に対して弾性体層30を介在して支持体40を配設することで、圧電薄膜10と支持体40との線膨張係数差が大きくても、弾性体層30でこの線膨張係数差による応力が吸収される。これにより、支持体40の材料選択条件に、線膨張係数を含ませる必要がなくなり、支持体40の選択性が向上する。この結果、安価な材料を選ぶことができ、弾性波デバイスの体積に占める割合が非常に大きい支持体40のコストを抑えることもでき、弾性波デバイスを安価に実現することができる。また、加工性に優れる材料を支持体40に用いることもできるので、支持体40に対する工程負荷を低減させることもできる。
(C)弾性体層30を圧電薄膜10に直接当接させると、上述の従来技術や課題に示すようにダンピングが発生するが、弾性体層30よりも弾性率が大きくや硬度が高い無機層20を介在させることで、ダンピングの発生を防止できる。これにより、弾性体層30を用いることによる構造的な要因からの特性劣化を抑制できる。
このように、本実施形態の構成を用いることで、高い信頼性および優れた特性を有する圧電デバイスを安価に実現することができる。
(D)さらに、無機層20に熱伝導性の大きい材料を用いることで、圧電薄膜10が駆動する際に生じる熱が無機層20へ伝搬されて放熱されるので、耐電力性を向上することができる。さらに、弾性体層30の熱伝導率も大きくすることで、無機層20に伝搬された熱は、弾性体層30に、さらに効果的に伝搬され、弾性体層30および支持体40から放熱されるので、より耐電力性を向上させることができる。
(E)無機層20に線膨張係数の小さい材料を用いることで、温度変化等による圧電薄膜10の伸縮を無機層20により拘束でき、弾性波デバイスとしての温度特性を向上することができる。
(F)弾性体層30に無機フィラーを含有させることで、上述の弾性率や硬度、熱伝導率、線膨張係数を適宜設定することできるので、信頼性の仕様や特性の仕様に応じた弾性波デバイスを容易に実現することができる。例えば、樹脂材料のみでは実現できない線膨張係数20ppm/℃以下、熱伝導率0.5W/(m・K)以上、弾性率1GPa以上という条件も、樹脂と無機フィラーの体積比を50:50〜10:90程度にすることで、貼り合わせ時の接着力を確保しながら実現することができる。
このように、さらに無機層20および弾性体層30の組成を適宜設定することで、さらに高い信頼性および優れた特性を有する圧電デバイスを安価に実現することができる。
次に、上述の圧電デバイスの製造方法について、図を参照して説明する。
図2は、本実施形態の圧電デバイスの製造方法を示すフローチャートである。
図3、図4、図5は、図2に示す製造フローで形成される圧電デバイスの製造過程を模式的に示す図である。
まず、所定厚みからなる圧電単結晶基板1を用意し、図3(A)に示すように、裏面12側から水素イオンを注入することで、イオン注入部分100を形成する(図2:S101)。この際、圧電単結晶基板1としては、圧電デバイス単体が複数配列された基板を用いる。そして、例えば圧電単結晶基板1にLT基板を用いれば、加速エネルギー150KeVで1.0×1017atom/cm2のドーズ量により水素イオン注入を行うことにより、裏面12から深さ約1μmの位置に水素分布部分が形成されて、イオン注入部分100が形成される。このイオン注入部分100は、圧電単結晶基板に注入されたイオン元素の濃度がピークになる部分である。なお、イオン注入処理の条件は、圧電単結晶基板1の材質およびイオン注入部分100の厚みに応じて適宜設定し、例えば加速エネルギーを75KeVとすれば、深さ0.5μmの位置に水素分布部分が形成される。
次に、図3(B)に示すように、圧電単結晶基板1の裏面12に下部電極50D、パッド電極51Dおよび図示しない引き回し電極51LDを形成する(図2:S102)。
次に、図3(C)に示すように、圧電単結晶基板1の裏面12上に犠牲層70を形成する(図2:S103)。ここで、犠牲層70は、下部電極50Dを含む所定面積の領域に、すなわちF−BAR素子として主たる機能部となる領域に形成される。また、犠牲層70は、下部電極50Dとのエッチングレートを異ならせられるようなエッチングガスもしくはエッチング液が選択可能な材料からなり、下部電極50Dよりもエッチングされやすい材料からなる。また、犠牲層70は、後述する無機層20や圧電単結晶基板1よりもエッチングされやすい材料からなる。さらに、犠牲層70は、エレクトロマイグレーションに強い材質であるとより良い。具体的には、Ni,Cu,Al等の金属や、SiO、ZnO、PSG(フォスフォシリケートグラス)等の絶縁膜や、有機膜等から、条件に応じて適宜設定する。犠牲層70は、蒸着、スパッタリング、CVD等で積層形成したり、スピン塗布等により形成される。
次に、図3(D)に示すように、犠牲層70付きの圧電単結晶基板1の裏面12上に無機層20を形成する(図2:S104)。無機層20の材料としては、上述の弾性率や硬度、熱伝導率や線膨張係数を満たす素材が用いられ、適宜厚みが設定されている。
無機層20の形成方法には、接合法は用いず、直接形成法であるCVD法、スパッタリング法、E・B(電子ビーム)法等の蒸着法、イオンプレーティング法、溶射法、スプレー法等から、仕様および製造条件等に応じて適宜設定されている。この際、無機層20は、後述する剥離工程の温度よりも低温で形成される。
さらに、無機層20は減圧雰囲気下で形成される。このように、減圧雰囲気下で形成することで、圧電単結晶基板1の裏面12と無機層20との界面でのボイド(泡)の発生が防止される等、界面が緻密に形成される。これにより、信頼性の高い界面を形成できる。また、界面が安定して緻密に形成されることで、当該界面での弾性波の反射のバラツキ等が抑制できるので、弾性波デバイスの特性を向上できるとともに、特性の安定化も向上できる。
次に、図3(E)に示すように、無機層20の圧電単結晶基板1と反対側の面に弾性体層30を形成する(図2:S105)。弾性体層30の材料としては、上述の無機層20よりも小さな弾性率や低い硬度を満たす素材が用いられ、さらには上述の熱伝導性や線膨張係数を満たす素材が用いられるとより良い。
弾性体層30の形成方法は、例えば塗布法であり、塗布法としてより具体的には、スピンコート法、スプレーコート法、ディスペンス法の使用がより良い。この際、塗布厚みは、弾性体層30として必要な特性と、材料の有する固有の弾性率とに応じて適宜設定される。
次に、図4(A)に示すように、弾性体層30の無機層20と反対側の面に、支持体40を貼り合わせる(図2:S106)。この際、貼り合わせは、減圧雰囲気下で実行される。このように減圧雰囲気下で貼り合わせを行うことで、弾性体層30と支持体40との貼り合わせ界面でのボイドを抑制することができる。これにより、高信頼性の圧電デバイスを形成することができる。
次に、図4(B)に示すように、無機層20、弾性体層30および支持体40が配設された圧電単結晶基板1からなる複合圧電基板を加熱し、イオン注入部分100を剥離面とした剥離を行う(図2:S107)。これにより、支持体40に支持され、無機層20および弾性体層30が配設された犠牲層70付きの圧電薄膜10が形成される。この際、減圧雰囲気下で加熱すれば、加熱温度を低くすることができる。
次に、このように剥離形成した圧電薄膜10の表面13をCMP処理等により研磨して表面粗さRaが1nm以下となるように平坦化する。これにより、弾性波デバイスの特性を良化させることができる。そして、これら圧電薄膜10、無機層20、弾性体層30、支持体40からなる複合圧電基板の上下面に分極用電極を形成し、所定電圧を印加することで分極処理を行い、圧電薄膜10の圧電性を回復させる。この際、犠牲層70を導電性材料として、分極用電極に利用しても良い。
次に、図4(C)に示すように、圧電薄膜10の表面13上に、F−BARデバイスとして駆動するための上部電極50Uや、パッド電極51U等の所定の上部電極パターンを形成する(図2:S108)。
次に、図4(D)に示すように、犠牲層70を除去するためのエッチング窓80および圧電薄膜10の表面13側と裏面12側とを導通するビアホール用の貫通孔81を、圧電薄膜10に形成する。この際、エッチング窓80は圧電薄膜10における犠牲層70の形成領域の端部近傍に形成される。また、貫通孔81は、圧電薄膜10におけるパッド電極51D上に形成される。これらのエッチング窓80および貫通孔81は、例えばフォトリソグラフィを利用したドライエッチングにより形成される。このドライエッチングには、NLD(Neural Loop Discharge)−RIEや、SWP(Surface Wave Plasma)−RIEを用いるとよい。
次に、図4(E)に示すように、貫通孔81のビアホール電極や、これに接続するパッド電極51UD、およびパッド電極51Uに接続する上部引き回し電極51LU等を形成する。なお、パッド電極51Cは、当該工程で形成しても、上述のS108の工程で形成してもよい。
ここまでの工程を経た時点で、この複合体に対してアニール処理を行う。このようなアニール処理を行うことで、イオン注入工程で結晶ダメージを受けた圧電薄膜10の結晶性を回復でき、圧電薄膜10の伸びや反りが抑制される。これにより、次の犠牲層70の除去工程で空隙層60が形成されても、当該空隙層60と接する圧電薄膜10の部分(圧電メンブレン部分)の破損を抑制することができる。
次に、エッチング窓80を介してエッチングガスもしくはエッチング液を流入させることで、犠牲層70を除去する。これにより、圧電デバイスの下部電極50Dおよび上部電極50Uが形成される領域に対応する犠牲層70が形成された空間は、図5(A)に示すような空隙層60となる(図2:S109)。
次に、図5(B)に示すように、各パッド電極51U,51UD,51C上および空隙層60を除く圧電薄膜10の表面13上にソルダレジスト91を形成する。そして、各パッド電極51U,51UD,51C上にバンプを形成し、当該バンプ上に半田ボール90を形成する。このようにして、メンブレン構造を有するF−BAR用の圧電デバイスを形成する。
以上のような製造方法を用いることで、上述の圧電薄膜10、無機層20、弾性体層30、および支持体40が層構成され、メンブレン構造を有する圧電デバイスを、高信頼性で優れた特性で製造できる。さらに、当該圧電デバイスを、工程負荷を増大させることなく製造することができる。
次に、第2の実施形態に係る圧電デバイスの製造方法について、図を参照して説明する。本実施形態の圧電デバイスは製造方法に特徴を有するものであり、最終的な圧電デバイスとしての構成は、第1の実施形態の圧電デバイスと同じであるので、構成的説明は省略する。また、製造方法においても、特徴箇所のみを説明し、他の第1の実施形態と同じ工程は、説明を簡略化する。
図6は、本実施形態の圧電デバイスの製造方法を示すフローチャートである。
図7は、図6に示す製造フローで形成される圧電デバイスの製造過程における第1の実施形態とは異なる特徴的な工程を模式的に示す図である。
まず、図7(A)に示すように、犠牲層70付きの圧電単結晶基板1に無機層20を形成する工程まで(図6:S201〜S204)は、第1の実施形態と同じである。
これらの工程とは別に、図7(B)に示すように、支持体40の表面に弾性体層30を形成する(図6:S205)。なお、弾性体層30の材料および形成方法は、第1の実施形態と同じである。
次に、弾性体層30付きの支持体40を、所定温度でベーキング処理する(図6:S206)。例えば、300℃以上で使用する弾性波デバイスを製造する場合であれば、この使用条件温度に所定マージン分を加算した温度でベーキング処理を実行する。このようなベーキング処理を実行することで、当該ベーキング処理中に、第1の実施形態の製造方法および圧電デバイスの使用環境で達しない温度以上、例えば300℃以上の環境下で弾性体層30から溶剤等が放出される。これにより、使用状況に応じたアニール処理が行われ、使用時での圧電デバイスの特性劣化が生じることを防止できる。
ここで、このようなベーキング処理は、第1の実施形態の製造方法では実施できない。これは、300℃以上の熱を、圧電単結晶基板1、無機層20、弾性体層30からなる複合圧電基板に印加すると、圧電単結晶基板1がイオン注入部分100で剥離され、薄膜化されてしまうからである。しかしながら、本実施形態の製造方法を用いることで、剥離工程より前に圧電薄膜10が剥離形成されてしまうことを防止できる。
次に、図7(C)に示すように、支持体40に形成された弾性体層30と、犠牲層70付きの圧電単結晶基板1に形成された無機層20とを貼り合わせる(図6:S207)。この際、無機層20の表面は、平坦化処理されている。この貼り合わせ工程の工程条件も第1の実施形態と同じで良い。
以下、第1の実施形態と同じ条件で、加熱剥離による圧電薄膜化(図6:S208)、および上部電極パターンの形成を行う(図6:S209)。さらに、第1の実施形態と同じ条件で、犠牲層70を除去して空隙層60を形成し(図6:S210)、最終的に図1に示す形状の圧電デバイスを形成する。
以上のように、本実施形態の製造方法を用いることで、300℃以上になるような工程フローで形成される圧電デバイスも高信頼性で優れた特性を維持しながら確実に製造することができる。
なお、上述の各実施形態では、平板状に支持体を用いた例を示したが、図8に示すように、メンブレン構造に対応する領域に凹部を有する支持体を用いてもよい。図8は、本発明の他の構成からなる圧電デバイスの構成を示す側面断面図である。このような構成とすると、弾性体層や無機層の厚みを一定にすることも可能になる。
また、上述の各実施形態では、圧電薄膜の両面に対向する上部電極と下部電極とを有し、メンブレン構造を有するF−BAR用の圧電デバイスについて説明した。しかしながら、メンブレン構造を有する他の圧電デバイスについても上述の構成を適用することができる。例えば、図9は本発明の弾性波デバイスの構成を示す側面図および実装面側から見た平面図である。
図9に示す弾性波デバイスは、上述のF−BAR用の圧電デバイスの上部電極50U,50Dおよび上部引き回し電極51LUに代わり、圧電薄膜10の表面13にIDT電極50Pおよび引き回し電極51L1,51L2が形成された、ラム波や板波などを用いた弾性波デバイスの例である。さらに、この弾性波デバイスは、F−BAR用の圧電デバイスに対して圧電薄膜10の裏面12側の各電極が形成されていない。このような弾性波デバイスであっても、上述の構成を利用でき、上述のF−BAR用の圧電デバイスおよびその製造方法と同じ作用効果を得ることができる。
1−圧電単結晶基板、10−圧電薄膜、12−裏面、13−表面、20−無機層、30−弾性体層、40−支持体、50U−上部電極、50D−下部電極、50P−IDT電極、51U,51D,51LU,51LD−引き回し電極、60−空隙層、70−犠牲層、80−エッチング窓、81−貫通孔、90−半田バンプ、91−ソルダレジスト、100−イオン注入部分

Claims (4)

  1. 駆動電極が形成された圧電薄膜と、該圧電薄膜の一方主面側に配設された支持体とを備え、前記圧電薄膜における前記駆動電極が形成される領域を含む所定領域と前記支持体との間に空隙層が設けられたメンブレン構造からなる圧電デバイスの製造方法であって、
    圧電基板にイオン化した元素を注入することで、前記圧電基板の中に圧電基板に注入された元素の濃度がピークになる部分を形成するイオン注入工程と、
    圧電基板のイオン注入側の面に犠牲層を形成する犠牲層形成工程と、
    該犠牲層が形成された前記圧電基板のイオン注入側の面に前記無機層を直接形成する無機層形成工程と、
    前記無機層の前記圧電基板と反対側の面に前記弾性体層を配設する弾性体層配設工程と、
    前記弾性体層に前記支持体を貼り合わせる貼合工程と、
    前記圧電基板に注入された元素の濃度がピークになる部分が形成された前記圧電基板から前記圧電薄膜を剥離形成する剥離工程と、
    前記犠牲層を除去することで、空隙層を形成する犠牲層除去工程と、
    を有する圧電デバイスの製造方法。
  2. 駆動電極が形成された圧電薄膜と、該圧電薄膜の一方主面側に配設された支持体とを備え、前記圧電薄膜における前記駆動電極が形成される領域を含む所定領域と前記支持体との間に空隙層が設けられたメンブレン構造からなる圧電デバイスの製造方法であって、
    圧電基板にイオン化した元素を注入することで、前記圧電基板の中に圧電基板に注入された元素の濃度がピークになる部分を形成するイオン注入工程と、
    圧電基板のイオン注入側の面に犠牲層を形成する犠牲層形成工程と、
    該犠牲層が形成された前記圧電基板のイオン注入側の面に無機層を直接形成する無機層形成工程と、
    前記支持体の表面に前記弾性体層を配設する弾性体層配設工程と、
    前記無機層と前記弾性体層とを貼り合わせる貼合工程と、
    前記圧電基板に注入された元素の濃度がピークになる部分が形成された前記圧電基板から前記圧電薄膜を剥離形成する剥離工程と、
    前記犠牲層を除去することで、空隙層を形成する犠牲層除去工程と、
    を有する圧電デバイスの製造方法。
  3. 前記貼合工程を減圧雰囲気下で行う請求項1または請求項2に記載の圧電デバイスの製造方法。
  4. 前記無機層形成工程を減圧雰囲気下で行う請求項1〜請求項3のいずれかに記載の圧電デバイスの製造方法。
JP2011538420A 2009-10-30 2010-10-26 圧電デバイスの製造方法 Active JP5229399B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011538420A JP5229399B2 (ja) 2009-10-30 2010-10-26 圧電デバイスの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009250121 2009-10-30
JP2009250121 2009-10-30
PCT/JP2010/068886 WO2011052551A1 (ja) 2009-10-30 2010-10-26 圧電デバイスおよび圧電デバイスの製造方法
JP2011538420A JP5229399B2 (ja) 2009-10-30 2010-10-26 圧電デバイスの製造方法

Publications (2)

Publication Number Publication Date
JPWO2011052551A1 JPWO2011052551A1 (ja) 2013-03-21
JP5229399B2 true JP5229399B2 (ja) 2013-07-03

Family

ID=43921974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011538420A Active JP5229399B2 (ja) 2009-10-30 2010-10-26 圧電デバイスの製造方法

Country Status (4)

Country Link
US (2) US8889452B2 (ja)
JP (1) JP5229399B2 (ja)
DE (1) DE112010004178B4 (ja)
WO (1) WO2011052551A1 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4582235B2 (ja) * 2008-10-31 2010-11-17 株式会社村田製作所 圧電デバイスの製造方法
US9165849B2 (en) * 2010-10-28 2015-10-20 Kyocera Corporation Electronic device
WO2013018603A1 (ja) * 2011-07-29 2013-02-07 株式会社村田製作所 弾性波デバイスの製造方法
EP2738939B1 (en) * 2011-07-29 2018-12-05 Murata Manufacturing Co., Ltd. Piezoelectric device and method of manufacturing piezoelectric device
US8723277B2 (en) * 2012-02-29 2014-05-13 Infineon Technologies Ag Tunable MEMS device and method of making a tunable MEMS device
JP2013214954A (ja) * 2012-03-07 2013-10-17 Taiyo Yuden Co Ltd 共振子、周波数フィルタ、デュプレクサ、電子機器及び共振子の製造方法
JP6092535B2 (ja) * 2012-07-04 2017-03-08 太陽誘電株式会社 ラム波デバイスおよびその製造方法
US9646874B1 (en) * 2013-08-05 2017-05-09 Sandia Corporation Thermally-isolated silicon-based integrated circuits and related methods
CN106489238B (zh) * 2014-08-05 2019-04-12 株式会社村田制作所 压电谐振器的制造方法及压电谐振器
JP6417849B2 (ja) * 2014-10-27 2018-11-07 株式会社村田製作所 圧電共振器、及び圧電共振器の製造方法
WO2016067924A1 (ja) 2014-10-27 2016-05-06 株式会社村田製作所 圧電デバイス、及び圧電デバイスの製造方法
WO2016072270A1 (ja) * 2014-11-05 2016-05-12 株式会社村田製作所 圧電デバイス
DE112015005512T5 (de) 2014-12-08 2017-08-31 Murata Manufacturing Co., Ltd. Piezoelektrische Vorrichtung und Herstellungsverfahren für piezoelektrische Vorrichtung
JP6358341B2 (ja) * 2014-12-18 2018-07-18 株式会社村田製作所 弾性波装置及びその製造方法
WO2016103925A1 (ja) 2014-12-25 2016-06-30 株式会社村田製作所 弾性波装置及びその製造方法
US10256786B1 (en) * 2016-07-11 2019-04-09 Akoustis, Inc. Communication filter using single crystal acoustic resonator devices
US10855250B2 (en) * 2016-07-11 2020-12-01 Akoustis, Inc. Communication filter for LTE band 41
US11736088B2 (en) * 2016-11-15 2023-08-22 Global Communication Semiconductors, Llc Film bulk acoustic resonator with spurious resonance suppression
US10601391B2 (en) * 2016-11-15 2020-03-24 Global Communication Semiconductors, Llc. Film bulk acoustic resonator with spurious resonance suppression
DE102017102190B4 (de) * 2017-02-03 2020-06-04 Infineon Technologies Ag Membranbauteile und Verfahren zum Bilden eines Membranbauteils
US11764750B2 (en) 2018-07-20 2023-09-19 Global Communication Semiconductors, Llc Support structure for bulk acoustic wave resonator
JP7290941B2 (ja) 2018-12-27 2023-06-14 太陽誘電株式会社 弾性波デバイス、フィルタおよびマルチプレクサ
US11817839B2 (en) 2019-03-28 2023-11-14 Global Communication Semiconductors, Llc Single-crystal bulk acoustic wave resonator and method of making thereof
US20220337212A1 (en) * 2019-09-05 2022-10-20 Changzhou Chemsemi Co., Ltd. Bulk acoustic wave resonance device and bulk acoustic wave filter
US20210111701A1 (en) 2019-10-15 2021-04-15 Global Communication Semiconductors, Llc Bulk Resonator with Symmetrically Positioned Temperature Compensation Layers
CN110995196B (zh) * 2019-12-05 2023-11-10 瑞声科技(新加坡)有限公司 谐振器的制备方法和谐振器
WO2021109090A1 (zh) * 2019-12-05 2021-06-10 瑞声声学科技(深圳)有限公司 谐振器的制备方法和谐振器
CN116941183A (zh) * 2021-03-01 2023-10-24 株式会社村田制作所 弹性波装置
WO2022210859A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 弾性波装置
WO2022210687A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 弾性波装置
WO2023033147A1 (ja) * 2021-09-06 2023-03-09 株式会社村田製作所 弾性波装置
WO2023085362A1 (ja) * 2021-11-11 2023-05-19 株式会社村田製作所 弾性波装置
CN114553163B (zh) * 2022-04-28 2022-09-06 深圳新声半导体有限公司 体声波谐振器的制造方法
CN114900147B (zh) * 2022-07-08 2022-11-01 深圳新声半导体有限公司 体声波谐振器及其制造方法
US20230188117A1 (en) * 2022-09-16 2023-06-15 Shenzhen Newsonic Technologies Co., Ltd. Structure and manufacturing method of surface acoustic wave filter with interdigital transducer
US20230011477A1 (en) * 2022-09-16 2023-01-12 Shenzhen Newsonic Technologies Co., Ltd. Structure and manufacturing method of surface acoustic wave filter with back electrode of piezoelectric layer
US20230188116A1 (en) * 2022-09-16 2023-06-15 Shenzhen Newsonic Technologies Co., Ltd. Structure and manufacturing method of surface acoustic wave filter with back electrode of piezoelectric layer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6276913A (ja) * 1985-09-30 1987-04-09 Toshiba Corp 薄膜弾性波装置
JP2000196407A (ja) * 1998-12-28 2000-07-14 Tdk Corp 弾性表面波装置
JP2004312201A (ja) * 2003-04-04 2004-11-04 Murata Mfg Co Ltd 圧電共振子、その製造方法、圧電フィルタ、デュプレクサ、通信装置
JP2008042871A (ja) * 2006-03-08 2008-02-21 Ngk Insulators Ltd 圧電薄膜デバイス

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017967A (ja) 2001-06-29 2003-01-17 Toshiba Corp 弾性表面波素子及びその製造方法
JP4627269B2 (ja) 2006-02-24 2011-02-09 日本碍子株式会社 圧電薄膜デバイスの製造方法
JP4866210B2 (ja) 2006-11-08 2012-02-01 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
JP5637136B2 (ja) * 2009-07-07 2014-12-10 株式会社村田製作所 弾性波デバイスおよび弾性波デバイスの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6276913A (ja) * 1985-09-30 1987-04-09 Toshiba Corp 薄膜弾性波装置
JP2000196407A (ja) * 1998-12-28 2000-07-14 Tdk Corp 弾性表面波装置
JP2004312201A (ja) * 2003-04-04 2004-11-04 Murata Mfg Co Ltd 圧電共振子、その製造方法、圧電フィルタ、デュプレクサ、通信装置
JP2008042871A (ja) * 2006-03-08 2008-02-21 Ngk Insulators Ltd 圧電薄膜デバイス

Also Published As

Publication number Publication date
US20120205754A1 (en) 2012-08-16
US9123885B2 (en) 2015-09-01
WO2011052551A1 (ja) 2011-05-05
JPWO2011052551A1 (ja) 2013-03-21
DE112010004178B4 (de) 2018-08-23
DE112010004178T5 (de) 2012-12-06
US8889452B2 (en) 2014-11-18
US20150035413A1 (en) 2015-02-05
DE112010004178T8 (de) 2013-02-07

Similar Documents

Publication Publication Date Title
JP5229399B2 (ja) 圧電デバイスの製造方法
JP5637136B2 (ja) 弾性波デバイスおよび弾性波デバイスの製造方法
KR101251031B1 (ko) 복합 압전기판의 제조방법 및 압전 디바이스
US9197184B2 (en) Method for manufacturing piezoelectric device
US10580962B2 (en) Method for manufacturing piezoelectric device
JP5447682B2 (ja) 圧電デバイスの製造方法
US9240540B2 (en) Piezoelectric device
JP5510465B2 (ja) 圧電デバイス、圧電デバイスの製造方法
JP6036926B2 (ja) 圧電デバイス
JP5522263B2 (ja) 圧電デバイス、圧電デバイスの製造方法
JP2010109949A (ja) 電子デバイスの製造方法および圧電デバイスの製造方法
JP5796316B2 (ja) 圧電デバイスの製造方法
JP5682201B2 (ja) 圧電デバイスの製造方法
WO2011074329A1 (ja) 圧電デバイスの製造方法
JP5581619B2 (ja) 圧電デバイスの製造方法および圧電デバイス

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5229399

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150